JP6478884B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6478884B2
JP6478884B2 JP2015179039A JP2015179039A JP6478884B2 JP 6478884 B2 JP6478884 B2 JP 6478884B2 JP 2015179039 A JP2015179039 A JP 2015179039A JP 2015179039 A JP2015179039 A JP 2015179039A JP 6478884 B2 JP6478884 B2 JP 6478884B2
Authority
JP
Japan
Prior art keywords
sic
region
type
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015179039A
Other languages
English (en)
Other versions
JP2017055005A (ja
Inventor
清水　達雄
達雄 清水
良介 飯島
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015179039A priority Critical patent/JP6478884B2/ja
Priority to US15/252,466 priority patent/US10229994B2/en
Publication of JP2017055005A publication Critical patent/JP2017055005A/ja
Application granted granted Critical
Publication of JP6478884B2 publication Critical patent/JP6478884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H10P32/172—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material being crystalline silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
ＳｉＣを用いたトランジスタでは、大電流を流すためにオン抵抗を低減することが望まれる。オン抵抗を低減する構造として、トレンチ内にゲート絶縁膜とゲート電極を設けたトレンチゲート構造の縦型トランジスタがある。
特開２０１２−１７８５３６号公報
本発明が解決しようとする課題は、低いオン抵抗を備える半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と第２の面とを有するＳｉＣ層と、前記ＳｉＣ層内に設けられたｎ型の第１のＳｉＣ領域と、前記第１のＳｉＣ領域と前記第１の面との間に設けられた複数のｐ型の第２のＳｉＣ領域と、前記第２のＳｉＣ領域と前記第１の面との間に設けられた複数のｎ型の第３のＳｉＣ領域と、前記複数のｐ型の第２のＳｉＣ領域の内の２つのｐ型の第２のＳｉＣ領域の間に設けられたゲート電極と、前記ゲート電極と、前記第１のＳｉＣ領域及び前記第２のＳｉＣ領域との間に設けられ、前記第１のＳｉＣ領域及び前記第２のＳｉＣ領域に接するゲート絶縁膜と、前記第１のＳｉＣ領域に接し、仕事関数が６．５ｅＶ以上の金属層と、前記金属層に電気的に接続された第１の電極と、前記第２の面に設けられた第２の電極と、を備え、前記ゲート絶縁膜と前記金属層との間に、前記第１のＳｉＣ領域の一部が挟まれる。
第１の実施形態の半導体装置を示す模式断面図。 比較形態の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第３の実施形態の半導体装置を示す模式断面図。 第４の実施形態の半導体装置を示す模式断面図。 第５の実施形態の半導体装置を示す模式断面図。 第６の実施形態の半導体装置を示す模式断面図。 第７の実施形態の半導体装置を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
本明細書中、「金属層」とは、導電性の不純物を高い濃度で含有することで金属状態になった半導体層も含む概念とする。ここで、金属状態になった半導体層とは、実質的にバンドギャップが存在しない状態の半導体層を意味する。例えば、多結晶３Ｃ−ＳｉＣにｐ型ドーパントであるアルミニウム（Ａｌ）を大量にドープすると、価電子帯に大量のホールが発生する。これにより金属的な電気特性を示すようになる。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と第２の面とを有するＳｉＣ層と、ＳｉＣ層内に設けられたｎ型の第１のＳｉＣ領域と、第１のＳｉＣ領域と第１の面との間に設けられた複数のｐ型の第２のＳｉＣ領域と、第２のＳｉＣ領域と第１の面との間に設けられた複数のｎ型の第３のＳｉＣ領域と、複数のｐ型の第２のＳｉＣ領域の内の２つのｐ型の第２のＳｉＣ領域の間に設けられたゲート電極と、ゲート電極と、第１のＳｉＣ領域及び第２のＳｉＣ領域との間に設けられ、第１のＳｉＣ領域及び第２のＳｉＣ領域に接するゲート絶縁膜と、第１のＳｉＣ領域に接し、仕事関数が６．５ｅＶ以上の金属層と、金属層に電気的に接続された第１の電極と、第２の面に設けられた第２の電極と、を備え、ゲート絶縁膜と金属層との間に、第１のＳｉＣ領域の一部が挟まれる。
本実施形態の半導体装置は、第１の面と第２の面を有し、第１の面に設けられた第１のトレンチ及び第２のトレンチを有するＳｉＣ層と、ＳｉＣ層内に設けられたｎ型の第１のＳｉＣ領域と、第１のＳｉＣ領域と第１の面との間に設けられたｐ型の第２のＳｉＣ領域と、第２のＳｉＣ領域と第１の面との間に設けられたｎ型の第３のＳｉＣ領域と、第１のトレンチ内に設けられ、第１のＳｉＣ領域及び第２のＳｉＣ領域に接するゲート絶縁膜と、第１のトレンチ内に設けられ、ゲート絶縁膜に接するゲート電極と、第２のトレンチ内に設けられ、第１のＳｉＣ領域に接し、仕事関数が６．５ｅＶ以上の金属層と、金属層に電気的に接続された第１の電極と、第２の面に設けられた第２の電極と、を備える。
図１は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１００は、例えば、ウェル領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎ型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ１００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１００は、ＳｉＣ層１０、ソース電極（第１の電極）１２、ドレイン電極（第２の電極）１４、ゲート絶縁膜１６、ゲート電極１８、層間絶縁膜２０を備える。ＳｉＣ層１０は、ドレイン領域２２、ドリフト領域（ｎ型の第１のＳｉＣ領域）２４、ウェル領域（ｐ型の第１のＳｉＣ領域）２６、ソース領域（ｎ型の第３のＳｉＣ領域）３０、ウェルコンタクト領域（ｐ型の第４のＳｉＣ領域）３２、金属層４０を備えている。ＳｉＣ層１０には、第１のトレンチ５０と第２のトレンチ６０が設けられている。
ＳｉＣ層１０は、例えば、４Ｈ−ＳｉＣである。
ＳｉＣは、複数の結晶形をとり得る。例えば、六方晶系の４Ｈ−ＳｉＣ、六方晶系の６Ｈ−ＳｉＣ、立方晶系の３Ｃ−ＳｉＣ等である。ＳｉＣの結晶形は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で原子の配列を観察することにより同定することが可能である。また、ＳｉＣの結晶形は、例えば、ＸＲＤ（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）により同定することが可能である。
ＳｉＣ層１０は、第１の面と第２の面を有する。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。以下、第１の面を表面、第２の面を裏面と称する。
第１の面が（０００１）面に対し０度以上８度以下傾斜した面、第２の面が（０００−１）面に対し０度以上８度以下傾斜した面である場合を例に説明する。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
ドレイン領域２２は、ｎ＋型のＳｉＣである。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２２のｎ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ドレイン電極１４とドレイン領域２２との間のコンタクト抵抗を低減する観点から、ドレイン領域２２の第２の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
ドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、ドレイン領域２２上にエピタキシャル成長により形成されたｎ−型のＳｉＣである。ドリフト領域２４の厚さは、例えば、５μｍ以上１５０μｍ以下である。
ドリフト領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２４のｎ型不純物の濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。
ウェル領域２６は、第１の面とドリフト領域２４との間に複数設けられる。ウェル領域２６は、ドリフト領域２４上に設けられる。ウェル領域２６は、ｐ型のＳｉＣである。ウェル領域２６は、ソース領域３０とドリフト領域２４との間に設けられる。ウェル領域２６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ウェル領域２６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ウェル領域２６のｐ型不純物の濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下である。ウェル領域２６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。
ソース領域３０は、第１の面とウェル領域２６との間に複数設けられる。ソース領域３０は、ウェル領域２６上に設けられる。ソース領域３０は、ｎ＋型のＳｉＣである。ソース領域３０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ソース領域３０のｎ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ソース電極１２とソース領域３０との間のコンタクト抵抗を低減する観点から、ソース領域３０の第１の面におけるｎ型不純物の濃度は、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましい。
ソース領域３０の深さは、ウェル領域２６の深さよりも浅く、例えば、０．２μｍ以上０．４μｍ以下である。
ウェルコンタクト領域３２は、金属層４０とウェル領域２６との間に設けられる。ウェルコンタクト領域３２は、ｐ＋型のＳｉＣである。ウェルコンタクト領域３２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。
ウェルコンタクト領域３２のｐ型不純物の濃度は、ウェル領域２６のｐ型不純物濃度よりも高い。ウェルコンタクト領域３２のｐ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ゲート絶縁膜１６は、ＳｉＣ層１０の第１の面に設けられた第１のトレンチ５０内に設けられる。ゲート絶縁膜１６は、ゲート電極１８と、ドリフト領域２４及びウェル領域２６との間に設けられる。ゲート絶縁膜１６は、ドリフト領域２４、ウェル領域２６、及び、ソース領域３０に接する。
ゲート絶縁膜１６には、例えば、酸化シリコンや、ｈｉｇｈ−ｋ材料が適用可能である。ｈｉｇｈ−ｋ材料は、例えば、酸化ハフニウムや酸化ジルコニウムである。
ゲート電極１８は、第１のトレンチ５０内に設けられる。ゲート電極１８は、ゲート絶縁膜１６に接する。ゲート電極１８は、複数のウェル領域２６の内の２個のウェル領域２６に設けられる。
ゲート電極１８は、例えば、ｎ型不純物を含む多結晶シリコンである。ｎ型不純物は、例えば、リン（Ｐ）又はヒ素（Ａｓ）である。
層間絶縁膜２０は、ゲート電極１８上に設けられる。層間絶縁膜２０は、例えば、シリコン酸化膜である。
ゲート電極１８下のソース領域３０とドリフト領域２４とに挟まれるウェル領域２６が、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
金属層４０は、ＳｉＣ層１０の第１の面に設けられた第２のトレンチ６０内に設けられる。金属層４０は、ゲート絶縁膜１６との間に、ドリフト領域２４を間に挟んで設けられる。第２のトレンチ６０の深さは、例えば、第１のトレンチ５０の深さよりも深い。言い換えれば、金属層４０のＳｉＣ層１０の裏面側の端部の位置が、ゲート絶縁膜１６の裏面側の端部の位置よりも深い。
金属層４０は、ドリフト領域２４、ウェルコンタクト領域３２、及び、ソース領域３０に接する。金属層４０とドリフト領域２４との間の接合は、ショットキー接合である。金属層４０とドリフト領域２４との間の接合がショットキー接合であるか否かは、ＭＯＳＦＥＴ１００がオフ状態でのソース電極１２とドレイン電極１４間の電圧−電流特性を測定することで判定が可能である。
金属層４０とウェルコンタクト領域３２との間の接合は、オーミック接合であることが望ましい。
金属層４０の仕事関数は、６．５ｅＶ以上である。金属層４０の仕事関数は、６．８ｅＶ以上であることが望ましく、６．８６ｅＶ以上であることがより望ましい。
金属層４０は、例えば、ｐ型不純物を含む３Ｃ−ＳｉＣである。金属層４０は、単結晶又は多結晶の３Ｃ−ＳｉＣである。金属層４０の３Ｃ−ＳｉＣは金属状態である。
金属層４０の３Ｃ−ＳｉＣが金属状態であるか否かは、例えば、電気特性の温度依存性を測定すれば分かる。また、仕事関数に関しては、例えば、ケルビンプローブフォース顕微鏡（ＫＰＦＭ）の測定で判定することが可能である。仕事関数については、上記のように、金属層４０とドリフト領域２４との間のショットキー接合の高さを測定することでも、算出可能である。
金属層４０中に存在するＳｉＣが、実質的に全て３Ｃ−ＳｉＣであることが望ましい。例えば、ＸＲＤ法により、３Ｃ−ＳｉＣ以外の結晶形の結晶面に起因する回折ピークがノイズレベル以下であれば、３Ｃ−ＳｉＣ以外の結晶形が存在しないと判定する。
金属層４０中に存在するＳｉＣのうち、３Ｃ−ＳｉＣの占める体積割合が、９０％以上であることが望ましい。例えば、ＴＥＭで取得された画像内で、３Ｃ−ＳｉＣである結晶粒の占有面積をカウントすることで、３Ｃ−ＳｉＣの占める体積割合が、９０％以上であるか否かを判定することが可能である。
金属層４０中に存在するＳｉＣのうち、３Ｃ−ＳｉＣの占める体積が、４Ｈ−ＳｉＣの占める体積よりも大きいことが望ましい。例えば、ＴＥＭで取得された画像内で、３Ｃ−ＳｉＣである結晶粒の占有面積と、４Ｈ−ＳｉＣである結晶粒の占有面積と、をカウントすることで、３Ｃ−ＳｉＣの占める体積が、４Ｈ−ＳｉＣの占める体積よりも大きいか否かを判定できる。
金属層４０に含まれるｐ型不純物は、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）又はインジウム（Ｉｎ）である。金属層４０中のｐ型不純物の濃度は、金属層４０の３Ｃ−ＳｉＣを金属状態にする観点から、１×１０２０ｃｍ−３以上であることが望ましく、１×１０２１ｃｍ−３以上であることがより望ましい。
金属層４０の３Ｃ−ＳｉＣは、例えば、１２００℃以下の温度でのＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。不純物としては、例えば、トリメチル構造（トリメチルボロン、トリメチルアルミニウム、トリメチルガリウム、トリメチルインジウム）にて導入すればよい。１２００℃以下の低温成長では、３Ｃ−ＳｉＣ構造が優先的に成長するため、４Ｈ−ＳｉＣとの界面では、界面の滑りが発生しながら、３Ｃ−ＳｉＣ結晶化が進む。こうして、単結晶、もしくは、多結晶の、大量のｐ型ドーパントの導入された、金属化され、かつ一様な３Ｃ−ＳｉＣが形成できる。
その他、成膜方法として、ポリシリコン膜を堆積し、トリメチルアルミニウムによりドープした上で炭化する方法も有効である。ポリシリコン膜の炭化は、例えば、エタン（Ｃ２Ｈ６）、エチレン（Ｃ２Ｈ６）又はアセチレン（Ｃ２Ｈ２）を含む雰囲気中で、１０００℃以上１２００℃以下の熱処理により行う。例えば、エタン（Ｃ２Ｈ６）、エチレン（Ｃ２Ｈ６）又はアセチレン（Ｃ２Ｈ２）のプラズマを含む雰囲気中で、熱処理を行う。この結果、ＳｉＣ構造のポリタイプの中、この温度帯で最も安定な３Ｃ構造のポリＳｉＣが得られる。
ソース電極１２は、ＳｉＣ層１０の表面に設けられる。ソース電極１２は、ソース領域３０と、金属層４０とに電気的に接続される。ソース電極１２は、ソース領域３０と金属層４０に接する。ソース電極１２は、ウェル領域２６に電位を与える機能も備える。
ソース電極１２は、金属である。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２を形成する金属は、ＳｉＣ層１０と反応して金属シリサイドや金属カーバイドを形成しても構わない。
ドレイン電極１４は、ＳｉＣ層１０の裏面に設けられる。ドレイン電極１４は、ドレイン領域２２と電気的に接続される。ドレイン電極１４は、ドレイン領域２２に接する。
ドレイン電極１４は、金属である。ドレイン電極１４を形成する金属は、例えば、ニッケルシリサイド（ＮｉＳｉ）である。
以下、本実施形態の半導体装置の作用及び効果について説明する。
本実施形態のＭＯＳＦＥＴ１００のように、トレンチゲート構造を採用することにより、縦型ＭＯＳＦＥＴのユニットセルの面積が縮小できる。したがって、単位面積あたりに流せる電流量が増大し、ＭＯＳＦＥＴのオン抵抗が低減する。しかし、ＭＯＳＦＥＴ１００のオフ状態で、第１のトレンチ５０底部の角部に電界が集中し、ゲート絶縁膜１６が破壊する恐れがある。
図２は、比較形態のＭＯＳＦＥＴの構成を示す模式断面図である。比較形態のＭＯＳＦＥＴ９００も、本実施形態同様、トレンチゲート構造の縦型ＭＯＳＦＥＴである。
ＭＯＳＦＥＴ９００は、第２のトレンチ６０の周囲に、ｐ型のＳｉＣ領域３４を備える。ｐ型のＳｉＣ領域３４は、ウェル領域３２に接続される。また、第２のトレンチ６０の底部に、ウェルコンタクト領域２６が設けられる。
ＭＯＳＦＥＴ９００のオフ状態では、ｐ型のＳｉＣ領域３４から第１のトレンチ５０に向けて、ドリフト領域２４に空乏層が伸びる。このため、第１のトレンチ５０底部の角部の電界が緩和される。したがって、ゲート絶縁膜１６の破壊が抑制される。
もっとも、ｐ型のＳｉＣ領域３４の幅（図２中のＷ）は、ｐ型のＳｉＣ領域３４に伸びる空乏層が、第２のトレンチ６０内のアノード電極１２にかからないよう所定の幅が必要である。ｐ型のＳｉＣ領域３４が所定の幅を備えることで、ｐｎ接合の耐圧が維持される。
また、例えば、ｐ型のＳｉＣ領域３４の形成は、第２のトレンチ６０形成後、ｐ型の不純物を第２のトレンチ６０側面に斜めイオン注入することにより形成する。この場合、ｐ型不純物が十分な量、第２のトレンチ６０側面のＳｉＣ層１０内に導入されるように、第２のトレンチ６０の間口の幅を広くする必要がある。このため、ＭＯＳＦＥＴ９００のユニットセルのピッチ（図２中のＬ２）が大きくなる。ＭＯＳＦＥＴ９００のユニットセルのピッチが大きくなると、ＭＯＳＦＥＴ９００のオン抵抗が増大する。
本実施形態では、第２のトレンチ６０内に、仕事関数が６．５ｅＶ以上の金属層４０を設ける。金属層４０とｎ型のドリフト領域２４との間の接合は、ショットキー接合となる。ＭＯＳＦＥＴ９００のオフ状態では、金属層４０から第１のトレンチ５０に向けて、ドリフト領域２４に空乏層が伸びる。このため、比較形態同様、第１のトレンチ５０底部の角部の電界が緩和される。したがって、ゲート絶縁膜１６の破壊が抑制される。
本実施形態では、比較形態のｐ型のＳｉＣ領域３４にかえて、金属層４０を設ける。第２のトレンチ６０の周囲に、電界緩和のためのｐ型のＳｉＣ領域を設けることが不要となる。また、金属層４０の幅は電気抵抗のみで決まり、ｐ型のＳｉＣ領域の幅Ｗよりも十分に狭くすることが可能である。また、第２のトレンチ６０の間口の幅は、比較形態のような斜めイオン注入に伴う制約を受けることもない。したがって、ＭＯＳＦＥＴ１００のユニットセルのピッチ（図１中のＬ１）を、ＭＯＳＦＥＴ９００のユニットセルのピッチ（図２中のＬ２）よりも小さくすることが出来る。よって、ＭＯＳＦＥＴ１００のオン抵抗が、ＭＯＳＦＥＴ９００と比較して低減する。
ＭＯＳＦＥＴ１００のオフ状態での耐圧を確保するためには、金属層４０とｎ型のドリフト領域２４との間の接合のショットキー障壁が高いことが必要となる。すなわち、仕事関数の大きい材料である必要がある。また、金属層４０とｐ型のウェルコンタクト領域２６とのコンタクト抵抗を低減させる観点からも、仕事関数の大きい材料であることが必要となる。
図３は、本実施形態の半導体装置の作用及び効果の説明図である。図３は、第１原理計算による半導体のエネルギーバンド構造の計算結果を示す。
図３は、シリコン（Ｓｉ）、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣのエネルギーバンド構造を示す図である。それぞれの材料の真空準位と伝導帯下端とのエネルギー差（電子親和力）、真空準位と価電子帯上端とのエネルギー差、バンドギャップエネルギーを示す。図中、括弧内の数値がバンドギャップエネルギーである。
なお、仕事関数とは、真空準位（真空のエネルギーレベル）と、対象となる物質のフェルミ準位（フェルミレベル）とのエネルギー差である。また電子親和力とは、真空準位（真空のエネルギーレベル）と、対象となる物質の伝導帯下端のエネルギー準位（エネルギーレベル）との差である。
また、半導体にｎ型不純物を導入して金属状態にする場合、半導体のフェルミレベルが伝導帯下端のエネルギーレベルに一致するとみなせる。このため、半導体の仕事関数が電子親和力と一致すると見なすことが可能である。また、半導体にｐ型不純物を導入して金属状態にする場合、半導体のフェルミレベルが価電子帯上端のエネルギーレベルに一致するとみなせる。このため、半導体の仕事関数が真空準位と価電子帯上端とのエネルギー差と一致すると見なすことが可能である。
図３に示されるように、４Ｈ−ＳｉＣの電子親和力は、３．６０ｅＶである。金属層４０とｎ型のドリフト領域２４との間の接合のショットキー障壁を十分高くするには、３．６０ｅＶに対し、十分に大きな仕事関数を有する材料を金属層４０に用いる必要がある。また、４Ｈ−ＳｉＣの真空準位と価電子帯上端とのエネルギー差は、６．８６ｅＶである。したがって、金属層４０とｐ型のウェルコンタクト領域２６とのコンタクト抵抗を低減させる観点からは、６．５０ｅＶ以上、望ましくは６．８ｅＶ以上、より望ましくは６．８６ｅＶ以上の仕事関数を有する材料を金属層４０に用いる必要がある。
例えば、４Ｈ−ＳｉＣにｐ型不純物を導入して金属状態にした場合、４Ｈ−ＳｉＣの仕事関数は、６．８６ｅＶとなる。したがって、金属状態の４Ｈ−ＳｉＣを金属層４０に適用することが可能である。
本実施形態は、金属層４０にｐ型不純物を導入して金属状態にした３Ｃ−ＳｉＣを適用する。図３に示すように、第１原理計算により、３Ｃ−ＳｉＣと４Ｈ−ＳｉＣは、価電子帯上端のエネルギーレベルが一致することが明らかになった。したがって、金属層４０に金属状態の３Ｃ−ＳｉＣを適用した場合も、金属層４０とｎ型のドリフト領域２４との間の接合のショットキー障壁が十分高くなる。また、金属層４０とｐ型のウェルコンタクト領域２６とのコンタクト抵抗が低減する。
４Ｈ−ＳｉＣにｐ型不純物を導入して活性化する場合、１６００℃以上の熱処理が必要となる。例えば、ゲート絶縁膜１６を形成した後、１６００℃以上の熱処理を行うとゲート絶縁膜１６の品質が劣化し、ＭＯＳＦＥＴ１００の信頼性が低下する恐れがある。
しかも、トレンチの側面と底面とでは面方位が異なるため、４Ｈ−ＳｉＣをエピタキシャル成長させると不連続な成長となってしまう。またトレンチ内部での成長では、ステップによる下地情報を得ている従来の成長などと違って、基板情報を反映出来ない状況であり、下地情報から４Ｈ構造だけに限定することは困難である。高温では、３Ｃ構造、６Ｈ構造、４Ｈ構造などが適当に混ざり合った状態となる。本実施形態では、低温成長にすることで３Ｃ構造が主になるようする。
３Ｃ−ＳｉＣは、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣ等の結晶形よりも低温で安定な結晶形である。３Ｃ−ＳｉＣは、最高到達温度が１２００℃以下の低温で結晶形成、ｐ型不純物の活性化が可能である。しかも、この温度では、最も安定な構造である３Ｃ構造が一様に形成されると期待できる。
したがって、本実施形態によれば、ＭＯＳＦＥＴ１００の信頼性の低下を抑制することが可能となる。
なお、金属層４０に含まれるｐ型不純物はアルミニウム（Ａｌ）であることが望ましい。アルミニウム（Ａｌ）を含むＳｉＣの形成は、ＳｉＣを堆積するＣＶＤの際に、トリメチルアルミニウムを原料ガスとして用いることで容易に実現が可能である。
金属層４０中に存在するＳｉＣのうち、３Ｃ−ＳｉＣの占める体積割合が、９０％以上であることが望ましい。更に、金属層４０中に存在するＳｉＣが、実質的に全て３Ｃ−ＳｉＣであることが望ましい。４Ｈ−ＳｉＣ等、その他の結晶形が混在すると、金属層４０の抵抗が増大する恐れがある。抵抗の増大は、異なる結晶形の境界部が高抵抗になるためと考えられる。
金属層４０とｎ型のドリフト領域２４との間のショットキー接合の逆バイアス時のリーク電流を抑制する観点から、金属層４０は単結晶であることが望ましい。
第２のトレンチ６０の深さは、第１のトレンチ５０の深さよりも深いことが望ましい。第２のトレンチ６０の深さが、第１のトレンチ５０の深さよりも深いことで、第１のトレンチ５０底部の角部の電界の緩和効果が大きくなる。
以上、本実施形態によれば、低いオン抵抗を備えるＭＯＳＦＥＴ１００が実現される。また、信頼性の向上したＭＯＳＦＥＴ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、ゲート電極の材料に、ｐ型不純物を含む３Ｃ−ＳｉＣを適用する以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１を参照しつつ、本実施形態のＭＯＳＦＥＴについて説明する。
本実施形態のＭＯＳＦＥＴのゲート電極１８は、ｐ型不純物を含む３Ｃ−ＳｉＣである。ゲート電極１８は、多結晶の３Ｃ−ＳｉＣである。
ゲート電極１８中に存在するＳｉＣが、実質的に全て３Ｃ−ＳｉＣであることが望ましい。例えば、ＸＲＤ法により、３Ｃ−ＳｉＣ以外の結晶形の結晶面に起因する回折ピークがノイズレベル以下であれば、３Ｃ−ＳｉＣ以外の結晶形が存在しないと判定する。
ゲート電極１８中に存在するＳｉＣのうち、３Ｃ−ＳｉＣの占める体積割合が、９０％以上であることが望ましい。例えば、ＴＥＭで取得された画像内で、３Ｃ−ＳｉＣである結晶粒の占有面積をカウントすることで、３Ｃ−ＳｉＣの占める体積割合が、９０％以上であるか否かを判定することが可能である。
ゲート電極１８中に存在するＳｉＣのうち、３Ｃ−ＳｉＣの占める体積が、４Ｈ−ＳｉＣの占める体積よりも大きいことが望ましい。例えば、ＴＥＭで取得された画像内で、３Ｃ−ＳｉＣである結晶粒の占有面積と、４Ｈ−ＳｉＣである結晶粒の占有面積と、をカウントすることで、３Ｃ−ＳｉＣの占める体積が、４Ｈ−ＳｉＣの占める体積よりも大きいか否かを判定できる。
ゲート電極１８に含まれるｐ型不純物は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）又はインジウム（Ｉｎ）である。ゲート電極１８中のｐ型不純物の濃度は、ゲート電極１８の３Ｃ−ＳｉＣを金属状態にする観点から、１×１０１９ｃｍ−３以上であることが望ましく、１×１０２０ｃｍ−３以上であることがより望ましく、１×１０２１ｃｍ−３以上であることがさらに望ましい。
以下、本実施形態の半導体装置の作用及び効果について説明する。
ＭＯＳＦＥＴのオフ状態でのリーク電流を抑制することが、低消費電力のデバイスを実現する観点から要求される。ＭＯＳＦＥＴのオフ状態でのリーク電流を抑制するには、ＭＯＳＦＥＴの閾値電圧を高くすれば良い。
ｎ型のＭＯＳＦＥＴの閾値電圧を上げるために、ｐ型のチャネル領域の半導体の価電子帯の上端のエネルギーレベルと、ゲート電極の仕事関数を近づけることが考えられる。ＭＯＳＦＥＴのオフ状態では、ｐ型のチャネル領域のフェルミレベルと、ゲート電極の仕事関数が一致するように半導体のエネルギーバンドが曲がる。ｐ型のチャネル領域のフェルミレベルは、ｐ型のチャネル領域の半導体の価電子帯の上端に近い位置にある。このため、ｐ型のチャネル領域の半導体の価電子帯の上端のエネルギーレベルと、ゲート電極の仕事関数を近づけることにより、ＭＯＳＦＥＴのオフ状態での半導体のエネルギーバンドの曲りが抑制される。したがって、ＭＯＳＦＥＴの閾値電圧が高くなる。
例えば、ｐ型のチャネル領域が４Ｈ−ＳｉＣの場合、ｎ型のシリコンをゲート電極に用いるよりも、ｐ型のシリコンをゲート電極に用いる方が、ＭＯＳＦＥＴの閾値電圧は高くなる。図３に示すように、ｐ型のシリコンの仕事関数（真空準位と価電子帯上端とのエネルギー差）が、ｎ型のシリコンの仕事関数（真空準位と伝導帯下端とのエネルギー差（電子親和力））よりも、４Ｈ−ＳｉＣの半導体の価電子帯の上端のエネルギーレベルに近いからである。ｎ型のシリコンをゲート電極にする場合と比較して、シリコンのバンドギャップエネルギーに相当する１．１２Ｖ、閾値電圧を高くすることが可能である。
更に、ｐ型のチャネル領域が４Ｈ−ＳｉＣの場合、ゲート電極をｐ型の４Ｈ−ＳｉＣにすることにより、更に、閾値電圧を高くすることが可能である。ｐ型の４Ｈ−ＳｉＣの仕事関数が、４Ｈ−ＳｉＣの半導体の価電子帯の上端のエネルギーレベルに一致するからである。ｎ型のシリコンをゲート電極にする場合と比較して、２．８１Ｖ閾値電圧を高くすることが可能である。
本実施形態は、ゲート電極１８にｐ型不純物を含むｐ型の３Ｃ−ＳｉＣを適用する。図３に示すように、第１原理計算により、３Ｃ−ＳｉＣと４Ｈ−ＳｉＣは、価電子帯上端のエネルギーレベルが一致することが明らかになった。したがって、ゲート電極にｐ型の３Ｃ−ＳｉＣを適用した場合も、例えば、第１の実施形態の場合のようにｎ型のシリコンをゲート電極にする場合と比較して、２．８１Ｖ閾値電圧を高くすることが可能である。
ＳｉＣのゲート電極１８にｐ型不純物を含有させる場合、ゲート電極を形成する際の熱処理によるｐ型不純物の拡散が問題となる。また、ゲート電極を形成する際の熱処理によるゲート絶縁膜の品質の劣化が問題となる。
例えば、４Ｈ−ＳｉＣにｐ型不純物を導入して活性化する場合、１６００℃以上の熱処理が必要となる。高温の熱処理でｐ型不純物が、ゲート絶縁膜やＳｉＣ層に拡散する。拡散したｐ型不純物が、例えば、トラップ準位を形成してＭＯＳＦＥＴの特性変動が生じ得る。ＭＯＳＦＥＴの特性変動は、例えば、閾値電圧の変動である。したがって、ＭＯＳＦＥＴの信頼性が低下する。特に、ｐ型不純物が、原子半径が小さく拡散の速いボロン（Ｂ）の場合は、ＭＯＳＦＥＴの特性変動の問題が深刻になる。
また、１６００℃以上の熱処理を行うとゲート絶縁膜の品質が劣化し、ＭＯＳＦＥＴの信頼性が低下する恐れがある。
３Ｃ−ＳｉＣは、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣ等の結晶形よりも低温で安定な結晶形である。３Ｃ−ＳｉＣは、最高到達温度が１２００℃以下の低温で結晶形成、ｐ型不純物の活性化が可能である。低温にて成膜すれば、３Ｃ構造が一番安定なポリタイプであり、下地の影響などを考えなくて良い多結晶であれば、殆どが３Ｃ構造に落ち着くと期待できる。つまり、結晶構造が一様な多結晶膜が形成可能である。他方、高温では、３Ｃ構造、６Ｈ構造、４Ｈ構造などが出来てしまい、結晶構造が一様な多結晶膜を形成することは困難である。
本実施形態では、低温形成可能な３Ｃ−ＳｉＣをゲート電極１８に適用する。これにより、ゲート電極１８形成時のｐ型不純物の拡散が抑制される。また、ゲート絶縁膜１６の品質の劣化も抑制される。よって、信頼性の向上したＭＯＳＦＥＴが実現できる。
ゲート電極１８に導入するｐ型不純物として、ボロン（Ｂ）よりも原子半径の大きい、アルミニウム（Ａｌ）、ガリウム（Ｇａ）又はインジウム（Ｉｎ）を適用することで、ｐ型不純物の拡散が更に抑制される。したがって、更に、信頼性の向上したＭＯＳＦＥＴが実現できる。
ゲート電極１８中に存在するＳｉＣのうち、３Ｃ−ＳｉＣの占める体積割合が、９０％以上であることが望ましい。更に、ゲート電極１８中に存在するＳｉＣが、実質的に全て３Ｃ−ＳｉＣであることが望ましい。４Ｈ−ＳｉＣ等、その他の結晶形が混在すると、ゲート電極１８の抵抗が増大する恐れがある。抵抗の増大は、異なる結晶形の境界部が高抵抗になるためと考えられる。
以上、本実施形態によれば、第１の実施形態同様、低いオン抵抗を備えるＭＯＳＦＥＴが実現される。また、信頼性の向上したＭＯＳＦＥＴが実現される。更に、高い閾値電圧を有するＭＯＳＦＥＴが実現される。
（第３の実施形態）
本実施形態の半導体装置は、金属層の第２の面側の端部と第１のＳｉＣ領域との間に、ｐ型の第５のＳｉＣ領域を、更に備える点、ゲート絶縁膜の第２の面側の端部と第１のＳｉＣ領域との間に、ｐ型の第６のＳｉＣ領域を、更に備える点以外は、第１の実施形態と同様である。言い換えれば、本実施形態の半導体装置は、第２のトレンチの底部と第１のＳｉＣ領域との間に、ｐ型の第５のＳｉＣ領域を、更に備える点、第１のトレンチの底部と第１のＳｉＣ領域との間に、ｐ型の第６のＳｉＣ領域を、更に備える点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図４は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎ型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、ＳｉＣ層１０、ソース電極（第１の電極）１２、ドレイン電極（第２の電極）１４、ゲート絶縁膜１６、ゲート電極１８、層間絶縁膜２０を備えている。ＳｉＣ層１０は、ドレイン領域２２、ドリフト領域（ｎ型の第１のＳｉＣ領域）２４、ウェル領域（ｐ型の第１のＳｉＣ領域）２６、ソース領域（ｎ型の第３のＳｉＣ領域）３０、ウェルコンタクト領域（ｐ型の第４のＳｉＣ領域）３２、金属層４０、アノード領域（ｐ型の第５のＳｉＣ領域）４２、電界緩和領域（ｐ型の第６のＳｉＣ領域）４４を備えている。ＳｉＣ層１０には、第１のトレンチ５０と第２のトレンチ６０が設けられている。
アノード領域４２は、第２のトレンチ６０の底部の金属層４０と、ドリフト領域２４との間に設けられる。アノード領域４２は、ｐ＋型のＳｉＣである。
アノード領域４２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。アノード領域４２のｐ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
電界緩和領域４４は、第１のトレンチ５０底部のゲート絶縁膜１６と、ドリフト領域２４との間に設けられる。電界緩和領域４４は、ｐ＋型のＳｉＣである。
電界緩和領域４４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域４４のｐ型不純物の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ソース電極１２、金属層４０、アノード領域４２、ドリフト領域２４、ドレイン領域２２、ドレイン電極１４が、ＰＩＮダイオードを構成する。このＰＩＮダイオードは、いわゆるボディダイオードである。
ソース電極１２に、ドレイン電極１４に対し相対的に正の電圧が印加された場合、ボディダイオードはオン状態となり、ソース電極１２からドレイン電極１４に、ソース電極１２とドリフト領域２４との界面を通って電流が流れる。一方、ＭＯＳＦＥＴ２００がオン状態、すなわち、ソース電極１２に、ドレイン電極１４に対し相対的に負の電圧が印加された場合、ボディダイオードはオフ状態となる。
例えば、ＭＯＳＦＥＴ２００がインバータのスイッチングデバイスとして適用された場合、上記ＰＩＮダイオードにより、ＭＯＳＦＥＴ２００が大きな還流電流を流すことが可能なる。
また、第１のトレンチ５０の底部に、電界緩和領域４４を設けることにより、第１のトレンチ５０底部の角部の電界集中が更に緩和される。よって、ゲート絶縁膜１６の破壊が、更に抑制される。
以上、本実施形態によれば、第１の実施形態同様、低いオン抵抗を備えるＭＯＳＦＥＴ２００が実現される。また、更に、信頼性の向上したＭＯＳＦＥＴ２００が実現される。また、大きな還流電流を流すことが可能なＭＯＳＦＥＴ２００が実現される。
（第４の実施形態）
本実施形態の半導体装置は、ダブルショットキーダイオードを備える点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ３００は、ＤＩＭＯＳＦＥＴである。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎ型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ３００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ３００は、ＳｉＣ層１０、ソース電極（第１の電極）１２、ドレイン電極（第２の電極）１４、ゲート絶縁膜１６、ゲート電極１８、層間絶縁膜２０を備えている。ＳｉＣ層１０は、ドレイン領域２２、ドリフト領域（ｎ型の第１のＳｉＣ領域）２４、ウェル領域（ｐ型の第１のＳｉＣ領域）２６、ソース領域（ｎ型の第３のＳｉＣ領域）３０、ウェルコンタクト領域（ｐ型の第４のＳｉＣ領域）３２、金属層４０ａ、４０ｂを備えている。ＳｉＣ層１０には、第１のトレンチ５０と第２のトレンチ６０ａ、６０ｂが設けられている。
金属層４０ａは、第２のトレンチ６０ａ内に設けられる。金属層４０ｂは、第２のトレンチ６０ｂ内に設けられる。
ソース電極１２、金属層４０ａ、４０ｂ、ドリフト領域２４、ドレイン領域２２、ドレイン電極１４が、ダブルショットキーダイオードを構成する。このダブルショットキーダイオードは、いわゆるボディダイオードである。
ソース電極１２に、ドレイン電極１４に対し相対的に正の電圧が印加された場合、ボディダイオードはオン状態となり、ソース電極１２からドレイン電極１４に、ソース電極１２とドリフト領域２４との界面を通って電流が流れる。一方、ＭＯＳＦＥＴ３００がオン状態、すなわち、ソース電極１２に、ドレイン電極１４に対し相対的に負の電圧が印加された場合、ボディダイオードはオフ状態となる。この時、金属層４０a及び金属層４０ｂから伸びる空乏層で、ソース電極１２とドリフト領域２４との界面が覆われる。したがって、ボディダイオードのリーク電流が低減する。
例えば、ＭＯＳＦＥＴ３００がインバータのスイッチングデバイスとして適用された場合、上記ダブルショットキーダイオードにより、ＭＯＳＦＥＴ３００が大きな還流電流を流すことが可能なる。
また、ダブルショットキーダイオードであるため、ＰＩＮダイオードと比較してスイッチング速度が向上する。また、ショットキーダイオードと比較して、逆バイアス時のリーク電流が低減する。
なお、ダブルショットーダイオードは、高いショットキーバリアを持つトレンチ電極が、低いショットキーバリアを持つ電極を取り囲むように形成する。トレンチ電極は、が、例えばライン状、四角形、六角形など様々な形状を有することが可能である。また、複数の高いショットキーバリアを持つ埋め込まれた金属領域が、分散してメッシュ状となっていても構わない。
以上、本実施形態によれば、第１の実施形態同様、低いオン抵抗を備えるＭＯＳＦＥＴ３００が実現される。また、信頼性の向上したＭＯＳＦＥＴ３００が実現される。また、大きな還流電流を流すことが可能なＭＯＳＦＥＴ３００が実現される。
（第５の実施形態）
本実施形態の半導体装置は、第２のトレンチが金属層のみで埋め込まれている点以外はは、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図６は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ４００は、ＤＩＭＯＳＦＥＴである。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎ型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ４００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
第２のトレンチ６０内は、金属層４０のみで埋め込まれている。第２のトレンチ６０内は、金属層４０のみであるため、ＭＯＳＦＥＴ４００のユニットセルのピッチ（図６中のＬ１）を、第１の実施形態のＭＯＳＦＥＴ１００のユニットセルのピッチ（図１中のＬ１）よりも小さくすることが出来る。よって、ＭＯＳＦＥＴ４００のオン抵抗が、ＭＯＳＦＥＴ１００と比較して更に低減する。
以上、本実施形態によれば、第１の実施形態よりも、更に低いオン抵抗を備えるＭＯＳＦＥＴ４００が実現される。
（第６の実施形態）
本実施形態の半導体装置は、ゲート電極が第１の金属膜と第２の金属膜の積層構造である点で、第２の実施形態と異なる。したがって、第２の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ５００は、ＤＩＭＯＳＦＥＴである。ＭＯＳＦＥＴ５００は、電子をキャリアとするｎ型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
ゲート電極１８は、第１の金属膜１８ａと第２の金属膜１８ｂとの積層構造を備える。第１の金属膜１８ａは、ｐ型不純物を含む３Ｃ−ＳｉＣである。第２の金属膜１８ｂは、例えば、窒化チタン（ＴｉＮ）である。
第１の金属膜１８ａは、金属層４０と略同一の材料、且つ、略同一の膜厚を備える。
ＭＯＳＦＥＴ５００を製造する際、例えば、ゲート絶縁膜１６を形成した後、低温成長により金属層４０を形成する際、第１の金属膜１８ａをゲート絶縁膜１６上に同時形成する。３Ｃ−ＳｉＣは低温で形成可能であるため、ゲート絶縁膜１６を形成した後に、金属層４０と同時に第１の金属膜１８ａを形成することが可能である。
以上、本実施形態によれば、第２の実施形態同様、低いオン抵抗を備えるＭＯＳＦＥＴが実現される。また、信頼性の向上したＭＯＳＦＥＴが実現される。更に、高い閾値電圧を有するＭＯＳＦＥＴが実現される。
（第７の実施形態）
本実施形態の半導体装置は、第２のトレンチ内にソース電極の一部が埋め込まれる以下は、第４の実施形態と同様である。
図８は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ６００は、ＤＩＭＯＳＦＥＴである。ＭＯＳＦＥＴ６００は、電子をキャリアとするｎ型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ６００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造のＭＯＳＦＥＴである。
金属層４０ａは、第２のトレンチ６０ａ内に設けられる。金属層４０ｂは、第２のトレンチ６０ｂ内に設けられる。
第２のトレンチ６０ａ内にソース電極１２の一部が埋め込まれる。第２のトレンチ６０ｂ内にソース電極１２の一部が埋め込まれる。
本実施形態によれば、第４の実施形態同様、低いオン抵抗を備えるＭＯＳＦＥＴ６００が実現される。また、信頼性の向上したＭＯＳＦＥＴ６００が実現される。また、大きな還流電流を流すことが可能なＭＯＳＦＥＴ６００が実現される。
第１乃至第７の実施形態では、金属層４０がｐ型不純物を含む金属状態の炭化珪素（ＳｉＣ）の場合を例示したが、金属層４０に、例えば、ボロン（Ｂ）を含む金属状態の多結晶ダイアモンド、マグネシウム（Ｍｇ）を含む金属状態の多結晶窒化ガリウム、マグネシウム（Ｍｇ）を含む金属状態の多結晶窒化アルミニウムガリウム等、その他の材料を適用することも可能である。ボロン（Ｂ）を含む金属状態の多結晶ダイアモンド、マグネシウム（Ｍｇ）を含む金属状態の多結晶窒化ガリウム、マグネシウム（Ｍｇ）を含む金属状態の多結晶窒化アルミニウムガリウムは、１０００℃程度の低温のＣＶＤ法により成膜することが可能である。
第１乃至第７の実施形態では、ＳｉＣ層として４Ｈ−ＳｉＣの場合を例示したが、３Ｃ−ＳｉＣ、６Ｈ−ＳｉＣ等、その他の結晶形を用いることも可能である。
第１乃至第７の実施形態では、ＳｉＣのｎ型不純物として主に窒素（Ｎ）を例示したが、窒素（Ｎ）にかえて、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。また、ＳｉＣのｐ型不純物として主にアルミニウム（Ａｌ）を例示したが、アルミニウム（Ａｌ）にかえて、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ＳｉＣ層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ ゲート絶縁膜
１８ ゲート電極
２２ ドレイン領域
２４ ドリフト領域（ｎ型の第１のＳｉＣ領域）
２６ ウェル領域（p型の第２のＳｉＣ領域）
３０ ソース領域（ｎ型の第３のＳｉＣ領域）
３２ ウェルコンタクト領域（ｐ型の第４のＳｉＣ領域）
４０ 金属層
４２ アノード領域（ｐ型の第５のＳｉＣ領域）
４４ 電界緩和領域（ｐ型の第６のＳｉＣ領域）
５０ 第１のトレンチ
６０ 第２のトレンチ
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＭＯＳＦＥＴ（半導体装置）

Claims (20)

  1. 第１の面と第２の面とを有するＳｉＣ層と、
    前記ＳｉＣ層内に設けられたｎ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域と前記第１の面との間に設けられた複数のｐ型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域と前記第１の面との間に設けられた複数のｎ型の第３のＳｉＣ領域と、
    前記複数のｐ型の第２のＳｉＣ領域の内の２つのｐ型の第２のＳｉＣ領域の間に設けられたゲート電極と、
    前記ゲート電極と、前記第１のＳｉＣ領域及び前記第２のＳｉＣ領域との間に設けられ、前記第１のＳｉＣ領域及び前記第２のＳｉＣ領域に接するゲート絶縁膜と、
    前記第１のＳｉＣ領域に接し、仕事関数が６．５ｅＶ以上の金属層と、
    前記金属層に電気的に接続された第１の電極と、
    前記第２の面に設けられた第２の電極と、
    を備え、
    前記ゲート絶縁膜と前記金属層との間に、前記第１のＳｉＣ領域の一部が挟まれる半導体装置。
  2. 前記金属層は、ｐ型不純物の濃度が１×１０２０ｃｍ−３以上のＳｉＣを含む請求項１記載の半導体装置。
  3. 前記ｐ型不純物は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）から選ばれた少なくとも一つである請求項２記載の半導体装置。
  4. 前記ＳｉＣは、３Ｃ−ＳｉＣを含む請求項２記載の半導体装置。
  5. 前記金属層と前記第１のＳｉＣ領域との間の接合は、ショットキー接合である請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記金属層と前記第２のＳｉＣ領域との間に、前記第２のＳｉＣ領域よりもｐ型不純物濃度の高いｐ型の第４のＳｉＣ領域を更に備え、前記金属層が前記第４のＳｉＣ領域に接する請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記金属層の前記第２の面側の端部と前記第１のＳｉＣ領域との間に、ｐ型の第５のＳｉＣ領域を、更に備える請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記金属層の前記第２の面側の端部の深さが、前記第ゲート絶縁膜前記第２の面側の端部よりも深い請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 前記ゲート電極は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）から選ばれた少なくとも一つを含む３Ｃ−ＳｉＣを含む請求項１乃至請求項８いずれか一項記載の半導体装置。
  10. 前記ゲート電極は第１の金属膜と第２の金属膜とを備え、前記第１の金属膜が前記金属層と略同一の材料、且つ、略同一の膜厚である請求項１乃至請求項９いずれか一項記載の半導体装置。
  11. 第１の面と第２の面とを有し、前記第１の面に設けられた第１のトレンチ及び第２のトレンチを有するＳｉＣ層と、
    前記ＳｉＣ層内に設けられたｎ型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域と前記第１の面との間に設けられたｐ型の第２のＳｉＣ領域と、
    前記第２のＳｉＣ領域と前記第１の面との間に設けられたｎ型の第３のＳｉＣ領域と、
    前記第１のトレンチ内に設けられ、前記第１のＳｉＣ領域及び前記第２のＳｉＣ領域に接するゲート絶縁膜と、
    前記第１のトレンチ内に設けられ、前記ゲート絶縁膜に接するゲート電極と、
    前記第２のトレンチ内に設けられ、前記第１のＳｉＣ領域に接し、仕事関数が６．５ｅＶ以上の金属層と、
    前記金属層に電気的に接続された第１の電極と、
    前記第２の面に設けられた第２の電極と、
    を備える半導体装置。
  12. 前記金属層は、ｐ型不純物の濃度が１×１０２０ｃｍ−３以上のＳｉＣを含む請求項１１記載の半導体装置。
  13. 前記ｐ型不純物は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）から選ばれた少なくとも一つである請求項１２記載の半導体装置。
  14. 前記ＳｉＣは、３Ｃ−ＳｉＣを含む請求項１２記載の半導体装置。
  15. 前記金属層と前記第１のＳｉＣ領域との間の接合は、ショットキー接合である請求項１１乃至請求項１４いずれか一項記載の半導体装置。
  16. 前記金属層と前記第２のＳｉＣ領域との間に、前記第２のＳｉＣ領域よりもｐ型不純物濃度の高いｐ型の第４のＳｉＣ領域を更に備え、前記金属層が前記第４のＳｉＣ領域に接する請求項１１乃至請求項１５いずれか一項記載の半導体装置。
  17. 前記第２のトレンチの底部と前記第１のＳｉＣ領域との間に、ｐ型の第５のＳｉＣ領域を、更に備える請求項１１乃至請求項１６いずれか一項記載の半導体装置。
  18. 前記第２のトレンチの深さが、前記第１のトレンチの深さよりも深い請求項１１乃至請求項１７いずれか一項記載の半導体装置。
  19. 前記ゲート電極は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及びインジウム（Ｉｎ）から選ばれた少なくとも一つを含む３Ｃ−ＳｉＣを含む請求項１１乃至請求項１８いずれか一項記載の半導体装置。
  20. 前記ゲート電極は第１の金属膜と第２の金属膜とを備え、前記第１の金属膜が前記金属層と略同一の材料、且つ、略同一の膜厚である請求項１１乃至請求項１９いずれか一項記載の半導体装置。
JP2015179039A 2015-09-11 2015-09-11 半導体装置 Active JP6478884B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015179039A JP6478884B2 (ja) 2015-09-11 2015-09-11 半導体装置
US15/252,466 US10229994B2 (en) 2015-09-11 2016-08-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015179039A JP6478884B2 (ja) 2015-09-11 2015-09-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2017055005A JP2017055005A (ja) 2017-03-16
JP6478884B2 true JP6478884B2 (ja) 2019-03-06

Family

ID=58238989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015179039A Active JP6478884B2 (ja) 2015-09-11 2015-09-11 半導体装置

Country Status (2)

Country Link
US (1) US10229994B2 (ja)
JP (1) JP6478884B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523885B2 (ja) 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6526528B2 (ja) 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6667893B2 (ja) * 2015-10-20 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
DE212018000102U1 (de) 2017-05-17 2019-08-05 Rohm Co., Ltd. Halbleitervorrichtung
JP7201336B2 (ja) 2017-05-17 2023-01-10 ローム株式会社 半導体装置
JP7081087B2 (ja) * 2017-06-02 2022-06-07 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP6922535B2 (ja) * 2017-08-04 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6776205B2 (ja) * 2017-09-20 2020-10-28 株式会社東芝 半導体装置の製造方法
CN111357119B (zh) * 2017-11-15 2023-11-24 株式会社Flosfia 半导体装置
DE102017128633B4 (de) * 2017-12-01 2024-09-19 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
JP7196403B2 (ja) 2018-03-09 2022-12-27 富士電機株式会社 半導体装置
DE102018106967B3 (de) 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
JP7155641B2 (ja) * 2018-06-14 2022-10-19 富士電機株式会社 半導体装置
DE102018120734B4 (de) 2018-08-24 2025-01-30 Infineon Technologies Ag Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren
CN109148566B (zh) * 2018-08-28 2020-11-13 电子科技大学 碳化硅mosfet器件及其制造方法
JP7243094B2 (ja) * 2018-09-11 2023-03-22 富士電機株式会社 半導体装置
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
US11411084B2 (en) * 2020-07-09 2022-08-09 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7458257B2 (ja) * 2020-07-09 2024-03-29 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
TWI729952B (zh) * 2020-10-22 2021-06-01 大陸商上海瀚薪科技有限公司 一種碳化矽半導體元件
TWI745251B (zh) * 2020-10-22 2021-11-01 大陸商上海瀚薪科技有限公司 一種碳化矽半導體元件
DE102020215721A1 (de) * 2020-12-11 2022-06-15 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler feldeffekttransistor und verfahren zum herstellen desselben
JP7475265B2 (ja) * 2020-12-14 2024-04-26 三菱電機株式会社 半導体装置及び半導体装置の製造方法
DE102021104532B4 (de) * 2021-02-25 2025-06-18 Infineon Technologies Ag Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung undVerfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102022100072A1 (de) 2022-01-03 2023-07-06 Infineon Technologies Ag Verfahren zum herstellen einer metallsilicidschicht oberhalb eines siliciumcarbidsubstrats und halbleitervorrichtung, die eine metallsilicidschicht umfasst
JP7559881B2 (ja) * 2022-05-12 2024-10-02 富士電機株式会社 絶縁ゲート型半導体装置
CN115498063A (zh) * 2022-07-25 2022-12-20 核芯光电科技(山东)有限公司 一种基于栅极结构的Si-PIN探测装置及其制造方法
JP7824851B2 (ja) 2022-09-21 2026-03-05 株式会社東芝 半導体装置およびその製造方法
CN115763524B (zh) * 2022-11-22 2025-10-17 中国科学院苏州纳米技术与纳米仿生研究所 垂直增强型β-Ga2O3 UMOSFET器件及其制备方法
JP7851878B2 (ja) * 2023-03-14 2026-04-27 株式会社東芝 半導体装置
CN117174763B (zh) * 2023-11-03 2024-03-01 山东大学 碳化硅混合3C-SiC接触PN结肖特基二极管及制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361061B2 (ja) * 1998-09-17 2003-01-07 株式会社東芝 半導体装置
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US8188484B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JP5439215B2 (ja) 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
JP5995347B2 (ja) 2012-03-16 2016-09-21 国立研究開発法人産業技術総合研究所 ＳｉＣ半導体装置及びその製造方法
WO2014038110A1 (ja) * 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置
JP6075120B2 (ja) * 2013-03-01 2017-02-08 住友電気工業株式会社 炭化珪素半導体装置
JP6239250B2 (ja) * 2013-03-22 2017-11-29 株式会社東芝 半導体装置およびその製造方法
JP6092749B2 (ja) * 2013-10-17 2017-03-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6526528B2 (ja) 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6523885B2 (ja) 2015-09-11 2019-06-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US10229994B2 (en) 2019-03-12
JP2017055005A (ja) 2017-03-16
US20170077299A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
JP6478884B2 (ja) 半導体装置
JP6058170B2 (ja) 炭化珪素半導体装置
US10930773B2 (en) Semiconductor device
US10319828B2 (en) Semiconductor device with diffusion prevention layer
US11450745B2 (en) Semiconductor device and method for manufacturing the same
US9171908B2 (en) SiC semiconductor device and method of manufacturing the same
US9786740B2 (en) Semiconductor device and method for producing the same
US9748343B2 (en) Semiconductor device
JP2018049951A (ja) 半導体装置
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP7358590B2 (ja) 半導体装置
EP2908347A1 (en) Semiconductor device and method of manufacturing the same
JP2023101772A (ja) 半導体装置および半導体装置の製造方法
US12527056B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2017224700A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2024137537A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190205

R151 Written notification of patent or utility model registration

Ref document number: 6478884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151