JP6480823B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6480823B2
JP6480823B2 JP2015145612A JP2015145612A JP6480823B2 JP 6480823 B2 JP6480823 B2 JP 6480823B2 JP 2015145612 A JP2015145612 A JP 2015145612A JP 2015145612 A JP2015145612 A JP 2015145612A JP 6480823 B2 JP6480823 B2 JP 6480823B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
tray
manufacturing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015145612A
Other languages
English (en)
Other versions
JP2017028117A (ja
Inventor
本間　荘一
荘一 本間
真也 志摩
真也 志摩
勇佑 高野
勇佑 高野
武志 渡部
武志 渡部
克則 澁谷
克則 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015145612A priority Critical patent/JP6480823B2/ja
Priority to TW105106189A priority patent/TWI624014B/zh
Priority to CN201610236602.6A priority patent/CN106373893B/zh
Priority to US15/217,599 priority patent/US9646908B2/en
Publication of JP2017028117A publication Critical patent/JP2017028117A/ja
Application granted granted Critical
Publication of JP6480823B2 publication Critical patent/JP6480823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H10W74/473—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins containing a filler
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01571—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/555—Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本実施形態は、半導体装置の製造方法、半導体装置に関する。
半導体チップは、半導体パッケージとして供給される場合がある。
特開２０１３−１４９８１０号公報 特開２０１２−０３８７６５号公報 特開２０１１−２４３７９０号公報 特開２０１１−１００７７８号公報
半導体装置の製造を容易にする。
本実施形態の製造方法によれば、一方の面側に接着剤を介して複数の半導体素子、他方の面に前記半導体素子と電気的に接続された外部入出力端子を有する基板の前記一方の面上に、酸化シリコンを含む封止樹脂層をモールドする。断面から前記外部入出力端子のうちグランド電位となりうる外部入出力端子と電気的に接続された導体が露出するように、モールドされた前記基板を切断する。前記他方の面が下側となる様に、複数の切断された前記基板をトレイに収納した状態で、前記基板の前記封止樹脂層の表面を減圧環境下にてアルゴンと窒素とを含んだプラズマを用いてスパッタエッチングする。前記スパッタエッチングから減圧環境を維持しつつ、前記基板を前記トレイに収納した状態で前記表面および前記切断面上に、前記導体と電気的に接続されるように金属層をスパッタする。前記スパッタエッチングは、前記酸化シリコンの前記封止樹脂層に覆われた部分の一部を露出させる。
スパッタは、前記トレイをキャリア上に置いた状態で行われ、前記スパッタを行っている間、前記トレイの前記基板の直下の少なくとも一部がキャリアの一部と接触する。
複数の前記基板は前記トレイにおける複数の区切り領域にて区切られた領域に収納され、上方からみて前記複数の区切り領域のうち複数の前記基板が配置される領域の最外周の区切り領域よりも外側の第１領域と上方からみて前記基板と重なる第２領域とにおける前記キャリアの高さの差よりも前記第１領域と前記第２領域とにおける前記トレイの高さの差の方が小さい。
実施形態に係る半導体装置の製造方法を示すフローチャート 実施形態に係る半導体装置の製造方法を示す模式的な断面図。 実施形態に係る半導体装置の製造方法を示す模式的な断面図。 図３の領域Ａ１の拡大図。 実施形態に係る半導体装置の製造方法を示す模式的な平面図。 図５のAA’線に沿った断面図。 実施形態に係る半導体装置の製造方法を示す模式的な断面図。 実施形態に係る半導体装置の製造方法を示す模式的な断面図。 エッチング時間と剥がれ検査の不良率との関係をまとめた表。 実施形態の変形例に係る半導体装置の製造方法を示す模式的な断面図。
以下、図面を参照して実施形態について説明する。以下の説明において、略同一の機能及び構成要素については、同一符号を付す。
（実施形態の半導体装置、およびその製造方法）
図１〜図８を参照して半導体装置１００、およびその製造方法について説明する。なお、製造工程の途中の状態における半導体装置１００を、以下の説明において１００ａ、１００ｂ、１００ｃと称する。
図１は、半導体装置１００の製造工程を概略的に示す工程の流れ図である。図１の流れに沿って、以下説明をする。
ステップＳ１において、図２に示されるように、配線基板１０の一方の面上に、第一粘着層２０を介して第一半導体チップ３０が設けられる。第一半導体チップ３０上に、第二粘着層４０を介して、第二半導体チップ５０が設けられる。配線基板１０及び第一半導体チップ３０及び第二半導体チップ５０間を電気的に接続するボンディングワイヤ６０が設けられる。ステップＳ１によって、半導体装置１００ａが形成される。
配線基板１０は、例えば表面（一方の面、一方の面と反対側の他方の面）や内部に配線層（図示しない）を設けた絶縁樹脂配線基板やセラミックス配線基板などである。具体的には、例えば、ガラスーエポキシ樹脂を使用したプリント配線板等が用いられる。一方の面には第一半導体チップ３０および第二半導体チップ５０と配線層とを電気的に接続するためのパッド（例えば図８におけるパッド１０−１等）が設けられる。表面の配線層には、グランド電位となり得るグランド配線（例えば図８における配線１０−１ｇ等）が含まれる。内部の配線層には、グランド電位となり得るグランド配線（例えば図８における配線１０−４ｇ等）が含まれる。配線基板１０の他方の面には、外部接続端子（例えば図８におけるランド１０−１ｂ等）が設けられる。表面の配線層と内部の配線層との間には、ガラスーエポキシ樹脂層（例えば図８におけるガラスーエポキシ樹脂層１０−２ａ、１０−２ｂ等）が設けられる。表面の配線層の一部は、レジスト層（例えば図８におけるレジスト層１０−３ａ、１０−３ｂ等）で覆われる。
第一粘着層２０及び第二粘着層４０は、例えばＤＡＦ（Die Attach Film）である。第一半導体チップ３０及び第二半導体チップ５０は、例えば、半導体メモリチップ、メモリコントローラなど、任意の半導体チップである。ボンディングワイヤ６０は、例えばＡｕワイヤ、Ｃｕワイヤ、Ａｇワイヤ、ＰｄコートしたＣｕワイヤ等の金属ワイヤである。ウェーハ状態の第一半導体チップ３０及び第二半導体チップ５０の裏面に、あらかじめ第一粘着層２０及び第二粘着層４０を設け、このウェーハを第一粘着層２０及び第二粘着層４０ごとダイシングする。この第一粘着層２０及び第二粘着層４０があらかじめ設けられた第一半導体チップ３０及び第二半導体チップ５０を、配線基板１０へとマウントする。第一粘着層２０及び第二粘着層４０に液状のダイアタッチ材を用いる場合には、第一粘着層２０及び第二粘着層４０はあらかじめ配線基板１０側に設け、ダイシング済みの第一半導体チップ３０及び第二半導体チップ５０をマウントする。
第一半導体チップ３０及び第二半導体チップ５０のマウント後、配線基板１０をオーブンを用いて加熱し、プラズマ洗浄を行う。プラズマ洗浄には、例えばＡｒガスやＯ２ガス、Ｈ２ガス、またはこれらを組み合わせたガスを用いる。ボンディングワイヤ６０を用いて、プラズマ洗浄後の配線基板１０と、第一半導体チップ３０及び第二半導体チップ５０とを電気的に接続する。
なお、図２においては、１つの半導体装置１００ａを図示しているが、半導体装置を図２の紙面に直交する方向や紙面の左右方向に並べて、複数の半導体装置１００分に相当する配線基板１０に対して、第一半導体チップ３０と第二半導体チップ５０を設ける。
ステップＳ２において、図３に示されるように、封止層７０が、配線基板１０上に、第一半導体チップ３０、第二半導体チップ５０、ボンディングワイヤ６０を、一体として封止して設けられる。ステップＳ２によって、半導体装置１００ｂが形成される。
封止層７０は、例えば、複数の半導体装置１００ａの連結体を型に入れたのち、型に樹脂を流し込み、その後に硬化させることで形成する。従って、半導体装置１００ｂは、複数の半導体装置１００ｂの連結体の状態で、封止層７０が設けられる。なお、封止層７０は、先に樹脂を入れた型に、半導体装置５を導入し、樹脂を硬化させることで形成してもよい。また、封止層７０を形成するに先だち、プラズマ洗浄を行ってもよい。プラズマ洗浄には、例えばＡｒガスやＯ２ガス、Ｈ２ガス、またはこれらを組み合わせたガスを用いる。
また、封止層７０を上記のように型を用いて形成する場合、半導体装置１００ａを型から外れやすくするため、離型剤を用いる。この場合は、封止層７０の表面に離型剤が付着する。
封止層７０について、詳細について、図４を用いて説明する。
図４は、図３の領域Ａ１を拡大した断面図である。図４に示されるように、封止層７０は、樹脂層７５及び無機フィラー８０を有する。無機フィラー８０は、樹脂層７５内に配置される。
樹脂層７５は、熱硬化樹脂であり、例えば、エポキシ樹脂やアクリル樹脂である。
無機フィラー８０は、例えば、シリカ、つまり酸化シリコンである。無機フィラー８０は、シリカに加えて、例えば水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、チタン酸バリウムなど、を加えてもよい。
無機フィラー８０に封止層７０が加えられることで、封止層７０の耐熱性は向上し、吸湿性が下がるため、半導体装置１００の信頼性は向上する。さらに、無機フィラー８０に封止層７０が加えられることで、封止層７０の弾性率は向上し、半導体装置１００の変形を防ぐことが可能である。
ステップＳ３において、複数の半導体装置１００ｂの連結体を、ブレードを用いて各々の半導体装置１００ｂに分割する。分割は、例えば炭酸水または純水を用いて、ブレードと半導体装置１００ｂを冷却しながら、切削して行う。
ステップＳ４において、半導体装置１００ｂに対してマーキングを行う。マーキングは、製品名や製造者、ロット番号等を、レーザーマーカを用いて刻印（engraving）する。従って、マーキングは封止層７０の表面の一部を彫り、凹凸を設けることで行う。
ステップＳ５において、半導体装置１００ｂは、オーブンに入れられ、加熱処理（ベーク処理）される。ベーク処理は、例えば、１００度から２６０度の間の温度で処理される。ステップＳ３にて、炭酸水または純水を用いているため、半導体装置１００ｂは多くの水分を含んでいる。そこで、１００度以上のベーク処理により、半導体装置１００ｂの例えば樹脂層７５に含まれる水分を蒸発させ、後述する金属層の密着性を向上することができる。また、半田のリフロー温度以下、例えば、２６０度以下、好ましくは２３０度以下のベーク処理により、半導体装置１００ｂに含まれる配線やトランジスタ等の信頼性の劣化を防ぐことができる。または、半導体装置１００ｂに半導体メモリチップが含まれる場合は、高温による熱負荷をさけることで、半導体メモリの信頼性の劣化を防ぐことができる。
ステップＳ６において、半導体装置１００ｂは、図５及び図６に示したトレイ１２０上に積載される。トレイ１２０は、区切り領域１２０ａ及び区切り領域１２０ｂで略矩形状に区切られている。半導体装置１００ｂは、トレイ１２０の略矩形状に区切られた領域に配置される。なお、区切り領域１２０ａは、半導体装置１００ｂが配置される領域の最外周の区切り領域である。区切り領域１２０ｂは、半導体装置１００ｂ間の区切り領域である。また、図６では、区切り領域１２０ａ及び１２０ｂは、トレイ１２０の半導体装置１００ｂが積載される面の上方に対して、突出して記載されているが、これに限られない。区切り領域１２０ａ及び１２０ｂは、凹部でも構わないし、任意の形状でよい。トレイ１２０には、アルミ、銅、ステンレス、鉄、ニッケル、クロム、チタンやこれらの合金、複合材料を用いる。
トレイ１２０は、半導体装置１００ｂが略矩形状に区切られた領域に配置された後、キャリア１１０上に配置される。キャリア１１０には、アルミ、銅、ステンレス、鉄、ニッケル、クロム、チタンやこれらの合金、複合材料を用いる。
図６に示される領域Ａ２は、上方から見て、区切り領域１２０ａよりも外側であって、後述する領域Ａ３とキャリア１１０の高さが異なる領域を指す。領域Ａ３は、上方から見て、半導体装置１００ｂと重なる領域であって、トレイ１２０の高さが高い領域である。図６のように、半導体装置１００ｂと重なる領域の全体が領域Ａ３となってもよい。
トレイ１２０とキャリア１１０は、領域Ａ２において、接触せずに配置される。また、トレイ１２０とキャリア１１０は、領域Ａ３において、接触して配置される。つまり、トレイ１２０の領域Ａ２と領域Ａ３における高さの差よりも、キャリア１１０の領域Ａ２と領域Ａ３における高さの差が小さい。
トレイ１２０とキャリア１１０とが領域Ａ３で接触して配置されることで、半導体装置１００ｂの熱を容易に放熱することが可能である。具体的には、後述するステップＳ９において、金属層のスパッタ法における成膜時に、半導体装置１００ｂの昇温を低減することが可能である。
また、トレイ１２０の領域Ａ２と領域Ａ３における高さの差よりも、キャリア１１０の領域Ａ２と領域Ａ３における高さの差が小さい。このようにすることで、製造上のバラツキによらずに、トレイ１２０とキャリア１１０は、領域Ａ３で接触させることが容易である。
ステップＳ７において、半導体装置１００ｂは、トレイ１２０及びキャリア１１０と共に、大気圧より圧力が低い減圧チャンバへ導入される。半導体装置１００ｂは、第一チャンバにおいて、ベーク処理される。半導体装置１００ｂは、例えば、１５０度から２６０度の間の温度で加熱され、好ましくは２３０度以下の温度で加熱される。
減圧チャンバで半導体装置１００ｂが加熱されることにより、ステップＳ３のデガス後に封止層７０に吸湿された水分を蒸発させることが可能である。さらに、ステップＳ７においては、半導体装置１００ｂは減圧チャンバで加熱されるため、封止層７０に吸湿された水分をより蒸発させることが可能である。湿気を除去することにより、後述する金属層と封止層７０の密着性を向上することが可能である。
ステップＳ７の後、半導体装置１００ｂは、トレイ１２０及びキャリア１１０と共に、エッチングチャンバへ導入される。この際、半導体装置１００ｂは大気へ解放されない。つまり、ステップＳ５とステップＳ６は連続して行われる。具体的には、例えば、減圧チャンバとエッチングチャンバとは、同じ装置に設けられる。そして、半導体装置１００ｂは、装置の外部に出ることなくエッチングチャンバへ導入される。または、減圧チャンバとエッチングチャンバが同一のチャンバであっても構わない。
ステップＳ８において、半導体装置１００ｂは、エッチングチャンバにおいて、エッチングされる。半導体装置１００ｂは、例えば、アルゴン（Ａｒ）と窒素（Ｎ）を含んだプラズマを用いて、エッチング（スパッタエッチング）される。アルゴンと窒素の流量の比は、例えば３：７〜７：３とすることができる。この範囲を超えるアルゴンと窒素の流量比でエッチングした場合、封止層７０と後述する金属層との密着性が低下する場合がある。このエッチングにより、半導体装置１００ｂの封止層７０中の樹脂層７５が選択的に１〜１００ｎｍ程度エッチングされる。つまり、無機フィラー８０に比べて、樹脂層７５のエッチング速度が速い条件でエッチングされる。
図７（Ａ）及び図７（Ｂ）は、図３の領域Ａ１のエッチング後における模式的な断面図である。図７（Ｂ）は、図７（Ａ）に比べて、エッチング量が多い場合を示している。
図７（Ａ）及び図７（Ｂ）に示されるように、半導体装置１００ｂがエッチングされると、樹脂層７５がエッチング除去される。エッチング除去により、無機フィラー８０が露出し、封止層７０の表面に凹凸が形成される。この凹凸により、封止層７０と後述する金属層との密着性は向上する。さらに、無機フィラー８０と金属層の密着性のほうが、樹脂層７５と金属層の密着性がよいため、金属層との密着度は向上する。
さらに、図７（Ｂ）に示されるように、エッチング量を増やした場合、より多くの樹脂層７５がエッチング加工される。つまり、封止層７０の表面から、無機フィラー８０がより露出することになる。すなわち、封止層７０の表面の凹凸の段差が大きくなり、無機フィラー８０の露出量が向上するため、金属層との密着性はさらに向上する。
なお、封止層７０形成時に、封止層７０の表面に離型剤が付着している場合、上記のエッチングにより、樹脂層７５と共に離型剤もエッチングされるため、封止層７０の表面に付着した離型剤は減少する。すなわち、封止層７０と金属層との密着性はさらに向上する。
ステップＳ８の後、半導体装置１００ｂは、トレイ１２０及びキャリア１１０と共に、成膜チャンバへ導入される。この際、半導体装置１００ｂは大気へ解放されない。つまり、ステップＳ６とステップＳ７は連続して行われる。具体的には、例えば、エッチングチャンバと成膜チャンバとは、同じ装置に設けられる。そして、半導体装置１００ｂは、装置の外部に出ることなく成膜チャンバへ導入される。または、エッチングチャンバと成膜チャンバが同一のチャンバであっても構わない。
ステップＳ９において、図８に示されるように、金属層９０が、封止層７０の上面及び側面と、配線基板１０の側面に形成される。金属層９０は、例えば、スパッタ法により形成され、銅が用いられる。または、金属層９０は、銀、金、チタン、ニッケル、鉄、クロム、パラジウム、プラチナ、アルミニウム、亜鉛、バナジウム、ニオブ、タンタル、コバルト、スズ、インジウム、ガリウム、モリブデン、タングステン、ステンレス合金等が用いられても良い。また、金属層９０は単膜だけでなく複合膜を用いることもでき、例えば銅を用いた層に加え、表面保護層として金属層９０の材料を組み合わせた複合膜でもよい。例えばチタンやステンレス合金を表面保護層に用いる。複合膜のうち表面保護層を除いた金属層９０厚さは、例えば０．１〜２０μｍとすることができる。金属層９０の厚さが０．１μｍ未満の場合、金属膜９０の抵抗値が高すぎて電磁波シールド効果が得られにくい。また、２０μｍを超えると、膜応力が大きくなりすぎ、金属膜９０がはがれる場合がある。表面保護層の厚さは、保護層は０．０１μｍ〜５μｍとすることができる。表面保護層の厚さが０．０１μｍ未満の場合は保護の効果が弱い。また、５μｍを超えると。膜応力が大きくなりすぎ、金属膜９０がはがれる場合がある。さらに成膜コストが高くなる問題もある。なお、金属層９０は、ＣＶＤ（Chemical Vapor Deposition）法、真空蒸着法、イオンプレーティング法により、形成されても構わない。
以上により、本実施形態に係る半導体装置１００が形成される。また、表面保護層は必ずしも金属膜である必要はなく、樹脂やセラミック、金属の酸化物や窒化物でも構わない。金属膜９０に複合膜を用いる場合、表面保護層を除いた部分に金属層を用いていれば足りる。また、金属膜９０の厚さは、封止層７０の上面及び側面と、配線基板１０の側面の全てを同じ厚さとしても構わないが、異なった厚さとしても構わない。異なった厚さとする場合には、封止層７０の上面に比べ封止層７０の側面と、配線基板１０の側面の方が薄くする方が好ましい。電磁波のノイズは封止層７０の上面側からの方が、より強く漏洩するためである。
（エッチング量と密着性との関係）
図９は、ステップＳ８におけるエッチング条件と、ステップＳ９で形成した金属層の剥がれ試験の不良率と、封止層７０の表面でのＳｉの割合と、の関係をまとめた表である。
横方向の各列は、エッチング条件ａ〜条件ｆ、つまりエッチング時間に対応している。右側の条件ほど、エッチング時間が長く、エッチング量が多い。
表の各セルに記載されている○又は×は、剥がれ試験結果を示している。剥がれ試験は、例えば、ＪＩＳ Ｋ５６００―５−６の方法による。ＪＩＳ Ｋ５６００−５−６の方法の試験結果の分類方法によれば、不良率が１５％を上回らないことが、一般目的に適合する分類０〜２に対応し、不良率が１５％以下の場合が○、１５％を超える場合が×として記載される。つまり、図９の条件ｂ〜条件ｅは一般目的に適合し、図９の条件ａ又はｆは一般目的に適合しない。
表の各セルに記載されているパーセントは、ステップＳ９前の封止層７０の表面でのＳｉの割合を表している。具体的には、条件ａは４．４％、条件ｂは１８．５％、条件ｄは２１．１％、条件ｅは２４．５％、条件ｆは３０．３％である。表面でのＳｉの割合は、例えばＸＰＳによる表面の組成分析により計測が可能である。
図９に示されるように、封止層７０の表面でのＳｉの割合が１８．５％〜２４．５％の割合に形成されることで、密着性の良い金属膜９０を備える半導体装置を形成することができる。
（本実施形態の効果）
本実施形態によれば、ステップＳ７〜ステップＳ９の一連の工程を大気解放せずに連続して行う。つまり、半導体装置１００は、ステップＳ７〜ステップＳ９の一連の工程で温度や湿度が管理された環境下で行うことができる。
具体的には、ステップＳ７においてデガス後に、半導体装置１００は大気解放されない。また、ステップＳ８においてエッチング後に、半導体装置１００は大気解放されない。このように、半導体装置１００が大気解放されないことで、封止層７０が新たに吸湿することを防ぐことができる。そして、金属層９０の密着性を向上させることができる。
さらに、本実施形態によれば、半導体装置１００は、トレイ１２０及びキャリア１１０上に配置された状態で、金属層９０がスパッタされる。トレイ１２０及びキャリア１１０は、半導体装置１００の直下領域で接しているため、スパッタ時に半導体装置１００の放熱を促進し、半導体装置１００の昇温を低減することができる。つまり、スパッタの成膜レートの向上が期待でき、スパッタ時間の短縮が可能である。すなわち、半導体装置１００のコストを低減することができる。
さらに、本実施形態によれば、半導体装置１００は、ステップＳ７〜Ｓ９の一連の処理の前に、ステップＳ３においてベークを行っている。予めベークにおいて封止層７０から水分を蒸発させることで、ステップＳ７でのデガスの時間を短くすることができる。条件fでは密着力が低下しているが、これは無機フィラーの露出が増えすぎて、フィラーごと金属膜が除去されたことを意味する。したがって表面Ｓｉ原子の組成比率を18.5%以上24.5%以下にすることで密着力の良好な金属膜を形成することができる。
ステップＳ７の処理時間を短くすることで、ステップＳ７〜ステップＳ９の装置のスループットを向上させることができる。すなわち、より安価に半導体装置１００を製造することができる。
なお、ステップＳ５のベーク処理を行う装置（オーブン）は、ステップＳ７〜ステップＳ９の一連の処理を行う装置よりも、一度に処理できる半導体装置１００の数が多い。ステップＳ７〜Ｓ９を処理する装置は、ステップ毎のチャンバが必要なことに加え、一連の動作を実施するための制御部や搬送部が必要なためである。そのため、ベーク処理により、半導体装置１００に熱処理を行う場合、ステップＳ５のベーク装置で行った方が、全体の装置台数が少なく済む。また、ステップＳ７〜Ｓ９の装置は複雑な構成であるため、オーブンよりも高価である。つまり、当該装置の台数を減らすことで、より安価に半導体装置１００の製造が可能である。
さらに、本実施形態によれば、半導体装置１００の封止層７０の表面に露出するＳｉ原子は、１８．５％以上であるほうが望ましい。図９で説明した通り、金属層９０の密着性が高いためである。すなわち、高い信頼性のある半導体装置１００を製造することができる。
（変形例）
図１０は、本実施形態の変形例を模式的に示した断面図である。前述した半導体装置１００では、第一半導体チップ３０が第一粘着層２０を介して配線基板１０に配置され、ボンディングワイヤ６０を介して配線基板１０に電気的に接続した。図１０の変形例では、第一半導体チップ３０は、半田バンプ１５０を介して配線基板１０と接続する。このように、第一半導体チップ３０と配線基板１０との物理的な配置方法、及び電気的な接続方法は任意の方法で構わない。
本発明の実施形態を説明したが、本実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。本実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５…半導体装置
１０…配線基板
２０…第一粘着層
３０…第一半導体チップ
４０…第二粘着層
５０…第二半導体チップ
６０…ボンディングワイヤ
７０…封止層
７５…樹脂層
８０…無機フィラー
９０…金属層
１００…半導体装置
１１０…キャリア
１２０…トレイ
１５０…半田バンプ

Claims (6)

  1. 一方の面側に接着剤を介して複数の半導体素子、他方の面に前記半導体素子と電気的に接続された外部入出力端子を有する基板の前記一方の面上に、酸化シリコンを含む封止樹脂層をモールドし、
    断面から前記外部入出力端子のうちグランド電位となりうる外部入出力端子と電気的に接続された導体が露出するように、モールドされた前記基板を切断し、
    前記他方の面が下側となる様に、複数の切断された前記基板をトレイに収納した状態で、前記基板の前記封止樹脂層の表面を減圧環境下にてアルゴンと窒素とを含んだプラズマを用いてスパッタエッチングし、
    前記スパッタエッチングから減圧環境を維持しつつ、前記基板を前記トレイに収納した状態で前記表面および前記切断面上に、前記導体と電気的に接続されるように金属層をスパッタする半導体装置の製造方法であって、
    前記スパッタは、前記トレイをキャリア上に置いた状態で行われ、前記スパッタを行っている間、前記トレイの前記基板の直下の少なくとも一部がキャリアの一部と接触し、
    複数の前記基板は前記トレイにおける複数の区切り領域にて区切られた領域に収納され、上方からみて前記複数の区切り領域のうち複数の前記基板が配置される領域の最外周の区切り領域よりも外側の第１領域と上方からみて前記基板と重なる第２領域とにおける前記キャリアの高さの差よりも前記第１領域と前記第２領域とにおける前記トレイの高さの差の方が小さく、
    前記スパッタエッチングは、前記酸化シリコンの前記封止樹脂層に覆われた部分の一部を露出させる半導体装置の製造方法。
  2. 前記スパッタエッチングは、前記表面におけるシリコン原子の組成比率が１８．５％以上であり、かつ２４．５％以下になるまで行う請求項１に記載の半導体装置の製造方法。
  3. 前記切断後、前記スパッタエッチング前に、前記他方の面が下側となる様に、複数の切断された前記基板をトレイに収納した状態で、前記基板を減圧環境下にて１５０℃以上２６０℃以下の温度で加熱し、
    前記加熱後、前記スパッタエッチング前に、前記加熱から減圧環境を維持しつつ
    前記基板を冷却し、
    前記スパッタエッチングは、前記加熱から減圧環境を維持しつつ行う請求項１に記載の半導体装置の製造方法。
  4. 前記金属層は銅を含む層を有し、
    前記スパッタは、前記導体が露出した前記切断面上に前記銅を含む層が成膜される様に行う請求項１に記載の半導体装置の製造方法。
  5. 前記プラズマのアルゴンの流量に対する窒素の流量の比は３／７以上かつ７／３以下である請求項１に記載の半導体装置の製造方法。
  6. 前記金属層は銅を用いた層と表面保護層とを備え、前記金属層の厚さは０．１μｍ以上かつ２０μｍ以下であって、前記表面保護層の厚さは０．０１μｍ以上かつ５μｍ以下である請求項１に記載の半導体装置の製造方法。
JP2015145612A 2015-07-23 2015-07-23 半導体装置の製造方法 Active JP6480823B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015145612A JP6480823B2 (ja) 2015-07-23 2015-07-23 半導体装置の製造方法
TW105106189A TWI624014B (zh) 2015-07-23 2016-03-01 半導體裝置及其製造方法
CN201610236602.6A CN106373893B (zh) 2015-07-23 2016-04-15 半导体装置及其制造方法
US15/217,599 US9646908B2 (en) 2015-07-23 2016-07-22 Method for manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015145612A JP6480823B2 (ja) 2015-07-23 2015-07-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017028117A JP2017028117A (ja) 2017-02-02
JP6480823B2 true JP6480823B2 (ja) 2019-03-13

Family

ID=57836226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015145612A Active JP6480823B2 (ja) 2015-07-23 2015-07-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9646908B2 (ja)
JP (1) JP6480823B2 (ja)
CN (1) CN106373893B (ja)
TW (1) TWI624014B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102547064B1 (ko) * 2016-03-18 2023-06-23 삼성에스디아이 주식회사 유기전해액 및 상기 전해액을 채용한 리튬 전지
JP6975033B2 (ja) 2017-12-19 2021-12-01 株式会社ジャパンディスプレイ 表示装置
JP7289108B2 (ja) * 2019-02-21 2023-06-09 パナソニックＩｐマネジメント株式会社 半導体封止材料及び半導体装置
JP7385483B2 (ja) 2020-01-27 2023-11-22 キオクシア株式会社 半導体装置およびその製造方法
JP2024080084A (ja) * 2022-12-01 2024-06-13 キオクシア株式会社 半導体装置の製造方法および半導体製造装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207940A (ja) * 1983-05-13 1984-11-26 Nok Corp フツ素樹脂成形品の表面処理方法
JPS60253227A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 連続スパツタ装置
JP2959373B2 (ja) 1993-12-27 1999-10-06 日本電気株式会社 基板へのスパッタ方法及びスパッタ装置
JPH11219953A (ja) * 1998-02-03 1999-08-10 Sony Corp 銅配線の製造方法
JP4260283B2 (ja) * 1999-05-17 2009-04-30 キヤノンアネルバ株式会社 Ｃｕ配線膜形成方法
JP2001242430A (ja) * 2000-02-25 2001-09-07 Oki Electric Ind Co Ltd 高分子光スイッチの製造方法
JP4034785B2 (ja) 2005-01-18 2008-01-16 株式会社加藤電器製作所 半導体樹脂パッケージに用いる樹脂成形体の製造方法、及び半導体パッケージの製造方法
JP2007332408A (ja) 2006-06-13 2007-12-27 Sumitomo Metal Mining Co Ltd 成型体およびその製造方法
EP2496061A4 (en) * 2009-10-30 2014-01-08 Panasonic Corp CIRCUIT BOARD AND SEMICONDUCTOR DEVICE WITH A COMPONENT MOUNTED ON A PCB
JP2011100778A (ja) * 2009-11-04 2011-05-19 Panasonic Electric Works Co Ltd 回路基板及び回路基板に部品が実装された半導体装置
JP2011243790A (ja) 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
JP2012038765A (ja) * 2010-08-03 2012-02-23 Teramikros Inc 半導体装置およびその製造方法
JP2013149810A (ja) * 2012-01-20 2013-08-01 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013221176A (ja) 2012-04-17 2013-10-28 Panasonic Corp 薄膜製造方法および薄膜製造装置
JP6053117B2 (ja) 2012-09-12 2016-12-27 株式会社アルバック 真空処理装置
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
JP6088964B2 (ja) * 2013-12-13 2017-03-01 株式会社東芝 半導体製造装置
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN106373893B (zh) 2019-08-02
TWI624014B (zh) 2018-05-11
US9646908B2 (en) 2017-05-09
CN106373893A (zh) 2017-02-01
US20170025321A1 (en) 2017-01-26
JP2017028117A (ja) 2017-02-02
TW201715663A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
JP6480823B2 (ja) 半導体装置の製造方法
CN101233612B (zh) 金属-陶瓷复合基板及其制造方法
US9881876B2 (en) Semiconductor device having conductive shield layer
US9786611B2 (en) Method for manufacturing a semiconductor package
CN102163557B (zh) 半导体器件的制造方法
TWI746047B (zh) 半導體封裝及其製造方法
US20170221728A1 (en) Ic packaging method and a packaged ic device
JP2025188171A (ja) 金属膜及び金属膜の製造方法
US20240196530A1 (en) Multilayer substrate manufacturing method and wiring substrate
TWI888979B (zh) 半導體裝置的製造方法及半導體製造裝置
JP2016086008A (ja) バンプ電極、電子部品および電子機器
CN120072658A (zh) 半导体器件和用于制造半导体器件的方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20170220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170803

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190208

R150 Certificate of patent or registration of utility model

Ref document number: 6480823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350