JP6692995B2 - 超伝導配線構造体において抵抗素子を形成するための方法 - Google Patents

超伝導配線構造体において抵抗素子を形成するための方法 Download PDF

Info

Publication number
JP6692995B2
JP6692995B2 JP2019534186A JP2019534186A JP6692995B2 JP 6692995 B2 JP6692995 B2 JP 6692995B2 JP 2019534186 A JP2019534186 A JP 2019534186A JP 2019534186 A JP2019534186 A JP 2019534186A JP 6692995 B2 JP6692995 B2 JP 6692995B2
Authority
JP
Japan
Prior art keywords
superconducting
dielectric layer
resistive
forming
protective pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019534186A
Other languages
English (en)
Other versions
JP2020504445A (ja
Inventor
エドワード シャーマン、コリー
エドワード シャーマン、コリー
エイ． キーボー、ショーン
エイ． キーボー、ショーン
シー． ファーガソン、ルーベン
シー． ファーガソン、ルーベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2020504445A publication Critical patent/JP2020504445A/ja
Application granted granted Critical
Publication of JP6692995B2 publication Critical patent/JP6692995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4484—Superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/498—Resistive arrangements or effects of, or between, wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、一般に超伝導体に関し、より詳細には超伝導構造体において抵抗素子を形成するための方法に関する。
超伝導回路は、通信信号のインテグリティまたは計算能力が必要とされる国家安全アプリケーションに著しい向上をもたらすことが期待される、量子計算および暗号化アプリケーションのために提案された主要技術のうちの１つである。それらは１００ケルビンよりも低い温度で操作される。超伝導デバイスの製造における努力は、ほとんどが大学または政府の研究室に限られており、超伝導デバイスの大量生産に関してはほとんど発表されていない。従って、これらの研究室で超伝導デバイスを製造するために使用される方法の多くは、迅速で一貫した製造が不可能なプロセスまたはデバイスを利用する。最近、従来の半導体プロセスで利用されているものと同様の技術を利用して超伝導回路を大量生産する動きがある。
１つの周知の半導体プロセスは、集積回路の異なる層を介してデバイスを互いに結合するための多層配線スタック内のコンタクトおよび導電線の形成である。超伝導回路の製造中に、ビア／トレンチ構造がパターニングされ、エッチングされ、金属（例えば、ニオブ、タンタル、アルミニウム）で充填され、次いで化学機械研磨（ＣＭＰ）プロセスを使用して研磨される。その後、次のレベルの誘電体が堆積され、シーケンスが再び始まり、マルチレベル配線スタックを構築する。
マイクロ電子デバイスのための従来の金属配線では、下地金属へのビア開口部は、通常はビア開口部の底部で金属表面を物理的にスパッタリングすることによってクリーニングされる。これにより、側壁に沿ってスパッタされた金属が再堆積する可能性がある。しかしながら、従来の配線の目的は連続的な低抵抗の電気経路を提供することであるので、いかなる再堆積材料もビア内に充填された金属の導電性にほとんどまたは全く影響を及ぼさない。超伝導エレクトロニクスにおける通常の導電材料プラグの目的が、例えば異なる層のコンタクト間に小さな抵抗素子を設けることである場合、超伝導材料の再堆積は、短絡経路を生じさせることによって通常の伝導材料プラグの抵抗を損なう可能性がある。
一例では、超伝導構造体を形成する方法が提供される。方法は、第１の誘電体層に超伝導素子を形成すること、超伝導素子の少なくとも一部の上に抵抗材料から形成された保護パッドを形成すること、第１の誘電体層に積層される第２の誘電体層を形成すること、第２の誘電体層を貫通して保護パッドまで開口部をエッチングし、開口部において超伝導素子のいずれの部分も露出しないようにすることを含む。方法は、超伝導構造体に対してクリーニング工程を実施すること、抵抗材料でコンタクト材料充填を実施して開口部を充填し、保護パッドを介して超伝導素子と接触する抵抗素子を形成することをさらに含む。
さらに別の例では、超伝導構造体を形成する方法が提供される。方法は、第１の誘電体層に超伝導素子を形成して、超伝導素子が第１の誘電体層の上面と合わせられた上面を有するようにすること、第１の誘電体層の上に抵抗材料層を堆積すること、抵抗材料層の一部をエッチング除去して超伝導素子の上面の少なくとも一部の上に抵抗性保護パッドを形成することを含む。方法は、第１の誘電体層に積層される第２の誘電体層を形成すること、第２の誘電体層を貫通して保護パッドまで開口部をエッチングし、開口部において超伝導素子のいずれの部分も露出しないようにすること、超伝導構造体にクリーニング工程を実施することをさらに含む。コンタクト材料充填が、抵抗性保護パッドと同じ抵抗材料で提供されて、開口部を充填し、保護パッドを介して超伝導素子と接触する抵抗素子を形成し、抵抗素子の材料は、導電性であるが超伝導素子が超伝導性である温度では抵抗性である動作温度を有する。
さらに別の例では、超伝導素子を有する第１の誘電体層と、超伝導素子の少なくとも一部に積層された抵抗材料から形成された保護パッドと、第１の誘電体層に積層された第２の誘電体層とを含む超伝導構造体が提供される。第２の誘電体層は、保護パッドの上面から第２の誘電体層の上面まで延在する抵抗素子を有し、保護パッドは、超伝導素子を抵抗素子から物理的に分離するために広がっており、抵抗素子の材料は、導電性であるが超伝導素子が超伝導性である温度では抵抗性である動作温度を有する。
超伝導体配線構造体の断面図である。 フォトレジスト材料層が堆積されパターニングされた後、エッチング工程を受けている間の超伝導構造体の概略断面図である。 エッチング工程の後およびフォトレジスト材料層が剥離された後の図２の構造体の概略断面図である。 材料堆積チャンバにおけるコンタクト材料充填後の図３の構造体の概略断面図である。 化学機械研磨を受けた後の図４の構造体の概略断面図である。 抵抗材料層の堆積後の図５の構造体の概略断面図である。 フォトレジスト材料層が堆積されパターニングされた後、エッチング工程を受けている間の図６の超伝導構造体の概略断面図である。 エッチング工程の後およびフォトレジスト材料層が剥離された後の図７の構造体の概略断面図である。 第２の誘電体層の堆積を受けた後の図８の構造体の概略断面図である。 フォトレジスト材料層が堆積されパターニングされた後、エッチング工程を受けている間の図９の超伝導構造体の概略断面図である。 エッチング工程の後およびフォトレジスト材料層が剥離された後、プレクリーニング工程を受けている間の図１０の構造体の概略断面図である。 材料堆積チャンバにおけるコンタクト材料充填後の図１１の構造体の概略断面図である。 化学機械研磨を受けた後の図１２の構造体の概略断面図である。
本発明は、抵抗素子を有する超伝導構造体、および超伝導構造体に抵抗素子を形成する方法に関する。一例では、通常の導電材料の薄層が、清浄で平坦な超伝導材料素子表面上に堆積される。通常の導電材料は、導電性であるが超伝導素子の超伝導温度では抵抗性である。次に、通常の導電材料層がパターニングされ、上から接触することになる通常の導電材料プラグまたは抵抗素子よりも十分に大きいサイズの保護パッドを超伝導材料素子上に形成する。薄い通常の導電および抵抗材料層をパターニングした後、誘電体がデバイス表面上に堆積され、続いてビア開口部がパターニングおよびエッチングされて、通常の導電および抵抗材料保護パッド上に着地する。
パターニング（レジスト）層を除去した後、保護パッドが超伝導素子をクリーニング工程から隔離しつつ、クリーニング工程が、望ましくない表面層を除去するために使用される。次に、通常の導電および抵抗材料（同一または類似）が、デバイスの表面に堆積されてプラグを充填し、抵抗素子またはコンタクトを形成する。結果として得られるデバイスは、清浄な界面を有して下の超伝導材料素子に結合された抵抗素子を形成する通常の導電材料のビアプラグコンタクトを提供する。
図１は、超伝導配線構造体１０の断面図を示す。超伝導配線構造体１０は、基板１２に積層された第１の誘電体層１４を含む。基板１２は、シリコン、ガラス、または他の基板材料から形成され得る。第２の誘電体層１８が、第１の誘電体層１４に積層されており、第３の誘電体層２４が、第２の誘電体層１８に積層されている。第１、第２、および第３の誘電体層のうちの１つまたは複数は、超伝導デバイスの形成に典型的に利用される低温（例えば１６０℃以下）で使用することができる低温誘電材料から形成することができる。さらに、第１、第２、および第３の誘電体層のうちの１つまたは複数は、窒化物、アモルファスＳｉ、またはＳｉＣなどのより高温の誘電体のような、高温誘電体材料で形成することができる。第１の超伝導素子１６（例えば、超伝導配線、超伝導コンタクト）が、第１の誘電体層１４内に埋め込まれている。抵抗素子２２は、第１の超伝導素子１６と接触する第１の面と、第２の超伝導素子２６と接触する第２の面とを有する。抵抗素子２２は、抵抗素子２２の形成に関連する工程から第１の超伝導素子１６を保護する抵抗パッド２０を介して第１の超伝導素子１６に結合されている。
第１の超伝導素子１６および第２の超伝導素子２６の各々は、ニオブまたはタンタルのような超伝導材料で形成されている。抵抗素子２２および保護パッド２０は、第１の超伝導素子１６および第２の超伝導素子２６の超伝導温度において抵抗性である異なる材料から形成されている。例えば、抵抗素子２２および保護パッド２０は、両方ともアルミニウムで形成することができ、それは導電性であるがその超伝導温度よりも高い温度では抵抗性である動作温度を有し、しかし、超伝導素子１６および２６の超伝導温度よりも低い超伝導温度を有する。抵抗素子２２および保護パッド２０は、同じ抵抗材料、または異なる抵抗材料から形成することができる。保護パッド２０は、第１の超伝導素子と抵抗素子２２との間に配置され、抵抗素子を形成するための誘電体層１８のビアの側壁が、抵抗素子を形成するビアへの抵抗材料の堆積前に行われるクリーニング工程中に、超伝導材料によって汚染されないようにすることを確実にする。これは、ビア形成中にスパッタされた超伝導材料によって第１の超伝導素子１６と第２の超伝導素子２６との間に短絡が形成されることの回避の促進に役立つ。
ここで図２〜図１３を参照して、図１の超伝導デバイスの形成に関する製造が説明される。本実施例は、超伝導配線間に抵抗構造体を形成する工程フローに関して説明されているが、超伝導構造体において様々な抵抗素子を提供するために使用され得ることを理解されたい。
図２は、製造の初期段階における超伝導構造体の断面図を示す。超伝導構造体は、下地基板５０に積層された第１の誘電体層５２を含む。下地基板５０は、例えば、第１の誘電体層５２およびそれに続く積層された層を機械的に支持するシリコンまたはガラスウェハとすることができる。熱酸化、低圧化学気相成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、高密度プラズマ化学気相成長法（ＨＤＰＣＶＤ）、スパッタリング、またはスピンオン技術などの、第１の誘電体層５２を、配線層を提供するのに適した厚さへ形成するための任意の適切な技術が用いられ得る。
図２に示すように、フォトレジスト材料層５４が、構造体を覆うように塗布され、トレンチパターンに従ってフォトレジスト材料層５４に開口部５８を露出させるようにパターニングされ現像されている。フォトレジスト材料層５４は、フォトレジスト材料層５４をパターニングするのに使用される放射の波長に対応して変化する厚さを有し得る。フォトレジスト材料層５４は、スピンコーティングまたはスピンキャスティング堆積技術を利用して第１の誘電体層５２上に形成され、選択的に（例えば深紫外線（ＤＵＶ）照射で）照射され、開口部５８を形成するために現像される。
図２は、第１の誘電体層５２にエッチング１００（例えば異方性反応性イオンエッチング（ＲＩＥ））を行って、フォトレジスト材料層５４のパターンに基づいて第１の誘電体層５２に延在する開口部６０（図３）を形成することも示す。エッチング工程１００は、ドライエッチングであってよく、積層されたフォトレジスト材料層５４よりも速い速度で第１の誘電体層５２を選択的にエッチングするエッチャントを使用することができる。例えば、第１の誘電体層５２は、平行平板型ＲＩＥ装置または電子サイクロトロン共鳴（ＥＣＲ）プラズマリアクタなどの市販のエッチャーにおいて、プラズマガス、ここではフッ素イオンを含む四フッ化炭素（ＣＦ４）で異方性エッチングすることができ、パターニングされたフォトレジスト材料層５４のマスクパターンを複製し、それによって拡張されたトレンチ開口部６０を形成することができる。その後、フォトレジスト材料層５４が剥離され（例えば、Ｏ２プラズマ中でアッシングされ）、それにより、図３に示される構造体が得られる。
次に、図３の構造体は、トレンチ材料充填を受けて、ニオブまたはタンタルのような超伝導体材料６２を拡張されたトレンチ開口部６０に堆積させて、その結果、図４に示される構造体を形成する。トレンチ材料充填物は、物理気相堆積（ＰＶＤ）または蒸着などの標準的なトレンチ材料堆積を用いて堆積することができる。トレンチ材料充填物の堆積に続いて、超伝導材料６２は、化学機械研磨（ＣＭＰ）を利用して第１の誘電体層５２の表面レベルまで研磨されて、超伝導素子６４を形成し、その結果、図５の構造体が得られる。
次に、抵抗材料の堆積が実施され、図５の構造体上にアルミニウムなどの抵抗材料層６６を堆積し、その結果、図６に示す構造体が得られる。抵抗材料は、ＰＶＤまたは蒸着などの標準的な材料堆積プロセスを用いて堆積することができる。抵抗材料は、導電性であるが超伝導構造体に形成された超伝導素子の超伝導温度では抵抗性である。図７に示すように、フォトレジスト材料層６８が、構造体を覆うように塗布され、パターニングされ現像されて、抵抗材料層６６の保護パッド領域（図８参照）を形成し、抵抗材料層６６の残りの部分を露出させる。
図７は、抵抗材料層６６に対してエッチング１１０（例えば、異方性反応性イオンエッチング（ＲＩＥ））を実施して、超伝導素子６４の少なくとも一部に積層された抵抗性保護パッド７０を形成することも示す。エッチング工程１１０は、下にある第１の誘電体層５２、下にある超伝導層６４、および積層されたフォトレジスト材料層６８よりも速い速度で、下にある抵抗導電材料を選択的にエッチングするエッチャントによる金属エッチングであり得る。その後、フォトレジスト材料層６８が剥離され（例えば、Ｏ２プラズマ中でアッシングされ）、それにより、図８に示される構造体が得られる。
次に、第２の誘電体層７２が図８の構造体上に堆積され、図９の構造体を形成する。低圧化学気相成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、高密度プラズマ化学気相成長法（ＨＤＰＣＶＤ）、スパッタリング、またはスピンオン技術などの、第２の誘電体層７２を、第２の誘電体層７２を設けるのに適した厚さへ形成するための任意の適切な技術が用いられ得る。さらに、誘電体層７２を形成する方法に応じて、化学機械研磨（ＣＭＰ）を利用してそれが研磨され、後続の処理のための平面を提供することができる。
図１０に示すように、フォトレジスト材料層７４が、構造体を覆うように塗布され、ビアパターンに従ってフォトレジスト材料層７４にビア開口部７６を露出させるようにパターニングされ現像されている。図１０は、第２の誘電体層７２にエッチング１２０（例えば、異方性反応性イオンエッチング（ＲＩＥ））を行って、フォトレジスト材料層７４のビアパターンに基づいて第２の誘電体層７２に延在するビア開口部７８（図１１）を形成することも示す。エッチング工程１２０は、ドライエッチングであってよく、下にある保護パッド７０および積層されたフォトレジスト材料層７４よりも速い速度で下にある第２の誘電体層７２を選択的にエッチングするエッチャントを使用することができる。その後、フォトレジスト材料層７４が剥離され（例えば、Ｏ２プラズマ中でアッシングされ）、それにより、図１１に示される構造体が得られる。
図１１の結果として得られる構造体は、次に、プレクリーニングチャンバに入れられて、プレクリーニング工程１３０を受ける。抵抗性保護パッド７０は、プレクリーニング工程１３０の間、超伝導素子６４のいかなる部分も開口部７８内に露出されないことを保証する。結果として得られる構造体は、工程中に酸素にさらされるために、抵抗性保護パッド７０上に酸化表面層を有することがある。プレクリーニング工程の目的は、図１２の抵抗材料堆積８０の前に金属表面からこれらの酸化物層を除去することである。典型的なプレクリーニング工程は、アルゴンスパッタクリーニングである。抵抗性保護パッド７０は、超伝導素子６４の上面をアルゴンスパッタクリーニングから保護する。例えば、抵抗性保護パッド７０からの抵抗材料は、アルゴンスパッタクリーニング工程中にビアの側壁に沿って堆積され得るが、これは、超伝導材料が側壁に沿って堆積されて超伝導素子間の抵抗素子の周囲に短絡を生じさせるのとは対照的である。
次に、構造体が、材料堆積チャンバ内に配置され、コンタクト材料を充填して、アルミニウムなどの抵抗材料８０を、図１１のビア開口部７８内に堆積させ、その結果、図１２に示される構造体を形成する。抵抗材料充填物は、ＰＶＤまたは蒸着などの標準的なコンタクト材料堆積を用いて堆積することができる。抵抗材料充填物は、例えば、アルミニウムとすることができる。抵抗材料充填物８０の堆積に続いて、構造体は、化学機械研磨（ＣＭＰ）を利用して第２の誘電体層７２の表面レベルまで研磨されて、抵抗素子８２を形成し、その結果、図１３の構造体を提供する。次いで、後続の誘電体層が、後続の配線層のためにさらに処理されて、例えば、図１に示す構造体と同様に、抵抗素子８２の上端部に結合された第２の超伝導素子を後続の誘電体層に設けることができる。
上記の説明は本発明の例である。当然のことながら、本発明を説明する目的のために構成要素または方法の考え得るすべての組み合わせを説明することは不可能であるが、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲を含む本出願の範囲内に含まれるすべてのそのような変更、修正、および変形を包含することを意図している。
以下に、本開示に含まれる技術思想を付記として記載する。
［付記１］
超伝導構造体を形成する方法であって、
第１の誘電体層に超伝導素子を形成すること、
前記超伝導素子の少なくとも一部の上に抵抗材料から形成された保護パッドを形成すること、
前記第１の誘電体層に積層される第２の誘電体層を形成すること、
前記第２の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
前記超伝導構造体にクリーニング工程を実施すること、
抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
を含む方法。
［付記２］
前記クリーニング工程は、アルゴンスパッタクリーニング工程である、付記１に記載の方法。
［付記３］
超伝導配線素子は、ニオブおよびタンタルのうちの一方から形成されている、付記１に記載の方法。
［付記４］
前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、付記１に記載の方法。
［付記５］
化学機械研磨（ＣＭＰ）を実施して、前記抵抗素子の上面を前記第２の誘電体層の上面と合わせることをさらに含む、付記１に記載の方法。
［付記６］
前記第１の誘電体層および前記第２の誘電体層に使用される誘電体材料は、約１６０℃かまたはそれより低い温度で形成することができる誘電体材料から形成されている、付記１に記載の方法。
［付記７］
前記第２の誘電体層に積層される第３の誘電体層に第２の超伝導素子を形成することをさらに含み、前記第２の超伝導素子は、前記抵抗素子の上面と接触する、付記１に記載の方法。
［付記８］
前記保護パッドを形成することは、前記第１の誘電体層の上に抵抗材料層を堆積すること、前記抵抗材料層の一部をエッチング除去して前記保護パッドを形成することを含む、付記１に記載の方法。
［付記９］
前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、付記１に記載の方法。
［付記１０］
超伝導構造体を形成する方法であって、
第１の誘電体層に超伝導素子を形成することであって、前記超伝導素子は、前記第１の誘電体層の上面と合わせられた上面を有する、前記超伝導素子を形成すること、
前記第１の誘電体層の上に抵抗材料層を堆積すること、
前記抵抗材料層の一部をエッチング除去して、前記超伝導素子の上面の少なくとも一部の上に抵抗性保護パッドを形成すること、
前記第１の誘電体層に積層される第２の誘電体層を形成すること、
前記第２の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
前記超伝導構造体にクリーニング工程を実施すること、
前記抵抗性保護パッドと同じ抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
を含み、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、方法。
［付記１１］
前記クリーニング工程は、アルゴンスパッタクリーニング工程である、付記１０に記載の方法。
［付記１２］
前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、付記１０に記載の方法。
［付記１３］
前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、付記１０に記載の方法。
［付記１４］
化学機械研磨（ＣＭＰ）を実施して、前記抵抗素子の上面を前記第２の誘電体層の上面と合わせることをさらに含む、付記１０に記載の方法。
［付記１５］
前記第２の誘電体層に積層された第３の誘電体層に第２の超伝導素子を形成することをさらに含み、前記第２の超伝導素子は、前記抵抗素子の上面と接触する、付記１０に記載の方法。
［付記１６］
第１の超伝導素子および第２の超伝導素子は、導電配線であり、前記抵抗素子は、前記第１の超伝導素子を前記第２の超伝導素子と結合する抵抗素子である、付記１５に記載の方法。
［付記１７］
超伝導構造体であって、
超伝導素子を有する第１の誘電体層と、
前記超伝導素子の少なくとも一部に積層された抵抗材料から形成された保護パッドと、
前記第１の誘電体層に積層された第２の誘電体層と
を備え、前記第２の誘電体層は、前記保護パッドの上面から前記第２の誘電体層の上面まで延在する抵抗素子を有し、前記保護パッドは、前記超伝導素子を前記抵抗素子から物理的に分離するために広がっており、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、超伝導構造体。
［付記１８］
前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、付記１７に記載の構造体。
［付記１９］
前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、付記１７に記載の構造体。
［付記２０］
前記第２の誘電体層に積層された第３の誘電体層に第２の超伝導素子を形成することをさらに含み、前記第２の超伝導素子は、前記抵抗素子の上面と接触する、付記１７に記載の構造体。

Claims (13)

  1. 超伝導構造体を形成する方法であって、
    第１の誘電体層に超伝導素子を形成すること、
    前記超伝導素子の少なくとも一部の上に抵抗材料から形成された保護パッドを形成すること、
    前記第１の誘電体層に積層される第２の誘電体層を形成すること、
    前記第２の誘電体層を貫通して前記保護パッドまで開口部をエッチングし、前記開口部において前記超伝導素子のいずれの部分も露出しないようにすること、
    前記超伝導構造体にクリーニング工程を実施すること、
    抵抗材料でコンタクト材料充填を実施して、前記開口部を充填し、前記保護パッドを介して前記超伝導素子と接触する抵抗素子を形成すること
    を含む方法。
  2. 前記クリーニング工程は、アルゴンスパッタクリーニング工程である、請求項１に記載の方法。
  3. 超伝導配線素子は、ニオブおよびタンタルのうちの一方から形成されている、請求項１に記載の方法。
  4. 前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、請求項１に記載の方法。
  5. 化学機械研磨（ＣＭＰ）を実施して、前記抵抗素子の上面を前記第２の誘電体層の上面と合わせることをさらに含む、請求項１に記載の方法。
  6. 前記第１の誘電体層および前記第２の誘電体層に使用される誘電体材料は、約１６０℃かまたはそれより低い温度で形成することができる誘電体材料から形成されている、請求項１に記載の方法。
  7. 前記第２の誘電体層に積層される第３の誘電体層に第２の超伝導素子を形成することをさらに含み、前記第２の超伝導素子は、前記抵抗素子の上面と接触する、請求項１に記載の方法。
  8. 前記保護パッドを形成することは、前記第１の誘電体層の上に抵抗材料層を堆積すること、前記抵抗材料層の一部をエッチング除去して前記保護パッドを形成することを含む、請求項１に記載の方法。
  9. 前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、請求項１に記載の方法。
  10. 超伝導構造体であって、
    超伝導素子を有する第１の誘電体層と、
    前記超伝導素子の少なくとも一部に積層された抵抗材料から形成された保護パッドと、
    前記第１の誘電体層に積層された第２の誘電体層と
    を備え、前記第２の誘電体層は、前記保護パッドの上面から前記第２の誘電体層の上面まで延在する抵抗素子を有し、前記保護パッドは、前記超伝導素子を前記抵抗素子から物理的に分離するために広がっており、前記抵抗素子の材料は、導電性であるが前記超伝導素子が超伝導性である温度では抵抗性である動作温度を有する、超伝導構造体。
  11. 前記超伝導素子は、ニオブおよびタンタルのうちの一方から形成されている、請求項１０に記載の構造体。
  12. 前記抵抗素子および前記保護パッドは、アルミニウムから形成されている、請求項１０に記載の構造体。
  13. 前記第２の誘電体層に積層された第３の誘電体層に第２の超伝導素子を形成することをさらに含み、前記第２の超伝導素子は、前記抵抗素子の上面と接触する、請求項１０に記載の構造体。
JP2019534186A 2017-01-20 2017-12-18 超伝導配線構造体において抵抗素子を形成するための方法 Active JP6692995B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/411,090 2017-01-20
US15/411,090 US10936756B2 (en) 2017-01-20 2017-01-20 Methodology for forming a resistive element in a superconducting structure
PCT/US2017/066970 WO2018136183A1 (en) 2017-01-20 2017-12-18 Method for forming a resistive element in a superconducting interconnect structure

Publications (2)

Publication Number Publication Date
JP2020504445A JP2020504445A (ja) 2020-02-06
JP6692995B2 true JP6692995B2 (ja) 2020-05-13

Family

ID=60972394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019534186A Active JP6692995B2 (ja) 2017-01-20 2017-12-18 超伝導配線構造体において抵抗素子を形成するための方法

Country Status (7)

Country Link
US (2) US10936756B2 (ja)
EP (1) EP3571717B1 (ja)
JP (1) JP6692995B2 (ja)
KR (1) KR102216291B1 (ja)
AU (1) AU2017394684B2 (ja)
CA (1) CA3047315C (ja)
WO (1) WO2018136183A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140885A (ja) 1983-12-28 1985-07-25 Hitachi Ltd 超電導素子集積回路
JPH0652681B2 (ja) 1984-05-22 1994-07-06 工業技術院長 超伝導回路用抵抗体の製造方法
DE69218895T2 (de) 1991-12-02 1997-11-20 Sumitomo Electric Industries Supraleitende Mehrschichtenverschaltung aus supraleitendem oxidischen Material und Verfahren zu ihrer Herstellung
JPH05251772A (ja) * 1991-12-02 1993-09-28 Sumitomo Electric Ind Ltd 超電導多層配線およびその作製方法
JPH06132576A (ja) * 1992-10-19 1994-05-13 Ulvac Japan Ltd 超伝導素子の製造法
JPH11274298A (ja) * 1998-03-26 1999-10-08 Nec Corp 集積回路とその製造方法
KR100267808B1 (ko) * 1998-07-10 2000-11-01 김영환 초전도체 물질을 사용한 반도체장치의 다층 배선 형성 방법
TW437040B (en) * 1998-08-12 2001-05-28 Applied Materials Inc Interconnect line formed by dual damascene using dielectric layers having dissimilar etching characteristics
JP2004079882A (ja) * 2002-08-21 2004-03-11 National Institute Of Advanced Industrial & Technology ジョセフソン接合の作成方法及び装置
US7714384B2 (en) 2003-09-15 2010-05-11 Seliskar John J Castellated gate MOSFET device capable of fully-depleted operation
US20050062131A1 (en) 2003-09-24 2005-03-24 Murduck James Matthew A1/A1Ox/A1 resistor process for integrated circuits
US7449728B2 (en) 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US8138544B2 (en) 2004-09-13 2012-03-20 John James Seliskar Castellated gate MOSFET tetrode capable of fully-depleted operation
US7439139B2 (en) 2004-09-13 2008-10-21 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
JP2006269862A (ja) 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
US7719058B2 (en) 2005-10-12 2010-05-18 Seliskar John J Mixed-signal semiconductor platform incorporating fully-depleted castellated-gate MOSFET device and method of manufacture thereof
US7972915B2 (en) 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
WO2007105281A1 (ja) 2006-03-10 2007-09-20 Fujitsu Limited 化合物半導体装置の製造方法及びエッチング液
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP2008311355A (ja) 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
US7724117B2 (en) 2008-01-11 2010-05-25 Northrop Grumman Systems Corporation Multilayer passive circuit topology
US8138760B2 (en) 2008-06-23 2012-03-20 Northrop Grumman Guidance And Electronics Company, Inc. Temperature system with magnetic field suppression
EP3098865B1 (en) * 2009-02-27 2018-10-03 D-Wave Systems Inc. Method for fabricating a superconducting integrated circuit
US8735326B2 (en) 2010-05-19 2014-05-27 Northrop Grumman Systems Corporation Methods of forming superconductor circuits
CN105977209B (zh) 2010-10-20 2019-03-19 富士通株式会社 半导体装置及其制造方法
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US9373688B2 (en) 2011-05-04 2016-06-21 Infineon Technologies Austria Ag Normally-off high electron mobility transistors
US9041003B2 (en) 2011-10-11 2015-05-26 Massachusetts Institute Of Technology Semiconductor devices having a recessed electrode structure
KR20160134872A (ko) 2011-12-19 2016-11-23 인텔 코포레이션 비평면 iii-n 트랜지스터
US8852959B2 (en) * 2011-12-19 2014-10-07 Northrup Grumman Systems Corporation Low temperature resistor for superconductor circuits
CN103531474B (zh) 2012-07-02 2016-04-20 中国科学院微电子研究所 半导体器件制造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
DE102012217073B4 (de) 2012-09-21 2024-11-28 Robert Bosch Gmbh Vertikales mikroelektronisches Bauelement
US8987090B2 (en) 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
US9660064B2 (en) 2013-12-26 2017-05-23 Intel Corporation Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack
US9252208B1 (en) 2014-07-31 2016-02-02 Stmicroelectronics, Inc. Uniaxially-strained FD-SOI finFET
US10468406B2 (en) 2014-10-08 2019-11-05 Northrop Grumman Systems Corporation Integrated enhancement mode and depletion mode device structure and method of making the same
EP3520139A4 (en) * 2016-09-29 2020-04-22 INTEL Corporation ARRANGEMENTS FOR QUANTUM DATA PROCESSING
US10608159B2 (en) * 2016-11-15 2020-03-31 Northrop Grumman Systems Corporation Method of making a superconductor device
US10936756B2 (en) 2017-01-20 2021-03-02 Northrop Grumman Systems Corporation Methodology for forming a resistive element in a superconducting structure

Also Published As

Publication number Publication date
US20210232710A1 (en) 2021-07-29
AU2017394684A1 (en) 2019-07-04
US11783090B2 (en) 2023-10-10
JP2020504445A (ja) 2020-02-06
WO2018136183A1 (en) 2018-07-26
US10936756B2 (en) 2021-03-02
EP3571717B1 (en) 2021-08-18
KR102216291B1 (ko) 2021-02-18
CA3047315A1 (en) 2018-07-26
AU2017394684B2 (en) 2020-05-21
EP3571717A1 (en) 2019-11-27
KR20190098214A (ko) 2019-08-21
US20180212134A1 (en) 2018-07-26
CA3047315C (en) 2021-07-20

Similar Documents

Publication Publication Date Title
KR102139460B1 (ko) 초전도체 디바이스들을 위한 비-산화물 기반 유전체들
JP6739637B2 (ja) 超伝導体相互接続構造を形成する方法
JP6686230B2 (ja) 超伝導デバイスの相互接続
JP6740472B2 (ja) 超伝導デバイスの製造方法
AU2017345049B2 (en) Josephson junction superconductor device interconnect structure
JP2019535124A (ja) 超伝導体の相互接続製造のための前洗浄方法
US11783090B2 (en) Methodology for forming a resistive element in a superconducting structure
US11522118B2 (en) Superconductor structure with normal metal connection to a resistor and method of making the same
JP3386438B2 (ja) 二次元波形構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6692995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250