JPH06132576A - 超伝導素子の製造法 - Google Patents

超伝導素子の製造法

Info

Publication number
JPH06132576A
JPH06132576A JP4280026A JP28002692A JPH06132576A JP H06132576 A JPH06132576 A JP H06132576A JP 4280026 A JP4280026 A JP 4280026A JP 28002692 A JP28002692 A JP 28002692A JP H06132576 A JPH06132576 A JP H06132576A
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
superconducting
resistance film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4280026A
Other languages
English (en)
Inventor
Yukio Sugaya
幸雄 菅家
Hirosaku Hatanaka
啓作 畑中
Toshinobu Kaneda
俊信 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP4280026A priority Critical patent/JPH06132576A/ja
Publication of JPH06132576A publication Critical patent/JPH06132576A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【目的】本発明は、基板上に薄膜を集積して形成される
抵抗膜を備えた超伝導素子の製造において、抵抗膜の素
子作成プロセス中及び作成後における剥離を抑え、素子
の歩留りや信頼性を高めることを目的とする。 【構成】本発明による超伝導素子の製造法は、抵抗膜12
を層間絶縁膜11、14の表面上でなく、その層間絶縁膜1
1、14中に嵌合させて形成することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、超高感度の磁気計測シ
ステム用の超伝導量子干渉素子(SQUID) や低消費電力、
超高速のコンピュータを構成するのに利用される超伝導
デジタル回路素子等の超伝導素子において、超伝導特性
のヒステリシスを消去したり、共振回路の電気的な振動
を抑えるためなどに必要とされる抵抗膜の形成方法の改
良に関するものである。
【0002】
【従来の技術】従来、この種の超伝導素子のヒステリシ
スを打ち消すため等に使用される抵抗膜は、SiO などの
層間絶縁膜の表面上に蒸着−リフトオフ工程により形成
されていたが、この方法では一般に製造工程の後になる
ほど抵抗膜の剥離が発生し素子の歩留まりを上げるうえ
で大きな障害となっていた。従来の技術の一例としてSQ
UID における抵抗膜の形成例を図2に示す。図2におい
て、(a) はSiウエハ1上に形成したSiO の層間絶縁膜2
上にレジストを塗布して、フォトマスクのパターンを現
像し、パターン形成レジスト層3を形成した状態を示し
ている。(b) で示す工程では、Pdから成る抵抗膜4を蒸
着により成膜した後、これらをアセトン等の有機溶剤中
に浸し、レジスト層3を剥離(この工程はリフトオフと
呼ばれる)させることにより、上述のレジスト層3のパ
ターンで(c) に示すように抵抗膜4が層間絶縁膜2上に
のみ形成される。その上に(d) に示すように別の層間絶
縁膜5が形成され、そして同様に工程が繰返され、素子
の集積プロセスが継続されていくことになる。
【0003】図3にはスパッタ法による抵抗膜の形成例
を示し、図3の(a) に示すようにまずSiウエハ1上のSi
O から成る層間絶縁膜6の全面上にスパッタ法でMo膜7
を形成し、さらにフォトリソグラフィー工程によりレジ
ストマスク8を形成する。その後図3の(b) に示すよう
に反応性イオンエッチング装置を用いてパターン以外の
レジストマスク部分を削り取る。(c) 次に図3の(c) に
示すようにレジストパターンの部分をアセトン等の溶剤
中で剥離すると所定のパターンの抵抗膜7が得られる。
さらに図3の(d) に示すように新たな層間絶縁膜9を形
成しながら素子の集積プロセスは継続されていく。
【0004】
【発明が解決しようとする課題】ところで、図2に示す
ような従来の蒸着−リフトオフ法で抵抗膜を形成した場
合、蒸着によって形成される抵抗膜の、SiO 等の層間絶
縁膜に対する付着力は十分でないため、この抵抗膜の形
成後に行われる配線、接合作成、層間絶縁膜形成等のプ
ロセスの進展につれて抵抗膜の剥離が発生し、これらの
プロセスの結果として得られる超伝導素子の歩留まりが
著しく悪化したり、素子の信頼性を低下させる等の問題
点があった。蒸着法で形成される抵抗膜がプロセス中で
剥離しやすい理由の一つには、蒸着法の場合、基板に入
射してくる粒子のエネルギーが図3に示すようなスパッ
タ法等と比べて低いために、一般に膜の基板への付着力
が弱いことが挙げられる。また、図2の(a) に示すよう
に形成されたパターン形成レジスト層3のレジストのつ
いていない面(つまり抵抗膜パターンを形成する面)の
表面に薄くレジスト等が残っていて、それが付着性をさ
らに弱めていることも指摘されている。後者の問題を克
服するために、図2の(b) に示す蒸着工程の前に、蒸着
装置内に酸素ガスを導入し、ウエハ1に13.56MHzの高周
波バイアスをかけて酸素プラズマでアッシング(残って
いるレジストを酸素プラズマで燃やす)を行い、成膜す
る界面に残っているレジストを除去する方法が行われる
ことがあるが、この方法ではパターン形成レジスト層そ
のものも同時に削られ、従って成膜する表面を清浄に
し、しかもパターン形成レジスト層の損傷を最小にする
ような条件を見つけることは容易ではない。酸素の代わ
りにアルゴン等の不活性ガスを利用することも広く行な
われているが、この方法でも下地になる膜やパターン形
成レジスト層への物理的なダメージは避けられない。
【0005】これに対して、図3に示すように抵抗膜と
して剥離しやすい蒸着膜でなく、付着力の強いMo等のス
パッタ膜を使用する試みも行われているが、スパッター
膜は一般にリフトオフによりパターン形成ができず、反
応性イオンエッチング装置を用いた、プロセス的にリフ
トオフ法よりはるかに複雑なエッチング工程が必要とな
る。しかも、一般にスパッタ法において抵抗膜としてよ
く用いられるMo膜のエッチングにおいては超伝導素子の
形成において最もよく使用されるNb膜やSiO 膜用のエッ
チング装置と共用できないので、結局新たにエッチング
装置を用意する必要がある。すなわち、Moをエッチング
した後、同じエッチング装置でNbをエッチングしようと
すると、Nbのエッチングレートが極端に小さくなるため
にそれ以降の工程が非常に困難になることが知られてお
り、そのためMo抵抗膜のエッチング工程では超伝導素子
の主要な部分であるNb超伝導膜やSiO 層間絶縁膜のエッ
チングに利用される装置とは別個のエッチング装置が必
要となる。このことは超伝導素子の製造設備の費用を大
きくするだけでなく、高性能の超伝導素子を作製すると
いう目的のうえで管理すべき工程やパラメータを増大さ
せることになり、結果としてプロセス全体としてみた場
合の素子の歩留まりや信頼性の低下をもたらすことにな
る。
【0006】本発明は、上記のような従来の技術のもつ
問題点を解決して、新たにエッチング装置を導入してプ
ロセスを複雑化することなく、十分な付着力をもつ抵抗
膜を蒸着−リフトオフ法で形成し、高い歩留まりでSQUI
D 等の超伝導素子を作成できる超伝導素子の形成方法を
提供することを目的としている。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による超伝導素子の製造法は、基板上に薄
膜を集積して抵抗膜を形成するに際して、まず基板上に
絶縁体膜を形成し、この絶縁体膜の上に所定のパターン
をもつレジスト層を形成し、レジスト層で画定された絶
縁体膜部分を形成すべき抵抗層の厚さと同程度の深さに
エッチングし、そしてエッチング処理した絶縁体膜上に
上記抵抗膜を蒸着した後レジスト層をリフトオフして所
定のパターンの抵抗膜を絶縁体膜内に形成すること特徴
としている。好ましくは、所定のパターンの抵抗膜は多
層に形成される各絶縁体膜内に繰返し形成され得る。
【0008】
【作用】本発明の方法では、パターン形成レジスト層の
形成後すぐに抵抗膜を蒸着しないで、エッチング装置で
層間絶縁膜を、形成しようとする抵抗膜と同程度の厚さ
だけ削り、その削り取った部分に抵抗膜を成膜すること
により、抵抗膜は層間絶縁膜の中に埋め込まれ、すなわ
ち層間絶縁膜の表面上でなくその中に嵌合するようにし
て形成されるので、抵抗膜の付着力は飛躍的に増大され
ることになる。またこの場合、エッチングするのは層間
絶縁膜であるSiO 等であるから、従来Nb超伝導膜および
SiO 層間絶縁膜の加工に使っているエッチング装置を問
題なく流用でき、新たにエッチング装置を導入する必要
はない。さらにレジストパターン形成のためのフォトリ
ソグラフィー工程も従来と全く同様に実施され得る。
【0009】
【実施例】以下本発明の実施例を図1に基づいて説明す
る。なお、図1において工程(a),(c),(d),(e) は、それ
ぞれ、従来法を示す図2における工程(a),(b),(c),(d)
と基本的に同じ工程である。 工程(a) 2インチシリコン基板10上にSiO から成る層間
絶縁体膜11を4000オングストロームの厚さに成膜し、こ
の層間絶縁体膜11上に抵抗膜パターンを決めるパターン
形成レジスト層12を約15000 オングストロームの厚さに
形成する。 工程(b) 工程(a) で層間絶縁体膜11及びパターン形成レ
ジスト層12の設けられたシリコン基板10を反応性イオン
エッチング装置に入れ、CF4 ガスにより、エッチング室
内の圧力を2.67Paに設定して、13.56MHzの高周波プラズ
マにより、投入パワー100W/250mmφで400 オングストロ
ームまで堀り下ろす。このときのエッチングレートは5
オングストローム/sec であった。 工程(c) こうしてエッチング処理したり試料を蒸着装置
に移し、10-5Pa台の圧力まで排気して電子ビーム蒸着に
よりPd膜13を400 オングストロームの厚さに成膜した。 工程(d) 最後に、試料をアセトンに漬け、パターン形成
レジスト層12をリフトオフすることにより、所望のパタ
ーンの抵抗膜13が層間絶縁体膜11に埋め込まれた状態で
得られる。 工程(e) さらにその上に第2の層間絶縁体膜14が第1の
層間絶縁体膜11とほぼ同じ厚さに成膜され、そしてコン
タクトホールの形成、超伝導膜の形成...というよう
に工程を続けて実施していった。 このようにして得られた所望のパターンの抵抗膜は例え
ば図2に示すような従来のものと比べて、抵抗膜13の側
壁部も層間絶縁体膜11により保持されることになり、付
着性は大幅に向上し、SQUID 製造工程でこの方法を適用
した場合にプロセス中に剥離した抵抗膜は全く無かっ
た。しかも積層型の素子を作成する上で重要な平坦化
(つまり新しい層を積層する前に下地の高さを一様にす
る)が同時に行われるという利点がある。また工程(b)
でパターン形成レジスト層12を掘り下げているので、工
程(a) で多少レジストがパターン部以外に残っていたと
しても完全に除去することができ、下地との付着性を向
上させることができるようになる。なお実際のSQUID の
製作においては、図面に示してないが層間絶縁体膜11の
下層及び上層にそれぞれ超伝導膜のパターンが形成され
る。
【0010】なお、上記実施例では抵抗膜としてPdが用
いられているが、蒸着法で成膜できる常伝導体であれば
どのような材料を用いてもよい。その結果、図3に示す
ような従来のスパッターエッチング法による場合には抵
抗膜に応じたエッチングガスを選定し、適切なエッチン
グ条件を選定しないと利用できないのに対して、本発明
による方法では、抵抗膜材料に対する適用範囲がはるか
に広くなり有効となることが認められる。また、層間絶
縁体膜はSiO に限らす、SiO2 、MgO など一般に超伝導
素子の製作において用いられる絶縁体であれば、新たに
エッチング装置を導入することなく従来のエッチング装
置で加工できるのでそれらの材料を容易に利用すること
もできる。さらに、超伝導体としてはNbが最も広く用い
られるが、本発明の方法では特にNbに限定する必要はな
く、使用する基板の種類も当然Siウエハに限られるもの
ではない。
【0011】
【発明の効果】以上説明してきたように本発明の超伝導
素子の製造法においては、抵抗膜を層間絶縁膜の表面上
でなく、その中に嵌合させて形成しているので、従来用
いられてきた蒸着−リフトオフ法の特長である材料選択
の余地が広く、装置及びプロセスとしても単純であると
いう点を生かしながら、なおかつ、スパッターエッチン
グ法に劣らない付着性に優れ、しかも同時に平坦化され
ているという特徴をもつ抵抗膜を極めて簡易に効果的に
形成することができるようになる。
【図面の簡単な説明】
【図1】 本発明の一実施例による方法の種々の工程を
示す概略断面図。
【図2】 従来の蒸着−リフトオフ法による抵抗膜の形
成方法を示す概略断面図。
【図3】 従来のスパッタ−エッチング法による抵抗膜
の形成方法を示す概略断面図。
【符号の説明】
10:シリコン基板 11:層間絶縁体膜 12:パターン形成レジスト層 13:Pd膜(抵抗膜) 14:第2の層間絶縁体膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上に薄膜を集積して形成される抵抗膜
    を備えた超伝導素子の製造法において、基板上に絶縁体
    膜を形成し、この絶縁体膜の上に所定のパターンをもつ
    パターン形成レジスト層を形成し、レジスト層で画定さ
    れた絶縁体膜部分を形成すべき抵抗層の厚さと同程度の
    深さにエッチングし、そしてエッチング処理した絶縁体
    膜上に上記抵抗膜を蒸着した後レジスト層をリフトオフ
    して所定のパターンの抵抗膜を絶縁体膜内に形成するこ
    と特徴とする超伝導素子の製造法。
  2. 【請求項2】所定のパターンの抵抗膜が組合さった絶縁
    体膜内に繰返し多層に形成される請求項1に記載の超伝
    導素子の製造法。
JP4280026A 1992-10-19 1992-10-19 超伝導素子の製造法 Pending JPH06132576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4280026A JPH06132576A (ja) 1992-10-19 1992-10-19 超伝導素子の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4280026A JPH06132576A (ja) 1992-10-19 1992-10-19 超伝導素子の製造法

Publications (1)

Publication Number Publication Date
JPH06132576A true JPH06132576A (ja) 1994-05-13

Family

ID=17619268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4280026A Pending JPH06132576A (ja) 1992-10-19 1992-10-19 超伝導素子の製造法

Country Status (1)

Country Link
JP (1) JPH06132576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020504445A (ja) * 2017-01-20 2020-02-06 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 超伝導配線構造体において抵抗素子を形成するための方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020504445A (ja) * 2017-01-20 2020-02-06 ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation 超伝導配線構造体において抵抗素子を形成するための方法

Similar Documents

Publication Publication Date Title
US5316974A (en) Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US20170179193A1 (en) Double-masking technique for increasing fabrication yield in superconducting electronics
JPS62253785A (ja) 間欠的エツチング方法
US6110392A (en) Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
US4904619A (en) Method of forming Josephson junction devices
JPS6161280B2 (ja)
JPH06132576A (ja) 超伝導素子の製造法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JP2515801B2 (ja) 半導体装置
JPH05211355A (ja) ジョセフソン集積回路の製造方法
KR930000877B1 (ko) 대용량 집적회로의 제조방법
JPH0661535A (ja) ジョセフソン回路の製造方法
JPH0379875B2 (ja)
JP2000208628A (ja) 半導体装置の製造方法
JP2003198007A (ja) トンネル接合の作製方法及びトンネル接合素子
JP2000156367A (ja) ドライエッチング方法
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
JPH06177255A (ja) 半導体集積回路装置の製造方法
JPH06275617A (ja) 耐酸化性銅薄膜とその製法、並びにそれを用いた半導体装置
JPH05291416A (ja) 多層配線の形成方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
KR920007067B1 (ko) 층간배선 금속의 제조방법
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPH03135071A (ja) 薄膜トランジスタ及びその製造方法
JPH04343228A (ja) 半導体装置の製造方法