JP6699111B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6699111B2
JP6699111B2 JP2015161392A JP2015161392A JP6699111B2 JP 6699111 B2 JP6699111 B2 JP 6699111B2 JP 2015161392 A JP2015161392 A JP 2015161392A JP 2015161392 A JP2015161392 A JP 2015161392A JP 6699111 B2 JP6699111 B2 JP 6699111B2
Authority
JP
Japan
Prior art keywords
metal
metal layer
semiconductor element
semiconductor device
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015161392A
Other languages
English (en)
Other versions
JP2017041514A (ja
Inventor
中嶋　経宏
経宏 中嶋
高橋　良和
良和 高橋
典弘 梨子田
典弘 梨子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015161392A priority Critical patent/JP6699111B2/ja
Priority to DE102016212506.0A priority patent/DE102016212506A1/de
Priority to CN201610535078.2A priority patent/CN106469688B/zh
Priority to US15/205,596 priority patent/US9741587B2/en
Publication of JP2017041514A publication Critical patent/JP2017041514A/ja
Priority to US15/643,002 priority patent/US10079155B2/en
Application granted granted Critical
Publication of JP6699111B2 publication Critical patent/JP6699111B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/04—Planarisation of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01351—Changing the shapes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01371—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07341—Controlling the bonding environment, e.g. atmosphere composition or temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/10—Configurations of laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、製造方法が簡素化された半導体装置及び半導体装置の製造方法に関する。
半導体装置に関する文献として、次の特許文献１、２の構造が知られている。
特許文献１は、半導体素子が、その表裏面にそれぞれ電極を有し、表面電極として形成されたアルミ電極膜の劣化による電気抵抗の増加や、アルミワイヤの剥離を阻止するために、アルミ電極膜の上にニッケル膜が、金属保護膜として成膜されている構造を開示している。また、特許文献１は、裏面電極が、ＤＢＣ基板の電気回路パターンを構成する導体層とはんだ接合されている構造を開示している。そして、特許文献１は、表面電極はＩＧＢＴモジュールのエミッタ電極であって、そこにはニッケル膜の上にアルミワイヤを熱圧着あるいは超音波振動によって接合する配線構造を開示している。
特許文献２は、銅ブロックと、導電パターン付絶縁基板と、ＩＧＢＴチップおよびダイオードチップと、コレクタ端子ピンと、チップにはんだで固着したインプラントピンと、インプラントピンが固着したプリント基板と、エミッタ端子ピンおよび制御端子ピンと、コレクタ端子ピンと、これらを封止する樹脂ケースとから構成される単体ユニットを開示している。
また、特許文献３は、半導体基板の製造方法であって、支持基板の表面に、半導体の単結晶の第１層を貼り合わせる工程と、前記第１層に点欠陥を導入する欠陥導入工程と、前記点欠陥が導入された前記第１層が貼り合わされた前記支持基板を熱処理する熱処理工程と、を備えることを特徴とする半導体基板の製造方法を開示している。
特開２００９−７６７０３号公報 国際公開２０１１／８３７３７号公報 特開２０１４-２１６５５５号公報
特許文献１は、ワイヤボンディングさせるため、ワイヤのたわみ厚さが必要でありため半導体装置の厚さが厚くなるという問題点があった。また、半導体装置が高出力化するとワイヤの接続本数を増加させる必要があり、製造工程が煩雑である問題点があった。
特許文献２は、半導体素子の上方に回路を構成する回路基板や多数の端子を備える必要があり、部品点数が多く、製造工程が煩雑である問題点があった。
上記の課題を考慮し、本発明は、製造方法が簡素化され、かつ厚さの薄い半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の半導体装置は、一方の主面に第１金属層および第１０金属層を有する絶縁回路基板と、前記第１金属層上に配置され、前記第１金属層と導電接続した金属板と、前記金属板上に配置され、上面および下面に金属電極を備えた第１半導体素子と、前記第１半導体素子の側面に配置された第１絶縁部材と、前記第１０金属層上側の一部、前記第１絶縁部材上および前記第１半導体素子上面の前記金属電極の外縁上を覆うように配置された第２絶縁部材と、前記第１半導体素子上面の前記金属電極と前記絶縁回路基板上の前記第１０金属層との間を前記第２絶縁部材上を延伸して導電接続する第６金属層と、を備えている。
本発明の半導体装置は、前記金属板が第１貫通孔を有し、前記第１半導体素子下面の前記金属電極が前記第１貫通孔を塞ぐ位置に配置され、前記半導体素子と前記第１金属層とを導電接続する第５金属層が前記第１貫通孔内に配置されていてもよい。
本発明の半導体装置は、前記第６金属層の厚さは、１０μｍ以上２００μｍ以下であってよい。
本発明の半導体装置は、前記第６金属層は、銅、アルミニウム、チタン、タングステン、ニッケル、カーボン、金および銀からなる群から選択される元素を少なくとも１種類以上含んでいる、または、これら元素を含む合金であってよい。
本発明の半導体装置は、前記第２絶縁部材の前記第１半導体素子上の厚さは、１０μｍ以上２００μｍ以下であってよい。
本発明の半導体装置は、前記第２絶縁部材は、ポリイミド樹脂であってよい。
本発明の半導体装置は、第６金属層は、前記第１０金属層上に配置された端子接続用金属板を介して前記第１０金属層に導電接続していてもよい。
本発明の半導体装置は、前記金属板は、複数の第１貫通孔を備え、前記第１半導体素子下面の前記金属電極が一方の前記第１貫通孔を塞ぐ位置に配置され、
前記金属板上に配置され、上面および下面に金属電極を備え、前記下面の金属電極が他方の前記第１貫通孔を塞ぐ位置に配置された第２半導体素子をさらに備え、第５金属層は、前記金属板、前記第１半導体素子下面の前記金属電極および前記第２半導体素子下面の前記金属電極とそれぞれ直接接続されていてもよい。
本発明の半導体装置は、前記第６金属層上に配置された第３絶縁部材と、前記第３絶縁部材上に配置され、上面に複数の金属電極を備えた第３半導体素子と、前記第３半導体素子上に配置され、前記第３半導体素子上面の前記金属電極が形成されている表面のうち該金属電極が形成されている部分を除いた面を覆い第３絶縁部材と接触する第４絶縁部材と、前記第３半導体素子上面の一方の前記金属電極と前記第６金属層とを前記第３絶縁部材上および前記第４絶縁部材上を介して直接導電接続する第８金属層と、前記第３半導体素子上面の他の前記金属電極と前記第１半導体素子上面の他の前記金属電極とを、前記第２絶縁部材上、前記第３絶縁部材上および前記第４絶縁部材上を介して直接導電接続する第９金属層と、を備えてもよい。
本発明の半導体装置の製造方法は、上面および下面に金属電極が形成された第１半導体素子を準備する半導体素子準備工程と、前記第１半導体素子下面の前記金属電極を金属板の第１貫通孔を塞ぐように配置する工程と、前記金属板の前記第１半導体素子側の面とは反対側の面の前記第１貫通孔から前記第１半導体素子下面の前記金属電極へ金属を溶射して前記第１貫通孔内に第５金属層を形成し、該第５金属層が前記第１半導体素子下面の金属電極および前記金属板と接続する溶射工程と、溶射された前記金属の面を研磨する研磨工程と、絶縁回路基板上に形成された第１０金属層の上側の一部と、前記第１半導体素子上面の前記金属電極が形成されている表面のうち該金属電極が形成されている部分を除いた面とを該金属電極の外縁上を覆うように第２絶縁部材で覆う工程と、前記第２絶縁部材上を延伸して、前記第１半導体素子上面の前記金属電極と、前記第１０金属層とを導電接続する第６金属層を形成する工程と、を順に備える。
本発明の半導体装置の製造方法は、前記第６金属層は、金属を溶射して形成してもよい。
本発明の半導体装置の製造方法は、前記研磨工程より前に、前記金属板上の前記第１半導体素子が配置されない位置に前記金属板および前記第１半導体素子を固定する第１絶縁部材を配置する工程と、前記第１半導体素子および前記第１絶縁部材の前記金属板に面する側の反対面を保護テープで覆う工程と、を順に備えてもよい。
本発明の半導体装置の製造方法は、前記研磨された前記金属の面と、前記絶縁回路基板上の第１金属層とを直接接合する工程を備えてもよい。
本発明にかかる半導体装置及び半導体装置の製造方法によれば、半導体装置の製造を簡素化でき、半導体装置の厚さを薄くできるという効果を奏する。
本発明の実施の形態１に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態１に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態１に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態１に係る半導体装置の金属板の下面図である。 本発明の実施の形態１に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態１に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態２に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態２に係る半導体装置の製造方法に係る断面図である。 本発明の実施の形態３に係る半導体装置の一部の回路図である。 本発明の実施の形態３に係る半導体装置の製造方法に係る断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本発明は、下記の実施の形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。また、実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。半導体素子の製造に用いるウェハの材質は、シリコン、シリコンカーバイド、窒化ガリウムからなる群から選択されるいずれか１種類の半導体ウェハから製造されてよい。
（実施の形態１）
本発明に係る実施の形態１について説明する。図１、図２、図３、図５および図６は、本発明の実施の形態１に係る半導体装置の製造方法を説明する断面図である。図４は、本発明の実施の形態１に係る半導体装置の金属板の下面図である。本発明の実施の形態１に係る半導体装置２０は、一方の主面に第１金属層２および第１０金属層２３を有する絶縁回路基板４０と、第１金属層２と導電接続した金属板５と、表面に複数の金属電極７ｃを備えた第１半導体素子７と、第１半導体素子７の側面に配置された第１絶縁部材８と、第１絶縁部材８上および第１半導体素子７上に配置された第２絶縁部材９と、少なくとも一部が第２絶縁部材９上に配置され、かつ第１半導体素子７の金属電極７ｃと絶縁回路基板４０上の第１０金属層２３とを導電接続する第６金属層１１ａと、を備えている（図６の（ｙ１）参照）。さらに、半導体装置２０は、金属板５が第１貫通孔５ａを有し、第１半導体素子７の金属電極７ｃの少なくとも１つが第１貫通孔５ａを塞ぐ位置に配置され、第１半導体素子７と第１金属層２とを導電接続する第５金属層６が第１貫通孔５ａ内に配置されている。
半導体装置２０の第６金属層１１ａの厚さは、出力が大きい半導体装置程、第６金属層１１ａの厚さを厚くする方が好ましい。例えば、第６金属層１１ａの厚さは、１０μｍ以上２００μｍ以下であってよい。より望ましくは、第６金属層１１ａの厚さは、５０μｍ以上８０μｍ以下である。例えば、長さ２０ｍｍ、幅２ｍｍの第６金属層１１ａに２０Ａの電流を流す場合、１０μｍ未満であると溶断する可能性が高まるという問題点がある。２００μｍを超えると、第６金属層１１ａの製造に時間がかかるという問題点がある。
第６金属層１１ａは、銅、アルミニウム、チタン、タングステン、ニッケル、カーボン、金および銀からなる群から選択される元素を少なくとも１種類以上含んでいる、または、これら元素を含む合金であってよい。実施の形態１では、第６金属層１１ａは銅を用いた。
第２絶縁部材９の前記第１半導体素子７上の厚さおよび前記第２半導体素子１６上の厚さは、１０μｍ以上２００μｍ以下であってよい。より望ましくは、第２絶縁部材９の厚さは、３０μｍ以上５０μｍ以下であってよい。１０μｍ未満であると均一に塗布することが困難である。２００μｍを超えると、半導体素子との熱応力差が大きくなり剥離し易くなる可能性がある。第２絶縁部材の具体的な成分は、ポリイミド樹脂であってよい。第２絶縁部材９は、第１半導体素子７の金属電極７ｃの外縁上および第２半導体素子１６の金属電極１６ｃ外縁上を覆ってよい。また、第２絶縁部材９は、第１半導体素子７の外縁にある図示しない耐圧構造部の上面および第２半導体素子１６の外縁にある図示しない耐圧構造部の上面を覆っていることが望ましい。
第６金属層１１ａは、端子接続用金属板１３を介して第１０金属層２３に導電接続していてもよいし、端子接続用金属板１３を省略して、第６金属層１１ａと第１０金属層２３とを直接導電接続してもよい。
金属板５は、複数の第１貫通孔５ａを備える。本発明の半導体装置は、表面に複数の金属電極１６ｃを備え金属電極１６ｃの少なくとも１つが第１貫通孔５ａを塞ぐ位置に配置された第２半導体素子１６をさらに備える。第７金属層１１ｂは、第１半導体素子７の金属電極７ｃおよび第２半導体素子１６の他の金属電極１６ｃとそれぞれ直接接続されていてもよい。
図４は、金属板５の下面図である。金属板５の第１貫通孔５ａは、第１半導体素子７および第２半導体素子１６よりも小さい。さらに、金属板５は、第２貫通孔５ｂを備えている。第２貫通孔５ｂの内周にはネジ溝が形成されている。後述の金属端子１２ｂの下端には、第２貫通孔５ｂの内周のネジ溝とかみ合うネジ溝が形成されている。
次に、本発明に係る実施の形態１の半導体装置の製造方法について説明する。
図１、図２は、半導体素子を製造する方法を説明している（半導体素子準備工程）。
図１の（ａ）に示すように、一方の面にプロトンが注入された単結晶炭化珪素ウェハ３１と、表面にボイドを形成された多結晶炭化珪素ウェハ３２とを準備する。ボイドを形成方法は、特許５７２５４３０号公報の００５３段落から００５４段落に記載されている。例えば、多結晶炭化珪素ウェハ３２の表面にプラズマを全面的または部分的に照射することでボイドを形成できる。プロトン注入領域３１ａでは、プロトン濃度は、１×１０16ｉｏｎｓ/ｃｍ2以上５×１０17ｉｏｎｓ/ｃｍ2以下であることが望ましい。
次に、図１の（ｂ）に示すように、プロトン注入領域３１ａを多結晶炭化珪素ウェハ３２側になるように配置された単結晶炭化珪素ウェハ３１と、多結晶炭化珪素ウェハ３２とを表面活性化接合タイプ常温接合装置（ＳＡＢ：Ｓｕｒｆａｃｅ−ａｃｔｉｖａｔｅｄ Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ Ｂｏｎｄｉｎｇ、株式会社ムサシノエンジニアリング）によって直接接合させる。直接接合は、前記各ウェハの接合面をアルゴンビームで洗浄後、超高真空下、常温で前記各ウェハを接触させることで行われる。この際、部材間を加圧することがより望ましい。例えば、０．１ＭＰａ以上１０ＭＰａ以下が望ましい。
次に、図１の（ｃ）に示すように、上記の２つのウェハを加熱炉３７に入れて、６００℃以上１２００℃以下で、不活性ガス雰囲気中で加熱し、単結晶炭化珪素ウェハ３１と、多結晶炭化珪素ウェハ３２とを分離させる。剥離後の状態を図１の（ｄ）に示す。上記加熱によって、単結晶炭化珪素ウェハ３１のプロトン注入領域３１ａで亀裂が伸展して、単結晶炭化珪素ウェハ３１から単結晶炭化珪素膜が剥離する。そして、単結晶炭化珪素膜が多結晶炭化珪素ウェハ３２表面に移転される。移転された単結晶炭化珪素膜の厚さは、およそ１μｍ〜３０μｍである。プロトンの注入深さは、目標とする単結晶炭化珪素膜の厚さになるようにプロトンの加速電圧を調整することで変更できる。
次に、図１の（ｅ）に示すように、単結晶炭化珪素膜表面を砥石３８ａで化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）する。
次に、図１の（ｆ）に示すように、研磨された単結晶炭化珪素膜３１表面に単結晶の炭化珪素をエピタキシャル成長させて単結晶炭化珪素膜３３を形成する。
次に、図２の（ｇ）に示すように、エピタキシャル成長された単結晶炭化珪素膜３３表面に半導体素子の上部構造７ａを形成する。
次に、図２の（ｈ）に示すように、単結晶炭化珪素膜３３の半導体素子の上部構造７ａを形成された面に粘着剤３４ａを介してサポート材３４を固定する。
次に、図２の（ｉ）に示すように、単結晶炭化珪素膜３３と多結晶炭化珪素ウェハ３２との界面外周にレーザー光を照射し、ウェハの外周の一部を起点にして、単結晶炭化珪素膜３３と多結晶炭化珪素ウェハ３２とをこの界面で剥離させる。レーザー光は、ウェハの側面方向または垂直方向からウェハへ照射される。詳細な方法は、特許５７２５４３０号公報の００４６段落から００５１段落に記載されている。
次に、図２の（ｊ）に示すように、ウェハを反転させて、単結晶炭化珪素膜３３の裏面を砥石３８ａで化学的機械研磨する。
次に、図２の（ｋ）に示すように、単結晶炭化珪素膜３３の裏面に半導体素子の下部構造７ｂを形成する。半導体素子の上部構造７ａと、半導体素子の下部構造７ｂは、製造する半導体素子の種類に応じて適宜変更する。例えば、半導体素子７を絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にし、半導体素子１６をショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）にできる。そして、半導体素子の下部構造７ｂの表面にダイシングテープ３５を貼る。
次に、図２の（ｌ）に示すように、ウェハを反転させ、ダイシングテープ３５の他方の面をダイシングトレイ３６に貼る。そして、半導体素子構造の間をダイシングして、半導体素子を製造する。
図３は、半導体素子複合体１５を製造する方法を説明している（第１半導体素子の金属電極を金属板の第１貫通孔を塞ぐように配置する工程）。
図３の（ｍ）に示すように、図２の（ｌ）で製造された半導体素子７、半導体素子１６を金属板５の第１貫通孔５ａを覆うように配置する。この際、半導体素子７および半導体素子１６が、下面の金属電極７ｃ、１６ｃで第１貫通孔５ａを塞ぐ位置に配置されている。金属電極７ｃ、１６ｃは、図２の（ｇ）や（ｋ）で半導体素子の上部構造７ａ、半導体素子の下部構造７ｂを形成する際に形成されたものである。半導体素子の厚さは、素子の耐電圧仕様によって異なるが、例えば、シリコンウェハを用いた場合は、６００Ｖ耐電圧の場合６０μｍ〜８０μｍ程度であり、１２００Ｖ耐電圧の場合１２０μｍ〜１５０μｍ程度である。シリコンカーバイドウェハを用いた場合は、シリコンウェハを用いた場合の約１／１０の厚さで良い。金属板５の厚さは、１ｍｍ以下である。実施の形態１では、１ｍｍの厚さのものを使用している。
次に、図３の（ｎ）に示すように、金属板５の第１半導体素子７側の面とは反対側の面の前記第１貫通孔から前記第１半導体素子の前記金属電極へ金属を溶射する（溶射工程）。
次に、図３の（ｏ）に示すように、第１絶縁部材８が、金属板５上の第１半導体素子７および第２半導体素子１６の側面に配置され、第１半導体素子および第２半導体素子の周囲が埋めらる。
次に、図３の（ｐ）に示すように、溶射された第５金属層６の下面を砥石３８ｂで研磨する（研磨工程）。図３の（ｑ）は、研磨工程後の半導体素子複合体１５の構造を示している。第５金属層６の下面と、金属板５の第１半導体素子７側の面とは反対側の面とが、面一になっている。
次に、絶縁回路基板の製造方法について図５で説明する。なお、本発明の各実施の形態１，２，３で用いられる溶射の方法は、次のとおりである。アルゴン（Ａｒ）ガスが雰囲気およびキャリアガスとして使用され、プラズマ加熱された金属粒子が処理対象物に溶射される。溶射は、常温で行われる。
図５の（ｒ１）に示すように、絶縁基板１の上面に、第１金属層２と、第１０金属層２３と、第１１金属層２５が溶射で形成される。溶射する金属の種類は、銅または銅合金が望ましい。
次に、図５の（ｓ１）に示すように、絶縁基板１の下面に、第２金属層３を溶射で形成する。溶射する金属の種類は、銅または銅合金が望ましい。第２金属層３の厚さは、第１金属層２、第１０金属層２３および第１１金属層２５よりも厚い。例えば、第１金属層２、第１０金属層２３および第１１金属層２５の厚さは、１ｍｍ以下である。
次に、図５の（ｔ１）に示すように、第１金属層２の上面と、第１０金属層２３の上面と、第１１金属層２５の上面とを砥石３８ｃで研磨する。
図５の（ｕ１）は、研磨工程後の絶縁回路基板４０の構造を示している。第１金属層２の上面と、第１０金属層２３の上面と、第１１金属層２５の上面とが、面一になっている。
次に、半導体素子複合体１５と絶縁回路基板４０等を組み立てて半導体装置２０を製造する方法について図６で説明する。
図６の（ｖ１）に示すように、絶縁回路基板４０の第１金属層２の上面に半導体素子複合体１５の第５金属層６の下面を接合させ、第１０金属層２３の上面に下面を研磨された端子接続用金属板１３を接合させ、第１１金属層２５の上面に下面を研磨された端子接続用金属板２６を接合させる。具体的には、表面活性化接合タイプ常温接合装置（ＳＡＢ：Ｓｕｒｆａｃｅ−ａｃｔｉｖａｔｅｄ Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ Ｂｏｎｄｉｎｇ、株式会社ムサシノエンジニアリング）によってこれらの部品を直接接合させる。直接接合は、前記各部品の接合面をアルゴンビームで洗浄後、超高真空下、常温で前記各部品を接触させることで行われる。この際、部材間を加圧することがより望ましい。例えば、０．１ＭＰａ以上１０ＭＰａ以下が望ましい。
次に、図６の（ｗ１）に示すように、第１半導体素子７の金属電極７ｃおよび第２半導体素子１６の金属電極１６ｃが形成されていない第１半導体素子７の上面および第２半導体素子１６の上面を第２絶縁部材９で覆う。この際、第２絶縁部材９は、第１絶縁部材８と、第１金属層２と第１０金属層２３との間の溝と、金属板５と端子接続用金属板１３との間と、端子接続用金属板１３の上面の一部と、第１金属層２と第１１金属層２５との間の溝と、金属板５と端子接続用金属板２６との間と、端子接続用金属板２６の上面の一部とを埋める。
次に、図６の（ｘ１）に示すように、第２絶縁部材９上を介して、第１半導体素子７上面左側の金属電極７ｃと絶縁回路基板４０上の第１０金属層２３とを導電接続する第６金属層１１ａと、第１半導体素子７上面右側の金属電極７ｃと絶縁回路基板４０上の第１１金属層２５とを導電接続する第７金属層１１ｂをそれぞれ形成する。
第６金属層１１ａおよび第７金属層１１ｂは、金属を溶射して形成される。この金属は、銅または銅合金が望ましい。金属端子１２ｂは、下端にネジ溝が形成されている。第２絶縁部材９、第１絶縁部材８を貫通する孔が、第７金属層１１ｂでカバーされていない領域にドリルで作られ、金属端子１２ｂが、金属板５の第２貫通孔５ｂにねじ込まれ、金属板５と第２貫通孔５ｂが導電接続される。
次に、図６の（ｙ１）に示すように、金属端子１２ａ，１２ｂの上端および第２金属層３の下面を除いて、絶縁樹脂１４で半導体装置を封止する。このようにして、半導体装置２０が製造される。
（実施の形態２）
本発明に係る実施の形態２について説明する。図７および図８は、本発明の実施の形態２に係る半導体装置の製造方法を説明する断面図である。
本発明の実施の形態２に係る半導体装置２１は、第１０金属層２３ａを有する絶縁回路基板４１と、絶縁回路基板４１の一方の面に配置された第１貫通孔５ａを有する金属板５と、表面に複数の金属電極７ｃを備え、金属電極７ｃの少なくとも１つが第１貫通孔５ａを塞ぐ位置に配置された第１半導体素子７と、表面に複数の金属電極１６ｃを備え、金属電極１６ｃの少なくとも１つが第１貫通孔５ａを塞ぐ位置に配置された第２半導体素子１６と、第１半導体素子７の側面および第２半導体素子１６の側面に配置された第１絶縁部材８と、第１絶縁部材８上、第１半導体素子７および第２半導体素子１６上に配置された第２絶縁部材９と、少なくとも一部が第２絶縁部材９上に配置され、かつ第１半導体素子７の金属電極７ｃと絶縁回路基板４１上の第１０金属層２３ａとを導電接続する第６金属層１１ａと、第１半導体素子７の金属電極７ｃと第２半導体素子１６の金属電極１６ｃと絶縁回路基板４１上の第１０金属層２３ａとを導電接続する第７金属層１１ｂと、を備えている（図８の（ｙ２）参照）。
第６金属層１１ａは、端子接続用金属板１３を介して第１０金属層２３ａに導電接続していてもよいし、端子接続用金属板１３を省略して、第６金属層１１ａと第１０金属層２３ａとを直接導電接続してもよい。
同様に、第７金属層１１ｂは、端子接続用金属板１３を介して第１１金属層２５ａに導電接続していてもよいし、端子接続用金属板１３を省略して、第７金属層１１ｂと第１１金属層２５ａとを直接導電接続してもよい。
実施の形態１との相違点は、絶縁回路基板４１にある。実施の形態２の半導体装置２１は、第１金属層２ａ、第１０金属層２３ａ、第１１金属層２５ａおよび第３金属層３ａが、金属箔で形成されている。これらの金属箔は、絶縁基板１に接合されている。そして、第３金属層３ａの下面に溶射で形成された第２金属層３が配置されている（図７参照）。上記以外の構成は、実施の形態１と同様である。
次に、本発明に係る実施の形態２の半導体装置の製造方法について説明する。
まず、図７の（ｒ２）に示したように、絶縁基板１に第１金属層２ａ、第１０金属層２３ａ、第１１金属層２５ａおよび第３金属層３ａが金属箔で形成される。
次に、図７の（ｓ２）に示したように、第２金属層３が、第３金属層３ａの下面に溶射で形成される。図７の（ｕ２）に、製作された絶縁回路基板４１の構造を示した。
次に、半導体素子複合体１５と絶縁回路基板４１等を組み立てて半導体装置２１を製造する方法について図８で説明する。
図８の（ｖ２）に示したように、絶縁回路基板４１の第１金属層２ａの上面に半導体素子複合体１５の第５金属層６の下面を接合させ、第１０金属層２３ａの上面に下面を研磨された端子接続用金属板１３を接合させ、第１１金属層２５の上面に下面を研磨された端子接続用金属板２６を接合させる。具体的には、表面活性化接合タイプ常温接合装置（ＳＡＢ：Ｓｕｒｆａｃｅ−ａｃｔｉｖａｔｅｄ Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ Ｂｏｎｄｉｎｇ、株式会社ムサシノエンジニアリング）によってこれらの部品を直接接合させる。直接接合は、前記各部品の接合面をアルゴンビームで洗浄後、超高真空下、常温で前記各部品を接触させることで行われる。この際、部材間を加圧することがより望ましい。例えば、０．１ＭＰａ以上１０ＭＰａ以下が望ましい。
次に、図８の（ｗ２）に示すように、第１半導体素子７の金属電極７ｃおよび第２半導体素子１６の金属電極１６ｃが形成されていない第１半導体素子７の上面および第２半導体素子１６の上面を第２絶縁部材９で覆う。この際、第２絶縁部材９は、第１絶縁部材８と、第１金属層２ａと第１０金属層２３ａとの間の溝と、金属板５と端子接続用金属板１３との間と、端子接続用金属板１３の上面の一部と、第１金属層２ａと第１１金属層２５ａとの間の溝と、金属板５と端子接続用金属板２６との間と、端子接続用金属板２６の上面の一部とを埋める。
次に、図８の（ｘ２）に示すように、第２絶縁部材９上を介して、第１半導体素子７上面左側の金属電極７ｃと絶縁回路基板４１上の第１０金属層２３ａとを導電接続する第６金属層１１ａと、第１半導体素子７上面右側の金属電極７ｃと絶縁回路基板４１上の第１１金属層２５ａとを導電接続する第７金属層１１ｂをそれぞれ形成する。
第６金属層１１ａおよび第７金属層１１ｂは、金属を溶射して形成される。この金属は、銅または銅合金が望ましい。金属端子１２ｂは、下端にネジ溝が形成されている。第２絶縁部材９、第１絶縁部材８を貫通する孔が、第７金属層１１ｂでカバーされていない領域にドリルで作られ、金属端子１２ｂが、金属板５の第２貫通孔５ｂにねじ込まれ、金属板５と第２貫通孔５ｂが導電接続される。
次に、図８の（ｙ２）に示すように、金属端子１２ａ，１２ｂの上端および第２金属層３の下面を除いて、絶縁樹脂１４で半導体装置を封止する。このようにして、半導体装置２１が製造される。
（実施の形態３）
本発明に係る実施の形態３について説明する。図９は、半導体装置２２の一部の回路図である。図１０は、半導体装置２２の製造方法を説明する断面図である。
本発明の実施の形態３に係る半導体装置２２は、実施の形態２の半導体装置２１に次の構造を加えたものである。半導体装置２２は、第６金属層１１ａ上に配置された第３絶縁部材１７と、第３絶縁部材１７上に配置され、上面に複数の金属電極２４ｃを備えた第３半導体素子２４と、第３半導体素子２４上に配置され、第３半導体素子２４の金属電極２４ｃが形成されていない面を覆う第４絶縁部材１９と、第３半導体素子２４の金属電極２４ｃと第６金属層１１ａとを第３絶縁部材１７上および第４絶縁部材１９上を介して直接導電接続する第８金属層１８ａと、第３半導体素子２４の金属電極２４ｃと第１半導体素子７の金属電極７ｃとを、第２絶縁部材９上、第３絶縁部材１７上および第４絶縁部材１９上を介して直接導電接続する第９金属層１８ｂと、を備えている。（図１０の（ｙ３）参照）。半導体装置２２は、金属板５が第１貫通孔５ａを有し、第１半導体素子７の金属電極７ｃの少なくとも１つが第１貫通孔５ａを塞ぐ位置に配置され、第１半導体素子７と第１金属層２とを導電接続する第５金属層６が第１貫通孔５ａ内に配置されている。半導体装置２２の第２絶縁部材は、第１半導体素子７の中央上面の位置に開口が配置され、この開口に第１半導体素子７の金属電極７ｃが配置されている。例えば、第３半導体素子２４は、第１半導体素子７の電流を測定するための半導体素子である。
次に、本発明に係る実施の形態３の半導体装置の製造方法について説明する。
実施の形態２である図８の（ｘ２）に続いて、第３絶縁部材１７が、第６金属層１１ａ上および第２絶縁部材９上に配置される。
次に、上面に複数の金属電極２４ｃを備えた第３半導体素子２４が第３絶縁部材１７上に配置される。
次に、第４絶縁部材１９が、第３半導体素子２４上に配置され、第３半導体素子２４の金属電極２４ｃが形成されていない面を覆う。
次に、第８金属層１８ａと、第９金属層１８ｂが形成される。第８金属層１８ａは、第３半導体素子２４の金属電極２４ｃと第６金属層１１ａとを第３絶縁部材１７上および第４絶縁部材１９上を介して直接導電接続する。第９金属層１８ｂは、第３半導体素子２４の金属電極２４ｃと第１半導体素子７の金属電極７ｃとを、第２絶縁部材９上、第３絶縁部材１７上および第４絶縁部材１９上を介して直接導電接続する。
次に、図１０の（ｙ３）に示すように、金属端子１２ａ，１２ｂの上端および第２金属層３の下面を除いて、絶縁樹脂１４で半導体装置を封止する。このようにして、半導体装置２２が製造される。
以上のように、本発明の実施の形態１〜３に記載の半導体装置および半導体装置の製造方法によれば、半導体装置の製造を簡素化でき、半導体装置の厚さを薄くできる。
１ 絶縁基板
２ 第１金属層
２ａ 第１金属層
３ 第２金属層
３ａ 第３金属層
５ 金属板
５ａ 第１貫通孔
５ｂ 第２貫通孔
６ 第５金属層
７ 第１半導体素子
７ａ 半導体素子の上部構造
７ｂ 半導体素子の下部構造
７ｃ 金属電極
８ 第１絶縁部材
９ 第２絶縁部材
１１ａ 第６金属層
１１ｂ 第７金属層
１２ａ 金属端子
１２ｂ 金属端子
１３ 端子接続用金属板
１４ 絶縁樹脂
１５ 半導体素子複合体
１６ 第２半導体素子
１６ｃ 金属電極
１７ 第３絶縁部材
１８ａ 第８金属層
１８ｂ 第９金属層
１９ 第４絶縁部材
２０ 半導体装置
２１ 半導体装置
２２ 半導体装置
２３ 第１０金属層
２３ａ 第１０金属層
２４ 第３半導体素子
２４ｃ 金属電極
２５ 第１１金属層
２５ａ 第１１金属層
２６ 端子接続用金属板
３１ 単結晶炭化珪素ウェハ
３１ａ プロトン注入領域
３２ 多結晶炭化珪素ウェハ
３３ 単結晶炭化珪素膜
３４ サポート材
３４ａ 粘着剤
３５ ダイシングテープ
３６ ダイシングトレイ
３７ 加熱炉
３８ａ 砥石
３８ｂ 砥石
３８ｃ 砥石
３９ 保護テープ
４０ 絶縁回路基板
４１ 絶縁回路基板

Claims (4)

  1. 上面および下面に金属電極が形成された第１半導体素子を準備する半導体素子準備工程と、
    前記第１半導体素子下面の前記金属電極を金属板の第１貫通孔を塞ぐように配置する工程と、
    前記金属板の前記第１半導体素子側の面とは反対側の面の前記第１貫通孔から前記第１半導体素子下面の前記金属電極へ金属を溶射して前記第１貫通孔内に第５金属層を形成し、該第５金属層が前記第１半導体素子下面の金属電極および前記金属板と接続する溶射工程と、
    溶射された前記金属の面を研磨する研磨工程と、
    絶縁回路基板上に形成された第１０金属層の上側の一部と、前記第１半導体素子上面の前記金属電極が形成されている表面のうち該金属電極が形成されている部分を除いた面とを該金属電極の外縁上を覆うように第２絶縁部材で覆う工程と、
    前記第２絶縁部材上を延伸して、前記第１半導体素子上面の前記金属電極と、前記第１０金属層とを導電接続する第６金属層を形成する工程と、
    を順に備えることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第６金属層は、金属を溶射して形成されることを特徴とする半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記研磨工程より前に、
    前記金属板上の前記第１半導体素子が配置されない位置に前記金属板および前記第１半導体素子を固定する第１絶縁部材を配置する工程と、
    前記第１半導体素子および前記第１絶縁部材の前記金属板に面する側の反対面を保護テープで覆う工程と、
    を順に備えることを特徴とする半導体装置の製造方法。
  4. 請求項１から３のいずれか一項に記載の半導体装置の製造方法において、
    前記研磨された前記金属の面と、前記絶縁回路基板上の第１金属層とを直接接合する工程を備えることを特徴とする半導体装置の製造方法。
JP2015161392A 2015-08-18 2015-08-18 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP6699111B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015161392A JP6699111B2 (ja) 2015-08-18 2015-08-18 半導体装置及び半導体装置の製造方法
DE102016212506.0A DE102016212506A1 (de) 2015-08-18 2016-07-08 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201610535078.2A CN106469688B (zh) 2015-08-18 2016-07-08 半导体装置以及半导体装置的制造方法
US15/205,596 US9741587B2 (en) 2015-08-18 2016-07-08 Semiconductor device and semiconductor device manufacturing method
US15/643,002 US10079155B2 (en) 2015-08-18 2017-07-06 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015161392A JP6699111B2 (ja) 2015-08-18 2015-08-18 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017041514A JP2017041514A (ja) 2017-02-23
JP6699111B2 true JP6699111B2 (ja) 2020-05-27

Family

ID=57961575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015161392A Expired - Fee Related JP6699111B2 (ja) 2015-08-18 2015-08-18 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9741587B2 (ja)
JP (1) JP6699111B2 (ja)
CN (1) CN106469688B (ja)
DE (1) DE102016212506A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
TWI649856B (zh) * 2016-05-13 2019-02-01 Xintec Inc. 晶片封裝體與其製造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6477975B2 (ja) * 2017-03-08 2019-03-06 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
JP7309396B2 (ja) * 2019-03-18 2023-07-18 株式会社東芝 半導体装置
DE102019211333A1 (de) * 2019-07-30 2021-02-04 Siemens Aktiengesellschaft Verfahren zur Fertigung einer Leiterbahn, zur Fertigung eines Elektronikmoduls und Elektronikmodul
JP7856283B2 (ja) * 2021-11-26 2026-05-11 国立大学法人東北大学 パワー半導体素子及びパワー半導体モジュール
WO2024013857A1 (ja) * 2022-07-12 2024-01-18 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295329A (en) 1980-06-10 1981-10-20 E. I. Du Pont De Nemours And Company Cobulked continuous filament heather yarn method and product
JPS57163748U (ja) * 1981-04-08 1982-10-15
JPH0529371A (ja) * 1991-07-24 1993-02-05 Denki Kagaku Kogyo Kk 混成集積回路
JPH0677678A (ja) * 1992-08-27 1994-03-18 Toyota Motor Corp ヒートシンク構造
JPH07202066A (ja) 1993-12-28 1995-08-04 Canon Inc 半導体の実装構造
JP2000022057A (ja) 1998-06-30 2000-01-21 Sumitomo Metal Electronics Devices Inc 放熱用金属板およびそれを用いた電子部品用パッケージ
JP3627591B2 (ja) * 1999-10-07 2005-03-09 富士電機機器制御株式会社 パワー半導体モジュールの製造方法
JP2001110959A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2002203942A (ja) 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
TW582099B (en) 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
JP2006080153A (ja) * 2004-09-07 2006-03-23 Toshiba Corp 半導体装置
JP2006179856A (ja) 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP5077529B2 (ja) 2006-11-10 2012-11-21 富士電機株式会社 絶縁基板の製造方法、ならびに半導体装置の製造方法
JP5214936B2 (ja) 2007-09-21 2013-06-19 富士電機株式会社 半導体装置
JP5203896B2 (ja) 2008-11-13 2013-06-05 株式会社東芝 半導体装置およびその製造方法
JP2011044533A (ja) * 2009-08-20 2011-03-03 Seiko Instruments Inc 電子デバイス及びその製造方法
WO2011083737A1 (ja) 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置
DE112012004373T5 (de) 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
JP5861846B2 (ja) 2011-11-02 2016-02-16 富士電機株式会社 電力変換器およびその製造方法
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
JP5644806B2 (ja) 2012-04-05 2014-12-24 富士電機株式会社 絶縁基板、半導体装置およびそれらの製造方法
JP6024750B2 (ja) * 2012-07-17 2016-11-16 富士電機株式会社 半導体モジュール
US8853834B2 (en) 2012-12-13 2014-10-07 Powertech Technology Inc. Leadframe-type semiconductor package having EMI shielding layer connected to ground
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
JP2014216555A (ja) 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
JP2015002306A (ja) 2013-06-18 2015-01-05 富士電機株式会社 絶縁基板およびその製造方法
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN106469688B (zh) 2020-08-28
US20170053871A1 (en) 2017-02-23
US9741587B2 (en) 2017-08-22
US20170309496A1 (en) 2017-10-26
DE102016212506A1 (de) 2017-02-23
US10079155B2 (en) 2018-09-18
CN106469688A (zh) 2017-03-01
JP2017041514A (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
CN106469688B (zh) 半导体装置以及半导体装置的制造方法
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
CN104465566B (zh) 半导体装置、制造多个芯片组件和制造半导体装置的方法
JP6726112B2 (ja) 半導体装置および電力変換装置
CN104064529B (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
KR102638477B1 (ko) 반도체 패키지 및 그 제조 방법
US20150237718A1 (en) Power semiconductor device
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP2007103949A (ja) パワー半導体素子とハウジングとを備えた装置及びその製造方法
JP2014150203A (ja) パワーモジュール、およびパワーモジュールの製造方法
JP2020013933A (ja) 半導体装置及び半導体装置の製造方法
JP6721329B2 (ja) パワー半導体装置およびその製造方法
CN104425473A (zh) 半导体装置及制造和运行方法和制造多个芯片组件的方法
JP2018516464A (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
US9620459B2 (en) Semiconductor arrangement, method for producing a semiconductor module, method for producing a semiconductor arrangement and method for operating a semiconductor arrangement
US10892253B2 (en) Semiconductor device manufacturing method and semiconductor device
US20060220213A1 (en) Semiconductor device
US12080621B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2020155640A (ja) モジュールおよびその製造方法
EP2840607A1 (en) Semiconductor module
CN115050656A (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法
JP2020155645A (ja) モジュールおよびその製造方法
JP5151837B2 (ja) 半導体装置の製造方法
JP2019024130A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R150 Certificate of patent or registration of utility model

Ref document number: 6699111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees