JP6726112B2 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6726112B2
JP6726112B2 JP2017007161A JP2017007161A JP6726112B2 JP 6726112 B2 JP6726112 B2 JP 6726112B2 JP 2017007161 A JP2017007161 A JP 2017007161A JP 2017007161 A JP2017007161 A JP 2017007161A JP 6726112 B2 JP6726112 B2 JP 6726112B2
Authority
JP
Japan
Prior art keywords
semiconductor device
gate
gate wiring
power
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017007161A
Other languages
English (en)
Other versions
JP2018117054A (ja
Inventor
智康 古川
智康 古川
正樹 白石
正樹 白石
俊章 守田
俊章 守田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2017007161A priority Critical patent/JP6726112B2/ja
Priority to CN201780083838.3A priority patent/CN110192284B/zh
Priority to EP17892804.0A priority patent/EP3573107A4/en
Priority to PCT/JP2017/046299 priority patent/WO2018135239A1/ja
Priority to US16/465,429 priority patent/US10763346B2/en
Priority to TW107101766A priority patent/TWI638461B/zh
Publication of JP2018117054A publication Critical patent/JP2018117054A/ja
Application granted granted Critical
Publication of JP6726112B2 publication Critical patent/JP6726112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01961—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H10W72/9232—Bond pads having multiple stacked layers with additional elements interposed between layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、電子部品中の電気的接合部（例えば、半導体素子と回路部材との接合部）の接合層に特徴のある半導体装置に関し、特に、焼結接合層を有する半導体装置、およびそれを用いた電力変換装置に関する。
半導体装置は、システムＬＳＩ(Large Scale Integration)、電力変換装置、ハイブリッド自動車等の制御装置等、幅広い分野で使用されている。この半導体装置としては、例えば電子部品の電極端子と回路基板上の回路パターンの電極端子との電気的接合に、鉛を含んだ「はんだ」や「はんだ合金」を用いるものがかつては主流であった。
ところが、地球環境保全の観点から鉛の使用が厳しく制限されるようになり、かかる制限の範囲内で鉛を使用する、あるいは鉛を含まない材料で半導体装置の電極等の接合を行なう開発が進められている。特に、「高温はんだ」に関してはその代替となる有効な材料がまだ見出されていない。半導体装置の実装においては「階層はんだ」を用いることが必要不可欠なため、この「高温はんだ」に代わる材料の出現が望まれている。
このような背景から、「高温はんだ」に代わる材料として、従来、金属粒子と有機化合物との複合材料を接合材料として用いて電極を接合する接合技術が提案されている。
例えば、特許文献１には、ニッケル（以下、「Ｎｉ」と表記する）又は銅（以下、「Ｃｕ」と表記する）の電極に対して優れた接合強度が得られる接合技術として、酸化第二銅（ＣｕＯ）粒子と有機物とからなる還元剤を含む接合材料を用いて、還元雰囲気下において接合を行う方法が記載されている。この方法は、加熱還元時に１００ｎｍ以下の銅粒子を生成させ、銅粒子同士を焼結させて接合する方法である。同文献にはさらに、半導体チップと金属板とを接合する接合材として、焼結性の銀微粒子を含有する材料を用いることが記載されている。
また、特許文献２には、配線接続の信頼性を向上させる技術として、配線部材と半導体チップとの中間の熱膨張係数を持つ金属板を用いて、熱膨張係数差の大きな接続部を無くす、応力緩衝の観点からの解決方法が記載されている。
特開２００８−２４４２４２号公報 特開２０１２−２８６７４号公報
特許文献１に記載の酸化第二銅（ＣｕＯ）粒子を用いた接合技術は、従来のナノ粒子接合と比較してＮｉやＣｕに対する接合性を改善することができ、Ｎｉ電極又はＣｕ電極用の接合材料として期待できる。例えば、電力変換装置のインバータに使用されるＩＧＢＴ（Insulated Gate Bipolar Transistor）やフリーホイールダイオード等のパワー半導体チップのＮｉ電極に銅焼結層からなる接合層を介して電気的に接続端子に接続することが可能である。
シリコン（以下、「Si」と表記する）や炭化ケイ素（以下、「SiC」と表記する）で構成される半導体チップの主電極は、銅やアルミニウムなどで構成されるワイヤ、リボン等の配線材料で他のチップや電極と接続される。半導体チップの動作温度が高くなると、半導体チップと配線材料とでは熱膨張率に差があるために、スイッチング動作（通電のONとOFFとの切替え動作）を繰り返すうちに、熱疲労で接合部に不具合が生じるという問題があった。
そこで、配線接続の信頼性を向上させる技術として、特許文献２に記載されているように、配線部材と半導体チップとの中間の熱膨張係数の金属板を用いて、熱膨張係数差の大きな接続部を無くす、応力緩衝の観点からの解決方法が提案された。
しかしながら、IGBTのようなゲート構造を有する半導体チップ上に金属板（導電部材）を焼結接合する場合、 焼結接合プロセスにおける加圧により、導体チップのゲート配線部に過剰な応力が発生しクラックが生じてしまう課題がある。発生したクラックは、例えばゲートと主電極であるエミッタ間の短絡不良、エミッタとコレクタ間の主耐圧低下不良などを生じてしまう場合があるという問題があった。
このような事情を鑑みれば、焼結接合プロセスにおける加圧による特性不良を低減できる半導体装置、およびその半導体装置の製造方法、並びにその半導体装置を用いた電力変換装置を提供することが課題となる。
上記課題を解決するために、本発明の半導体装置は、半導体チップと、前記半導体チップの表面に形成されたトレンチ内に埋め込まれた埋め込み型のゲート電極と、前記埋め込み型のゲート電極と同一層に形成された埋め込み型の第１ゲート配線と、前記埋め込み型の第１ゲート配線よりも上層に配置された第２ゲート配線と、前記第２ゲート配線と同一層に形成され、前記第１ゲート配線を覆うように配置されたエミッタ電極と、前記エミッタ電極の上方に配置された焼結層とを備え、前記半導体チップの表面に、少なくとも前記エミッタ電極と前記焼結層とを含んで成る複数層構造が、エミッタ電極接続コンタクトとゲート配線領域とを含む範囲に亘って連続して存在することを特徴とする。
また、本発明の電力変換装置は、外部から直流電力を入力し、入力した前記直流電力を交流電力に変換して出力する電力変換装置であって、前記直流電力を入力するための一対の直流端子と、前記交流電力を出力するための交流端子であって前記交流電力に係る交流の相数と同数の交流端子とを備え、前記相数の前記交流端子の各々について、前記一対の直流端子の一方と他方との間に、スイッチング素子と該スイッチング素子とは逆極性のダイオードとが互いに並列接続されて成る並列回路が２個直列に接続された構成の直列回路が接続され、前記直列回路を構成する２個の前記並列回路の相互接続点が、該直列回路に対応する相の前記交流端子に接続された構成を更に備え、前記並列回路が本発明の半導体装置で構成されることを特徴とする。
本発明によれば、IGBTのゲート構造を有する半導体チップ上に金属板（導電部材）を焼結接合する際の加圧によってゲート配線部に過剰な応力がかかるのを抑制できると共に、ゲート電極をエミッタ電極で保護できるため、焼結接合プロセス上の加圧を行ってもクラックの発生しにくい、特性不良の低減された半導体装置を提供することができる。
本発明の実施例１に係る半導体装置の上面図である。 本発明の実施例１に係る半導体装置におけるIGBTチップの部分の実装形態を示す上面図である。 本発明の実施例１に係る半導体装置におけるIGBTチップの部分の上面図である。 本発明の実施例１に係る半導体装置の図１ A-A’における断面図である。 本発明の実施例１に係る半導体装置におけるIGBTチップの部分の要部レイアウト図である。 本発明の実施例１に係る半導体装置の図５ B領域の鳥瞰図である。 本発明の実施例１に係る半導体装置の図５ C領域の鳥瞰図である。 従来技術の半導体装置におけるIGBTチップの部分の上面図である。 従来技術の半導体装置におけるIGBTチップの部分の断面図である。 従来技術の半導体装置におけるIGBTチップの部分の要部レイアウト図である。 従来技術の半導体装置の図１０ D領域の鳥瞰図である。 本発明の実施例２の半導体装置におけるIGBTチップの部分の要部レイアウト図である。 本発明の実施例２の図１２ E領域の鳥瞰図である。 本発明の実施例３の半導体装置におけるIGBTチップの部分の要部レイアウト図である。 本発明の実施例３の図１４ F領域の鳥瞰図である。 本発明の実施例４に係る電力変換装置の回路ブロック図である。
本発明の半導体装置は、IGBTに代表されるゲート構造を有する半導体チップ(105)を備え、 半導体チップ表面に形成された第１ゲート配線(206)および第２ゲート配線(202)を有し、第１ゲート配線を覆うように配置されたエミッタ電極(205)およびエミッタ電極上方に配置された焼結層を有し、半導体チップ表面に少なくともエミッタ電極と焼結層とを含んで成る複数層構造（層数が２以上の層構造）が、エミッタ電極接続コンタクト(506)とゲート配線領域(503、504)とを含む範囲に亘って連続して存在することを特徴とする。
本発明の上記の構成において、さらに、アクティブ部内ゲート配線(504)とエミッタ電極(205)との段差を低減する構成としてもよい。これにより、導電部材(107)とＩＧＢＴチップとを焼結層によって互いに接続する際の圧力の偏りを低減することが可能となる。
また、本発明の上記の構成において、さらに、ゲート配線をエミッタ電極及びNiメッキによって機械的に保護する構成としてもよい。これにより、クラック発生を低減することが可能となる。
以下、本発明の実施形態について図面を参照して詳細に説明する。
各図において、参照番号が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。また、ｐ−、ｐ、ｐ＋は、半導体層の導電型がｐ型であることを示し、かつこの順に相対的な不純物濃度が高くなる。さらに、ｎ−、ｎ、ｎ＋は、半導体層の導電型がｎ型であることを示し、かつこの順に相対的な不純物濃度が高くなる。
（実施例１）
図１は、本発明の第１の実施形態である実施例１に係る半導体装置の上面図である。また、図２は、図１の半導体装置におけるIGBTチップの部分の実装形態を示す上面図である。また、図３は、図１の半導体装置におけるIGBTチップの部分の上面図である。また、図４は、図１のA-A’線における半導体装置の断面の構成を示す断面図である。
本実施例の半導体装置は、IGBTモジュールに適用した場合の例である。なお、本例では、IGBTチップとフリーホイールダイオードチップとが共通のセラミック基板上のコレクタ配線上に実装されたモジュールを半導体装置とした構成について説明するが、本発明はこの構成に限定されるものではない。例えば、MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) チップをフリーホイールダイオードチップと共に実装した構成、あるいは、MOSFETチップは実装するがフリーホイールダイオードチップは実装せずにMOSFETチップのボディダイオードを還流ダイオードとして使用する、いわゆるダイオードレスの構成においても同様に、本発明の技術思想は適用可能であるため、それらの構成も本発明の技術的範囲に含まれる。
セラミック基板１０1上にセラミック基板上コレクタ配線１０３とＩＧＢＴチップ１０５及びＤｉｏdeチップ１０６とが、図４の説明において後述する下側の焼結接合層（焼結層）４０１で互いに接合されている。ＩＧＢＴチップ１０５及びＤｉｏdeチップ１０６の上方には、それぞれ別々の導電部材１０７が上側の焼結接合層（焼結層）４０１で接続されており、ＩＧＢＴチップ１０５のエミッタとＤｉｏdeチップのアノードとはボンディングワイヤーで互いに接続されると共に、セラミック基板上エミッタ配線１０４及びセラミック基板上エミッタセンス配線１０９にそれぞれ別々のボンディングワイヤーで接続されている。焼結層４０１は、上記のように、下側の層と上側の層とを含んで構成され、また、この両者は互いに分離している。
また、ＩＧＢＴチップのゲート電極パッド２０４は、セラミック基板上ゲート配線にボンディングワイヤーで接続されている。
図２は、本発明の半導体装置におけるIGBTチップの部分の実装形態を示す上面図であり、ＩＧＢＴチップ１０５は、ＩＧＢＴの耐圧を保持するためのAlフィールドプレート４０３及びPWEL４０５がチップ外周にリング状に配置された終端領域２０１とその内側の素子アクティブ領域とから成り、エミッタ電極２０５及びゲート電極パッド２０４が形成れている。エミッタ電極上には、導電部材１０７が焼結接合層３０１により接続され、導電部材１０７の外周部に第２ゲート配線２０２が配置されている。
図３は、導電部材接続前のIGBTチップの上面図であり、エミッタ電極下には、第1ゲート配線が形成されており、外周部で第２ゲート配線２０２に接続され、ゲート電極パッドより入力された信号をIGBTチップ内に分配する。
図４は、図１ 、図２のA-A’線で本発明の半導体装置を切断した場合における半導体装置の断面図であり、同図はゲート配線部の断面を示す図にもなっている。ＩＧＢＴチップは、n-Si基板408の裏面にNバッファー層４０８及びP+コレクタ層４０９が形成されており、裏面電極410（例えばAlSi/Ti/AlSi積層構造）にＮｉメッキ電極４０２が形成され、焼結層(例えば焼結Cu)でセラミック基板上コレクタ配線１０１に接続されている。IGBTチップの表面に形成されるゲート配線は、絶縁酸化膜４０７で電気的に絶縁され耐圧を保持するために、ゲート配線下には、ＰＷＥＬ４０５が配置されている。ゲート配線は、第1のゲート配線２０６と第2のゲート配線２０２からなり、例えば第1のゲート配線２０６はポリSiで形成され、第2のゲート配線はAlで形成されており、 第1のゲート配線２０６と第2のゲート配線２０２はアクティブ領域の外周部でコンタクト(例えば、Ti/TiN/W)で接続されている。IGBTチップ最外周領域には、Alフィールドプレート４０３及びPWEL４０５が配置され、これは耐圧を保持する役割を果たす。アクティブ領域には、エミッタ電極２０５（例えばAlSi/Ti/AlSi積層構造）が配置され、裏面電極同様にＮｉメッキ電極４０２が形成され、焼結層(例えば焼結Cu)で導電部材１０７と接続されている。エミッタ電極、第2のゲート配線２０２及びAlフィールドプレート４０３は、ポリイミド４０６により絶縁されている。ここで、導電部材１０７は、半導体チップと配線部材との熱膨張率差による熱応力を緩和する役割と、半導体チップからの熱を放熱する役割とが求められる。したがって、導電板としては、半導体チップと配線部材との中間の熱膨張率を有し、熱伝導率が100W/mK以上の材料を用いることが好ましい。さらに導電部材１０７として、半導体チップの電極面に水平な方向が垂直な方向より熱伝導率が高い材料を用いれば、チップの発熱が上部のワイヤやリボンなどの配線に伝わる前に導電板のチップ面に沿った面内で熱が拡散し、良好な均熱効果が得られるため、チップの特定部分だけが高温になってワイヤもしくはリボンが剥がれることが無くなり、チップ全体として配線接続信頼性が向上する。例えば、ある面で20W/mKだが、その直交方向には2000W/mKである、といった熱伝導異方性を有するグラファイト繊維と金属（銅、アルミニウムなど）を複合化した材料を用いることができる。また、銅／インバー／銅のクラッド材料など、異なる熱伝導率を有する層を積層した材料を用いることが好ましい。これは、一つにはインバー（鉄ニッケル合金）の熱伝導率が13W/mKと銅の400W/mKよりも小さいため半導体チップの発熱を上部に伝えにくく、チップ面に沿って銅内部を熱が伝播し均熱化されるためである。もう一つには、銅（熱膨張率約16ppm/K）とインバー（約1ppm/K）の比率によって熱膨張率をSiやSiC（3〜5ppm/K）と配線部材（Al約23ppm/K、Cu約16ppm/K）の中間の好ましい値に調整することが可能であり、熱応力を低減できるためである。
導電部材１０７とIGBTチップとの焼結層による接続は、焼結材塗布部分を開口したメタルマスクを用いて必要部分にのみ塗布を行う方法、ディスペンサを用いて必要部分に塗布する方法、シリコーンやフッ素等を含む撥水性の樹脂を必要な部分のみ開口したメタルマスクやメッシュ状マスクで塗布したり、感光性のある撥水性樹脂を基板あるいは電子部品上に塗布し、露光および現像することにより接合材料を塗布する部分を除去し、接合用ペーストをその開口部に塗布する方法や、さらには撥水性樹脂を基板あるいは電子部品に塗布後、接合材料を塗布する部分をレーザーにより除去した後、接合用ペーストをその開口部に塗布する方法などがある。これらの塗布方法は、接合する電極の面積、形状に応じて組み合わせ可能である。本実施例では、導電部材107の下に焼結層を印刷塗布し接合を行っている。
本接合材料を用いた接合では、接合時に金属粒子前駆体から粒径が100nm以下の金属粒子を生成し、接合層における有機物を排出しながら粒径が100nm以下の金属粒子の融着による金属結合を行うために熱と0.01〜5MPaの圧力を加えることが好ましい。第１ゲート配線２０６上に配置されたエミッタ電極２０５及びＮｉメッキ４０２は、導電部材１０７と接続する際の圧力による過剰応力による第１ゲート配線２０６及びＳｉ基板内のクラック発生を低減させる役割を果たす。
次に、ゲート配線領域とエミッタ電極領域の関係を詳細に説明する。
図５は、半導体装置のIGBTチップの部分の表面の要部レイアウト図である。本実施例の半導体装置は、ゲートがサイドゲート構造の一種であるトレンチゲート501で形成される、いわゆるトレンチゲート型のIGBTチップを備えた半導体装置であるが、本発明はトレンチゲート型に限定されない。つまり、トレンチゲート型のIGBTチップを備えた構成はあくまでも一例であって、他のゲート構造を有する半導体チップを備えた半導体装置も本発明の技術的範囲に含まれる。また、図６及び図７に、図５におけるB領域及びC領域の鳥瞰図をそれぞれ示す。ゲート配線は、アクティブ部内ゲート配線504と最外周ゲート配線503とに大別される。
各ゲート配線間には、トレンチゲート５０１がゲート配線直交するように配置され、トレンチゲート間には、表面n+層507、表面ｐ＋層508、表面p層509が形成されている。表面n+層507は、ゲート電圧が印加された際の電子のソース源であり、表面ｐ層509はゲート電圧印加時のしきい値電圧を決定する役割を果たす。表面ｐ＋層508は、表面ｐ層509に電位を与えると共にIGBT動作時のホール電流経路となる。表面ｐ＋層508及び表面n+層507は、エミッ電極接続コンタクト506を介して、エミッタ電極205に接続される。エミッタ電極上には、Niメッキ電極402が形成され、焼結層401によって導電部材107と接続されている。ここで、導電部材107が配置されるアクティブ部内第１ゲート配線206上には、それを覆うように少なくともエミッタ電極205及び焼結層401が形成され、その上に導電部材107が配置される。特に本実施例においては、エミッタ電極205の上にNiメッキ電極402が形成され、さらにその上に焼結層401が形成される構成、すなわち、上記のように少なくともエミッタ電極205及び焼結層401を含んで成る複数層構造（すなわち層数が２以上である層構造）が、エミッタ電極205と焼結層401との間にNiを含有成分とする電極層（例えばNiメッキ電極402）を備えた構成としているが、本発明はこの構成に限定されず、Niメッキ電極402は必須構成要素ではない。また、上記の複数層構造は、エミッタ引出し領域（エミッタ電極接続コンタクト506の在る領域）のみならず、エミッタ電極接続コンタクト506とゲート配線領域（アクティブ部内ゲート配線504の在る領域および最外周ゲート配線503の一部の在る領域）とを含む広い範囲に亘って連続して存在するように配置される。つまり、本実施例の半導体装置は、半導体チップ105と、半導体チップ105の表面に形成された第１ゲート配線206および第２ゲート配線202と、第１ゲート配線206を覆うように配置されたエミッタ電極205と、エミッタ電極205の上方に配置された焼結層401とを備えた半導体装置であると共に、半導体チップ105の表面に、少なくともエミッタ電極205と焼結層401とを含んで成る複数層構造が、エミッタ電極接続コンタクト506とゲート配線領域503、504とを含む範囲に亘って連続して存在する半導体装置である。この複数層構造は、焼結接合時の圧力から主にゲート配線領域を保護する役割を果たし、ひいてはＳｉ基板内を保護する役割をも果たす。
第1ゲート配線206は、例えば埋め込みトレンチ型のゲート配線とすることができるが、本発明はこの構成に限定されず、図６に示すような非埋め込み型など、他の型のゲート配線が形成された構成でもよい。また、最外周ゲート配線領域は、第1ゲート配線206と第2ゲート配線202とが最外周第2ゲート配線コンタクト701で接続されている。
第2ゲート配線上には、エミッタ電極及び終端部Alフィールドプレートと絶縁するためのポリイミド406が形成されている。ゲート配線は、ゲート電極パッドより入力された信号をIGBTチップ内に分配し、ゲート信号を均等に分配することが好ましい。ゲート信号は、ゲート配線抵抗及びゲート容量で決まるCR時定数により遅延を発生させる。ゲート配線は好ましくは、シリサイド化による低抵抗化またはチップ内分割配線によるCR時定数の差が小さくなるように配置することが好ましい。図９、図１０、及び図１１に、従来技術の断面構造、IGBTチップ表面の要部レイアウト、及び鳥瞰図をそれぞれ示す。アクティブ部内第1のゲート配線206上にアクティブ部内第2ゲート配線コンタクト1002を介して、アクティブ部内に第2ゲート配線801を設けた場合、アクティブ部内の第2ゲート配線とエミッタ電極205の段差が大きく、導電部材107とＩＧＢＴチップを接続する際の圧力により、圧力が均等にかからず、第2ゲート配線801及びSi内部にクラックが発生し、ゲートと主電極であるエミッタ間の短絡不良が発生した。本発明構造により、アクティブ部内の第2ゲート配線とエミッタ電極205の段差を小さくすることが可能であり圧力が均等に掛かり、かつエミッタ電極及びNiメッキによるゲート配線の機械的保護により、クラック発生を低減することが可能である。
（実施例２）
図１２は、本発明の第２の実施形態である実施例２に係る半導体装置におけるIGBTチップの部分の要部レイアウト図である。また、図１３は図１２ E領域の鳥瞰図である。実施例１と同一構成の部分には同一符号を付して重複箇所の説明を省略する。
本実施例の特徴は、アクティブ部内ゲート配線504がトレンチ部分に埋め込まれた埋め込みゲート配線1201で形成されている点にあり、その点で実施例１とは異なるが、その他の事項は実施例１と共通である。埋め込みゲート配線1201は、トレンチゲート501と同一工程で形成され、トレンチゲート501及び埋め込みゲート配線1201は、トレンチ内で接続されている。実施例1に比べて、アクティブ部内ゲート配線504とエミッタ電極205の段差を更に低減することが可能である。導電部材107とＩＧＢＴチップを焼結層による接続する際の圧力が更に均等にかかり、かつエミッタ電極及びNiメッキによるゲート配線の機械的保護により、クラック発生を低減することが可能である。
（実施例３）
図１４は、本発明の第３の実施形態である実施例３に係る半導体装置におけるIGBTチップの部分の要部レイアウト図である。また、図１５は図１４ F領域の鳥瞰図である。実施例１および実施例２と同一構成の部分には同一符号を付して重複箇所の説明を省略する。
本実施例の半導体装置においては、ゲートがサイドゲート構造の一種であるサイドウォールゲート1403で形成されており、アクティブ部内ゲート配線504は、埋め込みサイドウォール型ゲート配線1402で形成され、サイドウォールゲート1403に接続されている。本実施例はこの点を特徴としており、また、その点で実施例１および実施例２とは異なるが、その他の事項は実施例１と共通である。
幅広いトレンチ1401を設けることで、フローティングｐ層1202が削除される。これにより、フローティングｐ層の影響によるゲートの電位変動が無くなり、ｄｖ／ｄｔの制御性が向上する。さらに、サイドウォールゲート1403構造によりトレンチゲート501の片側が厚い絶縁膜で覆われている。これにより、帰還容量が低減するので、ｄｖ／ｄｔの制御性が向上する。幅広トレンチ1401内に設けられるサイドウォールゲート1403の間に、エミッタ電極205に接続されるPolySiフィールドプレート1404が設けられる。PolySiフィールドプレート1404によりサイドウォールゲート1403のコーナ部における電界が緩和されるので、耐圧が確保される。また、PolySiフィールドプレート1404により、幅広トレンチ1401を設けることによって生じる段差が緩和される。実施例2と同様に、埋め込みサイドウォール型ゲート配線1402により、アクティブ部内ゲート配線504とエミッタ電極205の段差を低減することが可能であり、導電部材107とＩＧＢＴチップを焼結層による接続する際の圧力が更に均等にかかり、かつエミッタ電極及びNiメッキによるゲート配線の機械的保護により、クラック発生を低減することが可能である。
（実施例４）
本発明の半導体装置を電力変換装置に適用した実施形態の一例である実施例４について、以下、説明する。
図１６は、本発明の実施例１に係る半導体装置を構成要素として採用した電力変換装置600を示す回路ブロック図である。図１６は、本発明の電力変換装置の一例として、本実施例に係る電力変換装置600の回路構成、及び直流電源と三相交流モータ（交流負荷）との接続の関係を示す。
本実施例の電力変換装置600では、第１の実施形態の半導体装置を電力スイッチング素子601〜606として用いている。電力スイッチング素子601〜606は、例えばＩＧＢＴである。
図１６に示すように、第4の実施形態の電力変換装置600は、一対の直流端子であるＰ端子631、Ｎ端子632と、交流出力の相数と同数の交流端子であるＵ端子633、Ｖ端子634、Ｗ端子635とを備えている。
また、一対の電力スイッチング素子601および602の直列接続からなり、その直列接続点に接続されるＵ端子633を出力とするスイッチングレッグを備える。また、それと同じ構成の電力スイッチング素子603および604の直列接続からなり、その直列接続点に接続されるＶ端子634を出力とするスイッチングレッグを備える。また、それと同じ構成の電力スイッチング素子605および606の直列接続からなり、その直列接続点に接続されるＷ端子635を出力とするスイッチングレッグを備える。
電力スイッチング素子601〜606は、例えばＩＧＢＴである。
電力スイッチング素子601〜606からなる３相分のスイッチングレッグは、Ｐ端子631、Ｎ端子632の直流端子間に接続されて、図示しない直流電源から直流電力が供給される。電力変換装置600の３相の交流端子であるＵ端子633、Ｖ端子634、Ｗ端子635は図示しない三相交流モータに三相交流電源として接続されている。
電力スイッチング素子601〜606には、それぞれ逆並列にダイオード621〜626が接続されている。ＩＧＢＴからなる電力スイッチング素子601〜606のそれぞれのゲートの入力端子には、ゲート回路511〜516によって制御される。
つまり、本実施例の電力変換装置は、外部から直流電力を入力し、入力した前記直流電力を交流電力に変換して出力する電力変換装置であって、直流電力を入力するための一対の直流端子(631、632)と、交流電力を出力するための交流端子であってその交流電力に係る交流の相数と同数の交流端子（633、634、635）とを備え、相数分ある交流端子（633、634、635）の各々について、一対の直流端子（631、632）の一方（Ｐ端子）と他方（Ｎ端子）との間に、スイッチング素子（例えば601）と該スイッチング素子とは逆極性のダイオード（例えば621）とが互いに並列接続されて成る並列回路（例えば601と621との並列回路）が２個直列に接続された構成の直列回路（例えば601と621との並列回路と、602と622との並列回路との直列回路）が接続され、その直列回路を構成する２個の並列回路の相互接続点が、該直列回路に対応する相（例えばＵ相）の交流端子（例えばＵ端子633）に接続された構成を更に備えたものである。また、この構成における並列回路は、本発明の半導体装置（例えば実施例１〜３のいずれかに係る半導体装置）で構成される。
上述したように、実施例１の半導体装置は、IGBTチップとフリーホイールダイオードチップとが共通のセラミック基板上のコレクタ配線上に実装されたモジュールとして説明されているが、本発明はその構成に限定されるものではなく、例えば、MOSFETチップをフリーホイールダイオードチップと共に実装した構成、あるいは、MOSFETチップは実装するがフリーホイールダイオードチップは実装せずにMOSFETチップのボディダイオードを還流ダイオードとして使用する、いわゆるダイオードレスの構成も、本発明の技術的範囲に含まれる。このことから明らかではあるが、図１６におけるスイッチング素子601、602、603、604、605、606とダイオード621、622、623、624、625、626との関係についてもそれと同様のことが当てはまることは言うまでもない。つまり、実施例１で説明した、IGBTチップとフリーホイールダイオードチップとが共通のセラミック基板上のコレクタ配線上に実装されたモジュールとしての半導体装置においては、スイッチング素子601、602、603、604、605、606は半導体チップ（例えばIGBTチップ105）で構成され、また、ダイオード621、622、623、624、625、626は、共通のセラミック基板101上のコレクタ配線103に、半導体チップ105と共に、上側の焼結層401とは分離している下側の焼結層401で接合されているダイオードチップ106で構成されるが、本発明の電力変換装置はこの構成に限定されない。
なお、ゲート回路611〜616は統括制御回路（不図示）によって統括的に制御されるように構成するのが好適である。
ゲート回路611〜616によって、それぞれ電力スイッチング素子601〜606を統括的に適切に制御して、直流電源Ｖｃｃの直流電力は、三相交流電力に変換され、Ｕ端子633、Ｖ端子634、Ｗ端子635から出力される。
上記各実施形態に係る半導体装置を電力変換装置600に適用することで、電力変換装置600の長期信頼性が向上する。また、半田を用いないので鉛フリーであり、環境に良い効果がある。また、高温環境の場所に搭載でき、かつ専用の冷却器を持たなくても長期的な信頼性を確保することが可能になる。
以上、本発明の上記各実施例によれば、IGBTのゲート構造を有する半導体チップ上に金属板（導電部材）を焼結接合する際に、焼結接合プロセスにおける加圧を行っても半導体チップのゲート配線部に過剰な応力が発生しにくい、ゲートと主電極であるエミッタとの間の短絡不良やエミッタ−コレクタ間の主耐圧低下不良などの特性不良が低減された半導体装置、およびそれを用いた電力変換装置を提供することが可能となる。
よって、本発明は、電子部品中の電気的接合部（例えば、半導体素子と回路部材との接合部）の接合層に関し、特に、酸化銅粒子を主材とする接合材を用いて接合した接合層を有する半導体装置に適用して好適である。
なお、本実施形態では、本発明の半導体装置の電力変換装置への適用例として、インバータ装置の場合について説明したが、これに限定されるものではなく、直流−直流コンバータや、交流−直流コンバータなど、他の電力変換装置に適用することもできる。
101 セラミック基板
102 セラミック基板上ゲート配線
103 セラミック基板上コレクタ配線
104 セラミック基板上エミッタ配線
105 IGBTチップ
106 Diodeチップ
107 導電部材
108 ボンディングワイヤー
109 セラミック基板上エミッタセンス配線
201 終端領域
202 第2ゲート配線
204 第2ゲート電極パッド
205 エミッタ電極
206 第1ゲート配線
401 焼結層
402 Niメッキ電極
403 終端部Alフィールドプレート
404 コンタクト
405 PWEL
406 ポリイミド
407 絶縁酸化膜
408 N-Si基板
409 P+コレクタ層
410 裏面コレクタ電極
411 Nバッファー層
501 トレンチゲート
502 終端部Alフィールドプレートコンタクト
503 最外周ゲート配線
504 アクティブ部内ゲート配線
505 第2ゲート配線接続コンタクト
506 エミッタ電極接続コンタクト
507 表面n+領域
508 表面p+領域
509 表面p領域
510 ゲート酸化膜
701 最外周第2ゲート配線コンタクト
801 アクティブ部内第2ゲート配線
1002 アクティブ部内第2ゲート配線コンタクト
1201 埋め込みゲート配線
1401 幅広トレンチ領域
1402 埋め込みゲート配線
1403 サイドウォールゲート
1404 PolySiフィールドプレート
1405 PolySiフィールドプレート上エミッタコンタクト
600 電力変換装置
601〜606 電力スイッチング素子
621〜626 ダイオード
611〜616 ゲート回路

Claims (10)

  1. 半導体チップと、
    前記半導体チップの表面に形成されたトレンチ内に埋め込まれた埋め込み型のゲート電極と、
    前記埋め込み型のゲート電極と同一層に形成された埋め込み型の第１ゲート配線と、
    前記埋め込み型の第１ゲート配線よりも上層に配置された第２ゲート配線と、
    前記第２ゲート配線と同一層に形成され、前記第１ゲート配線を覆うように配置されたエミッタ電極と、
    前記エミッタ電極の上方に配置された焼結層と
    を備え、
    前記半導体チップの表面に、少なくとも前記エミッタ電極と前記焼結層とを含んで成る複数層構造が、エミッタ電極接続コンタクトとゲート配線領域とを含む範囲に亘って連続して存在する
    ことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記複数層構造は、前記エミッタ電極と前記焼結層との間にニッケル（Ni）を含有成分とする電極層を備えて構成される
    ことを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記ゲート電極は、サイドゲート構造であることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記サイドゲート構造は、トレンチゲート構造であることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１ゲート配線は、前記トレンチ内において前記ゲート電極に接続されていることを特徴とする半導体装置。
  6. 請求項３に記載の半導体装置において、
    前記サイドゲート構造は、サイドウォールゲート構造であることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１ゲート配線は、サイドウォール型ゲート配線であることを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一項に記載の半導体装置において、
    前記半導体チップは、共通のセラミック基板上のコレクタ配線に、ダイオードチップと共に、前記焼結層とは分離している他の焼結層で接合されている
    ことを特徴とする半導体装置。
  9. 外部から直流電力を入力し、入力した前記直流電力を交流電力に変換して出力する電力変換装置であって、
    前記直流電力を入力するための一対の直流端子と、
    前記交流電力を出力するための交流端子であって前記交流電力に係る交流の相数と同数の交流端子と
    を備え、
    前記相数の前記交流端子の各々について、前記一対の直流端子の一方と他方との間に、スイッチング素子と該スイッチング素子とは逆極性のダイオードとが互いに並列接続されて成る並列回路が２個直列に接続された構成の直列回路が接続され、前記直列回路を構成する２個の前記並列回路の相互接続点が、該直列回路に対応する相の前記交流端子に接続された構成を更に備え、
    前記並列回路が請求項１乃至７のいずれか一項に記載の半導体装置で構成される
    ことを特徴とする電力変換装置。
  10. 請求項９に記載の電力変換装置において、
    前記スイッチング素子は、前記半導体チップで構成され、
    前記ダイオードは、共通のセラミック基板上のコレクタ配線に、前記半導体チップと共に、前記焼結層とは分離している他の焼結層で接合されているダイオードチップで構成される
    ことを特徴とする電力変換装置。
JP2017007161A 2017-01-19 2017-01-19 半導体装置および電力変換装置 Active JP6726112B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017007161A JP6726112B2 (ja) 2017-01-19 2017-01-19 半導体装置および電力変換装置
CN201780083838.3A CN110192284B (zh) 2017-01-19 2017-12-25 半导体装置和电力变换装置
EP17892804.0A EP3573107A4 (en) 2017-01-19 2017-12-25 SEMICONDUCTOR DEVICE AND ENERGY CONVERSION APPARATUS
PCT/JP2017/046299 WO2018135239A1 (ja) 2017-01-19 2017-12-25 半導体装置および電力変換装置
US16/465,429 US10763346B2 (en) 2017-01-19 2017-12-25 Semiconductor device and power conversion apparatus
TW107101766A TWI638461B (zh) 2017-01-19 2018-01-18 半導體裝置及電力變換裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017007161A JP6726112B2 (ja) 2017-01-19 2017-01-19 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP2018117054A JP2018117054A (ja) 2018-07-26
JP6726112B2 true JP6726112B2 (ja) 2020-07-22

Family

ID=62908444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017007161A Active JP6726112B2 (ja) 2017-01-19 2017-01-19 半導体装置および電力変換装置

Country Status (6)

Country Link
US (1) US10763346B2 (ja)
EP (1) EP3573107A4 (ja)
JP (1) JP6726112B2 (ja)
CN (1) CN110192284B (ja)
TW (1) TWI638461B (ja)
WO (1) WO2018135239A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7075847B2 (ja) * 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
GB2587646B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device with dual trench structure
JP7428019B2 (ja) * 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP7490995B2 (ja) * 2020-03-17 2024-05-28 富士電機株式会社 炭化珪素半導体装置
WO2021234883A1 (ja) * 2020-05-21 2021-11-25 三菱電機株式会社 半導体装置
JP7390984B2 (ja) * 2020-06-03 2023-12-04 三菱電機株式会社 半導体装置
JP7404208B2 (ja) * 2020-09-24 2023-12-25 株式会社東芝 半導体装置
JP7531444B2 (ja) * 2021-04-01 2024-08-09 三菱電機株式会社 半導体装置
JP7472852B2 (ja) * 2021-05-27 2024-04-23 株式会社デンソー 半導体装置
JP2024044822A (ja) * 2022-09-21 2024-04-02 株式会社デンソー 半導体装置
JP2024163409A (ja) * 2023-05-12 2024-11-22 ミネベアパワーデバイス株式会社 半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414158B2 (ja) * 1996-09-17 2003-06-09 株式会社豊田中央研究所 絶縁ゲート型半導体装置およびその製造方法
JPH10303228A (ja) * 1997-04-23 1998-11-13 Hitachi Ltd 圧接型半導体装置
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
JP5151150B2 (ja) 2006-12-28 2013-02-27 株式会社日立製作所 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
JP5006081B2 (ja) 2007-03-28 2012-08-22 株式会社日立製作所 半導体装置、その製造方法、複合金属体及びその製造方法
JP2010050189A (ja) * 2008-08-20 2010-03-04 Hitachi Metals Ltd 接合材、半導体装置およびその製造方法
JP5611537B2 (ja) 2009-04-28 2014-10-22 日立化成株式会社 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5542567B2 (ja) 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
JP5631752B2 (ja) * 2011-01-12 2014-11-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP5600698B2 (ja) * 2012-03-14 2014-10-01 株式会社 日立パワーデバイス ＳｉＣ素子搭載パワー半導体モジュール
JP2012191238A (ja) * 2012-06-15 2012-10-04 Hitachi Ltd 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法
WO2015098825A1 (ja) 2013-12-25 2015-07-02 三菱マテリアル株式会社 パワーモジュール用基板、およびその製造方法、パワーモジュール
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2015230932A (ja) * 2014-06-04 2015-12-21 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016012582A (ja) * 2014-06-27 2016-01-21 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
US9613843B2 (en) 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
WO2016103335A1 (ja) * 2014-12-24 2016-06-30 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP6300236B2 (ja) * 2015-02-26 2018-03-28 株式会社日立製作所 半導体装置、半導体装置の製造方法および電力変換装置
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자

Also Published As

Publication number Publication date
JP2018117054A (ja) 2018-07-26
WO2018135239A1 (ja) 2018-07-26
EP3573107A1 (en) 2019-11-27
CN110192284A (zh) 2019-08-30
EP3573107A4 (en) 2020-07-01
CN110192284B (zh) 2022-06-03
TWI638461B (zh) 2018-10-11
US10763346B2 (en) 2020-09-01
US20200006301A1 (en) 2020-01-02
TW201828480A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6726112B2 (ja) 半導体装置および電力変換装置
CN110622301B (zh) 功率半导体装置及其制造方法
JP7419781B2 (ja) 半導体モジュール
JP6300236B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US10483216B2 (en) Power module and fabrication method for the same
CN109727932B (zh) 功率半导体模块
JPWO2018194153A1 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP7301009B2 (ja) 半導体装置、および半導体装置の製造方法
US20130112993A1 (en) Semiconductor device and wiring substrate
JP6261642B2 (ja) 電力半導体装置
KR20160049786A (ko) 파워 모듈 및 그의 패키징 방법
US20200328178A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP5054755B2 (ja) 半導体装置
CN114008775A (zh) 半导体装置及其制造方法
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP2021521641A (ja) パワー半導体チップ上の材料減少金属板
JP7495225B2 (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール
US11004807B2 (en) Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
JP2021141237A (ja) 半導体装置
JP7004233B2 (ja) 半導体装置
CN120359612A (zh) 双面冷却功率封装件
CN108417567B (zh) 半导体模块
US20230028808A1 (en) Semiconductor device
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200313

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200626

R150 Certificate of patent or registration of utility model

Ref document number: 6726112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350