JP6708954B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6708954B2
JP6708954B2 JP2016071217A JP2016071217A JP6708954B2 JP 6708954 B2 JP6708954 B2 JP 6708954B2 JP 2016071217 A JP2016071217 A JP 2016071217A JP 2016071217 A JP2016071217 A JP 2016071217A JP 6708954 B2 JP6708954 B2 JP 6708954B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
semiconductor device
trench
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016071217A
Other languages
English (en)
Other versions
JP2017183604A (ja
Inventor
透 日吉
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016071217A priority Critical patent/JP6708954B2/ja
Priority to US16/089,448 priority patent/US10756168B2/en
Priority to PCT/JP2017/003712 priority patent/WO2017169085A1/ja
Publication of JP2017183604A publication Critical patent/JP2017183604A/ja
Application granted granted Critical
Publication of JP6708954B2 publication Critical patent/JP6708954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。
オン抵抗の低減にとって有利であるという観点から、炭化珪素半導体装置の分野において、トレンチゲートを有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはトレンチゲートを有するＩＧＢＴ(Insulated Gate Bipolar Transistor）の開発が進められている。トレンチゲートを有する炭化珪素半導体装置においては、トレンチ構造の底部においてゲート絶縁膜の絶縁破壊が生じやすいという課題が存在する。
このような課題を解決するための様々な構造が提案されている。たとえば国際公開２０１２／０７７６１７号（特許文献１）、特開２０１２−９９６０１号公報（特許文献２）および特開２０１３−６９９６４号公報（特許文献３）は、トレンチの下部に形成されたｐ型拡散層を含む炭化珪素半導体装置を開示する。
特開２０１３−１４５７７０号公報（特許文献４）は、ソース領域に形成された深いｐ型領域を有する炭化珪素半導体装置を開示する。特開２０１４−４１９９０号公報（特許文献５）は、埋め込まれたｐ型領域を有する炭化珪素半導体装置を開示する。
国際公開２０１２／０７７６１７号 特開２０１２−９９６０１号公報 特開２０１３−６９９６４号公報 特開２０１３−１４５７７０号公報 特開２０１４−４１９９０号公報
特許文献１〜３に開示された炭化珪素半導体装置においては、ｐ型領域がトレンチの底部に配置される。しかし、このような構造においては、狭窄抵抗が、そのｐ型領域と、ｐ型のボディ領域との間に生じやすい。狭窄抵抗の抵抗値が高いことによって、炭化珪素半導体装置のオン抵抗の増大をもたらす。
また、そのｐ型領域においてアバランシェブレークダウンが生じた場合には、ゲート絶縁膜を貫通してトレンチゲートに大電流が流れる可能性がある。すなわち、アバランシェブレークダウンによって、ゲート絶縁膜が損傷する可能性がある。
本発明の目的は、オン抵抗の増加を招くことなく、アバランシェブレークダウンの発生時におけるゲート絶縁膜の損傷の可能性を低くすることができる炭化珪素半導体装置を提供することである。
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、第１の炭化珪素層と、第２の炭化珪素層と、第３の炭化珪素層と、第４の炭化珪素層と、第１の不純物領域とを備える。第１の炭化珪素層は、炭化珪素基板上に配置され、第１の導電型を有する。第２の炭化珪素層は、第１の炭化珪素層上に配置され、第１の導電型を有する。第３の炭化珪素層は、第２の炭化珪素層上に配置され、第１の導電型と異なる第２の導電型を有する。第４の炭化珪素層は、第３の炭化珪素層上に配置され、第１の導電型を有する。第１の不純物領域は、第２の炭化珪素層、第３の炭化珪素層および第４の炭化珪素層を貫通するように形成され、第２の導電型を有する。トレンチが、第４の炭化珪素層から第３の炭化珪素層を貫通して第２の炭化珪素層に達するように、炭化珪素半導体装置に形成される。炭化珪素半導体装置は、トレンチの壁に接触したゲート絶縁膜と、ゲート電極と、第２の不純物領域と、第３の不純物領域と、第４の不純物領域とを備える。ゲート電極は、ゲート絶縁膜に接触し、かつ、トレンチに充填される。第２の不純物領域は、トレンチの下方にトレンチの底部から離間して配置され、第２の導電型を有する。第３の不純物領域は、第１の不純物領域に接するように第１の不純物領域の下方に形成され、第２の導電型を有し、かつ、第２の不純物領域に電気的に接続される。第４の不純物領域は、第２の不純物領域と第３の不純物領域との間に形成され、第１の導電型を有する。
上記によれば、オン抵抗の増加を招くことなく、アバランシェブレークダウン時におけるゲート絶縁膜の破壊の可能性を低くすることができる炭化珪素半導体装置を実現できる。
本発明の一実施形態に係る炭化珪素半導体装置の構造を示した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置のオン時の動作を説明するための図である。 本発明の実施の形態に係る炭化珪素半導体装置のオフ状態を説明するための図である。 本発明の実施の形態に係る炭化珪素半導体装置の比較例の一部を示した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置に逆バイアス電圧が印加された時にトレンチの底部の近傍に印加される電圧を説明するための部分拡大図である。 本発明の実施の形態に係る炭化珪素半導体装置の比較例の構成を説明するための部分拡大図である。 本発明の実施の形態に係る炭化珪素半導体装置のオン時に流れる電流を説明するための部分拡大図である。 本発明の実施の形態に係る炭化珪素半導体装置の別の構成の例を示した断面図である。 本発明の実施の形態に係る炭化珪素半導体装置のさらに別の構成の例を示した断面図である。 図９に示されたＩＧＢＴの変形例を示した図である。
[本発明の実施形態の説明]
以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。
本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付すことで結晶学上の負の指数が表現される。また角度の記載には、全方位角を３６０度とする系を用いている。
最初に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置（１）は、炭化珪素基板（１０）と、第１の炭化珪素層（１１）と、第２の炭化珪素層（１３）と、第３の炭化珪素層（１４）と、第４の炭化珪素層（１５）と、第１の不純物領域（１６）とを備える。第１の炭化珪素層（１１）は、炭化珪素基板（１０）上に配置され、第１の導電型を有する。第２の炭化珪素層（１３）は、第１の炭化珪素層（１１）上に配置され、第１の導電型を有する。第３の炭化珪素層（１４）は、第２の炭化珪素層（１３）上に配置され、第１の導電型と異なる第２の導電型を有する。第４の炭化珪素層（１５）は、第３の炭化珪素層（１４）上に配置され、第１の導電型を有する。第１の不純物領域（１６）は、第２の炭化珪素層（１３）、第３の炭化珪素層（１４）および第４の炭化珪素層（１５）を貫通するように形成され、第２の導電型を有する。トレンチ（２１）が、第４の炭化珪素層（１５）から第３の炭化珪素層（１４）を貫通して第２の炭化珪素層（１３）に達するように、炭化珪素半導体装置（１）に形成される。炭化珪素半導体装置（１）は、トレンチ（２１）の壁に接触したゲート絶縁膜（２５）と、ゲート電極（３０）と、第２の不純物領域（１７）と、第３の不純物領域（１８）と、第４の不純物領域（２０）とを備える。ゲート電極（３０）は、ゲート絶縁膜（２５）に接触し、かつ、トレンチ（２１）に充填される。第２の不純物領域（１７）は、トレンチ（２１）の下方にトレンチ（２１）の底部から離間して配置され、第２の導電型を有する。第３の不純物領域（１８）は、第１の不純物領域（１６）に接するように第１の不純物領域（１６）の下方に形成され、第２の導電型を有し、かつ、第２の不純物領域（１７）に電気的に接続される。第４の不純物領域（２０）は、第２の不純物領域（１７）と第３の不純物領域（１８）との間に形成され、第１の導電型を有する。
上記によれば、オン抵抗の増加を招くことなく、アバランシェブレークダウン時におけるゲート絶縁膜の破壊の可能性を低くすることができる炭化珪素半導体装置を実現できる。第２の不純物領域が、トレンチの下方にトレンチの底部から離間して配置される。したがって、狭窄抵抗によるオン抵抗の増大を抑えることができる。さらに、アバランシェブレークダウンが発生した際にも、ゲート絶縁膜を貫通する電流が生じる可能性を小さくすることができる。したがって、ゲート絶縁膜の破壊の可能性を低くすることができる。
（２）上記（１）の炭化珪素半導体装置において、第２の炭化珪素層（１３）の不純物濃度（ＮD2）は、第１の炭化珪素層（１１）の不純物濃度（ＮD1）よりも大きい。第４の不純物領域（２０）の不純物濃度（ＮJ）は、第２の炭化珪素層（１３）の不純物濃度（ＮD2）よりも大きい。第２の不純物領域（１７）の不純物濃度（ＮBP）は、第４の不純物領域（２０）の不純物濃度（ＮJ）よりも大きい。
第２の炭化珪素層の不純物濃度が第１の炭化珪素層の不純物濃度よりも大きいことにより、炭化珪素半導体装置のオン抵抗を下げることができる。さらに、第４の不純物領域の不純物濃度が第２の炭化珪素層の不純物濃度よりも大きいことにより、炭化珪素半導体装置のオン抵抗を下げることができる。一方で、第２の不純物領域の不純物濃度は、第４の不純物領域の不純物濃度よりも大きい。これにより、これにより所定の大きさの逆バイアス電圧が炭化珪素半導体装置にドレイン電極に印加された場合にも、第２の不純物領域が完全に空乏化しにくくなる。ゲート絶縁膜に印加される電界を緩和することができるので、ゲート絶縁膜が破壊する可能性を小さくすることができる。
（３）上記（１）または（２）の炭化珪素半導体装置において、第１の炭化珪素層（１１）と第２の炭化珪素層（１３）との界面（１１Ａ）からの第４の不純物領域（２０）の深さ（ＤJ）は、その界面（１１Ａ）からの第２の不純物領域（１７）の深さ（ＤBP）よりも小さい。
上記によれば、炭化珪素半導体装置のオン抵抗が上昇することを抑えることができる。
（４）上記（１）から（３）のいずれかの炭化珪素半導体装置において、トレンチ（２１）の底部（２１Ｂ）から第２の不純物領域（１７）までの距離をＤ1と表すと、０．１μｍ≦Ｄ1≦３．０μｍの関係が成り立つ。
上記によれば、オン抵抗の増大を抑えることができるとともに、アバランシェブレークダウンが生じた際にゲート絶縁膜が破壊する可能性を小さくすることができる。
（５）上記（１）から（４）のいずれかの炭化珪素半導体装置において、第３の不純物領域（１８）の横方向の幅（ＷBP1）は、第２の不純物領域（１７）の横方向の幅（ＷBP2）よりも小さい。
上記によれば、第２の不純物領域に比べて第３の不純物領域のほうがアバランシェブレークダウンが生じやすい。したがってアバランシェブレークダウンが生じた際にゲート絶縁膜が破壊する可能性を小さくすることができる。
（６）上記（１）から（５）のいずれかの炭化珪素半導体装置において、第２の不純物領域（１７）の横方向の幅（ＷBP2）は、トレンチ（２１）の横方向の幅（Ｗtrench）よりも大きい。
上記によれば、第２の不純物領域から広がる空乏層の横方向の幅を、トレンチの横方向の幅よりも大きくすることができる。したがって、トレンチの底部において、ゲート絶縁膜に印加される電界を低減することができる。
（７）上記（１）から（６）のいずれかの炭化珪素半導体装置において、トレンチ（２１）の底部におけるゲート絶縁膜（２５）の厚さ（ｔg1）は、トレンチ（２１）の側壁に接するゲート絶縁膜（２５）の部分の厚さ（ｔg2）よりも大きい。
上記によれば、トレンチの底部においてアバランシェブレークダウンが生じた場合にも、ゲート絶縁膜が破壊する可能性を小さくすることができる。
（８）上記（１）から（７）のいずれかの炭化珪素半導体装置において、トレンチ（２１）の側壁（２１Ａ）の結晶面方位が＜１−１００＞または＜１１−２０＞である。
上記によれば、炭化珪素半導体装置のオン抵抗を小さくすることができる。
（９）上記（１）から（８）のいずれかの炭化珪素半導体装置において、トレンチ（２１）は、｛０００−１｝面に対して傾斜した側壁面（２１Ａ）を有する。
上記によれば、炭化珪素半導体装置のオン抵抗を小さくすることができる。
（１０）上記（１）から（９）のいずれかの炭化珪素半導体装置は、ＭＯＳＦＥＴである。炭化珪素基板（１０）は、第１の導電型を有する。
上記によれば、炭化珪素半導体装置によって、トレンチゲートを有するＭＯＳＦＥＴを実現できる。
（１１）上記（１）から（９）のいずれかの炭化珪素半導体装置は、ＩＧＢＴである。炭化珪素基板（１０）は、第２の導電型を有する。
上記によれば、炭化珪素半導体装置によって、トレンチゲートを有するＩＧＢＴを実現できる。
[本発明の実施形態の詳細]
本発明の実施の形態に係る炭化珪素半導体装置の一例として、ＭＯＳＦＥＴが以下に例示される。
図１は、本発明の一実施形態に係る炭化珪素半導体装置の構造を示した断面図である。図１を参照して、炭化珪素半導体装置１は、炭化珪素基板１０と、炭化珪素エピタキシャル層１１，１２と、ゲート絶縁膜２５と、ゲート電極３０と、層間絶縁膜４０と、ソース電極５０と、ドレイン電極７０とを含む。
炭化珪素基板１０は、主面１０Ａ，１０Ｂを有する。主面１０Ａ，１０Ｂは互いに反対の側に位置する。炭化珪素エピタキシャル層１１（第１の炭化珪素層）は、主面１０Ａ上に配置される。炭化珪素エピタキシャル層１２は、炭化珪素エピタキシャル層１１上に配置される。
炭化珪素基板１０、および炭化珪素エピタキシャル層１１，１２は、第１の導電型を有する。この実施の形態では、第１の導電型はｎ型である。炭化珪素基板１０、および炭化珪素エピタキシャル層１１，１２は、たとえばＮ（窒素）などのｎ型不純物を含む。
炭化珪素エピタキシャル層１２は、ドリフト領域１３、ボディ領域１４、ソース領域１５およびディープ領域１６（第１の不純物領域）を含む。ドリフト領域１３、ボディ領域１４、ソース領域１５は、層状に形成される。すなわち、ドリフト領域１３、ボディ領域１４、ソース領域１５は、それぞれ、第２の炭化珪素層、第３の炭化珪素層、および第４の炭化珪素層に相当する。
ドリフト領域１３の導電型はｎ型である。ドリフト領域１３の不純物濃度は、炭化珪素エピタキシャル層１２の不純物濃度に実質的に等しい。
ボディ領域１４は、ドリフト領域１３上に形成される。ボディ領域１４は、第１の導電型と異なる第２の導電型を有する。この実施の形態では、第２の導電型はｐ型である。ボディ領域１４は、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含む。
ソース領域１５は、ボディ領域１４上に形成される。ソース領域１５の導電型はｎ型である。ソース領域１５は、たとえばＰ（リン）などのｎ型不純物を含む。ソース領域１５に含まれるｎ型不純物の濃度は、ドリフト領域１３のｎ型不純物の濃度よりも高い。
ディープ領域１６は、ソース電極５０に接触する。ディープ領域１６は、ソース領域１５、ボディ領域１４およびドリフト領域１３を貫通する。ディープ領域１６の底部１６Ｂは、炭化珪素エピタキシャル層１１と炭化珪素エピタキシャル層１２との界面１１Ａに接触する。
ディープ領域１６の導電型はｐ型である。ディープ領域１６は、たとえばＡｌ（アルミニウム）などのｐ型不純物を含む。ディープ領域１６のｐ型不純物濃度は、ボディ領域１４のｐ型不純物濃度よりも高い。ディープ領域１６は、ボディ領域１４およびソース電極５０に電気的に接続される。
トレンチ２１は、炭化珪素エピタキシャル層１２に形成される。トレンチ２１は、炭化珪素エピタキシャル層１２の主面１２Ａ側に開口する。主面１２Ａは、界面１１Ａとは反対側に位置する、炭化珪素エピタキシャル層１２の面である。
トレンチ２１は、ソース領域１５およびボディ領域１４を貫通しつつ、ドリフト領域１３に達する。トレンチ２１は、側壁面２１Ａおよび底部２１Ｂを有する。トレンチ２１の底部２１Ｂは、界面１１Ａには接していない。すなわち、主面１２Ａからの深さ方向において、トレンチ２１の深さよりも、ディープ領域１６の深さのほうが大きい。「深さ方向」とは、図１に示されたＹ方向に対応する。
側壁面２１Ａの結晶面方位は、＜１−１００＞または＜１１−２０＞である。ＭＯＳＦＥＴのオン時には、チャネルがボディ領域１４において、トレンチ２１の側壁面２１Ａの近傍に形成される。上記の結晶面方位を選択することにより、炭化珪素半導体装置１のオン抵抗を下げることができる。
ゲート絶縁膜２５は、主面１２Ａに接触するとともに、トレンチ２１の側壁面２１Ａおよび底部２１Ｂに接触する。この実施の形態では、ゲート絶縁膜２５の材質は、ＳｉＯ２（二酸化珪素）である。
ゲート電極３０は、ゲート絶縁膜２５に接触するとともに、トレンチ２１を充填するようにトレンチ２１の内部に配置される。ゲート電極３０は、たとえば不純物が添加されたポリシリコンからなる。
炭化珪素エピタキシャル層１１は、埋込領域１７，１８，２０を含む。埋込領域１７，１８，２０の各々は、界面１１Ａに接する。
埋込領域１７（第２の不純物領域）は、トレンチ２１の底部２１Ｂの下方に配置される。埋込領域１７は、トレンチ２１の底部２１Ｂから離される。埋込領域１７の導電型はｐ型である。埋込領域１７は、たとえばＡｌ（アルミニウム）などのｐ型不純物を含む。図１には示されていないが、埋込領域１７は、埋込領域１８に電気的に接続される。
埋込領域１８は、ディープ領域１６の底部１６Ｂに接する。埋込領域１８の導電型はｐ型である。埋込領域１８は、たとえばＡｌ（アルミニウム）などのｐ型不純物を含む。埋込領域１８は、ディープ領域１６に電気的に接続される。したがって、ディープ領域１６、埋込領域１７、埋込領域１８は互いに電気的に接続される。
埋込領域２０は、横方向において、埋込領域１７と埋込領域１８との間に配置される。横方向とは、深さ方向に直交する方向であり、図１に示されたＸ方向に対応する。埋込領域２０の導電型はｎ型である。埋込領域２０は、たとえばＰ（リン）などのｎ型不純物を含む。
層間絶縁膜４０は、たとえばＳｉＯ２（二酸化珪素）からなり、主面１２Ａ上に配置される。層間絶縁膜４０は、ゲート絶縁膜２５およびゲート電極３０に接触する。層間絶縁膜４０は、ゲート絶縁膜２５とともにゲート電極３０を取り囲むように配置されて、ゲート電極３０をソース電極５０から電気的に絶縁する。
ソース電極５０は、ソース領域１５およびディープ領域１６に接触する。したがってソース電極５０は、ソース領域１５およびディープ領域１６に電気的に接続される。
ドレイン電極７０は、炭化珪素基板１０の主面１０Ｂに接触する。ドレイン電極７０は、たとえばソース電極５０と同様の材料からなる。ドレイン電極７０は、炭化珪素基板１０に電気的に接続される。
次に、炭化珪素半導体装置１の構成についてさらに詳細に説明する。以下の記載において、厚さとは、深さ方向（Ｙ方向）に沿った幅を意味する。
炭化珪素エピタキシャル層１１の不純物濃度ＮD1は、１×１０14ｃｍ-3〜２×１０16ｃｍ-3の範囲内にある。炭化珪素エピタキシャル層１１の厚さｔ1は、３μｍ〜１５０μｍの範囲内にある。好ましくは、不純物濃度ＮD1は、５×１０15ｃｍ-3程度であり、厚さｔ1は、１０μｍ程度である。
炭化珪素エピタキシャル層１２の不純物濃度ＮD2は、１×１０15ｃｍ-3〜５×１０17ｃｍ-3の範囲内にある。炭化珪素エピタキシャル層１２の厚さｔ2は、１μｍ〜５μｍの範囲内にある。好ましくは、不純物濃度ＮD2は、５×１０16ｃｍ-3程度であり、厚さｔ2は、２μｍ程度である。上記の通り、炭化珪素エピタキシャル層１２の不純物濃度ＮD2は、ドリフト領域１３の不純物濃度に実質的に等しい。
ボディ領域１４の不純物濃度は、１×１０17ｃｍ-3〜１×１０19ｃｍ-3の範囲内にある。ボディ領域１４の厚さは、０．２μｍ〜１．５μｍの範囲内にある。好ましくは、ボディ領域１４の不純物濃度は、１×１０18ｃｍ-3程度であり、ボディ領域１４の厚さは、０．５μｍ程度である。
ソース領域１５の不純物濃度は、５×１０18ｃｍ-3〜１×１０20ｃｍ-3の範囲内にある。ソース領域１５の主面１２Ａからの深さは、０．１μｍ〜０．５μｍの範囲内にある。好ましくは、ソース領域１５の不純物濃度は、５×１０19ｃｍ-3程度であり、ソース領域１５の主面１２Ａからの深さは、０．３μｍ程度である。
ディープ領域１６の不純物濃度は、１×１０19ｃｍ-3〜２×１０20ｃｍ-3の範囲内にある。ディープ領域１６の主面１２Ａからの深さは、１．０μｍ〜５．０μｍの範囲内にある。好ましくは、ディープ領域１６の不純物濃度は、１×１０20ｃｍ-3程度であり、ディープ領域１６の主面１２Ａからの深さは、２．０μｍ程度である。なお、ディープ領域１６の主面１２Ａからの深さは、炭化珪素エピタキシャル層１２の厚さｔ2に実質的に等しい。
埋込領域１７および埋込領域１８は、実質的に同じ不純物濃度ＮBPおよび実質的に同じ厚さを有する。埋込領域１７，１８の厚さとは、界面１１Ａからの深さに相当する。
埋込領域１７，１８の不純物濃度ＮBPは、５×１０16ｃｍ-3〜５×１０19ｃｍ-3の範囲内にあり、埋込領域１７，１８の界面１１Ａからの深さＤBPは、０.１μｍ〜１．０μｍの範囲内にある。好ましくは、不純物濃度ＮBPは、５×１０18ｃｍ-3程度であり、深さＤBPは、０.４μｍ程度である。
Ｄ1は、トレンチ２１の底部２１Ｂから埋込領域１７までの深さ方向の距離である。距離Ｄ1が０．１μｍ未満である場合、埋込領域１７は、トレンチ２１の底部２１Ｂに実質的に接触する。このために、耐圧が低下する可能性がある。一方、距離Ｄ1を３．０μｍよりも大きくすると、ゲート絶縁膜２５への電界集中を緩和する効果が弱くなる。したがって、距離Ｄ1の範囲は、０．１μｍ≦Ｄ1≦３．０μｍであることが好ましい。
埋込領域２０の不純物濃度ＮJは、１×１０16ｃｍ-3〜５×１０18ｃｍ-3の範囲内にあり、埋込領域２０の界面１１Ａからの深さＤJは、０．１μｍ〜１．０μｍの範囲内にある。好ましくは、不純物濃度ＮJは、１×１０17ｃｍ-3程度であり、深さＤBPは、０.２μｍ程度である。
トレンチ２１の底部２１Ｂにおけるゲート絶縁膜２５の厚さｔg1は、５０ｎｍ〜５００ｎｍの範囲内にあり、好ましくは２００ｎｍである。トレンチ２１の側壁面２１Ａにおけるゲート絶縁膜２５の厚さｔg2は、５０ｎｍ程度である。厚さｔg1は、厚さｔg2よりも大きいことが好ましい。
不純物濃度ＮD1，ＮD2，ＮJ，ＮBPの間には、ＮD1＜ＮD2＜ＮJ＜ＮBPの関係が成立する。埋込領域２０の界面１１Ａからの深さＤJと埋込領域１７の界面１１Ａからの深さＤBPとの間には、ＤJ＜ＤBPの関係が成立する。
トレンチ２１の底部２１Ｂの幅をＷtrenchと表し、埋込領域１７の幅をＷBP2と表すと、Ｗtrench＜ＷBP2の関係が成立する。さらに、埋込領域１８の幅をＷBP1と表すと、幅ＷBP1および幅ＷBP2の間には、ＷBP1＜ＷBP2の関係が成立する。なお、埋込領域２０の幅ＷJは、特に限定されない。幅ＷJは、０μｍよりも大きく、かつ、炭化珪素半導体装置１に要求される特性（耐圧、ターンオン時の抵抗値など）を達成するための適切な値に定められる。
次に、炭化珪素半導体装置１の動作について説明する。なお、以下の説明では、「電圧」とは、ソース電極５０の電位を基準とした電位差を意味する。たとえばソース電極５０の電位は、接地電位に設定される。
図１には、炭化珪素半導体装置１がｎ型ＭＯＳＦＥＴである例が示される。ｎ型ＭＯＳＦＥＴの場合、ドレインに正電圧が印加されたとしても、ゲート電極３０の電圧が閾値電圧未満のときには、ＭＯＳＦＥＴは非導通状態である。
図２は、本発明の実施の形態に係る炭化珪素半導体装置１のオン時の動作を説明するための図である。図２に示されるように、ゲート電極３０に閾値電圧以上の電圧が印加されたときには、チャネル１４ａが、ボディ領域１４に形成される。ドレイン電極７０には正電圧が印加されているので、ドレイン電極７０からソース電極５０に向けて電流が流れる。矢印によって示されるように、電流は、ドレイン電極７０から、炭化珪素基板１０、炭化珪素エピタキシャル層１１、埋込領域２０、ドリフト領域１３、チャネル１４ａ、およびソース領域１５を通り、ソース電極５０へと流れる。
埋込領域１７は、埋込領域１８に電気的に接続され、埋込領域１８は、ディープ領域１６に電気的に接続される。さらに、ディープ領域１６は、ボディ領域１４に電気的に接続されるとともに、ソース電極５０に電気的に接続される。一方、炭化珪素基板１０、炭化珪素エピタキシャル層１１、埋込領域２０およびドリフト領域１３は、互いに電気的に接続されるとともに、正の電圧が印加される。
逆バイアス電圧がｐ型領域とｎ型領域との間に印加されることにより、空乏層が、接合からｐ型領域およびｎ型領域の各々に拡がる。各領域の空乏層の幅は、ｐ型領域およびｎ型領域の不純物濃度と、逆バイアス電圧とに依存する。以下では、「空乏層が拡がる側」とは、ｐ型領域とｎ型領域とのうち、接合からの空乏層の幅が大きいほうの領域を指す。
ボディ領域１４、ディープ領域１６、埋込領域１７、および埋込領域１８は第２の導電型（ｐ型）を有し、かつ、互いに電気的に接続されている。同じく、炭化珪素基板１０、炭化珪素エピタキシャル層１１、埋込領域２０、およびドリフト領域１３は、第１の導電型（ｎ型）を有し、かつ、互いに電気的に接続されている。
逆バイアス電圧によって、空乏層１１ａ，１３ａ，１７ａ，１７ｂが形成される。空乏層１１ａは、埋込領域１８と炭化珪素エピタキシャル層１１との界面から炭化珪素エピタキシャル層１１側に拡がる。空乏層１３ａは、ドリフト領域１３とボディ領域１４との界面からドリフト領域１３側に拡がる。空乏層１７ａは、埋込領域１７とドリフト領域１３との界面（接合面）からドリフト領域１３側に拡がる。空乏層１７ｂは、埋込領域１７と炭化珪素エピタキシャル層１１との界面（接合面）から炭化珪素エピタキシャル層１１側に拡がる。
図３は、本発明の実施の形態に係る炭化珪素半導体装置１のオフ状態を説明するための図である。図３を参照して、炭化珪素半導体装置１（ＭＯＳＦＥＴ）のオフ時には、ゲート電極３０の電圧は、閾値電圧以下である。たとえばゲート電極３０の電位は、ソース電極５０の電位に等しい。すなわちゲート電極３０の電圧は０Ｖである。
炭化珪素半導体装置１のスイッチングによって、炭化珪素半導体装置１のオフ時には、高い電圧（たとえば１２００Ｖ）がドレイン電極７０に印加されうる。空乏層１７ａ，１３ａがともにドリフト領域１３側に拡がる。したがって、図３に例示されるように、空乏層１３ａ，１７ａが合わさる。同じように、空乏層１１ａ，１７ｂが炭化珪素エピタキシャル層１１側に拡がる。これにより、空乏層１１ａ，１７ｂが合わさる。
炭化珪素エピタキシャル層１１側に形成された空乏層によって、炭化珪素エピタキシャル層１１における電界集中を緩和することができる。また、ドリフト領域１３において、ゲート絶縁膜２５の周囲の領域が空乏化されているので、ゲート絶縁膜２５における電界集中を緩和することができる。これにより、アバランシェブレークダウンが生じたとしても、ゲート絶縁膜２５が破壊する可能性を小さくすることができる。
図４は、本発明の実施の形態に係る炭化珪素半導体装置の比較例の一部を示した断面図である。図４を参照して、炭化珪素半導体装置１０１において、埋込領域１７は、トレンチ２１の底部２１Ｂに接する。ターンオン時には、電流は、空乏層１７ａと空乏層１３ａとの間にある、空乏化されていない部分を流れる。しかしながら、空乏層１７ａ，１３ａが、ドリフト領域１３の側に拡がるため、チャネル１４ａの近傍では、電流の流れる経路が狭い。すなわちチャネル１４ａの近傍では、狭窄抵抗が生じる。チャネル１４ａの近傍の抵抗値が大きいために、オン抵抗が増大する。
これに対して、本発明の実施の形態によれば、埋込領域１７と、トレンチ２１の底部２１Ｂとが離れている。したがって、炭化珪素半導体装置１のオン時のドレイン電圧によって、空乏層１７ａ，１３ａがともにドリフト領域１３の側に拡がる。しかし、図４に示された構成に比べて、本発明の実施の形態では、チャネル１４ａの近傍における電流の経路の幅が大きい。これにより、オン抵抗の増大を抑えることができる。
オン抵抗の増大を抑える観点からは、トレンチ２１の底部２１Ｂから埋込領域１７までの距離（図１に示したＤ1）は、少なくとも０．１μｍであることが好ましい。オン抵抗の増大を抑える観点からは、距離Ｄ1が大きいほうが好ましい。一方では、距離Ｄ1が大きくなるほど、炭化珪素半導体装置１のオフ時において、ゲート絶縁膜２５に、ゲート絶縁膜２５の絶縁耐圧を上回る電圧が印加される可能性が高くなる。ゲート絶縁膜２５に印加される電界を抑制する観点からは、距離Ｄ1は３．０μｍ以下であることが好ましい。このため、距離Ｄ1は、０．１μｍ≦Ｄ1≦３．０μｍであることが好ましい。
ドリフト領域１３（炭化珪素エピタキシャル層１２）の不純物濃度ＮD2は、炭化珪素エピタキシャル層１１の不純物濃度ＮD1よりも大きい（ＮD1＜ＮD2）。これにより、炭化珪素半導体装置１のオン抵抗を下げることができる。埋込領域１７の不純物濃度ＮBPが不純物濃度ＮD2よりも大きいので、ドレイン−ソース間に高電圧が印加された場合に、空乏層１７ａがドリフト領域１３側に拡がる。この空乏層１７ａによって、ゲート絶縁膜２５に印加される電界が著しく高くなることを抑制することができる。
埋込領域１７の幅ＷBP2は、トレンチ２１の底部２１Ｂの幅Ｗtrenchよりも大きい（ＷBP2＞Ｗtrench）。これにより、空乏層１７ａの幅も幅Ｗtrenchより大きくすることができるので、トレンチ２１の底部２１Ｂにおいて、ゲート絶縁膜２５に印加される電界を低減することができる。さらに、トレンチ２１の底部２１Ｂにおけるゲート絶縁膜２５の厚さｔg1は、トレンチ２１の側壁面２１Ａにおけるゲート絶縁膜２５の厚さｔg2よりも大きい（ｔg2＜ｔg1）。これにより、アバランシェブレークダウンが生じたときに、ゲート絶縁膜２５に印加される電界を下げることができる。したがって、アバランシェブレークダウンが生じたときに、ゲート絶縁膜２５が破壊される可能性をより小さくすることができる。
さらに埋込領域１８の幅ＷBP1は、埋込領域１７の幅ＷBP2よりも小さい（ＷBP1＜ＷBP2）。このように幅ＷBP1および幅ＷBP2の間の関係を定義することにより、埋込領域１７の直下の領域に比べて、埋込領域１８の直下の領域のほうが、アバランシェブレークダウンが発生しやすい。埋込領域１８の直下の領域においてアバランシェブレークダウンが発生した場合、ブレークダウン電流は、埋込領域１８およびディープ領域１６を経由してソース電極５０へと流れる。ブレークダウン電流が、トレンチ２１の底を流れないので、ゲート絶縁膜２５の破壊を防ぐ効果がより高められる。
図３に示されるように、所定の高電圧（たとえば１２００Ｖ）がドレイン電極７０に印加された場合に、埋込領域１７が完全に空乏化しないように、埋込領域１７の不純物濃度ＮBPが定められる。さらに、ゲート電極３０の電位が０Ｖである。
図５は、本発明の実施の形態に係る炭化珪素半導体装置に逆バイアス電圧が印加された時にトレンチ２１の底部２１Ｂの近傍に印加される電圧を説明するための部分拡大図である。図５に示されるように、炭化珪素半導体装置１がオフしたときには、ゲート電極３０の電圧は０Ｖである。トレンチ２１の底部２１Ｂと埋込領域１７との間の領域が空乏化されて、空乏層１７ａが形成される。空乏層１７ａ内には電位分布が生じる。一方、埋込領域１７には、空乏化されていない部分が存在する。この部分の電圧は０Ｖである。ゲート電極３０および埋込領域１７の空乏化されていない部分の電圧が０Ｖであるので、ゲート電極３０から深さ方向に沿った電界強度の傾きが小さくなる。したがって、トレンチ２１の底部２１Ｂに配置されたゲート絶縁膜２５の部分に印加される電界を小さくすることができる。なお、埋込領域１７が完全に空乏化した場合には、埋込領域１７の内部にも電位分布が生じるため、ゲート電極３０から深さ方向に沿った電界強度の傾きが大きくなる。このためトレンチ２１の底部２１Ｂに配置されたゲート絶縁膜２５の部分に印加される電界が大きくなる。
本発明の実施の形態によれば、埋込領域１７の不純物濃度ＮBPは、ドリフト領域１３の不純物濃度ＮD2よりも大きい（ＮD2＜ＮBP）。これにより所定の高電圧（たとえば１２００Ｖ）がドレイン電極７０に印加された場合にも、埋込領域１７が完全に空乏化しにくくなる。したがって、高い電界によってゲート絶縁膜２５が破壊する可能性を小さくすることができる。
さらに、本発明の実施の形態によれば、埋込領域２０の不純物濃度ＮJは、不純物濃度ＮD2よりも大きい（ＮD2＜ＮJ）。これにより、炭化珪素半導体装置１のオン抵抗を下げることができる。一方で、不純物濃度ＮJは、埋込領域１７の不純物濃度ＮBPよりも小さい（ＮJ＜ＮBP）。これにより、空乏層は、埋込領域１７と埋込領域２０との接合面から埋込領域２０側に拡がるので、埋込領域１７が完全に空乏化しにくくなる。
図６は、本発明の実施の形態に係る炭化珪素半導体装置の比較例の構成を説明するための部分拡大図である。図６に示されるように、空乏層１１ａ，１７ｂは炭化珪素エピタキシャル層１１側に拡がる。矢印は、炭化珪素エピタキシャル層１１を流れる電流を表す。ＤJ＞ＤBPである場合には、電流の流れる経路が狭くなるので、抵抗値が高くなる。この結果、炭化珪素半導体装置のオン抵抗は高い。
一方、本発明の実施の形態では、界面１１Ａからの埋込領域２０の深さＤJは、埋込領域１７，１８の各々の界面１１Ａからの深さＤBPよりも小さい（ＤJ＜ＤBP）。図７は、本発明の実施の形態に係る炭化珪素半導体装置のオン時に流れる電流を説明するための部分拡大図である。図７に示されるように、ＤJ＜ＤBPである場合には、空乏層１１ａ，１７ｂが炭化珪素エピタキシャル層１１側に拡がったとしても、電流の流れる経路の幅が大きい。したがって、炭化珪素半導体装置１のオン抵抗が上昇することを抑えることができる。
なお、本発明の実施の形態では、トレンチ２１の形状は、図１等に示された形状に限定されるものではない。図８は、本発明の実施の形態に係る炭化珪素半導体装置の別の構成の例を示した断面図である。図８に示されるように、対向する２つの側壁面２１Ａは、主面１２Ａに対して傾斜する。
側壁面２１Ａは、たとえば｛０００−１｝面に対して５０度以上８０度以下傾斜した面である。より具体的には、側壁面２１Ａは、巨視的に見て、面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有し得る。なお、「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。上記の面を採用することによって、炭化珪素半導体装置１のオン抵抗をさらに低減することができる。
さらに、本発明の実施の形態に係る炭化珪素半導体装置１は、ＭＯＳＦＥＴであると限定されるものではない。図９は、本発明の実施の形態に係る炭化珪素半導体装置のさらに別の構成の例を示した断面図である。図９に示されるように、本発明の実施の形態に係る炭化珪素半導体装置１は、ＩＧＢＴであってもよい。図９に示された構成によれば、炭化珪素基板１０の導電型はｐ型である。この点において、図９に示されたＩＧＢＴは、図１に示されたＭＯＳＦＥＴと相違する。
炭化珪素半導体装置１がＩＧＢＴである場合にも、トレンチ２１の形状は特に限定されるものではない。図１０は、図９に示されたＩＧＢＴの変形例を示した図である。図８および図１０の比較から理解されるように、ＩＧＢＴのトレンチ２１は、主面１２Ａに向かってテーパ状に拡がるように形成され、対向する２つの側壁面２１Ａを有していてもよい。２つの側壁面２１Ａは、たとえば｛０００−１｝面に対して５０度以上８０度以下傾斜した面であり、上記の面方位｛０−３３−８｝、｛０−１１−２｝、｛０−１１−４｝および｛０−１１−１｝のいずれかを有し得る。
さらに、上記の説明では、第１の導電型はｎ型であり、第２の導電型はｐ型であるが、第１の導電型がｐ型であり、第２の導電型がｎ型であってもよい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１，１０１ 炭化珪素半導体装置
１０ 炭化珪素基板
１０Ａ，１０Ｂ，１２Ａ 主面
１１，１２ 炭化珪素エピタキシャル層
１１Ａ 界面
１１ａ，１３ａ，１７ａ，１７ｂ 空乏層
１３ ドリフト領域
１４ ボディ領域
１４ａ チャネル
１５ ソース領域
１６ ディープ領域
１６Ｂ 底部（ディープ領域）
１７，１８，２０ 埋込領域
２１ トレンチ
２１Ａ 側壁面
２１Ｂ 底部（トレンチ）
２５ ゲート絶縁膜
３０ ゲート電極
４０ 層間絶縁膜
５０ ソース電極
７０ ドレイン電極
Ｄ1 距離
ＤBP，ＤJ 深さ
ＮBP，ＮD1，ＮD2，ＮJ 不純物濃度
ＷBP1，ＷBP2，ＷJ，Ｗtrench 幅
ｔ1，ｔ2，ｔg1，ｔg2 厚さ

Claims (10)

  1. 炭化珪素半導体装置であって、
    炭化珪素基板と、
    前記炭化珪素基板上に配置され、第１の導電型を有する、第１の炭化珪素層と、
    前記第１の炭化珪素層上に配置され、前記第１の導電型を有する第２の炭化珪素層と、
    前記第２の炭化珪素層上に配置され、前記第１の導電型と異なる第２の導電型を有する、第３の炭化珪素層と、
    前記第３の炭化珪素層上に配置され、前記第１の導電型を有する、第４の炭化珪素層と、
    前記第２の炭化珪素層、前記第３の炭化珪素層および前記第４の炭化珪素層を貫通するように形成され、前記第２の導電型を有する第１の不純物領域とを備え、
    トレンチが、前記第４の炭化珪素層から前記第３の炭化珪素層を貫通して前記第２の炭化珪素層に達するように、前記炭化珪素半導体装置に形成され、
    前記炭化珪素半導体装置は、
    前記トレンチの壁に接触したゲート絶縁膜と、
    前記ゲート絶縁膜に接触し、かつ、前記トレンチに充填されたゲート電極と、
    前記トレンチの下方に前記トレンチの底部から離間して配置され、前記第２の導電型を有する、第２の不純物領域と、
    前記第１の不純物領域に接するように前記第１の不純物領域の下方に形成され、前記第２の導電型を有し、かつ、前記第２の不純物領域に電気的に接続された第３の不純物領域と、
    前記第２の不純物領域と前記第３の不純物領域との間に形成され、前記第１の導電型を有する第４の不純物領域とを備え、
    前記第１の炭化珪素層と前記第２の炭化珪素層との界面からの前記第４の不純物領域の深さは、前記界面からの前記第２の不純物領域の深さよりも小さい、炭化珪素半導体装置。
  2. 前記第２の炭化珪素層の不純物濃度は、前記第１の炭化珪素層の不純物濃度よりも大きく、
    前記第４の不純物領域の不純物濃度は、前記第２の炭化珪素層の不純物濃度よりも大きく、
    前記第２の不純物領域の不純物濃度は、前記第４の不純物領域の不純物濃度よりも大きい、請求項１に記載の炭化珪素半導体装置。
  3. 前記トレンチの前記底部から前記第２の不純物領域までの距離をＤ1と表すと、
    ０．１μｍ≦Ｄ1≦３．０μｍ
    の関係が成り立つ、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第３の不純物領域の横方向の幅は、前記第２の不純物領域の横方向の幅よりも小さい、請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第２の不純物領域の横方向の幅は、前記トレンチの横方向の幅よりも大きい、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記トレンチの底部における前記ゲート絶縁膜の厚さは、前記トレンチの側壁に接する前記ゲート絶縁膜の部分の厚さよりも大きい、請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記トレンチの側壁の結晶面方位が＜１−１００＞または＜１１−２０＞である、請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記トレンチは、｛０００−１｝面に対して傾斜した側壁面を有する、請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置。
  9. 前記炭化珪素半導体装置は、ＭＯＳＦＥＴであり、
    前記炭化珪素基板は、前記第１の導電型を有する、請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置。
  10. 前記炭化珪素半導体装置は、ＩＧＢＴであり、
    前記炭化珪素基板は、前記第２の導電型を有する、請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置。
JP2016071217A 2016-03-31 2016-03-31 炭化珪素半導体装置 Active JP6708954B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016071217A JP6708954B2 (ja) 2016-03-31 2016-03-31 炭化珪素半導体装置
US16/089,448 US10756168B2 (en) 2016-03-31 2017-02-02 Silicon carbide semiconductor device
PCT/JP2017/003712 WO2017169085A1 (ja) 2016-03-31 2017-02-02 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016071217A JP6708954B2 (ja) 2016-03-31 2016-03-31 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2017183604A JP2017183604A (ja) 2017-10-05
JP6708954B2 true JP6708954B2 (ja) 2020-06-10

Family

ID=59963844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016071217A Active JP6708954B2 (ja) 2016-03-31 2016-03-31 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US10756168B2 (ja)
JP (1) JP6708954B2 (ja)
WO (1) WO2017169085A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
WO2018088063A1 (ja) * 2016-11-11 2018-05-17 住友電気工業株式会社 炭化珪素半導体装置
JP6981890B2 (ja) * 2018-01-29 2021-12-17 ルネサスエレクトロニクス株式会社 半導体装置
JP7106882B2 (ja) * 2018-02-09 2022-07-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7073873B2 (ja) * 2018-04-13 2022-05-24 株式会社デンソー スイッチング素子
JP2020072158A (ja) * 2018-10-30 2020-05-07 ローム株式会社 半導体装置
DE102019207761A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor
GB2589543A (en) * 2019-09-09 2021-06-09 Mqsemi Ag Method for forming a low injection P-type contact region and power semiconductor devices with the same
CN114556588B (zh) * 2019-10-11 2025-08-19 株式会社电装 开关元件
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP7662431B2 (ja) * 2021-06-29 2025-04-15 株式会社豊田中央研究所 半導体装置
CN113990919A (zh) * 2021-10-12 2022-01-28 松山湖材料实验室 碳化硅半导体结构、器件及制备方法
US20240234495A1 (en) * 2023-01-05 2024-07-11 Wolfspeed, Inc. Gate trench power semiconductor devices having self-aligned trench shielding regions and related methods
CN119208385B (zh) * 2024-11-26 2025-05-02 安徽长飞先进半导体股份有限公司 半导体器件及制备方法、功率模块、功率转换电路和车辆

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
JP2012099601A (ja) 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2012077617A1 (ja) 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2013145770A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013219161A (ja) * 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6111673B2 (ja) 2012-07-25 2017-04-12 住友電気工業株式会社 炭化珪素半導体装置
JP6299102B2 (ja) * 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6171678B2 (ja) * 2013-07-26 2017-08-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015220408A (ja) * 2014-05-20 2015-12-07 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016002766A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法
JP6627757B2 (ja) * 2014-06-30 2020-01-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016038833A1 (ja) * 2014-09-08 2016-03-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2017169085A1 (ja) 2017-10-05
JP2017183604A (ja) 2017-10-05
US10756168B2 (en) 2020-08-25
US20190237536A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
JP6708954B2 (ja) 炭化珪素半導体装置
JP5668576B2 (ja) 炭化珪素半導体装置
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US9136372B2 (en) Silicon carbide semiconductor device
JP5840308B2 (ja) 炭化珪素半導体装置およびその製造方法
EP2863417B1 (en) Silicon carbide semiconductor device and method for producing same
JP5893172B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7166053B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2012253293A (ja) 半導体装置
JP2014053595A (ja) 炭化珪素半導体装置およびその製造方法
JP2012069797A (ja) 絶縁ゲート型トランジスタ
WO2015012009A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
US10199457B2 (en) Silicon carbide semiconductor device
JP2018201013A (ja) 炭化ケイ素半導体装置
EP2947694B1 (en) Silicon carbide semiconductor device
JPWO2019092872A1 (ja) ワイドギャップ半導体装置
JP4595327B2 (ja) 半導体素子
WO2015076020A1 (ja) 半導体装置
JP6256075B2 (ja) 炭化珪素半導体装置
JP2014192242A (ja) 半導体装置
JP2018064022A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200505

R150 Certificate of patent or registration of utility model

Ref document number: 6708954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113