JP6743802B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6743802B2 JP6743802B2 JP2017224288A JP2017224288A JP6743802B2 JP 6743802 B2 JP6743802 B2 JP 6743802B2 JP 2017224288 A JP2017224288 A JP 2017224288A JP 2017224288 A JP2017224288 A JP 2017224288A JP 6743802 B2 JP6743802 B2 JP 6743802B2
- Authority
- JP
- Japan
- Prior art keywords
- outer edge
- semiconductor device
- edge portion
- conductor
- tie bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/466—Tape carriers or flat leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/475—Capacitors in combination with leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
1.実施の形態(半導体素子が埋設されたモールド樹脂から3つのタイバーが突出している半導体装置の例。)
1.1 半導体装置の全体構成
1.2 半導体装置の製造方法
1.3 半導体装置の作用効果
2.変形例(第1〜第3の変形例)
2.1 第1の変形例(半導体素子が埋設されたモールド樹脂から4つのタイバーが突出している半導体装置の例。)
2.2 第2の変形例(半導体素子が埋設された半円形状のモールド樹脂の湾曲した外縁部分から3つのタイバーが突出している半導体装置の例。)
2.3 第3の変形例(半導体素子が埋設されたモールド樹脂の、湾曲した外縁部分および直線状の外縁部分から複数のタイバーが突出している半導体装置の例。)
[1.1 半導体装置1の全体構成]
図1Aは、本発明の一実施の形態に係る半導体素子11を備えた半導体装置1の外観の概略構成例を模式的に表した平面図である。また、図1Bは、半導体装置1の内部の概略構成例を模式的に表した平面図である。
次に、図2A〜図2Eを参照しつつ、半導体装置1の製造方法について説明する。図2A〜図2Eは、それぞれ半導体装置1の製造方法における一工程を模式的に表す平面図である。
このように本実施の形態の半導体装置1では、タイバーT1は外縁部分E1からモールド樹脂10の外部へ突出し、タイバーT2は、外縁部分E2からモールド樹脂10の外部へ突出している。ここで、外縁部分E1と外縁部分E2とは互いに交差する方向(図1Aおよび図1Bでは直交する方向)に延びている。すなわち、外縁部分E1と外縁部分E2とは互いに非平行をなすように延在している。よって、半導体装置1のモールド樹脂10をピンセットなどの導電性器具により掴む際、その導電性器具がタイバーT1およびタイバーT2の双方と同時に接触する可能性が極めて低くなる。このため、タイバーT1とタイバーT2とがピンセットなどの導電性器具を介して短絡することで半導体素子11が損傷を受けるなどの不測の事態を回避できる。したがって半導体装置1によれば、優れた取り扱い性と、より高い動作信頼性とを確保することができる。
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されず、種々の変形が可能である。
図3は、本発明の第1の変形例としての半導体装置1Aにおける外観の概略構成例を表す平面図である。
半導体装置1Aは、モールド樹脂10Aをモールド樹脂10の代わりに備えると共に、タイバーT4をさらに備えたことを除き、他は上記実施の形態の半導体装置1と実質的に同じ構成を有する。モールド樹脂10Aは、外縁部分E1〜E5に加えて外縁部分E6をさらに有する点がモールド樹脂10と異なる。タイバーT4は、外縁部分E6からモールド樹脂10Aの外部へ突出している。半導体装置1Aでは、モールド樹脂10Aが六角形の平面形状を有しており、外縁部分E1と外縁部分E2との間に挟まれた外縁部分E6が、外縁部分E1、外縁部分E2および外縁部分E3のいずれに対しても交差する方向に延在している。
図4は、本発明の第2の変形例としての半導体装置1Bにおける外観の概略構成例を表す平面図である。半導体装置1Bは、モールド樹脂10の代わりにモールド樹脂10Bを備えるようにした。この点を除き、他は上記実施の形態の半導体装置1と実質的に同じ構成を有する。モールド樹脂10Bは略半円形状の平面形状を有しており、湾曲した外縁部分E11と、略直線状に延びる外縁部分E12とを含んでいる。ここで、タイバーT1〜T3はいずれも湾曲した外縁部分E11からモールド樹脂10Bの外部へ突出している。ただし、外縁部分E11のうちタイバーT1が設けられた位置での接線S1と、外縁部分E11のうちタイバーT2が設けられた位置での接線S2と、外縁部分E11のうちタイバーT3が設けられた位置での接線S3とは、互いに平行ではなく互いに交差する方向に延在している。特に、接線S1〜S3が互いに交差する角度は45°以上であることが望ましい。
図5は、本発明の第3の変形例としての半導体装置1Cにおける外観の概略構成例を表す平面図である。半導体装置1Cは、モールド樹脂10の代わりにモールド樹脂10Cを備えるようにした。この点を除き、他は上記実施の形態の半導体装置1と実質的に同じ構成を有する。モールド樹脂10Cは、湾曲した外縁部分E23と、略直線状に延びる外縁部分E21,E22およびE24とを含んでいる。外縁部分E21と外縁部分E24とは互いに平行であり、いずれもX軸方向に延在している。外縁部分E22は外縁部分E21および外縁部分E24の双方と交差(図5では直交)しており、例えばY軸方向に延在している。外縁部分E23は外縁部分E21と外縁部分E24とを繋いでおり、円弧状に延在している。ここで、タイバーT1〜T3は、それぞれ、外縁部分E21〜E23からモールド樹脂10Cの外部へ突出している。ただし、外縁部分E23のうちタイバーT3が設けられた位置での接線S23は、外縁部分E21および外縁部分E22のいずれに対しても平行ではなく交差する方向に延在している。特に、接線S23は、外縁部分E21および外縁部分E22のそれぞれに対してより大きな角度(すなわち45°に近い角度)をなしていることが望ましい。
Claims (7)
- 互いに平行以外の角度をなす複数の部分を含む外縁を有する基体と、
前記基体に設けられた半導体素子と、
前記半導体素子と接続された複数の導体と
を備え、
前記複数の導体は、それぞれ、前記複数の部分のいずれか1つのみから前記基体の外部へ突出しており、
前記複数の部分は、第1の部分および第3の部分を含み、
前記複数の導体は、前記半導体素子と接続された第1の導体と、前記半導体素子と接続された第2の導体とを含み、
前記第1の導体は、前記外縁のうちの前記第1の部分から前記基体の外部へ突出しており、
前記第2の導体は、前記外縁のうちの前記第3の部分から前記基体の外部へ突出している
半導体装置。 - 前記半導体素子と接続された1以上のリードをさらに備え、
前記外縁は、前記第1の部分と実質的に平行をなすと共に前記第3の部分に対して傾斜した第2の部分を含み、
前記1以上のリードは、前記第1の部分および前記第2の部分のうちの前記第2の部分のみから前記基体の外部へ突出している
請求項1記載の半導体装置。 - 前記リードは、前記第2の部分に沿って複数並んでいる
請求項2記載の半導体装置。 - 前記複数の導体は、第3の導体をさらに含み、
前記複数の部分は、前記第1の部分、前記第2の部分および前記第3の部分のいずれとも交差する方向に延びる第4の部分をさらに含み、
前記第3の導体は、前記第4の部分から前記基体の外部へ突出している
請求項2または請求項3に記載の半導体装置。 - 前記第1の導体と前記第2の導体との間に第1の電子部品が設けられている
請求項1から請求項4のいずれか1項に記載の半導体装置。 - 前記第3の導体と前記リードとの間に第2の電子部品が設けられている
請求項4記載の半導体装置。 - 前記第1の導体における前記第1の部分からの突出長さ、前記第2の導体における前記第3の部分からの突出長さおよび前記第3の導体における前記第4の部分からの突出長さは、いずれも前記リードにおける前記第2の部分からの突出長さよりも小さい
請求項4記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017224288A JP6743802B2 (ja) | 2017-11-22 | 2017-11-22 | 半導体装置 |
| US16/184,424 US11189551B2 (en) | 2017-11-22 | 2018-11-08 | Semiconductor device |
| DE102018129214.7A DE102018129214A1 (de) | 2017-11-22 | 2018-11-20 | Halbleitervorrichtung |
| CN201811391663.5A CN109817598B (zh) | 2017-11-22 | 2018-11-21 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017224288A JP6743802B2 (ja) | 2017-11-22 | 2017-11-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019096715A JP2019096715A (ja) | 2019-06-20 |
| JP6743802B2 true JP6743802B2 (ja) | 2020-08-19 |
Family
ID=66336591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017224288A Active JP6743802B2 (ja) | 2017-11-22 | 2017-11-22 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11189551B2 (ja) |
| JP (1) | JP6743802B2 (ja) |
| CN (1) | CN109817598B (ja) |
| DE (1) | DE102018129214A1 (ja) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4922855Y1 (ja) | 1970-08-17 | 1974-06-19 | ||
| JPS5244506B2 (ja) | 1972-06-21 | 1977-11-08 | ||
| JPS61269345A (ja) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | 半導体装置 |
| JPH01230263A (ja) * | 1989-01-27 | 1989-09-13 | Hitachi Ltd | 電子装置の組立方法 |
| US5521429A (en) * | 1993-11-25 | 1996-05-28 | Sanyo Electric Co., Ltd. | Surface-mount flat package semiconductor device |
| JP2000124380A (ja) * | 1998-10-15 | 2000-04-28 | Nec Kansai Ltd | 樹脂モールド型半導体装置 |
| JP4471600B2 (ja) * | 2003-08-20 | 2010-06-02 | 三洋電機株式会社 | 回路装置 |
| JP4305310B2 (ja) * | 2004-07-15 | 2009-07-29 | 株式会社デンソー | 半導体装置 |
| JP5390064B2 (ja) * | 2006-08-30 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN101131940A (zh) * | 2007-09-14 | 2008-02-27 | 广东省粤晶高科股份有限公司 | 在sop封装线上实现多芯片、被动元件封装的工艺 |
| JP5163069B2 (ja) * | 2007-11-20 | 2013-03-13 | 株式会社デンソー | 半導体装置 |
| JP5634033B2 (ja) | 2008-08-29 | 2014-12-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 樹脂封止型半導体装置とその製造方法 |
| US8023279B2 (en) * | 2009-03-12 | 2011-09-20 | Fairchild Semiconductor Corporation | FLMP buck converter with a molded capacitor and a method of the same |
| US8941221B2 (en) * | 2011-09-30 | 2015-01-27 | Mediatek Inc. | Semiconductor package |
| US8629539B2 (en) * | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| JP6130238B2 (ja) * | 2013-06-14 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および電子装置 |
| US20180138110A1 (en) * | 2016-11-17 | 2018-05-17 | Texas Instruments Incorporated | Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids |
-
2017
- 2017-11-22 JP JP2017224288A patent/JP6743802B2/ja active Active
-
2018
- 2018-11-08 US US16/184,424 patent/US11189551B2/en active Active
- 2018-11-20 DE DE102018129214.7A patent/DE102018129214A1/de active Pending
- 2018-11-21 CN CN201811391663.5A patent/CN109817598B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20190157189A1 (en) | 2019-05-23 |
| DE102018129214A1 (de) | 2019-05-23 |
| JP2019096715A (ja) | 2019-06-20 |
| CN109817598A (zh) | 2019-05-28 |
| CN109817598B (zh) | 2024-01-09 |
| US11189551B2 (en) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103167736A (zh) | 一种印刷电路板补偿处理方法、设备及pcb | |
| JP2007538412A (ja) | ワイヤーボンドを相互接続するための実装密度2倍化方法 | |
| JP2021005690A (ja) | 半導体モジュール | |
| JP2004103843A (ja) | 電子素子およびその電子素子を用いた電子装置 | |
| CN103515246B (zh) | 半导体装置的制造方法以及半导体装置 | |
| JP6743802B2 (ja) | 半導体装置 | |
| JP3225369U (ja) | 半導体素子パッケージ | |
| JP5968827B2 (ja) | 半導体パッケージおよびその製造方法 | |
| CN210274697U (zh) | 一种pcb板的封装结构 | |
| TWI571995B (zh) | 具有多連接導線之設備、具有多連接導線之晶片封裝以及用於保留導線框次結構之外部針腳的方法 | |
| CN103247578B (zh) | 半导体承载件暨封装件及其制法 | |
| CN111343783A (zh) | 印刷基板 | |
| JP3163214U (ja) | 半導体装置 | |
| CN206877983U (zh) | 一种集成电路封装支架及封装组件 | |
| JP4701779B2 (ja) | 集積回路パッケージ組立構造 | |
| JP3957158B2 (ja) | プリント基板 | |
| JP5874552B2 (ja) | 接合部材 | |
| JP3928578B2 (ja) | 電子基板の配線構造 | |
| JP2000216188A (ja) | ワイヤボンディング方法、半導体装置、回路基板、電子機器及びワイヤボンディング装置 | |
| JP2004221258A (ja) | 半導体装置及びその製造方法 | |
| US20150162269A1 (en) | Semiconductor die package with insulated wires for routing power signals | |
| KR101752056B1 (ko) | Mems 패키지 | |
| JPH04186755A (ja) | リードフレーム | |
| JP4369465B2 (ja) | 半導体装置の製造方法及び半導体マルチパッケージの製造方法 | |
| CN103474410B (zh) | 一种功率半导体封装件及其焊线方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200713 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6743802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |