JP6785331B2 - 半導体光デバイスの製造方法及び半導体光デバイスの中間体 - Google Patents

半導体光デバイスの製造方法及び半導体光デバイスの中間体 Download PDF

Info

Publication number
JP6785331B2
JP6785331B2 JP2019059233A JP2019059233A JP6785331B2 JP 6785331 B2 JP6785331 B2 JP 6785331B2 JP 2019059233 A JP2019059233 A JP 2019059233A JP 2019059233 A JP2019059233 A JP 2019059233A JP 6785331 B2 JP6785331 B2 JP 6785331B2
Authority
JP
Japan
Prior art keywords
layer
thickness
type
semiconductor
etching stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019059233A
Other languages
English (en)
Other versions
JP2019186539A (ja
Inventor
優太 小鹿
優太 小鹿
嘉孝 門脇
嘉孝 門脇
哲也 生田
哲也 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to KR1020207027423A priority Critical patent/KR102426467B1/ko
Priority to DE112019001735.7T priority patent/DE112019001735T5/de
Priority to US17/042,911 priority patent/US11894502B2/en
Priority to CN201980022749.7A priority patent/CN111919305A/zh
Priority to PCT/JP2019/013454 priority patent/WO2019189514A1/ja
Priority to TW108111198A priority patent/TWI743463B/zh
Publication of JP2019186539A publication Critical patent/JP2019186539A/ja
Application granted granted Critical
Publication of JP6785331B2 publication Critical patent/JP6785331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides

Landscapes

  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体光デバイスの製造方法及び半導体光デバイスの中間体に関するものである。
近年、ウェアラブル機器の需要に伴い赤外領域を受発光波長とする半導体光デバイスには小型化が求められており、特に、半導体光デバイスの厚さ（全厚）を小さくすることが求められつつある。そして、波長１０００ｎｍ〜２２００ｎｍの近赤外領域を受発光波長とする半導体光デバイスが、血液の分析などヘルスケア用センサとして注目されている。
このような要望に対し、例えば、本出願人は、ＩｎＰ成長用基板上に半導体積層体を形成する工程と、半導体積層体を、少なくとも金属接合層を介してＳｉ基板からなる支持基板と接合する工程と、ＩｎＰ成長用基板を除去する工程と、を有する、貼り合わせ半導体光デバイスを初めて提案している（特許文献１参照）。
このようなＩｎＰ成長用基板を除去して支持基板を接合する半導体光デバイスの製造方法では、ＩｎＰ成長用基板上に、予めエッチングストップ層を形成していた。エッチングストップ層は、例えば、ＩｎＰ成長用基板上に、３元系又は４元系の混晶を成長（例えばエピタキシャル成長）させることにより形成することができる。
特開２０１８−００６４９５号公報
しかしながら、上記提案まではＩｎＰ成長用基板を除去する試みは行われていなかったため、ＩｎＰ成長用基板を除去する工程における適切なエッチングストップ層については十分検討されていなかった。ＩｎＰ成長用基板を除去する工程では、長時間にわたって溶解液でＩｎＰ成長用基板を溶かすため、ＩｎＰ成長用基板の溶解の過程において、基板の厚みの面内のばらつきや溶解の進行速度のばらつきにより、基板が除去されエッチングストップ層が溶解液に露出した部分とまだ基板が溶解している部分とが混在する状態が発生する。この状態から基板が完全に除去される間、エッチングストップ層は、完全に溶解することなく残っている必要がある。このため、エッチングストップ層は十分厚い必要があると考えられた。しかし、エッチングストップ層の格子定数をＩｎＰに近いものとした場合であっても、エッチングストップ層上の半導体積層体において、半導体光デバイスにクロスハッチが発生する場合があることが判明した。ここで、「クロスハッチ」とは、結晶格子に沿って生じ、半導体光デバイスの表面に線として格子状に見られる欠陥をいう。クロスハッチが生じていると、外観が悪いだけでなく、高電流を流したときに出力の低下を引き起こすおそれがある。
そこで、本発明は、クロスハッチを抑制することができる、半導体光デバイスの製造方法及び半導体光デバイスの中間体を提供することを目的とする。
本発明者らは、上記クロスハッチが生じる原因について鋭意検討した。その結果、エッチングストップ層を設けた場合に、該エッチングストップ層とＩｎＰ成長用基板との間に歪みエネルギーが蓄積される結果、それが半導体光デバイスにクロスハッチが生じる原因となっていることを突き止めた。
本発明の要旨構成は、以下の通りである。
本発明の半導体光デバイスの製造方法は、ＩｎＰ成長用基板上に、エッチングストップ層を形成する工程と、
前記エッチングストップ層上に、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体を形成する工程と、を含み、
前記エッチングストップ層の厚さが、１００ｎｍ以下であることを特徴とする。
本発明の半導体光デバイスの製造方法では、前記エッチングストップ層の厚さは、５０ｎｍ以下であることが好ましい。
本発明の半導体光デバイスの製造方法では、前記エッチングストップ層の厚さは、２０ｎｍ以下であることが好ましい。
本発明の半導体光デバイスの製造方法では、
前記半導体積層体に、少なくとも金属接合層を介して支持基板を接合する工程と、
前記ＩｎＰ成長用基板を除去する工程と、をさらに有することが好ましい。
本発明の半導体光デバイスの製造方法では、前記エッチングストップ層の一部を、ｎ型ＩｎＧａＡｓコンタクト層とすることが好ましい。
本発明の半導体光デバイスの製造方法では、前記ｎ型ＩｎＧａＡｓコンタクト層の厚さが１〜１００ｎｍであることが好ましい。
本発明の半導体光デバイスの製造方法では、前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に含み、
前記ｐ型クラッド層の厚さが、１２００〜９０００ｎｍであることが好ましい。
本発明の半導体光デバイスの製造方法では、上記において、前記ｐ型クラッド層の厚さは、２４００〜９０００ｎｍであることが好ましい。
本発明の半導体光デバイスの中間体は、ＩｎＰ成長用基板と、
前記ＩｎＰ成長用基板上に形成されたエッチングストップ層と、
前記エッチングストップ層上に形成された、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体と、を備え、
前記エッチングストップ層の厚さが、１００ｎｍ以下であることを特徴とする。
本発明の半導体光デバイスの中間体では、前記エッチングストップ層の厚さは、５０ｎｍ以下であることが好ましい。
本発明の半導体光デバイスの中間体では、前記エッチングストップ層の厚さは、２０ｎｍ以下であることが好ましい。
本発明の半導体光デバイスの中間体では、前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に含み、
前記ｐ型クラッド層の厚さが、１２００〜９０００ｎｍであることが好ましい。
本発明の半導体光デバイスの中間体では、上記において、前記ｐ型クラッド層の厚さは、２４００〜９０００ｎｍであることが好ましい。
本発明の半導体光デバイスの中間体では、前記半導体積層体に、少なくとも金属接合層を介して支持基板が接合されたことが好ましい。
本発明によれば、クロスハッチを抑制することができる、半導体光デバイスの製造方法及び半導体光デバイスの中間体を提供することができる。
本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの製造方法のフローを説明するための模式断面図である。 本発明の一実施形態にかかる半導体光デバイスの一の中間体の誘電体層及びコンタクト部周辺を説明する模式図である。 実施例におけるオーミック電極部のパターンを示す模式上面図である。 実施例における上面電極のパターンを示す模式上面図である。 比較例３の外観評価（金属顕微鏡写真）の結果を示す図である。 比較例３の外観評価（ＷＡＳＡＶＩ）の結果を示す図である。 発明例１の外観評価（金属顕微鏡写真）の結果を示す図である。 発明例１の外観評価（ＷＡＳＡＶＩ）の結果を示す図である。 ｎ型コンタクト層上にｎ型電極を配置した後、ｎ型コンタクト層の一部を除去する場合を示す模式図である。 ｎ型コンタクト層の一部を除去した後、残ったｎ型コンタクト層上にｎ型電極を配置する場合を示す模式図である。
本発明の実施形態の説明に先立ち、以下の点について予め説明する。まず、本明細書において組成比を明示せずに単に「ＩｎＧａＡｓＰ」と表記する場合は、ＩＩＩ族元素（Ｉｎ，Ｇａの合計）と、Ｖ族元素（Ａｓ，Ｐ）との化学組成比が１：１であり、かつ、ＩＩＩ族元素であるＩｎ及びＧａの比率と、Ｖ族元素であるＡｓ及びＰの比率とがそれぞれ不定の、任意の化合物を意味するものとする。この場合、ＩＩＩ族元素にＩｎ及びＧａのいずれか一方が含まれない場合を含み、また、Ｖ族元素にＡｓ及びＰのいずれか一方が含まれない場合を含むものとする。ただし、「Ｉｎ及びＰを少なくとも含む」ＩｎＧａＡｓＰと明示的に記載する場合、ＩＩＩ族元素にＩｎが０％超１００％以下含まれ、かつ、Ｖ族元素にＰが０％超１００％以下含まれものとする。また、「ＩｎＧａＰ」と表記する場合は、上記「ＩｎＧａＡｓＰ」にＡｓが製造上不可避な混入を除いては含まれないことを意味し、「ＩｎＧａＡｓ」と表記する場合には、上記「ＩｎＧａＡｓＰ」にＰが製造上不可避な混入を除いては含まれないことを意味する。同様に、「ＩｎＡｓＰ」と表記する場合は、上記「ＩｎＧａＡｓＰ」にＧａが製造上不可避な混入を除いては含まれないことを意味し、「ＧａＡｓＰ」と表記する場合には、上記「ＩｎＧａＡｓＰ」にＩｎが製造上不可避な混入を除いては含まれないことを意味する。そして、「ＩｎＰ」と表記する場合は、上記「ＩｎＧａＡｓＰ」にＧａ及びＡｓが製造上不可避な混入を除いては含まれないことを意味する。なお、ＩｎＧａＡｓＰやＩｎＧａＡｓなどの各成分組成比は、フォトルミネッセンス測定及びＸ線回折測定などによって測定することができる。また、ここで言う「製造上不可避な混入」とは、原料ガスを用いる製造装置上の不可避な混入のほか、結晶成長時や、その後の熱処理に伴う各層界面での原子の拡散現象などを意味する。
また、本明細書において、電気的にｐ型として機能する層をｐ型層と称し、電気的にｎ型として機能する層をｎ型層と称する。一方、ＺｎやＳ、Ｓｎ等の特定の不純物を意図的には添加しておらず、電気的にｐ型又はｎ型として機能しない場合、「ｉ型」又は「アンドープ」と言う。アンドープのＩｎＧａＡｓＰ層には、製造過程における不可避的な不純物の混入はあってよく、具体的には、キャリア密度が小さい（例えば４×１０16／ｃｍ3未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。また、ＺｎやＳｎ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。
また、形成される各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の厚さのそれぞれは、光干渉式膜厚測定器及び透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造のように各層の厚さが小さい場合にはＴＥＭ−ＥＤＳを用いて厚さを測定することができる。なお、断面図において、所定の層が傾斜面を有する場合、その層の厚さは、当該層の直下層の平坦面からの最大高さを用いるものとする。
以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板及び各層の縦横の比率を実際の比率から誇張して示している。
＜半導体発光素子の製造方法＞
半導体光デバイスが半導体発光素子である場合の、該半導体発光素子の製造方法の一実施形態について説明する。
（第１工程）
本発明の一実施形態にかかる半導体発光素子の製造方法においては、まず、図１Ａに示すように、まずＩｎＰ成長用基板１０を用意する。ＩｎＰ成長用基板１０には、一般的に入手可能なｎ型ＩｎＰ基板、アンドープのＩｎＰ基板、及びｐ型ＩｎＰ基板のいずれを用いることもできる。本実施形態では、ＩｎＰ成長用基板１０は、ｎ型ＩｎＰ基板である。
次いで、図１Ｂに示すように、第１工程においては、ＩｎＰ成長用基板１０上にエッチングストップ層２０を形成する。エッチングストップ層２０は、後の工程においてＩｎＰ成長用基板１０をエッチングにより除去する際に、半導体積層体３０までが除去されてしまうのを防止する。そして、エッチングストップ層２０とは、ＩｎＰ成長用基板１０の溶解液（濃度０．１〜３６％の塩酸）ではエッチングされ難いというエッチング選択性を有している層をいう。さらに、エッチングストップ層をエッチングする際の溶解液では半導体積層体３０のエッチングストップ層と接する層（本実施形態ではｎ型クラッド層３１）がエッチングされ難いというエッチング選択性も有していることが好ましい。さらに、エッチングストップ層２０とは、ＩｎＰ成長用基板１０及びエッチングストップ層２０の直上に形成する半導体積層体３０（本実施形態ではｎ型クラッド層３１）との間で結晶成長可能な程度に格子整合する層である。格子整合が可能な材料としてはＩｎＧａＡｓの他にＡｌＩｎＡｓやＡｌＩｎＧａＡｓ、ＩｎＧａＡｓＰが挙げられる。これらの条件を満たすエッチングストップ層としては、ｎ型ＩｎＧａＡｓ層を用いることができ、この場合、ＩｎＰと格子整合させるため、ＩＩＩ族元素におけるＩｎ組成比を０．３〜０．７とすることが好ましく、０．４７〜０．６とすることがより好ましい。Ｉｎ組成比をｚとしてエッチングストップ層２０の組成式をＩｎzＧａ(1-z)Ａｓと表すと、Ｉｎ組成比ｚを０．４７以上０．６０以下とするとより確実に結晶成長を行うことができ、Ｉｎ組成比ｚを０．５０以上０．５７以下とすることがさらに好ましい。なお、ＩｎＧａＡｓがＩｎＰと完全に格子整合するのは、Ｉｎ組成比ｚが０．５３２のときである。半導体積層体３０に圧縮歪みを加えるために、ｚ＞０．５３２とすることがより好ましく、ｚ≧０．５４とすることがさらに好ましい。ここで、本実施形態では、エッチングストップ層２０の厚さは、１００ｎｍ以下である。本発明では、エッチングストップ層２０の厚さは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。一方で、エッチングストップ層２０の厚さは、１ｎｍ以上とすることが好ましく、５ｎｍ以上とすることがより好ましい。エッチングストップ層２０は、単層であっても良く、あるいは、他層との複合層（例えばＳＬＳ層）であっても良い（この場合は、複合層の総厚を１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下とする）。エッチングストップ層２０は、例えば、エピタキシャル成長により形成することができ、例えば、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ3）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩ実施ｎＧａＡｓ層を所望の厚さ（１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下）で形成することができる。
本実施形態では、ＩｎＰ成長用基板を除去した後において、エッチングストップ層２０の一部を、ｎ型ＩｎＧａＡｓコンタクト層２０とすることが好ましい。ｎ型ＩｎＧａＡｓコンタクト層２０は、ｎ型電極と直接接する層である。また、ｎ型ＩｎＧａＡｓコンタクト層とする領域（ｎ型電極を形成する領域またはｎ型電極を形成する領域とその外周）以外のエッチングストップ層は、エッチングにより除去することが好ましい。
なお、ｎ型ＩｎＧａＡｓコンタクト層２０は、組成一定の単層に限定されず、Ｉｎ組成比ｚの異なる複数層から形成されてもよい。さらに、ｎ型ＩｎＧａＡｓコンタクト層２０のＩｎ組成比ｚを厚さ方向に漸増または漸減させるなどして、組成傾斜させてもよい。また、ｎ型ＩｎＧａＡｓコンタクト層２０内のドーパント量についても、層内で変化させても良い。
次いで、図１Ｂに示すように、第１工程においては、エッチングストップ層２０上に、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体３０を形成する。
ここで、半導体積層体３０は、（本実施形態ではエッチングストップ層２０側から）ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７をこの順に含み、ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７は、それぞれ、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体からなる層であることが好ましい。
半導体積層体３０は、活性層３５を、ｎ型クラッド層３１及びｐ型クラッド層３７で挟持したダブルヘテロ（ＤＨ）構造又は多重量子井戸（ＭＱＷ）構造とすることができる。結晶欠陥抑制による光出力向上のため、半導体積層体３０が多重量子井戸構造を有することがより好ましい。多重量子井戸構造は、井戸層３５Ｗ及び障壁層３５Ｂを交互に繰り返した構造により形成することができ、この場合、井戸層３５ＷをＩｎＧａＡｓＰとすることができ、障壁層３５Ｂを、井戸層３５Ｗよりもバンドギャップの大きなＩｎＧａＡｓＰとすることが好ましい。このような半導体積層体３０により、半導体発光素子１００の発光波長を、所望の近赤外領域の波長とすることができる。例えば、ＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物の組成変更により発光ピーク波長を１０００〜１６５０ｎｍとすることができ、ＭＱＷ構造の場合であればＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物の組成変更に加えて井戸層と障壁層との組成差を調整して井戸層にひずみを加えることにより発光ピーク波長を１０００〜１９００ｎｍとすることもできる。なお、ｎ型クラッド層３１としてはｎ型のＩｎＰクラッド層を用いることが好ましく、ｐ型クラッド層３７としてはｐ型のＩｎＰクラッド層を用いることが好ましい。また、井戸層３５Ｗの成分組成をＩｎxwＧａ1-xwＡｓywＰ1-ywと表す場合、０．５≦ｘｗ≦１、かつ、０．５≦ｙｗ≦１とすることができ、０．６≦ｘｗ≦０．８、かつ、０．３≦ｙｗ≦１とすることが好ましい。また、障壁層３５Ｂの成分組成をＩｎxbＧａ1-xbＡｓybＰ1-ybと表す場合、０．５≦ｘｂ≦１、かつ、０≦ｙｂ≦０．５とすることができ、０．８≦ｘｂ≦１、かつ、０≦ｙｂ≦０．２とすることが好ましい。
半導体積層体３０の全体の厚さは制限されないが、例えば２μｍ〜１５μｍとすることができる。また、ｎ型クラッド層３１の厚さも制限されないが、例えば１μｍ〜５μｍとすることができる。さらに、活性層３５の厚さも制限されないが、例えば１００ｎｍ〜１０００ｎｍとすることができる。また、本発明では、ｐ型クラッド層３７の厚さは、特に限定されないが、１２００〜９０００ｎｍとすることが好ましく、２４００〜９０００ｎｍとすることがより好ましい。活性層３５が量子井戸構造を有する場合、井戸層３５Ｗの厚さを３ｎｍ〜１５ｎｍとすることができ、障壁層３５Ｂの厚さを５〜１５ｎｍとすることができ、両者の組数を３〜５０とすることができる。
また、図１Ｂに示すように、半導体積層体３０は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰからなるｐ型キャップ層３９をｐ型クラッド層３７上に有することも好ましい。ｐ型キャップ層３９を設けることで、格子不整合を緩和することができる。ｐ型キャップ層３９の厚さは制限されないが、例えば５０〜２００ｎｍとすることができる。本実施形態では、半導体積層体３０の最表層は、ｐ型キャップ層３９であるが、本発明では、ｐ型キャップ層３９は任意の構成であるため、例えば半導体積層体３０の最表層をｐ型クラッド層３７としてもよい。
なお、図示しないが、半導体積層体３０は、ｎ型クラッド層３１と活性層３５との間、及び、活性層３５とｐ型クラッド層との間に、それぞれ、ｉ型ＩｎＰスペーサ層を有することも好ましい。ｉ型ＩｎＰスペーサ層を設けることで、ドーパントの拡散を防止することができる。なお、ｉ型ＩｎＰスペーサ層の厚さは制限されないが、例えば５０〜４００ｎｍとすることができる。
ここで、半導体積層体３０の各層は、エピタキシャル成長により形成することができ、例えば、有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ3）、Ｐ源としてホスフィン（ＰＨ3）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩｎＧａＡｓＰ層を所望の厚さで形成することができる。なお、エピタキシャル成長させる他のＩｎＧａＡｓＰ層についても、同様の方法により形成することができる。各層をｐ型又はｎ型にドーパントする場合は、所望に応じてドーパント源のガスをさらに用いればよい。
（第２工程）
次いで、図１Ｃに示すように、第２工程では、半導体積層体３０上に、ＩＩＩ−Ｖ族化合物半導体からなるコンタクト層４１を形成する。例えば、図１Ｃに示すように、ｐ型キャップ層３９上にｐ型のコンタクト層４１を形成することができる。ｐ型のコンタクト層４１は、後述のオーミック金属部４３に接し、オーミック金属部４３と半導体積層体３０との間に介在する層であって、半導体積層体３０に比べてオーミック金属部４３との間のコンタクト抵抗が小さくなる組成であればよく、例えばｐ型のＩｎＧａＡｓ層を用いることができる。コンタクト層４１の厚さは制限されないが、例えば５０ｎｍ〜２００ｎｍとすることができる。
（第３工程）
次いで、図２Ａに示すように、第３工程では、コンタクト層４１上の一部にオーミック金属部４３を形成すると共に、コンタクト層４１の表面に露出領域Ｅ１を残す。オーミック金属部４３は、所定のパターンで島状に分散させて形成することができる。ｐ型のコンタクト層４１としてｐ型のＩｎＧａＡｓ層を用いる場合、オーミック金属部４３として例えばＡｕ、ＡｕＺｎ、ＡｕＢｅ、ＡｕＴｉなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ａｕ／ＡｕＺｎ／Ａｕをオーミック金属部４３とすることができる。オーミック金属部４３の厚さ（又は合計厚さ）は制限されないが、例えば３００〜１３００ｎｍ、より好ましくは３５０ｎｍ〜８００ｎｍとすることができる。
ここで、例えば、コンタクト層４１の表面にレジストパターンを形成し、オーミック金属部４３を蒸着させ、レジストパターンをリフトオフして形成すれば、第３工程を行うことができる。また、コンタクト層４１の表面全面に所定の金属層を形成し、当該金属層上にマスクを形成し、エッチングするなどして、オーミック金属部４３を形成することでも、第３工程を行うことができる。いずれの場合も、図２Ａに示すように、コンタクト層４１上の一部にオーミック金属部４３が形成され、コンタクト層４１の表面には、オーミック金属部４３が接触しない表面、すなわち、露出領域Ｅ１が形成される。
なお、オーミック金属部４３の形状は、図２Ａに示すように断面図において台形状となることがあるが、これは模式的な例示に過ぎない。オーミック金属部４３の形状は、断面図において矩形状に形成されても構わないし、角部に丸みを有していても構わない。
（第４工程）
次いで、図２Ｂに示すように、第４工程では、露出領域Ｅ１におけるコンタクト層４１を、半導体積層体３０の表面が露出するまで除去して、オーミック金属部４３及びコンタクト層４１ａからなるコンタクト部４０を形成すると共に、半導体積層体３０の露出面Ｅ２を形成する。すなわち、先の第３工程において形成したオーミック金属部４３以外の場所におけるコンタクト層４１を、半導体積層体３０の最表層であるｐ型キャップ層３９の表面が露出するまでエッチングし、コンタクト層４１ａとする。例えば、オーミック金属部４３及びその近傍（２〜５μｍ程度）にレジストマスクを形成し、酒石酸−過酸化水素系などによりコンタクト層４１の露出領域Ｅ１をウェットエッチングすればよい。他にも、無機酸−過酸化水素系及び有機酸−過酸化水素系などによってもウェットエッチングは可能である。また、第３工程において金属層上にマスクを形成し、エッチングによりオーミック金属部４３を形成した場合は、第４工程のエッチングを連続して行ってもよい。
なお、コンタクト部４０の厚さは、コンタクト層４１（４１ａ）及びオーミック金属部４３の合計厚さに相当し、３５０ｎｍ〜１５００ｎｍ、より好ましくは４００〜１０００ｎｍとすることができる。
（第５工程）
次いで、図２Ｃに示すように、第５工程では、半導体積層体３０の露出面Ｅ２上の少なくとも一部に誘電体層５０を形成する。このような誘電体層５０は、例えば以下のようにして形成することができる。
まず、半導体積層体３０及びコンタクト部４０を被覆するように、半導体積層体３０上の全面に誘電体層を成膜する。成膜法としては、プラズマＣＶＤ法又はスパッタ法などの、公知の手法が適用可能である。そして、成膜した誘電体層表面の、コンタクト部４０の上方において、誘電体層５０にコンタクト部上の誘電体が形成される場合には、所望によりマスクを形成し、エッチング等により当該コンタクト部上の誘電体を除去すればよい。例えば、バッファードフッ酸（ＢＨＦ）などを用いてコンタクト部上の誘電体をウェットエッチングすることができる。
また、変形例として、図５に示すように、半導体積層体３０の露出面Ｅ２上の一部に誘電体層５０を形成すると共に、コンタクト部４０の周囲を露出部Ｅ３とすることも好ましい。このような誘電体層５０及び露出部Ｅ３は、例えば以下のようにして形成することができる。まず、半導体積層体３０上の全面に誘電体層を成膜し、成膜した誘電体層表面の、コンタクト部４０の上方において、コンタクト部を完全に取囲む窓パターンをレジストで形成する。この場合、窓パターンは、コンタクト部の幅方向及び長手方向の長さに対してそれぞれ１〜５μｍ程度拡がりを持たせることが好ましい。こうして形成したレジストパターンを用いて、コンタクト部周辺の誘電体をエッチングにより除去することで、誘電体層５０が形成されると共に、コンタクト部４０の周囲が露出部Ｅ３となる。
このような露出部Ｅ３を設けることで、半導体発光素子１００の放熱経路が形成される。この効果を確実に得るためには、露出部Ｅ３の幅Ｗ（図５参照）を０．５μｍ以上５μｍ以下とすることが好ましく、１μｍ以上３．５μｍ以下とすることがより好ましい。
なお、誘電体層５０が半導体積層体３０と接触する接触面積率を、８０％以上９５％以下とすることも好ましい。コンタクト部４１の面積を減らして、誘電体層５０の面積を増やすことにより、コンタクト部による光吸収を抑制することができるからである。なお、接触面積率は、ウェーハの状態で測定することができるし、個片化後の半導体発光素子の状態から接触面積率を逆算する場合は、個片化の際に除去された半導体層（誘電体層が存在していた領域）の幅を片幅２０〜３０μｍ（両幅４０〜６０μｍ）と仮定して算出してもよい。
なお、第５工程では誘電体層５０の厚さＨ1と、コンタクト部４０の厚さＨ2との関係は特に制限されないが、図５に示すように、誘電体層５０の厚さをＨ1、コンタクト部の厚さをＨ2と表した場合、Ｈ1≧Ｈ2とすることができ、Ｈ1＞Ｈ2とすることも好ましい。この条件の下、誘電体層５０の厚さを、例えば３６０ｎｍ〜１６００ｎｍ、より好ましくは４１０ｎｍ〜１１００ｎｍとすることができる。また、誘電体層の厚さＨ1と、コンタクト部４０の厚さＨ2との差Ｈ1−Ｈ2を１０ｎｍ以上１００ｎｍ以下とすることも好ましい。
また、誘電体層５０としては、ＳｉＯ2、ＳｉＮ、ＩＴＯ、又はＡｌＮなどを用いることができ、特に、誘電体層５０がＳｉＯ2からなることが好ましい。ＳｉＯ2は、ＢＨＦ等によるエッチング加工が容易だからである。
（第６工程）
次いで、図３Ａに示すように、第６工程では、誘電体層５０及びコンタクト部４０上に、活性層３５から放射される光を反射する反射層６０を形成する。反射層６０には、ＤＢＲや金属反射層、フォトニック結晶、部分的な空隙等による屈折率差などが利用可能であるが、製造が容易であり放射光に対して適切な反射率とするため、金属反射層を用いることが好ましい。第５工程において、露出部Ｅ３を形成している場合は、金属反射層６０は露出部Ｅ３上にも形成される。Ａｕを主成分とする金属反射層６０とは、金属反射層６０の組成においてＡｕが５０質量％超を占めることをいい、より好ましくはＡｕが８０質量％以上であることをいう。金属反射層６０は、複数層の金属層を含むことができるが、Ａｕからなる金属層（以下、「Ａｕ金属層」）を含む場合には、金属反射層６０の合計厚さのうち、Ａｕ金属層の厚さを５０％超とすることが好ましい。金属反射層６０を構成する金属には、Ａｕの他、Ａｌ，Ｐｔ，Ｔｉ、Ａｇなどを用いることができる。例えば、金属反射層６０はＡｕのみからなる単一層であってもよいし、金属反射層６０にＡｕ金属層が２層以上含まれていてもよい。後続の第７工程における接合を確実に行うため、金属反射層６０の最表層（半導体積層体３０と反対側の面）を、Ａｕ金属層とすることが好ましい。例えば、誘電体層５０、露出部Ｅ３、及びコンタクト部４０上に、Ａｌ、Ａｕ、Ｐｔ、Ａｕの順に金属層を成膜し、金属反射層６０とすることができる。金属反射層６０におけるＡｕ金属層の１層の厚さを、例えば４００ｎｍ〜２０００ｎｍとすることができ、Ａｕ以外の金属からなる金属層の厚さを、例えば５ｎｍ〜２００ｎｍとすることができる。金属反射層６０は、蒸着法などの一般的な手法により、誘電体層５０、露出部Ｅ３、及びコンタクト部４０上に成膜して形成することができる。
（第７工程）
次いで、図３Ｂに示すように、第７工程では、金属接合層７０が表面に設けられた導電性支持基板８０を、金属接合層７０を介して金属反射層６０に接合する。導電性支持基板８０の表面には、予め金属接合層７０を、スパッタ法や蒸着法などにより形成しておけばよい。この金属接合層７０と、金属反射層６０を対向配置して貼り合せ、２５０℃〜５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
金属反射層６０と接合する金属接合層７０には、Ｔｉ、Ｐｔ、Ａｕなどの金属や、金と共晶合金を形成する金属（Ｓｎなど）を用いることができ、これらを積層したものとすることが好ましい。例えば、導電性支持基板８０の表面から順に、厚さ４００ｎｍ〜８００ｎｍのＴｉ、厚さ５ｎｍ〜２０ｎｍのＰｔ、厚さ７００〜１２００ｎｍのＡｕを積層したものを金属接合層７０とすることができる。なお、金属反射層６０と金属接合層７０との接合を容易にするため、金属接合層７０側の最表層をＡｕ金属層とし、金属反射層６０の、金属接合層７０側の金属層もＡｕとして、Ａｕ−Ａｕ拡散によるＡｕ同士での接合を行うことが好ましい。
支持基板８０には、例えば導電性のＳｉ基板を用いることができ、他にも、導電性のＧａＡｓ基板、又はＧｅ基板を用いても良い。また、上述の半導体基板以外に、金属基板を用いることもできるし、焼成ＡｌＮなどの放熱性絶縁基板を用いたサブマウント基板であっても良い。支持基板８０の厚さは、用いる材料によっても異なるが、１００μｍ以上５００μｍ以下とすることができ、Ｓｉ基板やＧａＡｓ基板であれば、１８０μｍ未満の厚さとしてもハンドリング可能である。放熱性や脆性、コストを考慮すると、Ｓｉ基板が特に好ましい。
（第８工程）
次いで、図４Ａに示すように、第８工程では、ＩｎＰ成長用基板１０を除去する。ＩｎＰ成長用基板１０は、例えば塩酸を用いてウェットエッチングにより除去することができ、本実施形態においては、エッチングストップ層２０を形成しているため、当該エッチングストップ層でエッチングを終了させることができる。塩酸は、濃度０．１〜３６％の塩酸が好ましい。さらに、塩酸にはエッチング選択性に影響がない範囲で他の薬品を混合しても良い。なお、エッチングストップ層がｎ型ＩｎＧａＡｓ層である場合、例えば硫酸−過酸化水素系のエッチング液を用いたウェットエッチングによりエッチングストップ層を除去すればよい。
（第９工程）
次いで、図４Ｂに示すように、導電性支持基板８０の裏面に裏面電極９１を形成し、半導体積層体３０の表面に上面電極９３を形成する工程を有する。上面電極９３は、配線部９３ａ及びパッド部９３ｂを含んでも良い。裏面電極９１及び上面電極９３の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、又は抵抗加熱法などを用いることができる。
あるいは、本発明では、図９Ａ、図９Ｂに示すように、ｎ型ＩｎＧａＡｓコンタクト層２０のｎ側電極形成領域２０Ａ上にｎ側電極９３を形成しつつ、ｎ型ＩｎＧａＡｓコンタクト層２０を一部除去して、半導体積層体３０に露出面を設けることもできる。ｎ側電極形成領域２０Ａ上にｎ側電極９３を設けた後、ｎ型コンタクト層２０を一部除去しても良いし（図９Ａ参照）、予めｎ側電極形成領域２０Ａ以外のｎ型コンタクト層２０を除去し、その後残ったｎ型コンタクト層のｎ側電極形成領域２０Ａ上にｎ側電極９３を形成しても良い（図９Ｂ）。上述したように、ｎ型ＩｎＧａＡｓコンタクト層２０は、例えば、硫酸−過酸化水素系でウェットエッチングにより除去することができる。
ｎ型ＩｎＧａＡｓコンタクト層２０のｎ側電極形成領域２０Ａ上にｎ側電極９３を形成するに当たり、ｎ側電極９３は、配線部９３ａ及びパッド部９３ｂを含んでも良い。また、ｎ側電極９３のうち、特に配線部９３ａは、Ａｕ及びＧｅを含むことが好ましく、あるいは、Ｔｉ、Ｐｔ及びＡｕを含むことが好ましい。ｎ側電極９３がこれらの金属元素を含めば、ｎ型ＩｎＧａＡｓコンタクト層２０Ａとのオーミックコンタクトを確実に取ることができる。また、配線部９３ａを形成した後に、コンタクト層と電極との間のオーミック形成のための熱処理を行うことが好ましい。パッド部９３ｂの形成は、当該熱処理の後とすることも好ましい。
以上のようにして、半導体発光素子１００を作製することができる。本実施形態の半導体発光素子の製造方法によれば、製造される半導体発光素子１００は、ＩｎＰ基板を支持基板とする製造方法に比べて支持基板の厚さを十分に小さくすることができる。従って、半導体発光素子１００の全厚も小さくすることができるため、半導体発光素子１００を小型化することができる。さらに、本実施形態の半導体発光素子の製造方法によれば、Ｓｉ基板側に金属反射層６０が設けられることとなるため、支持基板と反対側の面が主な光取り出し口となる。一方、従来のＩｎＰ基板を成長用基板兼、支持基板となる半導体発光素子の製造方法では、半導体積層体の上下両面側及び側面側が光取り出し口となる。従って、本実施形態に従う半導体発光素子の製造方法の場合、従来型の半導体発光素子の製造方法に比べて、半導体発光素子の放出光が狭指向性となる点でも有利である。
そして、本実施形態の半導体発光素子の製造方法によれば、エッチングストップ層２０の厚さを１００ｎｍ以下としているため、該エッチングストップ層２０とＩｎＰ成長用基板１０との格子不整合に起因するクロスハッチの発生を抑制することができる。また、エッチングストップ層２０は、隣接するｎ型のＩｎＰクラッド層３１へのＡｓ遷移層を発生させることも知られており、このようなＡｓ遷移層の発生も抑制することができる。これらの観点から、上述したように、エッチングストップ層２０の厚さは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。なお、エッチングストップ層２０の本来的機能を発揮させるためには、エッチングストップ層２０の厚さは、１ｎｍ以上とすることが好ましい。また、エッチングストップ層２０の厚さが１００ｎｍ以下（好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下）である場合、１００ｍＡでの発光出力も向上する。
さらに、本実施形態の半導体発光素子の製造方法によれば、ｐ型クラッド層３７の厚さを１２００〜９０００ｎｍとしているため、半導体発光素子における電流の拡散長を増大させて、半導体発光素子の電流入力に対する発光出力の線形性を向上させることもできる。この観点から、上述したように、ｐ型クラッド層３７の厚さは、２４００〜９０００ｎｍとすることがより好ましい。
ここで、図示しないが、本実施形態に従う製造方法は、導電性支持基板８０の厚さを８０μｍ以上２００μｍ未満の範囲内に研削する研削工程を更に有することも好ましい。本実施形態では、導電性支持基板８０としてＳｉ基板を用いるため、導電性支持基板８０を厚さ２００μｍ未満に研削しても破損が生じることがない。さらに、導電性支持基板８０の厚さを１５０μｍ以下にまで研削することもできるし、１００μｍ以下にまで研削することもできる。ただし、導電性支持基板８０の厚さを８０μｍ未満にまで研削すると、Ｓｉ基板であっても破損が生じ得るため、厚さの下限を８０μｍとすることが好ましい。また、導電性支持基板８０の厚さが８０μｍ以上であれば、半導体発光素子１００を十分にハンドリング可能である。
この研削工程は、前述の第７工程に先立ち行ってもよいし、第７工程と第８工程との間、あるいは、第８工程の後のいずれの段階で行ってもよいが、第８工程の後がより好ましい。薄型化したウェーハを用いて加工する工程を減らすことで、ウェーハの割れをより確実に防止できるからである。なお、第８工程の後に研削工程を行う場合、後述の裏面電極の形成に先立ち研削工程を行うものとする。なお、Ｓｉ基板からなる導電性支持基板８０の研削は、一般的な機械研削により行うことができ、エッチングを併用してもよい。
＜半導体発光素子の中間体＞
次に、半導体光デバイスが半導体発光素子である場合の、該半導体発光素子の中間体の一実施形態について説明する。
本実施形態の半導体発光素子の中間体は、図１Ｂ、図１Ｃ、図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、及び図３Ｂに示すように、ＩｎＰ成長用基板１０と、ＩｎＰ成長用基板１０上に形成されたエッチングストップ層２０と、エッチングストップ層２０上に形成された、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体３０と、を備えたものである。そして、本実施形態の半導体発光素子の中間体は、エッチングストップ層２０の厚さが、１００ｎｍ以下である。
ＩｎＰ成長基板１０、エッチングストップ層２０、半導体積層体３０については、半導体発光素子の製造方法の実施形態において説明したのと同様であるため、説明を省略する。
本実施形態の半導体発光素子の中間体によれば、エッチングストップ層２０の厚さを１００ｎｍ以下としているため、該エッチングストップ層２０とＩｎＰ成長用基板１０との格子不整合に起因するクロスハッチの発生を抑制することができる。また、半導体積層体３０において、エッチングストップ層２０と隣接する層が、上記の製造方法の実施形態と同様に、ｎ型のＩｎＰクラッド層３１である場合、エッチングストップ層２０は、隣接するｎ型のＩｎＰクラッド層３１へのＡｓ遷移層を発生させることも知られているが、本実施形態の半導体発光素子の中間体によれば、このようなＡｓ遷移層の発生も抑制することができる。これらの観点から、本実施形態の半導体発光素子の中間体では、エッチングストップ層２０の厚さは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。なお、エッチングストップ層２０の本来的機能を発揮させるためには、エッチングストップ層２０の厚さは、１ｎｍ以上とすることが好ましい。エッチングストップ層２０は、単層であっても良く、あるいは、他層との複合層（例えばＳＬＳ層）であっても良い（この場合は、複合層の総厚を１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下とする）。
ここで、本実施形態の半導体発光素子の中間体は、図１Ｂに示すように、半導体積層体３０が最表層（ＩｎＰ成長用基板１０の反対側の表層）であっても良い。また、本実施形態の半導体発光素子の中間体は、図１Ｃに示すように、半導体積層体３０上にコンタクト層４１が形成され、該コンタクト層４１が最表層であっても良い。また、本実施形態の半導体発光素子の中間体は、図２Ａ、図２Ｂに示すように、コンタクト層４１上にオーミック金属部４３が形成され、該オーミック金属部４３が最表層であっても良い。また、本実施形態の半導体発光素子の中間体は、図２Ｃに示すように、半導体積層体３０の上に誘電体層５０が形成され、該誘電体層５０及びオーミック金属部４３が最表層であっても良い。また、本実施形態の半導体発光素子の中間体は、図３Ａに示すように、誘電体層５０及びオーミック金属部４３上に金属反射層６０が形成され、該金属反射層６０が最表層であっても良い。また、本実施形態の半導体発光素子の中間体は、図３Ｂに示すように、金属反射層６０上に金属接合層７０及び導電性支持基板８０が形成され、該導電性支持基板８０が最表層であっても良い。各層については、半導体発光素子の製造方法の実施形態において説明したのと同様であるため、説明を省略する。
本発明の半導体発光素子の中間体では、半導体積層体３０は、（本実施形態ではエッチングストップ層２０側から）ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７をこの順に含み、ｐ型クラッド層３７の厚さが、１２００〜９０００ｎｍであることが好ましい。そのような半導体発光素子の中間体を用いた半導体発光素子における電流の拡散長を増大させて、半導体発光素子の電流入力に対する発光出力の線形性を向上させることができるからである。この観点から、本発明の半導体発光素子の中間体では、ｐ型クラッド層３７の厚さは、２４００〜９０００ｎｍとすることがより好ましい。
＜半導体発光素子＞
本発明の一実施形態にかかる半導体発光素子１００は、縦方向に電流が流れることで機能する縦型の半導体発光素子１００である。すなわち、図４Ｂに示すように、この半導体発光素子１００は、導電性支持基板８０と、導電性支持基板８０の表面に設けられた金属接合層７０と、金属接合層７０の上に設けられた金属反射層６０と、金属反射層６０の上に設けられた、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層してなる半導体積層体３０と、金属反射層６０及び半導体積層体３０の間に、並列して設けられた誘電体層５０及びコンタクト部４０と、を有する。そして、金属反射層６０の主成分はＡｕであり、導電性支持基板８０は導電性のＳｉ基板からなる。図４Ｂに示すように、本実施形態の半導体発光素子１００は、裏面電極９１及び上面電極９３を有している。
既述のとおり、半導体発光素子１００は、導電性支持基板８０として導電性のＳｉ基板を用いているため、支持基板の厚さを十分に小さくすることができる。また、半導体発光素子１００では、Ｓｉ基板側に金属反射層６０が設けられているため、従来型の半導体発光素子に比べて放出光が狭指向性となる点でも有利である。
また、本実施形態では、導電性支持基板８０の厚さを８０μｍ以上２００μｍ未満とすることができ、厚さを１５０μｍ以下することもできるし、１００μｍ以下にすることもできる。
また、半導体積層体３０は、ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７をこの順に含み、ｎ型クラッド層３１、活性層３５、及びｐ型クラッド層３７は、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体からなる層であることが好ましい。また、半導体積層体３０は、活性層３５を、ｎ型クラッド層３１及びｐ型クラッド層３７で挟持したダブルヘテロ構造又は多重量子井戸構造とすることができ、活性層３５が多重量子井戸構造を有することが好ましいのも、既述のとおりである。そして、誘電体層はＳｉＯ2からなることが好ましい。
＜半導体受光素子の製造方法＞
次に、半導体光デバイスが半導体受光素子である場合の、該半導体受光素子の製造方法について説明する。
例えば、上述した半導体発光素子の製造方法における、半導体積層体を形成する工程で、前述の半導体積層体に替えて、ＩｎＧａＡｓ光吸収層及びＩｎＰ窓層を含む半導体積層体を設ければ、半導体光デバイスを半導体受光素子として利用することができる。そして、本実施形態の半導体受光素子は、導電性支持基板としてＳｉ基板を用いているため、半導体発光素子１００と同様に、導電性支持基板の厚さを小さくすることができ、ひいては半導体受光素子の全厚を小さくすることができるため、半導体受光素子を小型化することができる。さらに、エッチングストップ層２０の厚さを１００ｎｍ以下としているため、該エッチングストップ層２０とＩｎＰ成長用基板１０との格子不整合に起因するクロスハッチの発生を抑制することができる。この観点から、上述したように、エッチングストップ層２０の厚さは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。なお、エッチングストップ層２０の本来的機能を発揮させるためには、エッチングストップ層２０の厚さは、１ｎｍ以上とすることが好ましい。エッチングストップ層２０は、単層であっても良く、あるいは、他層との複合層（例えばＳＬＳ層）であっても良い（この場合は、複合層の総厚を１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下とする）。
＜半導体受光素子の中間体＞
次に、半導体光デバイスが半導体受光素子である場合の、該半導体受光素子の中間体について説明する。
例えば、上述した半導体発光素子の中間体における、半導体積層体として、ＩｎＧａＡｓ光吸収層及びＩｎＰ窓層を含む半導体積層体を用いれば、半導体光デバイスを半導体受光素子として利用することができる。そして、本実施形態の半導体受光素子は、導電性支持基板としてＳｉ基板を用いているため、半導体発光素子１００と同様に、導電性支持基板の厚さを小さくすることができ、ひいては半導体受光素子の全厚を小さくすることができるため、半導体受光素子を小型化することができる。さらに、エッチングストップ層２０の厚さを１００ｎｍ以下としているため、該エッチングストップ層２０とＩｎＰ成長用基板１０との格子不整合に起因するクロスハッチの発生を抑制することができる。この観点から、上述したように、エッチングストップ層２０の厚さは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。なお、エッチングストップ層２０の本来的機能を発揮させるためには、エッチングストップ層２０の厚さは、１ｎｍ以上とすることが好ましい。エッチングストップ層２０は、単層であっても良く、あるいは、他層との複合層（例えばＳＬＳ層）であっても良い（この場合は、複合層の総厚を１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下とする）。
＜半導体受光素子＞
本発明の一実施形態にかかる半導体受光素子は、例えば、上述した半導体発光素子の中間体における、半導体積層体として、ＩｎＧａＡｓ光吸収層及びＩｎＰ窓層を含む半導体積層体を用いたものである。
以上、本発明の実施形態について説明したが、本発明は、上記の実施形態に何ら限定されるものではない。例えば、上記の実施形態では、ＩｎＰ成長用基板１０としてｎ型ＩｎＰ基板を用いる実施形態としたため、ＩｎＰ成長用基板１０上に形成される各層のｎ型及びｐ型については上記のとおりとしたが、本発明では、ｐ型ＩｎＰ基板を用いることもでき、その場合は、各層の導電型のｎ型／ｐ型が上記の実施形態と逆転するのは当然に理解される。また、ＩｎＰ成長用基板１０としてアンドープのＩｎＰ基板を用いる場合は、ＩｎＰ成長用基板１０上に形成する半導体層の導電性（ｐ型又はｎ型）に対応させて、各層の導電性を定めればよい。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（発明例１）
図１〜図４に示したフローチャートに従って、発明例１に係る半導体発光素子を作製した。具体的には以下のとおりである。
まず、２インチサイズのｎ型ＩｎＰ基板の（１００）面上に、ｎ型Ｉｎ0.57Ｇａ0.43Ａｓエッチングストップ層（２０ｎｍ）、ｎ型ＩｎＰクラッド層（厚さ：２μｍ）、ｉ型ＩｎＰスペーサ層（厚さ：１００ｎｍ）、発光波長１４５０ｎｍの量子井戸構造の活性層（合計１８０ｎｍ）、ｉ型ＩｎＰスペーサ層（厚さ：３２０ｎｍ）、ｐ型ＩｎＰクラッド層（厚さ：２．４μｍ）、ｐ型Ｉｎ0.8Ｇａ0.20Ａｓ0.5Ｐ0.5キャップ層（厚さ：５０ｎｍ）、ｐ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層（厚さ：１００ｎｍ）をＭＯＣＶＤ法により順次形成した。なお、量子井戸構造の活性層の形成にあたり、Ｉｎ0.73Ｇａ0.27Ａｓ0.5Ｐ0.5井戸層（厚さ：１０ｎｍ）及びＩｎＰ障壁層（厚さ：８ｎｍ）を１０層ずつ交互に積層した。
ｐ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層上に、図６Ａに示すように、島状に分散したｐ型オーミック電極部（Ａｕ／ＡｕＺｎ／Ａｕ、合計厚さ：５３０ｎｍ）を形成した。図６ＡのＩ−Ｉ断面図が、図２Ａの模式断面図に相当する。このパターン形成にあたっては、レジストパターンを形成し、次いでオーミック電極を蒸着し、レジストパターンのリフトオフにより形成した。この状態で光学顕微鏡を用いてウェーハの半導体層を上面視で観察したところ、ｐ型オーミック電極部の、半導体層への接触面積率は４．５％であった。なお、図６Ａの外形サイズは３８０μｍ角である。
次に、ｐ型オーミック電極部及びその周辺にレジストマスクを形成し、オーミック電極部を形成した場所以外のｐ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層を、酒石酸−過酸化水素系のウェットエッチングにより除去した。その後、プラズマＣＶＤ法によりｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層上の全面にＳｉＯ2からなる誘電体層（厚さ：７００ｎｍ）を形成した。そして、ｐ型オーミック電極部の上方領域に、幅方向及び長手方向に幅３μｍを付加した形状の窓パターンをレジストで形成し、ｐ型オーミック電極部及びその周辺の誘電体層を、ＢＨＦによるウェットエッチングにより除去し、ｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層を露出させた。このとき、ｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層上の誘電体層の高さＨ1（７００ｎｍ）は、ｐ型コンタクト層（厚さ：１３０ｎｍ）とｐ型オーミック電極部（厚さ：５３０）からなるコンタクト部の高さＨ2（６６０ｎｍ）より、４０ｎｍ高くした。なお、この状態で光学顕微鏡を用いてウェーハの半導体層を上面視で観察したところ、誘電体層（ＳｉＯ2）の接触面積率は９０％であった。
次に、金属反射層（Ａｌ／Ａｕ／Ｐｔ／Ａｕ）を、ｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層上の全面に蒸着により形成した。金属反射層の各金属層の厚さは、順に１０ｎｍ、６５０ｎｍ、１００ｎｍ、９００ｎｍである。
一方、支持基板となる導電性Ｓｉ基板（厚さ：３００μｍ）上に、金属接合層（Ｔｉ／Ｐｔ／Ａｕ）を形成した。金属接合層の各金属層の厚さは、順に６５０ｎｍ、１０ｎｍ、９００ｎｍである。
これら金属反射層及び金属接合層を対向配置して、３００℃で加熱圧縮接合を行った。そして、ＩｎＰ基板を塩酸（濃度：１２％）によりウェットエッチングして除去し、ｎ型Ｉｎ0.57Ｇａ0.43Ａｓエッチングストップ層を露出させた。
次に、ｎ型Ｉｎ0.57Ｇａ0.43Ａｓエッチングストップ層の一部をｎ型コンタクト層として用い、ｎ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層上に、上面電極の配線部として、ｎ型電極（Ａｕ（厚さ：１０ｎｍ）／Ｇｅ（厚さ：３３ｎｍ）／Ａｕ（厚さ：５７ｎｍ）／Ｎｉ（厚さ：３４ｎｍ）／Ａｕ（厚さ：８００ｎｍ）／Ｔｉ（厚さ：１００ｎｍ）／Ａｕ（厚さ：１０００ｎｍ））を、レジストパターン形成、ｎ型電極の蒸着、レジストパターンのリフトオフにより、図６Ｂに示すように形成した。上記ｎ型電極を形成した部分をｎ型電極形成領域という。その後、熱処理によりｎ型ＩｎＧａＡｓコンタクト層とｎ側電極の配線部とのオーミックコンタクトを形成した（同時にp型ＩｎＧａＡｓコンタクト層とｐ型オーミック電極部とのオーミックコンタクトも形成される）。さらに、パッド部（Ｔｉ（厚さ：１５０ｎｍ）／Ｐｔ（厚さ：１００ｎｍ）／Ａｕ（厚さ：２５００ｎｍ））をｎ型電極上に形成し、上面電極のパターンを図６Ｂに示すとおりとした。図６ＢにおけるＩＩ−ＩＩ断面図が、図４Ｂに相当する。なお、図６Ａと同様、図６Ｂの外形サイズは３８０μｍ角である。その後、ｎ型電極形成領域以外（ｎ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層以外）のｎ型Ｉｎ0.57Ｇａ0.43Ａｓエッチングストップ層を硫酸−過酸化水素系を用いてウェットエッチングして除去した。
最後に、メサエッチングにより各素子間（幅６０μｍ）の半導体層を除去してダイシングラインを形成した。そして、Ｓｉ基板を研削して厚さ８７μｍまで薄化した後、Ｓｉ基板の裏面側への裏面電極（Ｔｉ（厚さ：１０ｎｍ）／Ｐｔ（厚さ：５０ｎｍ）／Ａｕ（厚さ２００ｎｍ））を形成し、ダイシングによるチップ個片化を行って、発明例１に係る半導体発光素子を作製した。なお、チップサイズは３５０μｍ×３５０μｍである。
（発明例２）
ｐ型クラッド層の厚さを７．２μｍとした以外は、発明例１と同様とした。
（発明例３）
エッチングストップ層の厚さを５０ｎｍとし、ｐ型クラッド層の厚さを１．２μｍとした以外は、発明例１と同様とした。
（発明例４）
ｐ型クラッド層の厚さを１．２μｍとした以外は、発明例１と同様とした。
（比較例１）
エッチングストップ層の厚さを２００ｎｍとし、ｐ型クラッド層の厚さを１．２μｍとした以外は、発明例１と同様とした。
（比較例２）
エッチングストップ層の厚さを２００ｎｍとし、ｐ型クラッド層の厚さを１．８μｍとした以外は、発明例１と同様とした。
（比較例３）
エッチングストップ層の厚さを２００ｎｍとした以外は、発明例１と同様とした。
＜評価１：発光出力評価＞
発明例１〜４及び比較例１〜３にかかる半導体発光素子に定電流電圧電源を用いて１００ｍＡの電流を流した際の積分球による発光出力Ｐｏ、２０ｍＡの電流を流したときの順方向電圧Ｖｆ、及び発光ピーク波長λｐを測定し、それぞれ１０個（ウェーハの中心から外周に向けて等間隔に１０点の位置）の試料の測定結果の平均値を求めた。
結果を表１に示す。
＜評価２：クロスハッチ評価＞
発明例１〜４及び比較例１〜３にかかる半導体発光素子の最外層（おもて面側）の表面の外観を、金属顕微鏡及びＷＡＳＡＶＩ （Ｗａｆｅｒ Ｓｕｒｆａｃｅ Ａｎａｌｙｚｉｎｇ ａｎｄ ＶＩｓｕａｌｉｚｉｎｇ Ｓｙｓｔｅｍ）シリーズの「ＴＲＩＯＳ３３」を用いて確認した。発明例１〜４にはクロスハッチが観察されず、比較例１〜３にはクロスハッチが観察された。比較例１〜３のクロスハッチはウェーハ中央部には観察されなかったため、クロスハッチが生じている範囲のウェーハ外周からの距離についてＯＦ（（０−１−１）面方位のオリエンテーションフラット）とＩＦ（（０−１−１）面方位のサブフラット）からの長さを計測した。
例として比較例２のオリエンテーションフラット付近の金属顕微鏡写真とＴＲＩＯＳ３３によるウェーハ検査像を図７Ａ、図７Ｂに、発明例１のオリエンテーションフラット付近の金属顕微鏡写真とＴＲＩＯＳ３３によるウェーハ検査像を、図８Ａ、図８Ｂに示す。また、発明例１〜４と比較例１〜３の結果を表１に示す。なお、表１において、クロスハッチが観察されなかった場合の外観評価を「良」とし、クロスハッチが観察された場合の外観評価を「不良」とした。
表１、図７Ａ、図７Ｂ、図８Ａ、図８Ｂに示すように、発明例１〜４ではいずれもクロスハッチが生じなかったが、比較例１〜３では半導体発光素子の最外層（おもて面側）にクロスハッチが生じている。また、表１に示すように、ｐ型クラッド層の厚さを２４００ｎｍ以上とした発明例１、２はいずれも発明例３，４および比較例１、２に対して１００ｍＡの高電流を流したときの出力に優れていることがわかる。
また、発明例１と比較例３とを比較すると、ｐ型クラッド層の厚さが同じ場合でも、エッチングストップ層の厚さが薄い発明例１の方が、１００ｍＡの高電流を流したときの出力が向上していることがわかる。さらに、発明例１、２の方が、比較例１〜３に比べて順方向電圧が低減していることがわかる。また、p型クラッド層の厚さが同じ発明例３，４と比較例１とを比較すると、エッチングストップ層の厚さを薄くした発明例３，４の方が、順方向電圧が低減していることもわかる。
１０ ＩｎＰ成長用基板
２０ エッチングストップ層
３０ 半導体積層体
３１ ｎ型クラッド層
３５ 活性層
３５Ｗ 井戸層
３５Ｂ 障壁層
３７ ｐ型クラッド層
３９ ｐ型キャップ層
４０ コンタクト部
４１（４１ａ） ｐ型コンタクト層
４３ オーミック金属部
５０ 誘電体層
６０ 金属反射層
７０ 金属接合層
８０ 支持基板（導電性支持基板）
１００ 半導体発光素子
９１ 裏面電極
９３ 上面電極
Ｅ１ 露出領域
Ｅ２ 露出面
Ｅ３ 露出部

Claims (10)

  1. ＩｎＰ成長用基板上に、ＩｎＧａＡｓエッチングストップ層を形成する工程と、
    前記ＩｎＧａＡｓエッチングストップ層上に、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体を形成する工程と、を含む、半導体光デバイスの製造方法であって、
    前記ＩｎＧａＡｓエッチングストップ層の厚さが、５０ｎｍ以下であり、かつ、Ｉｎ組成比が０．５４以上であり、
    前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に含み、
    前記ｐ型クラッド層の厚さが、２４００〜９０００ｎｍであることを特徴とする、半導体光デバイスの製造方法。
  2. 前記ＩｎＧａＡｓエッチングストップ層のＩｎ組成比が０．５４〜０．７である、請求項１に記載の半導体光デバイスの製造方法。
  3. 前記ＩｎＧａＡｓエッチングストップ層の厚さは、２０ｎｍ以下である、請求項１に記載の半導体光デバイスの製造方法。
  4. 前記半導体積層体に、少なくとも金属接合層を介して支持基板を接合する工程と、
    前記ＩｎＰ成長用基板を除去する工程と、をさらに有する請求項１〜３に記載の半導体光デバイスの製造方法。
  5. 前記ＩｎＧａＡｓエッチングストップ層がｎ型ＩｎＧａＡｓ層であり、該ｎ型ＩｎＧａＡｓ層の一部を除去し、残部をｎ型電極と直接接触するコンタクト層とする、請求項１〜４のいずれか一項に記載の半導体光デバイスの製造方法。
  6. 前記ｎ型ＩｎＧａＡｓコンタクト層の厚さが１〜５０ｎｍである、請求項５に記載の半導体光デバイスの製造方法。
  7. ＩｎＰ成長用基板と、
    前記ＩｎＰ成長用基板上に形成されたＩｎＧａＡｓエッチングストップ層と、
    前記ＩｎＧａＡｓエッチングストップ層上に形成された、Ｉｎ及びＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体層を複数層積層した半導体積層体と、を備えた半導体光デバイスの中間体であって、
    前記ＩｎＧａＡｓエッチングストップ層の厚さが、５０ｎｍ以下であり、かつ、Ｉｎ組成比が０．５４以上であり、
    前記半導体積層体は、ｎ型クラッド層、活性層、及びｐ型クラッド層をこの順に含み、
    前記ｐ型クラッド層の厚さが、２４００〜９０００ｎｍであることを特徴とする、半導体光デバイスの中間体。
  8. 前記ＩｎＧａＡｓエッチングストップ層のＩｎ組成比が０．５４〜０．７である、請求項７に記載の半導体光デバイスの中間体。
  9. 前記ＩｎＧａＡｓエッチングストップ層の厚さは、２０ｎｍ以下である、請求項７に記載の半導体光デバイスの中間体。
  10. 前記半導体積層体に、少なくとも金属接合層を介して支持基板が接合された、請求項７〜９のいずれか一項に記載の半導体光デバイスの中間体。

JP2019059233A 2018-03-30 2019-03-26 半導体光デバイスの製造方法及び半導体光デバイスの中間体 Active JP6785331B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020207027423A KR102426467B1 (ko) 2018-03-30 2019-03-27 반도체 광 디바이스의 제조방법 및 반도체 광 디바이스의 중간체
DE112019001735.7T DE112019001735T5 (de) 2018-03-30 2019-03-27 Verfahren zur Herstellung einer optischen Halbleitervorrichtung und eines Zwischengegenstands einer optischen Halbleitervorrichtung
US17/042,911 US11894502B2 (en) 2018-03-30 2019-03-27 Method of manufacturing semiconductor optical device and intermediate article of semiconductor optical device
CN201980022749.7A CN111919305A (zh) 2018-03-30 2019-03-27 半导体光器件的制造方法和半导体光器件的中间体
PCT/JP2019/013454 WO2019189514A1 (ja) 2018-03-30 2019-03-27 半導体光デバイスの製造方法及び半導体光デバイスの中間体
TW108111198A TWI743463B (zh) 2018-03-30 2019-03-29 半導體光元件的製造方法以及半導體光元件的中間體

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018069432 2018-03-30
JP2018069432 2018-03-30

Publications (2)

Publication Number Publication Date
JP2019186539A JP2019186539A (ja) 2019-10-24
JP6785331B2 true JP6785331B2 (ja) 2020-11-18

Family

ID=68337638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019059233A Active JP6785331B2 (ja) 2018-03-30 2019-03-26 半導体光デバイスの製造方法及び半導体光デバイスの中間体

Country Status (5)

Country Link
US (1) US11894502B2 (ja)
JP (1) JP6785331B2 (ja)
KR (1) KR102426467B1 (ja)
CN (1) CN111919305A (ja)
DE (1) DE112019001735T5 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019203329A1 (ja) 2018-04-19 2019-10-24 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
KR102419420B1 (ko) * 2018-04-19 2022-07-11 도와 일렉트로닉스 가부시키가이샤 반도체 발광소자 및 그 제조방법
JP7354943B2 (ja) * 2020-07-03 2023-10-03 信越半導体株式会社 接合型半導体受光素子及び接合型半導体受光素子の製造方法
JP2022013255A (ja) * 2020-07-03 2022-01-18 信越半導体株式会社 接合型半導体ウェーハの製造方法及び接合型半導体素子の製造方法
JP2022087393A (ja) * 2020-12-01 2022-06-13 ウシオ電機株式会社 Ｌｅｄ素子及びその製造方法
JP7578905B2 (ja) * 2020-12-01 2024-11-07 ウシオ電機株式会社 Ｌｅｄ素子及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224404A (ja) 1989-02-23 1990-09-06 Murata Mfg Co Ltd 静磁波装置
JPH04249384A (ja) * 1991-02-05 1992-09-04 Nec Corp 半導体発光素子の製造方法
JP2988796B2 (ja) * 1993-01-28 1999-12-13 沖電気工業株式会社 集積回路装置の製造方法
JPH0951146A (ja) * 1995-08-08 1997-02-18 Furukawa Electric Co Ltd:The リッジ型半導体光素子及びその作製方法
JPH10173289A (ja) * 1996-12-06 1998-06-26 Hitachi Ltd 半導体装置の製造方法
JPH11168262A (ja) * 1997-09-30 1999-06-22 Canon Inc 面型光デバイス、その製造方法、および表示装置
JP2000196189A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 面発光型半導体レーザ
JP4570353B2 (ja) * 2003-12-26 2010-10-27 古河電気工業株式会社 半導体レーザ素子
JP2005340504A (ja) * 2004-05-27 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7429534B2 (en) * 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
JP4797782B2 (ja) * 2006-04-28 2011-10-19 住友電気工業株式会社 半導体光素子
JP4629687B2 (ja) * 2007-01-29 2011-02-09 株式会社日立製作所 光半導体素子、及びその製造方法
JP2008283096A (ja) * 2007-05-14 2008-11-20 Hitachi Cable Ltd 半導体発光素子
JP2008288248A (ja) * 2007-05-15 2008-11-27 Hitachi Cable Ltd 半導体発光素子
WO2009126351A2 (en) * 2008-01-18 2009-10-15 The Regents Of The University Of California Hybrid silicon laser-quantum well intermixing wafer bonded integration platform for advanced photonic circuits with electroabsorption modulators
JP5182362B2 (ja) * 2008-03-19 2013-04-17 富士通株式会社 光素子及びその製造方法
JP5287460B2 (ja) * 2009-04-17 2013-09-11 富士通株式会社 半導体レーザ
US8409888B2 (en) 2009-06-30 2013-04-02 Joseph John Rumpler Highly integrable edge emitting active optical device and a process for manufacture of the same
JP2013016582A (ja) * 2011-07-01 2013-01-24 Sumitomo Electric Ind Ltd 光集積素子の製造方法
US20130099277A1 (en) * 2011-10-25 2013-04-25 The Regents Of The University Of California SELECTIVE DRY ETCHING OF N-FACE (Al,In,Ga)N HETEROSTRUCTURES
JP2014013844A (ja) 2012-07-04 2014-01-23 Nippon Telegr & Teleph Corp <Ntt> 半導体受光素子およびその製造方法
US9444019B1 (en) 2015-09-21 2016-09-13 Epistar Corporation Method for reusing a substrate for making light-emitting device
JP6452651B2 (ja) * 2016-06-30 2019-01-16 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスの製造方法および半導体光デバイス
JP6608352B2 (ja) * 2016-12-20 2019-11-20 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
JP2019114650A (ja) * 2017-12-22 2019-07-11 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US11894502B2 (en) 2024-02-06
JP2019186539A (ja) 2019-10-24
KR20200123820A (ko) 2020-10-30
DE112019001735T5 (de) 2020-12-17
CN111919305A (zh) 2020-11-10
US20210020814A1 (en) 2021-01-21
KR102426467B1 (ko) 2022-07-29

Similar Documents

Publication Publication Date Title
JP6785331B2 (ja) 半導体光デバイスの製造方法及び半導体光デバイスの中間体
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
JP7402962B2 (ja) 半導体発光素子およびその製造方法
KR102437828B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP6617218B1 (ja) 赤外ｌｅｄ素子
JP2021129119A (ja) 半導体光デバイスの製造方法及び半導体光デバイス
TWI743463B (zh) 半導體光元件的製造方法以及半導體光元件的中間體
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
JP6875076B2 (ja) 半導体発光素子の製造方法および半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6785331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250