JP6817545B2 - シリコン中の炭素測定方法 - Google Patents

シリコン中の炭素測定方法 Download PDF

Info

Publication number
JP6817545B2
JP6817545B2 JP2017174525A JP2017174525A JP6817545B2 JP 6817545 B2 JP6817545 B2 JP 6817545B2 JP 2017174525 A JP2017174525 A JP 2017174525A JP 2017174525 A JP2017174525 A JP 2017174525A JP 6817545 B2 JP6817545 B2 JP 6817545B2
Authority
JP
Japan
Prior art keywords
carbon
silicon
silicon crystal
density
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017174525A
Other languages
English (en)
Other versions
JP2019050322A (ja
Inventor
戸部 敏視
敏視 戸部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2017174525A priority Critical patent/JP6817545B2/ja
Publication of JP2019050322A publication Critical patent/JP2019050322A/ja
Application granted granted Critical
Publication of JP6817545B2 publication Critical patent/JP6817545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明はシリコン中の炭素測定方法に関する。
半導体集積回路等のデバイスの高密度化、高集積化に伴い、デバイス動作の安定化が頓に望まれてきている。特にリーク電流や酸化膜耐圧等の特性値改善は重要な課題である。しかし、不純物が集積回路基板であるシリコンウェーハ中に混入すると、その後作製したデバイスの安定動作は望めないことになる。例えば、半導体集積回路の製造工程において、ウェーハ中の炭素は、1×1015atоms/cm以下の濃度であっても、デバイス特性に悪影響を及ぼすことが広く知られている。
したがって、ウェーハ中の炭素を低く抑えるために、正確な濃度測定技術が必要とされている。通常、この目的で炭素濃度測定はフーリエ変換赤外分光法(Fourier Transform InfraRed Spectroscopy、FT−IR法)で測定される。この方法は、シリコンウェーハの赤外線吸収スペクトルから格子間炭素濃度を間接的に求める手法であり、簡便に測定できるため広く用いられている。
しかし、FT−IR法による炭素濃度測定において、1014atоms/cm台の濃度を精度良く測定することは極めて困難であるのが実情である。また、他の測定手法として挙げられるSIMS(Secondary Ion Mass Spectroscopy、二次イオン質量分析法)も同様である。
その点、DLTS(Deep Level Transient Spectroscopy)法は、1013atоms/cm台の濃度を測定できる可能性を持つ手法である。なお、DLTS法とは、測定対象に形成したショットキー接合部又はpn接合部に逆バイアス電圧を印加した状態で正方向にパルス電圧を加え、このときにその接合部に生じる空乏層の静電容量変化の温度依存性から深い不純物準位に関する情報を得る方法である。このDLTS法の測定結果は、例えばDLTS信号強度と測定温度のグラフで示される。グラフ上に形成されたピークが、ある深い不純物準位の存在を示す。また、そのピークの温度から大まかに深い不純物準位のエネルギーが判明し、そのピークの高さが理論的に深い不純物準位の密度を示す。
ここで、例えば、非特許文献1に示される方法では、シリコン結晶中に存在する炭素関連準位E1、E2、E3がH−C、H−C−O複合体により形成される深い不純物準位であり、特に、E3の準位は、H−Cに起因する準位のため、酸素に影響を受けないとされている。
とはいえ、このままでは1013atоms/cm台の炭素濃度を高感度に測定できるとまでは言えない。そこで、いくつかの工夫が提案されている。例えば、DLTS電極形成の前処理として行う湿式処理として、HFとHNOの混酸を用いることで、炭素関連準位が活性化され、高準位密度測定が可能になるという手法が知られている(非特許文献2参照)。
他に、特許文献1では、炭素関連の不純物準位であるE1、E2、E3を合算することが有効であることを示している。
Minoru Yoneta,Yоichi Kamiura,and Fumio Hashimoto,「Chemical etching‐induced defects in phоsphоrus‐dоped silicоn」,J.Appl.Phys.70(3),1 August 1991,p.1295−1308 末澤正志、シリコン中の水素関連欠陥、応用物理、日本、社団法人応用物理学会、1996年、第65巻、第4号、p.377−381
特開2016−108159号公報
非特許文献2の手法により、炭素関連準位を高感度に測定可能になるが、この手法には問題点がある。つまり、HFとHNOによる処理は、いわゆるエッチングであり、シリコンの表層部分が失われてしまうことである。したがって、表層近傍に存在する炭素準位密度測定にこの手法を適用する訳にはいかない。
また、炭素関連準位を高感度に測定する手法として、特許文献1に示す方法を他手法と併用するにしても、非特許文献2に示すHFとHNOの混酸を用いる限り、必ず表層近傍が失われるため、シリコン表層近傍の炭素濃度を評価する手法としては成立せず、シリコン表層やエピタキシャル層中の炭素濃度を評価するための方法としてはDLTS法は有効とはいえなかった。
本発明はこのような問題点に鑑みてなされたもので、シリコン表層を失うことなく、シリコン中の炭素関連準位を簡便に安定して測定するのに有効な測定手法を提供することを課題とする。
上記課題を解決するため、本発明のシリコン中の炭素測定方法は、シリコンを60〜100℃の水で煮沸後、そのシリコンに含まれる炭素関連の不純物準位をDLTS法により測定することを特徴とする。
本発明によれば、シリコン表層を失うことなく、シリコン中の炭素関連準位を簡便に安定して測定できる。また、DLTS電極形成の前処理を行わない手法に比べて、高感度に炭素関連準位を測定でき、より微量な炭素の存在を知ることができる。
炭素関連の準位E1、E2、E3における、湿式処理を行わない場合の準位密度を1としたときの相対準位密度を、DLTS測定の前処理としてHFとHNOの混酸処理を行った場合と、水煮沸処理を行った場合とで示した図である。
以下、実施の形態について述べる。DLTS法は通常、ショットキー接合を形成する金属電極を測定試料表面に形成し、裏面にはオーミック接合を持つ金属電極を形成し、その2つの電極間に逆バイアスを印加した状態で正方向にパルス電圧を加えることで生じた空乏層静電容量の変化(過渡的応答)の温度依存性を取得すると、不純物が形成するエネルギー準位に応じた温度で静電容量変化がピークを形成する。そのピーク位置の静電容量変化から不純物準位密度を算出することができる。具体的に、n型シリコンウェーハにおいて、表面に形成するショットキー電極にはAuが用いられることが多く、裏面に形成するオーミック電極にはGaが用いられることが多い。いずれの電極も酸化膜の存在しない清浄なシリコン面に形成することが望ましく、その清浄面を得るためにHFによる表面酸化膜除去が行われる。
非特許文献2に示すような従来法におけるHFとHNOの混酸による前処理の意味は、前記混酸によるエッチング反応中において、シリコンウェーハ中に深く水素が導入され、その水素と炭素の相互作用による準位の活性化と考えられている。
しかし、前記混酸によるエッチング反応では、表層近傍を失ってしまうため、別の手法で、シリコンウェーハの表層近傍を失うことなく、ウェーハバルクに水素を導入する処理法を発見できれば、目的を達成できることに本発明者らは想到した。そこで、表面を除去しない前処理法としていくつもの実験を繰り返したところ、水による煮沸で炭素関連準位が活性化されることがわかった。
図1にその確認実験結果を示す。3つの炭素関連準位を低準位側からE1、E2、E3とする。そのうち、酸素の影響を受けないE3準位に関し、1)湿式処理を行わない場合、2)HFとHNOの混酸処理、3)水煮沸、の3つの場合において、湿式処理を行わない場合の準位密度を1として、各前処理後に得られた相対準位密度をE1〜E3の3つについて示す。図1の縦軸では、相対準位密度を活性化率(Activation Efficiency)として示している。図1の左図に混酸処理を行った場合の活性化率を示し、右図に水煮沸処理を行った場合の活性化率を示している。図1に示すように、最も活性化率の高い処理法は2)のHFとHNOの混酸処理である。しかし、3)の水煮沸の場合、2)には及ばないまでも、湿式処理を行わない場合よりも活性化されていることがわかる。3)の手法の最大の利点は、ウェーハ表層近傍のシリコン層を失わないことであり、いかに活性化率の高い混酸処理ではあっても、表層近傍の炭素濃度を測定する目的からは、測定不可能という判断になるため、この水煮沸処理は大変有効な手法と考えられる。
一方、水煮沸処理は、混酸処理と比べて、活性化率がやや低いことも事実であるため、先に示した特許文献1の手法や、本出願人に係る特願2016−242900号に示す手法、具体的にはDLTS測定の前処理としてシリコン結晶に逆方向電圧を印加して熱処理する逆バイアスアニール処理を行う手法を併用し、感度を上げることが有効と考えられる。
以下、本実施形態に係るシリコン中の炭素濃度の測定方法の詳細を説明する。先ず、炭素濃度が異なる複数の第1シリコン結晶を準備する。具体的には、例えば、FZ法で引き上げたn型シリコン結晶インゴットを所定の厚さに切り出し、切り出したウェーハに粗研磨、エッチング及び研磨などを施して表面に鏡面加工がされた基板(ポリッシュドウェーハ)を準備する。なお、この基板は、例えばトランジスタ、ダイオード等の電子デバイスの形成用として作製された基板とすることができる。次に、基板からシリコン結晶を切り出して第1シリコン結晶を作製する。第1シリコン結晶の炭素濃度は、FT−IR法やSIMSにて測定可能な範囲(例えば、1×1015〜1×1016atоms/cm)に調整するとよい。なお、第1シリコン結晶は、CZ法(チョクラルスキー法)で形成されたとしても良いし、FZ法(フローティングゾーン法)で形成されたとしても良いが、後述の第2シリコン結晶の結晶育成法と同じとする。また、第1シリコン結晶の炭素濃度は、SIMS、FT−IR法など、DLTS法以外の手法により予め測定、つまり既知としておく。
次に、DLTS測定に先立ち、各第1シリコン結晶に対して60〜100℃の水中で煮沸処理を行う。このとき、水温度が60℃未満では、シリコン結晶中への水素の導入効果が低いので、60℃以上とするのが良い。また、処理時間が10分未満ではシリコン結晶中への水素の導入効果(言い換えると、炭素関連準位の活性化の程度)が低いので、処理時間は10分以上とするのが良い。また、処理時間が4時間を超えてもシリコン結晶中への水素の導入効果(言い換えると、炭素関連準位の活性化の程度)はそれほど向上しないので、処理時間は4時間以下とすることができる。つまり、水煮沸処理の時間は10分〜4時間とすることができる。
次に、水煮沸処理を実施した後の各第1シリコン結晶に対してDLTS法により炭素関連の不純物準位の密度を測定する。具体的には、炭素と水素とを少なくとも含んだ複合体の不純物準位の密度を測定する。炭素と水素とを少なくとも含んだ複合体の中でも特に炭素、水素以外の元素(酸素等)を含んでいない複合体(つまり、炭素、水素のみの複合体(H−C複合体))の準位密度を測定するのが好ましい。酸素等の他の元素の濃度の影響で、DLTS信号がばらついてしまうのを抑制するためである。第1シリコン結晶の導電型がn型の場合には、非特許文献1に示された炭素関連準位E1、E2、E3のうち、H−C複合体に起因した準位E3を測定するのが好ましい。なお、3つの不純物準位E1、E2、E3は、DLTS法でn型シリコン結晶を測定することにより検出される約0.11〜0.15eVの範囲に形成される炭素関連の不純物準位であって、準位E1のエネルギーが0.11eV、準位E2のエネルギーが0.13eV、準位E3のエネルギーが0.15eVである。
DLTS測定では、第1シリコン結晶の表面及び裏面に対してHFによる表面酸化膜除去処理を実施した後、表面に例えばAuを蒸着してショットキー電極とするとともに、その裏面には例えばGaを塗布してオーミック電極を作製する。そして、2つの電極間に逆バイアス(例えば−5V)を印加した状態で正方向にパルス電圧を加えることで生じる空乏層静電容量の過渡的変化を、所定温度範囲(例えば30〜300Kの範囲)で掃引しながら取得し、得られた過渡的変化の温度依存性から炭素関連の準位密度を測定する。
次に、各第1シリコン結晶から得られた炭素関連の準位密度と、各第1シリコン結晶の炭素濃度とに基づいて、炭素関連の準位密度と、シリコン中の炭素濃度との相関関係を示した検量線を導出する。なお、炭素関連の準位密度と、シリコン中の炭素濃度とがほぼ比例の関係となる場合には、第1シリコン結晶から得られた炭素関連の準位密度を、第1シリコン結晶の炭素濃度で除算することで、シリコン中の炭素が不純物準位を形成する割合である準位形成率を導出しても良い。この準位形成率も、炭素関連の準位密度とシリコン中の炭素濃度との相関関係を示した指標となる。
次に、炭素濃度が未知の第2シリコン結晶を準備する。第2シリコン結晶の作製法は第1シリコン結晶と同様である。
この第2シリコン結晶に対して、第1シリコン結晶に対して実施したのと同様の水煮沸処理を実施する。このとき、水煮沸処理の温度及び時間は、第1シリコン結晶に対して実施した水煮沸処理の温度及び時間と同じとするのが良い。
次に、水煮沸処理を実施した後の第2シリコン結晶に対してDLTS法により炭素関連の不純物準位の密度を測定する。このとき、先に導出した検量線又は準位形成率が、H−C複合体に起因した準位E3に基づいて得られた場合には、第2シリコン結晶に対しても準位E3の密度を測定する。つまり、検量線又は準位形成率を構成する不純物準位と同じ不純物準位を第2シリコン結晶から測定する。なお、第2シリコン結晶に対するDLTS測定の手順は、第1シリコン結晶に対するDLTS測定の手順と同じである。
次に、第2シリコン結晶の炭素関連の準位密度と、第1シリコン結晶から得られた検量線又は準位形成率(シリコン中の炭素濃度と炭素関連の準位密度との相関関係)とに基づいて、第2シリコン結晶中の炭素濃度を求める。以上により、シリコン結晶中の炭素濃度をDLTS法により求めることができる。
このように、本実施形態では、DLTS測定に先立って、シリコン結晶に対して水煮沸処理を実施するので、シリコン結晶の表層を失うことなく、シリコン結晶中に水素を導入できる。この導入により、シリコン結晶中の不純物準位のうち、炭素と水素を含んだ複合体の準位を活性化でき、DLTS測定により、この準位を高感度に測定できる。これにより、シリコン結晶中の微量炭素の存在を検知できる。このように、本実施形態では、シリコン結晶の表層を含めた形で結晶中の炭素関連の準位密度及び炭素濃度を簡便に安定して測定できる。これにより、シリコン結晶の表層近傍(例えばエピタキシャル層)の炭素を評価できる。
以下、本発明の実施例及び比較例を挙げて具体的に説明するが、本発明はこれらに限定されるものではない。
(比較例1)
FZ法により、直径6インチ、方位<100>、n型、抵抗率が10Ωcmで炭素を0.03ppma程度含むシリコン結晶棒を引き上げた。このシリコン結晶棒を加工してシリコンウェーハとした。このシリコンウェーハを2群に分け、1群は何もせず、もう1群は、HFとHNOの混酸により表層をエッチングした。その後、ただちに2群のウェーハともHFによる酸化膜除去を施し、ショットキー電極とオーミック電極をそれぞれ表裏面に形成後、DLTS測定を行った。その結果、混酸処理を行った試料では、8×1010cm−3程度の炭素関連準位E3の密度が得られたのに対し、混酸処理を行わなかった試料では、2×1010cm−3程度の炭素関連準位E3の密度が得られ、混酸処理がE3準位活性化の効果をもつことがわかった。
(実施例1)
FZ法により、直径6インチ、方位<100>、n型、抵抗率が10Ωcmで炭素を0.03ppma程度含むシリコン結晶棒を引き上げた。このシリコン結晶棒を加工してシリコンウェーハとした。このシリコンウェーハに対し、95℃の水中で30分の煮沸処理を施した後、HFによる酸化膜除去を施し、ショットキー電極とオーミック電極をそれぞれ表裏面に形成後、DLTS測定を行った。その結果、4×1010cm−3程度の炭素関連準位E3の密度が得られ、比較例1のDLTS電極形成前に何ら処理を行わない場合の測定結果よりも、2倍程度のE3準位密度を得ることができ、表層における炭素存在の定性的判断を確実に行うことができた。
なお、本発明は上記実施形態に限定されるものではない。上記形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、かつ同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施例では、H−C複合体の準位E3の密度をDLTS測定した例を示したが、H、Cを少なくとも含む準位E3以外の不純物準位(H−C−O複合体など)の密度をDLTS測定して、その測定値に基づいてシリコン中の炭素濃度を評価しても良いし、特許文献1のように、H−C複合体、H−C−O複合体の準位E1、E2、E3の密度をDLTS測定して、得られた密度の合計値に基づいて、シリコン中の炭素濃度を評価しても良い。

Claims (5)

  1. シリコン結晶を60〜100℃の水で煮沸する水煮沸工程と、
    前記水煮沸工程後、前記シリコン結晶に含まれる炭素と水素を少なくとも含んだ複合体の不純物準位の密度をDLTS法により測定する測定工程と、
    前記密度に基づいて前記シリコン結晶中の炭素濃度を得る取得工程と、
    を備えることを特徴とするシリコン中の炭素測定方法。
  2. 前記水煮沸工程は、
    炭素濃度が既知の前記シリコン結晶である第1シリコン結晶を60〜100℃の水で煮沸する第1水煮沸工程と、
    炭素濃度が未知の前記シリコン結晶である第2シリコン結晶を60〜100℃の水で煮沸する第2水煮沸工程とを備え、
    前記測定工程は、
    前記第1シリコン結晶に対して前記密度をDLTS法により測定する第1測定工程と、
    前記第2シリコン結晶に対して前記密度をDLTS法により測定する第2測定工程とを備え、
    前記取得工程は、
    前記第1シリコン結晶から得られた前記密度と、前記第1シリコン結晶の炭素濃度とに基づいて、前記密度とシリコン中の炭素濃度との相関関係を取得する相関関係取得工程と、
    前記第2シリコン結晶から得られた前記密度と、前記相関関係とに基づいて、前記第2シリコン結晶中の炭素濃度を得る濃度取得工程とを備えることを特徴とする請求項1に記載のシリコン中の炭素測定方法。
  3. 前記第2水煮沸工程での水煮沸処理の温度及び時間は、前記第1水煮沸工程での水煮沸処理の温度及び時間と同じであることを特徴とする請求項2に記載のシリコン中の炭素測定方法。
  4. 前記水煮沸工程での水煮沸処理の時間は10分〜4時間であることを特徴とする請求項1〜3のいずれか1項に記載のシリコン中の炭素測定方法。
  5. 前記シリコン結晶はn型シリコン結晶であり、
    前記測定工程では、エネルギーが0.15eVの準位の密度を測定することを特徴とする請求項1〜4のいずれか1項に記載のシリコン中の炭素測定方法。
JP2017174525A 2017-09-12 2017-09-12 シリコン中の炭素測定方法 Active JP6817545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017174525A JP6817545B2 (ja) 2017-09-12 2017-09-12 シリコン中の炭素測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017174525A JP6817545B2 (ja) 2017-09-12 2017-09-12 シリコン中の炭素測定方法

Publications (2)

Publication Number Publication Date
JP2019050322A JP2019050322A (ja) 2019-03-28
JP6817545B2 true JP6817545B2 (ja) 2021-01-20

Family

ID=65905080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017174525A Active JP6817545B2 (ja) 2017-09-12 2017-09-12 シリコン中の炭素測定方法

Country Status (1)

Country Link
JP (1) JP6817545B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413992B2 (ja) * 2020-12-28 2024-01-16 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP7626052B2 (ja) * 2021-12-20 2025-02-04 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法

Also Published As

Publication number Publication date
JP2019050322A (ja) 2019-03-28

Similar Documents

Publication Publication Date Title
US10707093B2 (en) Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
JP6300104B2 (ja) シリコン結晶の炭素濃度測定方法、シリコン結晶の炭素関連準位測定方法
KR102029647B1 (ko) 실리콘 단결정 기판의 결함 농도 평가 방법
JP6013449B2 (ja) 格子間酸素濃度を決定する方法
JP6838713B2 (ja) シリコン結晶中の炭素濃度測定方法
US20070287205A1 (en) Method of measuring minority carrier diffusion length and method of manufacturing silicon wafer
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
JP6817545B2 (ja) シリコン中の炭素測定方法
US9958493B2 (en) Method for evaluating defect region of semiconductor substrate
JP6268676B2 (ja) 電極の形成方法
JP6689494B2 (ja) シリコン中の炭素検出方法
JP6646876B2 (ja) シリコン結晶の炭素濃度測定方法
JP5561245B2 (ja) 半導体基板の評価方法
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
JP7218733B2 (ja) シリコン試料の酸素濃度評価方法
JP6638888B2 (ja) シリコン結晶の窒素濃度測定方法
Nakamura et al. Deep-level transient spectroscopy and photoluminescence studies of formation and depth profiles of copper centers in silicon crystals diffused with dilute copper
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
JP7310727B2 (ja) シリコン試料中の酸素濃度測定方法
JP7200917B2 (ja) シリコンウェーハの欠陥評価方法
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP2014207369A (ja) ウェーハ中不純物の評価方法およびn型シリコンウェーハの検査方法
JP2010103144A (ja) N型シリコンエピタキシャルウエーハおよびその評価方法ならびに製造方法
Janardhanam et al. Study of deep level defect behavior in undoped n-InP (1 0 0) after rapid thermal annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6817545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250