JP6832082B2 - Ｄｃ／ｄｃコンバータおよびその制御回路、インダクタのショート検出方法、制御方法、電子機器 - Google Patents

Description

本発明は、ＤＣ／ＤＣコンバータに関する。

さまざまな電子機器において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、ＤＣ／ＤＣコンバータ８００の基本構成を示すブロック図である。図１のＤＣ／ＤＣコンバータ８００は、降圧型（Buckコンバータ）であり、入力ライン８０２の入力電圧Ｖ_ＩＮを降圧して目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}に安定化された出力電圧Ｖ_ＯＵＴを生成し、出力ライン８０４に接続される負荷（不図示）に供給する。ＤＣ／ＤＣコンバータ８００は、出力回路８１０と、制御回路９００を備える。出力回路８１０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１を含む。制御回路９００は、出力電圧Ｖ_ＯＵＴが目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}に近づくように、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチングのデューティ比をフィードバック制御する。

抵抗Ｒ１１，Ｒ１２は、フィードバック（ＦＢ）端子に入力された出力電圧Ｖ_ＯＵＴを分圧し、フィードバック電圧Ｖ_ＦＢを生成する。制御回路９００のエラーアンプ９０２は、フィードバック電圧Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦの誤差を増幅し、誤差信号Ｖ_ＥＲＲを生成する。パルス変調器９０４は、誤差信号Ｖ_ＥＲＲに応じたデューティ比を有するパルス信号Ｓ_ＰＷＭを生成する。ドライバ９０６は、パルス信号Ｓ_ＰＷＭに応じてスイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングし、スイッチング（ＬＸ）端子に、入力電圧Ｖ_ＩＮと接地電圧Ｖ_ＧＮＤをとる矩形電圧Ｖ_ＬＸを発生させる。

ＤＣ／ＤＣコンバータ８００は過電流保護（ＯＣＰ：Over Current Protection）機能を備えるのが一般的であり、制御回路９００は、ＯＣＰ回路９１０を備える。ＯＣＰ回路９１０は、スイッチングトランジスタＭ１および／または同期整流トランジスタＭ２に流れる電流Ｉ_１，Ｉ_Ｍ２を監視し、所定のしきい値を超えると、あるいはその状態が持続すると、ＯＣＰ信号をアサートする。ＯＣＰ信号がアサートされると、制御回路９００は、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチングを停止する。

したがって図１のＤＣ／ＤＣコンバータ８００では、過電流状態において、負荷に電力が供給できなくなる。ＤＣ／ＤＣコンバータ８００の負荷が、ＤＣ／ＤＣコンバータ８００を搭載する電子機器のメインプロセッサである場合、電子機器そのものが動作不能となってしまう。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、異常状態においても負荷に電力を供給可能なＤＣ／ＤＣコンバータの提供にある。

本発明のある態様は、複数チャンネルを有するマルチフェーズのＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック信号とその目標値の誤差を増幅し、誤差信号を生成するエラーアンプと、誤差信号にもとづいて、複数チャンネルのパルス信号を生成するパルス変調器と、複数チャンネルに対応し、それぞれが対応するパルス信号にもとづいて、対応するスイッチングトランジスタを駆動する複数のドライバと、複数チャンネルそれぞれのインダクタのショートを検出するショート検出回路と、ショートが検出されたチャンネルの動作を停止する保護回路と、を備える。

この態様によると、ショートが検出されたチャンネル以外の動作を継続することにより、負荷に電力を供給し続けることができる。ショートのチャンネルについては、スイッチングを停止して、インダクタの一端をハイインピーダンスに固定することで、他のチャンネルへの影響を防止できる。

ショート検出回路は、ＤＣ／ＤＣコンバータのスイッチングトランジスタの電流がしきい値を超える第１過電流状態と、ＤＣ／ＤＣコンバータの整流素子の電流がしきい値を超える第２過電流状態とが連続して発生すると、インダクタのショートと判定してもよい。
インダクタがショートすると、インダクタンスが実質的にゼロとなる。したがって、スイッチングトランジスタおよび整流素子それぞれの電流がいずれも過電流状態となる。この態様によれば、２つの過電流状態を監視することで、インダクタのショートを検出できる。

ショート検出回路は、第１過電流状態と第２過電流状態が複数サイクルにわたり連続して発生すると、インダクタのショートと判定してもよい。これにより、ノイズ等によるショートの誤検出を防止できる。

制御回路は、スイッチングトランジスタの電流に応じた第１検出信号を所定の第１しきい値信号と比較し、第１過電流検出信号を生成する第１過電流検出コンパレータと、整流素子の電流に応じた第２検出信号を所定の第２しきい値信号と比較し、第２過電流検出信号を生成する第２過電流検出コンパレータと、をさらに備えてもよい。ショート検出回路は、第１過電流検出信号および第２過電流検出信号にもとづいて、インダクタのショートを検出してもよい。
過電流検出用のコンパレータをインダクタのショート検出に利用することで、ハードウェアの増加を抑制できる。

第１検出信号は、スイッチングトランジスタのドレインソース間電圧にもとづいて生成してもよい。整流素子は、同期整流トランジスタであり、第２検出信号は、同期整流トランジスタのドレインソース間電圧にもとづいて生成してもよい。トランジスタの既知のオン抵抗を利用することで、回路構成を簡素化できる。

第１検出信号は、スイッチングトランジスタに対して直列に設けられたインピーダンス素子の電圧降下、もしくは、スイッチングトランジスタと並列に接続されたレプリカトランジスタに対して直列に設けられたインピーダンス素子の電圧降下にもとづいて生成されてもよい。インピーダンス素子は抵抗であってもよいし、アルミなどの配線であってもよい。

あるチャンネルにおいてインダクタのショートが検出された結果、動作チャンネルの個数が減った場合に、位相差を変更してもよい。これにより系の安定性を高めることができる。

ＤＣ／ＤＣコンバータのチャンネル数はＭであり、Ｎチャンネル（Ｎ＜Ｍ）で動作中に、あるチャンネルにおいてインダクタのショートが検出されると、不使用チャンネルのひとつを動作状態に切りかえてもよい。つまりチャンネルに空きがある場合には、それを代替利用することで、同じチャンネル数を維持できる。

制御回路は、インダクタのショートが検出されたとき、外部に通知する通知部をさらに備えてもよい。

制御回路は、複数チャンネルそれぞれのインダクタのオープンを検出するオープン検出回路をさらに備えてもよい。保護回路は、オープンが検出されたチャンネルの動作を停止してもよい。

あるチャンネルにおいてインダクタのオープンが検出された結果、動作チャンネルの個数が減った場合に、位相差を変更してもよい。これにより系の安定性を高めることができる。

ＤＣ／ＤＣコンバータのチャンネル数はＭであり、Ｎチャンネル（Ｎ＜Ｍ）で動作中に、あるチャンネルにおいてインダクタのオープンが検出されると、不使用チャンネルのひとつを動作状態に切りかえてもよい。これにより動作チャンネル数を維持できる。

制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。

本発明の別の態様はＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。

本発明の別の態様は、電子機器に関する。電子機器は、上述のＤＣ／ＤＣコンバータを備えてもよい。

本発明の別の態様は、複数Ｍチャンネルを有するマルチフェーズのＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、負荷が要求する電力をＮチャンネル（Ｎ＜Ｍ）で供給可能であり、いずれかのチャンネルにおいて異常が検出されたとき、そのチャンネルのみを停止し、残りのチャンネルで負荷に電力を供給し続ける。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、異常状態においても負荷に電力を供給できる。

ＤＣ／ＤＣコンバータの基本構成を示すブロック図である。 実施の形態に係る制御回路を備えるＤＣ／ＤＣコンバータの回路図である。 図３（ａ）、（ｂ）は、図２のＤＣ／ＤＣコンバータの第１の保護動作を説明する図である。 図４（ａ）、（ｂ）は、図２のＤＣ／ＤＣコンバータの第２の保護動作を説明する図である。 図５（ａ）、（ｂ）は、図２のＤＣ／ＤＣコンバータの第３の保護動作を説明する図である。 図６（ａ）、（ｂ）は、第１のショート検出方法を説明する図である。 制御回路の過電流検出に関連する構成を示す回路図である。 インダクタのオープン検出回路の回路図である。 実施の形態に係るＤＣ／ＤＣコンバータを備える電子機器の一例を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

図２は、実施の形態に係る制御回路２００を備えるＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、図１と同様に、マルチチャンネル、マルチフェーズの降圧コンバータ（Buck Converter）であり、入力ライン１０２に直流入力電圧Ｖ_ＩＮを受け、それ降圧して所定の目標電圧Ｖ_{ＯＵＴ（ＲＥＦ）}に安定化された出力電圧Ｖ_ＯＵＴを生成し、出力ライン１０４に接続された負荷（不図示）に供給する。

ＤＣ／ＤＣコンバータ１００は、Ｍチャンネル（Ｍは２以上の整数）で構成される。チャンネル数Ｍは任意であり、２チャンネル、３チャンネル、４チャンネル、６チャンネル、８チャンネル、１２チャンネル、１６チャンネルなど、ＤＣ／ＤＣコンバータ１００の用途に応じて決めればよい。

このＤＣ／ＤＣコンバータ１００は、負荷が要求する電力をＮチャンネル（Ｎ＜Ｍ）で供給可能である。たとえばＭ＝２の場合、Ｎ＝１チャンネルで、負荷の要求電力をまかなえるよう構成され、Ｍ＝４の場合、Ｎ＝３チャンネル（もしくは２チャンネル、もしくは１チャンネル）で、負荷の要求電力をまかなえるよう構成される。ＤＣ／ＤＣコンバータ１００は、いずれかのチャンネルにおいて異常が検出されたとき、そのチャンネルのみを停止し、残りのチャンネルで負荷に電力を供給し続ける。これがＤＣ／ＤＣコンバータ１００の基本的な特徴である。

以下、ＤＣ／ＤＣコンバータ１００の構成を説明する。ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路２００を備える。出力回路１１０は、チャンネルごとに、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１を有し、Ｍチャンネルに共通の出力キャパシタＣ１および抵抗Ｒ１１，Ｒ１２を有する。本実施の形態において、スイッチングトランジスタＭ１、同期整流トランジスタＭ２および抵抗Ｒ１１，Ｒ１２は、制御回路２００に集積化されているが、外付けのディスクリート素子、チップ部品を用いてもよい。

制御回路２００は、単一の半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。制御回路２００には、チャンネルごとに、入力（ＶＩＮ）端子、スイッチング（ＬＸ）端子、接地（ＧＮＤ）端子が設けられ、また全チャンネルに共通のフィードバック（ＦＢ）端子が設けられる。ＦＢ端子には、出力電圧Ｖ_ＯＵＴに応じた電圧がフィードバックされる。制御回路２００は、出力電圧Ｖ_ＯＵＴに応じたフィードバック信号Ｖ_ＦＢがその目標値Ｖ_ＲＥＦに近づくように、複数チャンネルＣＨ１〜ＣＨＭのスイッチングトランジスタＭ１および同期整流トランジスタＭ２を駆動する。

制御回路２００は、エラーアンプ２０２、パルス変調器２０４、ドライバ２０６＿１〜２０６＿Ｍ、メインロジック２１０、ショート検出回路２２０、オープン検出回路２３０を備える。エラーアンプ２０２は、出力電圧Ｖ_ＯＵＴに応じたフィードバック信号Ｖ_ＦＢとその目標値Ｖ_ＲＥＦの誤差を増幅し、誤差信号Ｖ_ＥＲＲを生成する。

パルス変調器２０４は、誤差信号Ｖ_ＥＲＲに応じたデューティ比（あるいは周波数）を有するパルス信号Ｓ_ＰＷＭ１〜Ｓ_ＰＷＭＭを生成する。パルス変調器２０４の構成、変調方式は特に限定されないが、たとえばピーク電流モードのパルス幅変調器を用いることができる。

複数のドライバ２０６は、複数チャンネルに対応する。各チャンネルのドライバ２０６＿ｉは、対応するパルス信号Ｓ_ＰＷＭｉに応じて、対応するスイッチングトランジスタＭ１および同期整流トランジスタＭ２を駆動する。

メインロジック２１０は、制御回路２００を統合的に制御するロジック回路であり、起動シーケンスの制御や、複数チャンネルの位相差などを制御する。

ショート検出回路２２０は、複数チャンネルＣＨ１〜ＣＨＭそれぞれのインダクタＬ１のショートを検出する。メインロジック２１０の保護回路２１２は、ショートが検出されたチャンネルの動作を停止する。

またオープン検出回路２３０は、複数チャンネルＣＨ１〜ＣＨＭそれぞれのインダクタＬ１のオープンを検出する。保護回路２１２は、オープンが検出されたチャンネルの動作を停止する。

通知部２４０は、インダクタのショートあるいはオープンが検出されると、外部の回路に、異常の発生を通知してもよい。通知部２４０は、ピン２４２を介してＩ^２Ｃなどのバスと接続されるシリアルインタフェース回路であってもよい。あるいは通知部２４０は、異常の有無に応じて、ピン２４２の電気的状態を変化させてもよい。

以上がＤＣ／ＤＣコンバータ１００の基本構成である。続いてその動作を説明する。図３（ａ）、（ｂ）は、図２のＤＣ／ＤＣコンバータ１００の第１の保護動作を説明する図である。Ｍ＝２であり、図３（ａ）は正常時の動作を示す。正常時には、第１チャンネルＣＨ１のＬＸ端子と第２チャンネルＣＨ２のＬＸ端子は、１８０度の位相差でスイッチングする。

図３（ｂ）は第１チャンネルＣＨ１のインダクタＬ１がショートしたときの動作を示す。このとき、保護回路２１２は、第１チャンネルＣＨ１のスイッチングトランジスタＭ１、同期整流トランジスタＭ２を両方オフとしてスイッチングを停止し、ＬＸ端子をハイインピーダンス状態とする。その結果、ＤＣ／ＤＣコンバータ１００は、第２チャンネルＣＨ２のみがアクティブのシングルフェーズのＤＣ／ＤＣコンバータとして動作し続ける。

図４（ａ）、（ｂ）は、図２のＤＣ／ＤＣコンバータ１００の第２の保護動作を説明する図である。Ｍ＝２であり、図３（ａ）は出力電流Ｉ_ＯＵＴが小さい軽負荷状態における正常時の動作を示す。メインロジック２１０は、軽負荷時において、チャンネル数を減らす制御を行う。具体的には、第２チャンネルＣＨ２を不使用チャンネルとし、スイッチングトランジスタＭ１、同期整流トランジスタＭ２をオフする。第２チャンネルＣＨ２のＬＸ端子はハイインピーダンスとなっており、第１チャンネルＣＨ１のＬＸ端子がスイッチングするシングルフェーズ動作を行う。

図４（ｂ）は軽負荷時において第１チャンネルＣＨ１のインダクタＬ１がショートしたときの動作を示す。このとき、保護回路２１２は、第１チャンネルＣＨ１のスイッチングトランジスタＭ１、同期整流トランジスタＭ２を両方オフとしてスイッチングを停止し、ＬＸ端子をハイインピーダンス状態とする。そして、不使用チャンネルであった第２チャンネルＣＨ２を使用チャンネルに切りかえる。その結果、ＤＣ／ＤＣコンバータ１００は、第２チャンネルＣＨ２のみがアクティブのシングルフェーズのＤＣ／ＤＣコンバータとして動作し続ける。

図５（ａ）、（ｂ）は、図２のＤＣ／ＤＣコンバータ１００の第３の保護動作を説明する図である。Ｍ＝４であり、図５（ａ）は正常時の動作を示す。正常時には、第１チャンネルＣＨ１のＬＸ端子〜第４チャンネルＣＨ４のＬＸ端子は、９０度の位相差でスイッチングしている。

図５（ｂ）は、第１チャンネルＣＨ１のインダクタＬ１がショートしたときの動作を示す。このとき、保護回路２１２は、第１チャンネルＣＨ１のスイッチングトランジスタＭ１、同期整流トランジスタＭ２を両方オフとしてスイッチングを停止し、ＬＸ端子をハイインピーダンス状態とする。その結果、ＤＣ／ＤＣコンバータ１００は、第２チャンネルＣＨ２〜第４チャンネルＣＨ４の３チャンネルがアクティブで動作し続ける。メインロジック２１０は、動作チャンネルの個数が減った場合に、変更後のアクティブなチャンネル数にもとづいて位相差を変更する。この例では、変更後のチャンネル数はＮ＝３であるから、位相差は３６０度／３＝１２０度に切りかえられる。

以上がＤＣ／ＤＣコンバータ１００の動作である。
このＤＣ／ＤＣコンバータ１００によれば、ショートが検出されたチャンネル以外の動作を継続することにより、負荷に電力を供給し続けることができる。ショートのチャンネルについては、スイッチングを停止して、インダクタの一端をハイインピーダンスに固定することで、他のチャンネルへの影響を防止できる。

また図４（ａ）、（ｂ）に示したように、チャンネルに空きがある場合には、空きチャンネルを代替利用することで、同じチャンネル数を維持できる。

なお、いずれかのチャンネルにおいてインダクタのオープンが検出された場合についても、同様の保護動作が実行される。

本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

続いて、インダクタのショート検出について説明する。
（第１ショート検出方法）
図６（ａ）、（ｂ）は、第１のショート検出方法を説明する図である。図６（ａ）は正常時の波形図である。図６（ｂ）は、インダクタがショートしたときの波形を示す。インダクタＬ１がショートすると、インダクタンスが実質的にゼロとなり、ショート経路に流れる電流Ｉ_Ｌ１’のピーク値が増加する。この電流Ｉ_Ｌ１’は、スイッチングトランジスタＭ１および同期整流トランジスタＭ２から供給されるため、それぞれの電流Ｉ_Ｍ１，Ｉ_Ｍ２がいずれも過電流状態となる。

そこで、ショート検出回路２２０は、スイッチングトランジスタＭ１の電流Ｉ_Ｍ１がしきい値Ｉ_ＯＣＰ１を超える第１過電流状態φ１と、整流素子である同期整流トランジスタＭ２の電流Ｉ_Ｍ２がしきい値Ｉ_ＯＣＰ２を超える第２過電流状態φ２とが連続して発生すると、インダクタＬ１のショートと判定する。

より好ましくは、ショート検出回路２２０は、第１過電流状態φ１と第２過電流状態φ２の連続が、複数サイクルにわたり連続して発生すると、インダクタのショートと判定してもよい。サイクル数は特に限定されないが、２〜５サイクル程度が好適である。これにより、ノイズ等によるショートの誤検出を防止できる。

図７は、制御回路２００の過電流検出に関連する構成を示す回路図である。第１過電流検出コンパレータＯＣＰ＿ＣＯＭＰ１は、スイッチングトランジスタＭ１の電流Ｉ_Ｍ１に応じた第１検出信号ＣＳ_１を所定の第１しきい値信号Ｉ_ＯＣＰ１と比較し、比較結果を示す第１過電流検出（ＯＣＰ）信号Ｓ_ＯＣＰ１を生成する。第２過電流検出コンパレータＯＣＰ＿ＣＯＭＰ２は、同期整流トランジスタＭ２の電流Ｉ_Ｍ２に応じた第２検出信号ＣＳ_２を所定の第２しきい値信号Ｉ_ＯＣＰ２と比較し、比較結果を示す第２過電流検出（ＯＣＰ）信号Ｓ_ＯＣＰ２を生成する。第１ＯＣＰ信号Ｓ_ＯＣＰ１および第２ＯＣＰ信号Ｓ_ＯＣＰ２は、ＯＣＰ回路２５０に供給される。ＯＣＰ回路２５０は、通常の過電流保護のために設けられており、第１ＯＣＰ信号Ｓ_ＯＣＰ１が数サイクルにわたり連続してアサートされた場合、あるいは第２ＯＣＰ信号Ｓ_ＯＣＰ２が数サイクルにわたり連続してアサートされた場合に、全チャンネルのスイッチングを停止させる。

ショート検出回路２２０は、第１ＯＣＰ信号Ｓ_ＯＣＰ１および第２ＯＣＰ信号Ｓ_ＯＣＰ２にもとづいて、インダクタＬ１のショートを検出する。過電流検出用のコンパレータをインダクタのショート検出に利用することで、ハードウェアの増加を抑制できる。

第１検出信号ＣＳ_１は、スイッチングトランジスタＭ１のドレインソース間電圧Ｖ_ＤＳ１にもとづいて生成してもよい。同様に第２検出信号ＣＳ_２は、同期整流トランジスタＭ２のドレインソース間電圧Ｖ_ＤＳ２にもとづいて生成してもよい。トランジスタの既知のオン抵抗を利用することで、回路構成を簡素化できる。

あるいは、第１検出信号ＣＳ_１および第２検出信号ＣＳ_２は、スイッチングトランジスタＭ１および整流素子Ｍ２に直列に設けられたインピーダンス素子の電圧降下にもとづいて生成してもよい。インピーダンス素子は抵抗素子であってもよいし、アルミなどの配線であってもよい。

あるいは第１検出信号ＣＳ_１は、スイッチングトランジスタＭ１と並列にレプリカトランジスタを接続し、レプリカトランジスタに流れる電流Ｉ_Ｍ１’を電圧に変換した信号であってもよい。同様に第２検出信号ＣＳ_２は、同期整流トランジスタＭ２と並列にレプリカトランジスタを接続し、レプリカトランジスタに流れる電流Ｉ_Ｍ２’を電圧に変換した信号であってもよい。

このように、スイッチングトランジスタＭ１、同期整流トランジスタＭ２の電流を検出する方法は特に限定されない。

（第２ショート検出方法）
図６（ｂ）に示すように、インダクタのショート状態において、スイッチングトランジスタＭ１、同期整流トランジスタＭ２それぞれの電流Ｉ_Ｍ１、Ｉ_Ｍ２は急峻となる。そこで電流Ｉ_Ｍ１、Ｉ_Ｍ２の傾きがしきい値を超える状態が連続すると、インダクタのショートと判定してもよい。

（オープン検出方法）
図８は、インダクタのオープン検出回路の回路図である。図８には、１チャンネル分の構成のみが示されるが、その他のチャンネルも同様に構成することができる。オープン検出回路２３０は、抵抗Ｒ_２１，Ｒ_２２およびキャパシタＣ_２１を含む。抵抗Ｒ_２１，Ｒ_２２は、インダクタＬ１と並列に接続され、キャパシタＣ_２１は抵抗Ｒ_２１と並列に接続される。ノードＡには、インダクタＬ１の電流Ｉ_Ｌ１に応じた電圧が発生し、インダクタＬ１がオープンになるとノードＡの電圧Ｖ_Ａは低下するため、電圧Ｖ_Ａを監視することによりオープン状態を検出できる。たとえばオープン検出回路２３０は、ノードＡの電圧Ｖ_Ａをしきい値Ｖ_ＯＰＥＮと比較するコンパレータ２３２を含み、Ｖ_Ａ＜Ｖ_ＯＰＥＮが発生すると、インダクタＬ１のオープン異常と判定してもよい。コンパレータ２３２は制御回路２００に集積化することができる。

あるいはインダクタがオープンになると、スイッチングトランジスタＭ１、同期整流トランジスタＭ２の電流が両方ゼロとなる。したがって、オープン検出回路２３０は、電流Ｉ_Ｍ１，Ｉ_Ｍ２がいずれも、ゼロ近傍に設定されたしきい値電流より小さいときに、インダクタのオープン状態と判定してもよい。

（用途）
ＤＣ／ＤＣコンバータ１００は、タブレット端末、スマートホン、ノートＰＣ、デジタルカメラなどの電池駆動型の電子機器に搭載することができる。図９は、実施の形態に係るＤＣ／ＤＣコンバータ１００を備える電子機器７００の一例を示す図である。電子機器７００は、筐体７０２、電池７０４、マイクロプロセッサ７０６およびＤＣ／ＤＣコンバータ１００を備える。ＤＣ／ＤＣコンバータ１００は、その入力端子に電池７０４からの電池電圧Ｖ_ＢＡＴ（＝Ｖ_ＩＮ）を受け、出力端子に接続されるマイクロプロセッサ７０６に、出力電圧Ｖ_ＯＵＴを供給する。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

ＤＣ／ＤＣコンバータ１００は、ダイオード整流型であってもよい。また降圧コンバータには限定されず、昇圧型、あるいは昇降圧型にも本発明は適用可能である。またハイサイドのトランジスタは、ＮチャンネルＭＯＳＦＥＴであってもよい。またスイッチングトランジスタＭ１や同期整流トランジスタＭ２として、ＭＯＳＦＥＴに代えてＩＧＢＴやバイポーラトランジスタを用いてもよい。

実施の形態では、あるチャンネルにおいてインダクタのオープンが検出されると、当該チャンネルのスイッチングを停止したが、スイッチングを継続してもよい。インダクタがオープンであれば、他のチャンネルには影響がないからである。ただし、実施の形態で説明したようにスイッチングを停止した場合には、無駄な電力消費を抑制でき、あるいはスイッチングノイズを低減できるという利点がある。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…ＤＣ／ＤＣコンバータ、１０２…入力ライン、１０４…出力ライン、１１０…出力回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、２００…制御回路、２０２…エラーアンプ、２０４…パルス変調器、２０６…ドライバ、２１０…メインロジック、２１２…保護回路、２２０…ショート検出回路、２３０…オープン検出回路、７００…電子機器、７０２…筐体、７０４…電池、７０６…マイクロプロセッサ。

Claims (17)

1. 複数チャンネルを有するマルチフェーズのＤＣ／ＤＣコンバータの制御回路であって、
   前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック信号とその目標値の誤差を増幅し、誤差信号を生成するエラーアンプと、
   前記誤差信号にもとづいて、複数チャンネルのパルス信号を生成するパルス変調器と、
   複数チャンネルに対応し、それぞれが対応するパルス信号にもとづいて、対応するスイッチングトランジスタを駆動する複数のドライバと、
   複数チャンネルそれぞれのインダクタのショートを検出するショート検出回路と、
   ショートが検出されたチャンネルの動作を停止する保護回路と、
   を備え、
   前記ショート検出回路は、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタの電流がしきい値を超える第１過電流状態と、前記ＤＣ／ＤＣコンバータの整流素子の電流がしきい値を超える第２過電流状態とが連続して発生すると、前記インダクタのショートと判定することを特徴とする制御回路。
2. 複数チャンネルを有するマルチフェーズのＤＣ／ＤＣコンバータの制御回路であって、
   前記ＤＣ／ＤＣコンバータの出力電圧に応じたフィードバック信号とその目標値の誤差を増幅し、誤差信号を生成するエラーアンプと、
   前記誤差信号にもとづいて、複数チャンネルのパルス信号を生成するパルス変調器と、
   複数チャンネルに対応し、それぞれが対応するパルス信号にもとづいて、対応するスイッチングトランジスタを駆動する複数のドライバと、
   複数チャンネルそれぞれのインダクタのショートを検出するショート検出回路と、
   ショートが検出されたチャンネルの動作を停止する保護回路と、
   を備え、
   前記ショート検出回路は、前記ＤＣ／ＤＣコンバータのスイッチングトランジスタの電流がしきい値を超える第１過電流状態と、前記ＤＣ／ＤＣコンバータの整流素子の電流がしきい値を超える第２過電流状態との連続が、複数サイクルにわたり連続して発生すると、前記インダクタのショートと判定することを特徴とする制御回路。
3. 前記スイッチングトランジスタの電流に応じた第１検出信号を所定の第１しきい値信号と比較し、第１過電流検出信号を生成する第１過電流検出コンパレータと、
   前記整流素子の電流に応じた第２検出信号を所定の第２しきい値信号と比較し、第２過電流検出信号を生成する第２過電流検出コンパレータと、
   をさらに備え、
   前記ショート検出回路は、前記第１過電流検出信号および前記第２過電流検出信号にもとづいて、前記インダクタのショートを検出することを特徴とする請求項１または２に記載の制御回路。
4. 前記第１検出信号は、前記スイッチングトランジスタのドレインソース間電圧にもとづいて生成されることを特徴とする請求項３に記載の制御回路。
5. 前記整流素子は、同期整流トランジスタであり、
   前記第２検出信号は、前記同期整流トランジスタのドレインソース間電圧にもとづいて生成されることを特徴とする請求項３または４に記載の制御回路。
6. 前記第１検出信号は、前記スイッチングトランジスタに対して直列に設けられたインピーダンス素子の電圧降下、もしくは、前記スイッチングトランジスタと並列に接続されたレプリカトランジスタに対して直列に設けられたインピーダンス素子の電圧降下にもとづいて生成されることを特徴とする請求項３に記載の制御回路。
7. あるチャンネルにおいて前記インダクタのショートが検出された結果、動作チャンネルの個数が減った場合に、位相差を変更することを特徴とする請求項１から６のいずれかに記載の制御回路。
8. 前記ＤＣ／ＤＣコンバータのチャンネル数はＭであり、
   Ｎチャンネル（Ｎ＜Ｍ）で動作中に、あるチャンネルにおいて前記インダクタのショートが検出されると、不使用チャンネルのひとつを動作状態に切りかえることを特徴とする請求項１から７のいずれかに記載の制御回路。
9. インダクタのショートが検出されたとき、外部に通知する通知部をさらに備えることを特徴とする請求項１から８のいずれかに記載の制御回路。
10. 複数チャンネルそれぞれのインダクタのオープンを検出するオープン検出回路をさらに備えることを特徴とする請求項１から９のいずれかに記載の制御回路。
11. 前記保護回路は、オープンが検出されたチャンネルの動作を停止することを特徴とする請求項１０に記載の制御回路。
12. あるチャンネルにおいて前記インダクタのオープンが検出された結果、動作チャンネルの個数が減った場合に、位相差を変更することを特徴とする請求項１１に記載の制御回路。
13. 前記ＤＣ／ＤＣコンバータのチャンネル数はＭであり、
    Ｎチャンネル（Ｎ＜Ｍ）で動作中に、あるチャンネルにおいて前記インダクタのオープンが検出されると、不使用チャンネルのひとつを動作状態に切りかえることを特徴とする請求項１０または１１に記載の制御回路。
14. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１３のいずれかに記載の制御回路。
15. 請求項１から１４のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
16. 請求項１５に記載のＤＣ／ＤＣコンバータを備えることを特徴とする電子機器。
17. ＤＣ／ＤＣコンバータのインダクタのショート検出方法であって、
    前記ＤＣ／ＤＣコンバータのスイッチングトランジスタの電流がしきい値を超える第１過電流状態を検出するステップと、
    前記ＤＣ／ＤＣコンバータの整流素子の電流がしきい値を超える第２過電流状態を検出するステップと、
    前記第１過電流状態および前記第２過電流状態が連続して発生すると、前記インダクタのショートと判定するステップと、
    を備えることを特徴とする方法。

Images