JP6854407B2 - カード装置、ホスト装置および通信方法 - Google Patents

カード装置、ホスト装置および通信方法 Download PDF

Info

Publication number
JP6854407B2
JP6854407B2 JP2019535118A JP2019535118A JP6854407B2 JP 6854407 B2 JP6854407 B2 JP 6854407B2 JP 2019535118 A JP2019535118 A JP 2019535118A JP 2019535118 A JP2019535118 A JP 2019535118A JP 6854407 B2 JP6854407 B2 JP 6854407B2
Authority
JP
Japan
Prior art keywords
interface
protocol
card device
host device
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019535118A
Other languages
English (en)
Other versions
JPWO2019031295A1 (ja
Inventor
善久 稲垣
善久 稲垣
小野　正
正 小野
加藤　勇雄
勇雄 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2019031295A1 publication Critical patent/JPWO2019031295A1/ja
Application granted granted Critical
Publication of JP6854407B2 publication Critical patent/JP6854407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0052—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers connectors capable of contacting cards of different formats, e.g. memory stick and SD card readers sharing at least one connector contact and the associated signal line, e.g. both using the same signal line for input or output of data
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07733—Physical layout of the record carrier the record carrier containing at least one further contact interface not conform ISO-7816
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0021—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers for reading/sensing record carriers having surface contacts
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0056—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers housing of the card connector
    • G06K7/0069—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers housing of the card connector including means for detecting correct insertion of the card, e.g. end detection switches notifying that the card has been inserted completely and correctly

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)

Description

本開示は、相互に接続が可能なカード装置およびホスト装置に関する。
近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばカード形状のＳＤ（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ）カード、メモリースティックといったカード装置が市場に普及している。このようなカード装置は、パーソナルコンピュータ、スマートフォン、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等のホスト装置に装着されて使用される。
カード装置の一種であるＳＤカードには、シングルエンド（レガシー、ＬＶ（Ｌｏｗ Ｖｏｌｔａｇｅ））のインターフェイスをサポートするカード、差動信号を用いることで伝送速度高速化を実現したＵＨＳ（Ｕｌｔｒａ Ｈｉｇｈ Ｓｐｅｅｄ）−ＩＩのインターフェイスをサポートするカード等がある。さらに、汎用インターフェイスであるＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ） Ｅｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）などの新しいインターフェイスをＳＤカードに導入することが望まれている。
国際公開第２００６／０５７３４０号
しかしながら、カード装置が、新たに導入されるインターフェイスでホスト装置に接続する場合、ホスト装置は、カード装置と接続するインターフェイスを識別することが困難である。本開示は、上記課題に鑑みてなされたものであり、カード装置が新たに導入されるインターフェイスでホスト装置に接続しているか否かをホスト装置が容易に識別することができるカード装置及びホスト装置を提供することである。
さらに、インターフェイスに依存した複数プロトコルをカード装置が実装している場合、ホスト装置は実装しているプロトコルを識別する必要がでてくる。本開示は、上記課題も鑑みてなされたものであり、カード装置が実装しているプロトコルを識別することが出来るカード装置及びホスト装置を提供することである。
本開示におけるカード装置は、ホスト装置と接続するための第１のインターフェイスと、第１のインターフェイスと異なる第２のインターフェイスの有無を第１のインターフェイスを利用してホスト装置に通知する通知手段と、を持つ。
本開示におけるホスト装置は、カード装置と接続するための第１のインターフェイスと、第１のインターフェイスと異なる第２のインターフェイスの有無を第１のインターフェイスを利用してカード装置に問い合わせる通信手段と、を持つ。
本開示における通信方法は、第１のインターフェイスでカード装置と接続されるホスト装置が行う通信方法であって、第１のインターフェイスと異なる第２のインターフェイスの有無を、第１のインターフェイスを利用してカード装置に問い合わせる問い合わせステップと、第２のインターフェイスの有無を、第１のインターフェイスを利用してカード装置から受信する受信ステップと、を持つ。
本開示によれば、カード装置が新たに導入されるインターフェイスでホスト装置に接続しているか否かをホスト装置が容易に識別することができる。
カード装置のインターフェイスのピン配置の一例を示す図 カード装置のインターフェイスのピン配置の一例を示す図 実施の形態１に係るインターフェイスの選択処理の一例を示すフロー図 実施の形態１に係るインターフェイス確認用コマンド/レスポンスを示す図 プロトコルスタックを示す図 実施の形態２に係るプロトコルスタックの選択処理の一例を示すフロー図 実施の形態２に係るプロトコル確認用リクエスト／コンプリーションを示す図 実施の形態２に係るプロトコル設定用リクエストを示す図 実施の形態２に係る複数インターフェイス用インターフェイスフラグを示す図 実施の形態３に係るＳＤプロトコル実装必須時のプロトコルスタックの選択処理の一例を示すフロー図 実施の形態３に係るＳＤプロトコル用リクエスト／コンプリーションを示す図 実施の形態３に係るＳＤプロトコル実装必須時のプロトコルフラグを示す図 カード装置のインターフェイスのピン配置の一例を示す図 実施の形態４に係るインターフェイスの選択処理の一例を示すシーケンス図 実施の形態４に係るインターフェイスの選択処理の一例を示すシーケンス図 実施の形態４に係るインターフェイスの選択処理の一例を示すシーケンス図 実施の形態４に係るインターフェイス確認用コマンド／レスポンスを示す図
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
なお、添付図面および以下の説明は、当業者が本開示を十分に理解するために、提供されるのであって、これらにより請求の範囲に記載の主題を限定することは意図されていない。
（実施の形態１）
［１−１．動作］
図１は、カード装置１００のインターフェイスのピン配置を示す図である。
カード装置１００は、３．３Ｖ／１．８Ｖのシングルエンドのインターフェイス（以下、レガシーＩ／Ｆと略記する）の規格に対応するＳＤカードである。
カード装置１００では、ピン＃１−＃９によって構成されるピン群Ｒ１において、ホスト装置とレガシーＩ／Ｆにおける接続を行う。
図２は、カード装置２００のインターフェイスのピン配置を示す図である。
カード装置２００は、レガシーＩ／Ｆの規格および新規インターフェイスに対応するＳＤカードである。
なお、本実施の形態では、新規インターフェイスをＰＣＩｅインターフェイス（以下、ＰＣＩｅ Ｉ／Ｆと略記する）とする。また、インターフェイスをＩ／Ｆと略記する場合がある。
カード装置２００では、ピン＃１−＃９によって構成されるピン群Ｒ１を用いてホスト装置とレガシーＩ／Ｆでの接続を行い、ピン＃１０−＃１７によって構成されるピン群Ｒ２を用いてホスト装置とＰＣＩｅ Ｉ／Ｆにおける接続を行う。
図３は、インターフェイスの選択処理の一例を示すフロー図である。
図３に示す動作は、ホスト装置が行う処理である。ホスト装置は、インターフェイスの選択処理を行うためのプログラムをメモリ等の記憶装置に記憶し、そのプログラムをＣＰＵ等で構成される制御部が実行することによりこの選択処理を行う。
まず、ホスト装置は挿入されたカード装置Ｘを検出する（ステップＳ００１）。この検出は、例えば、ホスト装置に存在するカード装置用コネクタの機構によって行われる。
ここで、カード装置Ｘは、カード装置用コネクタに挿入可能なカード装置であり、本実施の形態では、カード装置１００またはカード装置２００のどちらかを指すものとする。
次に、ホスト機器は、挿入されたカード装置Ｘがカード装置１００であるか、新規インターフェイスを持つカード装置２００であるかを判別する為、どちらのカード装置にも搭載されている従来のＩ／ＦであるレガシーＩ／Ｆを用いて、インターフェイス確認用コマンドを発行する（ステップＳ００２）。即ち、ホスト装置は、インターフェイス確認用コマンドにより、ＰＣＩｅ Ｉ／Ｆの有無をカード装置に問い合わせる。
次に、ホスト装置は、カード装置Ｘからインターフェイス確認用コマンドに対するインターフェイス確認用レスポンスを受信する（ステップＳ００３）。インターフェイス確認用コマンドとレスポンスは後述する。
次に、ホスト装置は、受信したインターフェイス確認用レスポンスから、カード装置ＸがＰＣＩｅ Ｉ／Ｆを搭載しているかを判別する（ステップＳ００４）。即ち、カード装置は、レガシーＩ／Ｆを利用してインターフェイス確認用レスポンスにより、ＰＣＩｅ Ｉ／Ｆの有無をホスト装置に通知する。
ホスト装置は、カード装置ＸがＰＣＩｅ Ｉ／Ｆを搭載している場合（ステップＳ００４でＹｅｓ）は、挿入されているカード装置Ｘはカード装置２００であると判断し、ＰＣＩｅ Ｉ／Ｆの初期化を行う（ステップＳ００５）。ここで、ＰＣＩｅ Ｉ／Ｆの初期化とは、リンクトレーニング等が完了し、トランザクション層のＴＬＰ（Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ Ｐａｃｋｅｔ）の送受信を可能とすることである。
次に、ホスト装置は、カード装置ＸがＰＣＩｅ Ｉ／Ｆを搭載していない場合（ステップＳ００４でＮｏ）は、挿入されているカード装置Ｘはカード装置１００であると判断し、従来のＩ／ＦであるレガシーＩ／Ｆを選択する（ステップＳ００６）。
なお、カード装置Ｘがインターフェイス確認用レスポンスを返信しない限り、ホスト装置は、ＰＣＩｅ Ｉ／Ｆの有無を知らないと判断し、カード装置ＸはＰＣＩｅ Ｉ／Ｆの初期化を受け付けなくてもよい。
なお、新規インターフェイスは、ＰＣＩｅ Ｉ／Ｆに限らず、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）等の他のインターフェイスであってもよい。
なお、インターフェイス確認用レスポンスに、ホスト装置からカード装置Ｘへ印加可能な電圧値についての情報が含まれていても良い。その値を元にホスト装置は、カード装置Ｘへの印加電圧を変更してよい。
［１−２．インターフェイス確認用コマンドとレスポンス］
図４に、インターフェイス確認用コマンドフォーマット４００とインターフェイス確認用レスポンスフォーマット４１０を示す。
インターフェイス確認用コマンドフォーマット４００は、インターフェイス確認用コマンドインデックス４０１とインターフェイス確認用コマンドアーギュメント４０２からなる。インターフェイス確認用コマンドインデックス４０１は、ホスト装置が発行したコマンドが、インターフェイス確認用コマンドであることを識別するためにカード装置が使用する。
インターフェイス確認用レスポンスフォーマット４１０は、インターフェイス確認用レスポンスインデックス４１１とインターフェイス確認用レスポンスアーギュメント４１２からなる。インターフェイス確認用レスポンスインデックス４１１は、インターフェイス確認用コマンドに含まれるインターフェイス確認用コマンドインデックス４０１と同じ値がカード装置から返信され、ホスト装置はインターフェイス確認用レスポンスであることを確認するために使用する。インターフェイス確認用レスポンスアーギュメント４１２は、インターフェイス確認用インターフェイスフラグ４１３を含む。インターフェイス確認用インターフェイスフラグ４１３は、カード装置がＰＣＩｅ Ｉ／Ｆを搭載している場合は「１」を、搭載していない場合は「０」を示す。
図９は、カード装置が搭載するインターフェイスに複数の選択肢がある場合のインターフェイス確認用インターフェイスフラグ４１３の例を示す。第０ビットは、ＰＣＩｅの搭載の有無、第１ビットは、ＰＣＩｅのバージョンを示す。第２ビットは、ＵＨＳＩＩ搭載の有無、第３ビットは、ＵＨＳＩＩのバージョンを示す。第４ビットは、ＵＳＢ搭載の有無、第５ビットは、ＵＳＢのバージョンを示す。第６ビットは、Ｍ−ＰＨＹ搭載の有無、第７ビットは、Ｍ−ＰＨＹのバージョンを示す。例えば、インターフェイス確認用インターフェイスフラグ４１３が「００＿００＿１１＿００」である場合、ＵＨＳＩＩを搭載し、バージョン２であることを示す。
なお、８ビットで４つのインターフェイスの種類と２つのバージョンを判別可能な例を示したが、ビット数、インターフェイスの種類、バージョン数の組み合わせはこの限りではない。また、インターフェイスの種類も、Ｍ−ＰＨＹ、ＵＳＢ、ＵＨＳＩＩ、ＰＣＩｅを例としたが他のインターフェイスでも構わない。
［１−３．効果等］
以上のように、本実施の形態において、ホスト装置は挿入されたカード装置が搭載しているインターフェイスを従来のＩ／ＦであるレガシーＩ／Ｆを用いて確認する。これにより、ホスト装置は適切なインターフェイスを選択できる。
（実施の形態２）
［２−１．動作］
図５は、カード装置が実装しているＰＣＩｅ Ｉ／Ｆのプロトコルスタックを示す。プロトコルスタック５００は、物理層５０１、データリンク層５０２、トランザクション層５０３、ＮＶＭｅ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）５０４、ＳＤプロトコル５０５からなる。ＮＶＭｅ５０４、ＳＤプロトコル５０５のそれぞれ実装の有無を、ホスト装置が知らない場合の動作を下記に示す。
図６は、プロトコルスタックの選択処理の一例を示すフロー図である。
カード装置がＰＣＩｅ Ｉ／Ｆを搭載している場合、ホスト装置は、ＰＣＩｅ Ｉ／Ｆの初期化を完了している（ステップＳ１０１）。そのため、ホスト装置とカード装置との間は、トランザクション層のＴＬＰ（Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ Ｐａｃｋｅｔ）の送受信が可能な状態である。
この状態で、ホスト装置はプロトコル確認用リクエストを発行し（ステップＳ１０２）、ホスト装置はカード装置に実装されているプロトコルの種類を問い合わせる。プロトコル確認用リクエストはＴＬＰの一種である。
次に、ホスト装置は、カード装置からプロトコル確認用リクエストに対するプロトコル確認用コンプリーションを受信する（ステップＳ１０３）。プロトコル確認用コンプリーションはＴＬＰの一種である。プロトコル確認用リクエストとコンプリーションは後述する。
ホスト装置は、受信したプロトコル確認用コンプリーションから、カード装置のＳＤプロトコルの実装の有無、ＮＶＭｅの実装の有無を確認する（ステップＳ１０４）。即ち、カード装置からのプロトコル確認用コンプリーションによって、カード装置に実装されているプロトコルの種類が通知されている。ホスト装置がＳＤプロトコルでカード装置を動作させたい場合（ステップＳ１０４でＳＤプロトコルを選択）は、その旨をカード装置に通知するため、プロトコル設定用リクエストを発行する（ステップＳ１０５）。
一方、ＮＶＭｅが実装されており、ホスト装置がカード装置をそれで動作させたい場合（ステップＳ１０４でＮＶＭｅを選択）にも、その旨をカード装置に通知するため、プロトコル設定用リクエストを発行する（ステップＳ１０６）。プロトコル設定用リクエストは後述する。
なお、カード装置に実装しているプロトコルが既知の場合はステップＳ１０２〜Ｓ１０４を省略し、ホスト装置が最適と判断するプロトコルをカード装置に通知してよい。
なお、ホスト装置からカード装置に動作させたいプロトコルを通知しない場合、カード装置は他のリクエスト、コマンドを受け付けなくても良い。即ち、カード装置は実装するプロトコルがホスト装置に選択されるまで動作しない。
［２−２．プロトコル確認用リクエストとコンプリーション］
図７に、プロトコル確認用リクエストフォーマット７００およびプロトコル確認用コンプリーションフォーマット７１０を示す。
プロトコル確認用リクエストフォーマット７００は、プロトコル確認用リクエストヘッダー７０１を含む。プロトコル確認用リクエストヘッダー７０１は、プロトコル確認用リクエストヘッダー内リクエスタＩＤ７０２を含む。プロトコル確認用リクエストヘッダー内リクエスタＩＤ７０２は、プロトコル確認用リクエストの送信先を示す。
プロトコル確認用コンプリーションフォーマット７１０は、プロトコル確認用コンプリーションヘッダー７１１とプロトコル確認用コンプリーションデータ７１３を含む。プロトコル確認用コンプリーションヘッダー７１１は、プロトコル確認用コンプリーションヘッダー内リクエスタＩＤ７１２を含む。プロトコル確認用コンプリーションヘッダー内リクエスタＩＤ７１２は、プロトコル確認用コンプリーションの送信先を示す。プロトコル確認用コンプリーションデータ７１３は、プロトコル確認用コンプリーションデータ内プロトコルフラグ７１４を含む。プロトコル確認用コンプリーションデータ内プロトコルフラグ７１４は、ＳＤプロトコルとＮＶＭｅのそれぞれをカード装置が搭載しているかを示す。例えば、図７のプロトコルフラグ例を示す表７２０に示すようにプロトコル確認用コンプリーションデータ内プロトコルフラグ７１４は２ビットで構成される。第０ビットがＮＶＭｅ実装の有無、第１ビットがＳＤプロトコルの有無を示す。プロトコル確認用コンプリーションデータ内プロトコルフラグ７１４が、「１０」の場合は、ＳＤプロトコルの実装が有り、ＮＶＭｅプロトコルの実装が無いことを示す。
［２−３．プロトコル設定用リクエスト］
図８に、プロトコル設定用リクエストフォーマットを示す。プロトコル設定用リクエストフォーマット８００は、プロトコル設定用リクエストヘッダー８０１とプロトコル設定用リクエストデータ８０３を含む。プロトコル設定用リクエストヘッダー８０１は、プロトコル設定用リクエストヘッダー内リクエスタＩＤ８０２を含む。プロトコル設定用リクエストヘッダー内リクエスタＩＤ８０２は、プロトコル設定用リクエストの送信先を示す。プロトコル設定用リクエストデータ８０３は、プロトコル設定用リクエストデータ内プロトコルセレクト８０４を含む。プロトコル設定用リクエストデータ内プロトコルセレクト８０４は、カード装置に実装しているプロトコルの中で、どのプロトコルを利用するかを示す。例えば、図８のプロトコルセレクト例を示す表８２０に示すようにプロトコル設定用リクエストデータ内プロトコルセレクト８０４は、１ビットで構成される。ビットの値が「０」の場合は、ＳＤプロトコルを利用することを示す。
［２−４．効果等］
以上のように、本実施の形態において、ホスト装置は選択したインターフェイス上に搭載されているプロトコルを確認する。カード装置に搭載されたプロトコルの中から、ホスト装置が利用するプロトコルをカード装置に通知する。これにより、ホスト装置は適切なプロトコルを選択できる。
（実施の形態３）
［３−１．動作］
図５は、カード装置が実装しているＰＣＩｅ Ｉ／Ｆのプロトコルスタックを示す。プロトコルスタック５００は、物理層５０１、データリンク層５０２、トランザクション層５０３、ＮＶＭｅ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｅｘｐｒｅｓｓ）５０４、ＳＤプロトコル５０５からなる。
ＳＤプロトコル５０５の実装は必須であるが、ＮＶＭｅ５０４の実装の有無をホスト装置が知らない場合の動作を下記に示す。
図１０は、プロトコルスタックの選択処理の一例を示すフロー図である。
カード装置がＰＣＩｅ Ｉ／Ｆを搭載している場合、ホスト装置は、ＰＣＩｅ Ｉ／Ｆの初期化を完了している（ステップＳ２０１）。そのため、ホスト装置とカード装置間でトランザクション層のＴＬＰ（Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ Ｐａｃｋｅｔ）の送受信が可能な状態である。
この状態で、ホスト装置はＳＤプロトコルのコマンドをＴＬＰのデータ領域に内包したＳＤコマンド用リクエストを発行する（ステップＳ２０２）。
次に、ホスト装置はＳＤプロトコルのレスポンスを読み出すＳＤレスポンス用リクエストを発行する（ステップＳ２０３）。
ホスト装置は、カード装置から上記リクエストに対するＳＤプロトコルのレスポンスをＴＬＰのデータ領域に内包したＳＤレスポンス用コンプリーションを受信する（ステップＳ２０４）。上記、ＳＤコマンド用リクエスト、ＳＤレスポンス用リクエスト、及び、ＳＤレスポンス用コンプリーションは後述する。
ホスト装置は、受信したＳＤレスポンス用コンプリーションから、カード装置のＮＶＭｅの実装の有無を確認し、ＮＶＭｅの利用が最適か判断する（ステップＳ２０５）。ホスト装置がＮＶＭｅでカード装置を動作させたい場合（ステップＳ２０５でＹｅｓ）は、その旨をカード装置に通知するためプロトコル設定用リクエストを発行する（ステップＳ２０６）。
一方、ホスト装置がカード装置をＳＤプロトコルで動作させたい場合（ステップＳ２０５でＮｏ）でも、その旨をカード装置に通知するため、プロトコル設定用リクエストを発行する（ステップＳ２０７）。プロトコル設定用リクエストは後述する。
［３−２．ＳＤコマンド用リクエスト、ＳＤレスポンス用リクエスト、ＳＤレスポンス用コンプリーション］
図１１に、ＳＤコマンド用リクエストフォーマット１１００、ＳＤレスポンス用リクエストフォーマット１１１０、ＳＤレスポンス用コンプリーションフォーマット１１２０を示す。
ＳＤコマンド用リクエストフォーマット１１００は、ＳＤコマンド用リクエストヘッダー１１０１、ＳＤコマンド用リクエストデータ１１０３を含む。ＳＤコマンド用リクエストヘッダー１１０１は、ＳＤコマンド用リクエストヘッダー内リクエスタＩＤ１１０２を含む。ＳＤコマンド用リクエストヘッダー内リクエスタＩＤ１１０２はリクエストの送信先を示す。ＳＤコマンド用リクエストデータ１１０３は、ＳＤコマンド用リクエストデータ内ＳＤコマンド１１０４を含む。ＳＤコマンド用リクエストデータ内ＳＤコマンド１１０４は、ＳＤ規格（ＳＤ Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ Ｐａｒｔ１ Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）で定められたビット列である。
ＳＤレスポンス用リクエストフォーマット１１１０は、ＳＤレスポンス用リクエストヘッダー１１１１を含む。ＳＤレスポンス用リクエストヘッダー１１１１は、ＳＤレスポンス用リクエストヘッダー内リクエスタＩＤ１１１２を含む。ＳＤレスポンス用リクエストヘッダー内リクエスタＩＤ１１１２は、リクエストの送信先を示す。
ＳＤレスポンス用コンプリーションフォーマット１１２０は、ＳＤレスポンス用コンプリーションヘッダー１１２１、ＳＤレスポンス用コンプリーションデータ１１２３を含む。ＳＤレスポンス用コンプリーションヘッダー１１２１は、ＳＤレスポンス用コンプリーションヘッダー内リクエスタＩＤ１１２２を含む。ＳＤレスポンス用コンプリーションヘッダー内リクエスタＩＤ１１２２は、リクエストの送信先を示す。ＳＤレスポンス用コンプリーションデータ１１２３は、ＳＤレスポンス用コンプリーションデータ内ＳＤレスポンス１１２４を含む。ＳＤレスポンス用コンプリーションデータ内ＳＤレスポンス１１２４は、ＳＤ規格で定められたビット列である。カード装置に搭載しているプロトコル確認のためにホスト装置から発行されたＳＤコマンド用リクエストに対応するＳＤレスポンス用コンプリーションのデータに含まれるＳＤレスポンスには、プロトコルフラグを含む。例えば、図１２に示すようにプロトコルフラグは、１ビットで構成され「０」の場合は、ＮＶＭｅの実装無し、「１」の場合はＮＶＭｅの実装有りを示す。
［３−３．プロトコル設定用リクエスト］
プロトコル設定用のリクエストフォーマットは、図１１のＳＤコマンド用リクエストフォーマットと同様である。プロトコル設定のためにホスト装置から発行されたＳＤコマンド用リクエストに含まれるＳＤコマンド用リクエストデータ内ＳＤコマンド１１０４は、ＳＤ規格で定められたビット列である。
［３−４．効果等］
以上のように、本実施の形態において、ホスト装置は選択したインターフェイス上に搭載されているプロトコルを確認する。カード装置に搭載されたプロトコルの中から、ホスト装置が利用するプロトコルをカード装置に通知する。これにより、ホスト装置は適切なプロトコルを選択できる。
（実施の形態４）
［４−１．動作］
図１３は、カード装置１３００のインターフェイスのピン配置を示す図である。カード装置１３００は、レガシーＩ／Ｆの規格および新規インターフェイスに対応するＳＤカードである。なお、本実施の形態では、新規インターフェイスをＰＣＩｅインターフェイス（以下、ＰＣＩｅ Ｉ／Ｆと略記する）とする。カード装置１３００は、カード装置２００に電源ＶＤＤ３（１．２Ｖ）受給用にピン＃１８を追加している。
図１４は、ＰＣＩｅ Ｉ／Ｆと電源ＶＤＤ３（１．２Ｖ）共に対応したホスト装置とカード装置の場合のインターフェイスの選択処理の一例を示すシーケンス図である。
ホスト装置はカード装置を検出後、ピン＃１−＃９によって構成されるピン群Ｒ１の中にあるピンを用いて電源ＶＤＤ１（３．３Ｖ）を供給する（ステップＳ３０１）。ここで、カード装置１３００ではないカード装置１００、カード装置２００であっても、レガシーＩ／Ｆを持つため、電源ＶＤＤ１（３．３Ｖ）の受給が可能である。
次に、ホスト装置は、レガシーＩ／Ｆを使用して、リセットコマンド（ＣＭＤ０）を発行する（ステップＳ３０２）。ここで、カード装置１３００ではないカード装置１００、カード装置２００であっても、レガシーＩ／Ｆを持つため、レガシーＩ／Ｆ用コマンドであるリセットコマンド（ＣＭＤ０）の受信が可能である。
続いて、ホスト装置は、カード装置がＰＣＩｅ Ｉ／Ｆを持つか、さらに、電源ＶＤＤ３（１．２Ｖ）に対応しているかを確認するため、ＰＣＩｅサポートフラグ＝１、ＰＣＩｅ１．２Ｖサポートフラグ＝１として、インターフェイス確認用コマンド（ＣＭＤ８）を、レガシーＩ／Ｆを用いて発行する（ステップＳ３０３）。
カード装置１３００は、レガシーＩ／Ｆを用いてインターフェイス確認用コマンド（ＣＭＤ８）を受信する。カード装置１３００は、ＰＣＩｅ Ｉ／Ｆを持ち電源ＶＤＤ３（１．２Ｖ）に対応しているので、ＰＣＩｅサポートフラグ＝１、ＰＣＩｅ１．２Ｖサポートフラグ＝１としてインターフェイス確認用コマンドに対するインターフェイス確認用レスポンスを発行する（ステップＳ３０４）。インターフェイス確認用コマンドとレスポンスは後述する。
次に、ホスト装置はインターフェイス確認用レスポンスからＰＣＩｅサポートフラグ＝１であることを検知する。ＰＣＩｅ Ｉ／Ｆの初期化を開始するため、ピン＃１−＃１７のいずれかに割り当てられているＰＥＲＳＴ＃、ＲＥＦＣＬＫ±信号を、ホスト装置は「ＬＯＷ」にする。さらに、ホスト装置はインターフェイス確認用レスポンスからＰＣＩｅ１．２Ｖサポートフラグ＝１であることを検知し、ピン＃１８に電源ＶＤＤ３（１．２Ｖ）を供給する（ステップＳ３０５）。
カード装置１３００は、ピン＃１８から電源ＶＤＤ３（１．２Ｖ）受給を検知すると、ピン＃１−＃１７のいずれかに割り当てられているＣＬＫＲＥＱ＃信号を「ＬＯＷ」にする（ステップＳ３０６）。
ホスト装置は、カード装置１３００からのＣＬＫＲＥＱ＃信号を検知すると、ＲＥＦＣＬＫ±信号を供給後、ＰＥＲＳＴ＃信号を「ＨＩＧＨ」にする（ステップＳ３０７）。
その後、ホスト装置はＰＣＩｅ規格で定められたＬｉｎｋ Ｔｒａｉｎｉｎｇを実施し初期化を開始する（ステップＳ３０８）。
なお、図１５はＰＣＩｅ Ｉ／Ｆと電源ＶＤＤ３（１．２Ｖ）共に対応したホスト装置と、ＰＣＩｅ Ｉ／Ｆに対応し電源ＶＤＤ３（１．２Ｖ）に対応していないカード装置の場合のインターフェイスの選択処理の一例を示すシーケンス図である。図１４との違いは、カード装置は、ＰＣＩｅ１．２Ｖサポートフラグ＝０としてインターフェイス確認用レスポンス送信すること（ステップＳ４０４）、ホスト装置は、ＰＣＩｅ１．２Ｖサポートフラグ＝０であることを検知し、ピン＃１０−＃１７によって構成されるピン群Ｒ２の中にあるピンを用いて電源ＶＤＤ２（１．８Ｖ）を供給すること（ステップＳ４０５）である。
なお、図１６はＰＣＩｅ Ｉ／Ｆに対応し電源ＶＤＤ３（１．２Ｖ）に対応していないホスト装置と、ＰＣＩｅ Ｉ／Ｆに対応したカード装置の場合のインターフェイスの選択処理の一例を示すシーケンス図である。図１４との違いは、ホスト装置はＰＣＩｅ１．２Ｖサポートフラグ＝０としてインターフェイス確認用コマンド送信すること（ステップＳ５０３）、カード装置はＰＣＩｅ１．２Ｖサポートフラグ＝０であることを検知し、カード装置がＰＣＩｅ１．２Ｖ対応であってもＰＣＩｅ１．２Ｖサポートフラグ＝０としてインターフェイス確認用レスポンスを発行すること（ステップＳ５０４）、ホスト装置はピン＃１０−＃１７によって構成されるピン群Ｒ２の中にあるピンを用いて電源ＶＤＤ２（１．８Ｖ）を供給すること（ステップＳ５０５）である。
［４−２．インターフェイス確認用コマンドとレスポンス］
図１７に、インターフェイス確認用コマンドフォーマット１７００とインターフェイス確認用レスポンスフォーマット１７１０を示す。
インターフェイス確認用コマンドフォーマット１７００は、インターフェイス確認用コマンドインデックス１７０１とインターフェイス確認用コマンドアーギュメント１７０２からなる。インターフェイス確認用コマンドインデックス１７０１は、ホスト装置が発行したコマンドが、インターフェイス確認用コマンドであることを識別するためにカード装置が使用する。
インターフェイス確認用コマンドアーギュメント１７０２は、インターフェイス確認用コマンドＰＣＩｅ１．２Ｖサポートフラグ１７０３、インターフェイス確認用コマンドＰＣＩｅサポートフラグ１７０４を内包する。インターフェイス確認用コマンドＰＣＩｅ１．２Ｖサポートフラグ１７０３には、ホスト装置がカード装置に電源ＶＤＤ３（１．２Ｖ）対応カードであるかを問う場合に「１」、問わない場合に「０」を設定する。インターフェイス確認用コマンドＰＣＩｅサポートフラグ１７０４には、ホスト装置がカード装置にＰＣＩｅ Ｉ／Ｆ対応カードであるかを問う場合に「１」、問わない場合に「０」を設定する。
インターフェイス確認用レスポンスフォーマット１７１０は、インターフェイス確認用レスポンスインデックス１７１１とインターフェイス確認用レスポンスアーギュメント１７１２からなる。インターフェイス確認用レスポンスインデックス１７１１は、インターフェイス確認用コマンドに含まれるインターフェイス確認用コマンドインデックス１７０１と同じ値がカード装置から返信され、ホスト装置はインターフェイス確認用レスポンスであることを確認するために使用する。
インターフェイス確認用レスポンスアーギュメント１７１２は、インターフェイス確認用レスポンスＰＣＩｅ１．２Ｖサポートフラグ１７１３、インターフェイス確認用レスポンスＰＣＩｅサポートフラグ１７１４を内包する。インターフェイス確認用レスポンスＰＣＩｅ１．２Ｖサポートフラグ１７１３は、カード装置がホスト装置に電源ＶＤＤ３（１．２Ｖ）対応カードであるかを問われ、さらに、カード装置が電源ＶＤＤ３（１．２Ｖ）対応である場合に「１」、その他の場合に「０」を設定する。インターフェイス確認用レスポンスＰＣＩｅサポートフラグ１７１４には、カード装置がホスト装置にＰＣＩｅ Ｉ／Ｆ対応カードであるかを問われ、さらに、カード装置がＰＣＩｅ Ｉ／Ｆ対応である場合に「１」、その他の場合に「０」を設定する。
なお、インターフェイス確認用レスポンスＰＣＩｅ１．２Ｖサポートフラグ１７１３は、カード装置がホスト装置に電源ＶＤＤ３（１．２Ｖ）対応カードであるかを問われ、さらに、カード装置が電源ＶＤＤ３（１．２Ｖ）対応であり、かつ、ＰＣＩｅ Ｉ／Ｆ対応である場合に「１」、その他の場合に「０」を設定してもよい。
［４−３．効果等］
以上のように、本実施の形態において、ホスト装置は挿入されたカード装置が搭載しているインターフェイスを従来のＩ／ＦであるレガシーＩ／Ｆを用いて確認する。これにより、ホスト装置は適切なインターフェイスを選択できる。
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態１〜４を説明した。しかしながら、本開示における技術は、これに限定されず、変更、置き換え、付加、省略などを行った実施の形態にも適用できる。実施の形態３の他の例示として、従来のＳＤカードのレスポンスをＰＣＩｅ Ｉ／Ｆ搭載のカード装置側が自ら出力してもよい。また、上記実施の形態１〜４で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
なお、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、新たに導入されるインターフェイスをサポートするカード装置およびホスト装置に用いるに好適である。さらに、複数のプロトコルを実装するカード装置およびホスト装置に用いるに好適である。
１００、２００ カード装置
４００ インターフェイス確認用コマンドフォーマット
４０１ インターフェイス確認用コマンドインデックス
４０２ インターフェイス確認用コマンドアーギュメント
４１０ インターフェイス確認用レスポンスフォーマット
４１１ インターフェイス確認用レスポンスインデックス
４１２ インターフェイス確認用レスポンスアーギュメント
４１３ インターフェイス確認用インターフェイスフラグ
５００ カード実装プロトコルスタック
５０１ プロトコルスタック内物理層
５０２ プロトコルスタック内データリンク層
５０３ プロトコルスタック内トランザクション層
５０４ プロトコルスタック内ＮＶＭｅ
５０５ プロトコルスタック内ＳＤプロトコル
７００ プロトコル確認用リクエストフォーマット
７０１ プロトコル確認用リクエストヘッダー
７０２ プロトコル確認用リクエストヘッダー内リクエスタＩＤ
７１０ プロトコル確認用コンプリーションフォーマット
７１１ プロトコル確認用コンプリーションヘッダー
７１２ プロトコル確認用コンプリーションヘッダー内リクエスタＩＤ
７１３ プロトコル確認用コンプリーションデータ
７１４ プロトコル確認用コンプリーションデータ内プロトコルフラグ
７２０ プロトコルフラグ例を示す表
８００ プロトコル設定用リクエストフォーマット
８０１ プロトコル設定用リクエストヘッダー
８０２ プロトコル設定用リクエストヘッダー内リクエスタＩＤ
８０３ プロトコル設定用リクエストデータ
８０４ プロトコル設定用リクエストデータ内プロトコルセレクト
８２０ プロトコルセレクト例を示す表
１１００ ＳＤコマンド用リクエストフォーマット
１１０１ ＳＤコマンド用リクエストヘッダー
１１０２ ＳＤコマンド用リクエストヘッダー内リクエスタＩＤ
１１０３ ＳＤコマンド用リクエストデータ
１１０４ ＳＤコマンド用リクエストデータ内ＳＤコマンド
１１１０ ＳＤレスポンス用リクエストフォーマット
１１１１ ＳＤレスポンス用リクエストヘッダー
１１１２ ＳＤレスポンス用リクエストヘッダー内リクエスタＩＤ
１１２０ ＳＤレスポンス用コンプリーションフォーマット
１１２１ ＳＤレスポンス用コンプリーションヘッダー
１１２２ ＳＤレスポンス用コンプリーションヘッダー内リクエスタＩＤ
１１２３ ＳＤレスポンス用コンプリーションデータ
１１２４ ＳＤレスポンス用コンプリーションデータ内ＳＤレスポンス
１３００ カード装置
１７００ インターフェイス確認用コマンドフォーマット
１７０１ インターフェイス確認用コマンドインデックス
１７０２ インターフェイス確認用コマンドアーギュメント
１７０３ インターフェイス確認用コマンドＰＣＩｅ１．２Ｖサポートフラグ
１７０４ インターフェイス確認用コマンドＰＣＩｅサポートフラグ
１７１０ インターフェイス確認用レスポンスフォーマット
１７１１ インターフェイス確認用レスポンスインデックス
１７１２ インターフェイス確認用レスポンスアーギュメント
１７１３ インターフェイス確認用レスポンスＰＣＩｅ１．２Ｖサポートフラグ
１７１４ インターフェイス確認用レスポンスＰＣＩｅサポートフラグ

Claims (2)

  1. 第１のインターフェイスでホスト装置と接続されるカード装置であって、
    前記ホスト装置から、前記第１のインターフェイスを構成する、いずれかの端子を介して第１の電圧を供給された後に、さらに前記ホスト装置から前記第１のインターフェイスを介して前記第１のインターフェイスと異なる第２のインターフェイスの有無及び当該第２のインターフェイスが前記第１の電圧と値の異なる第２の電圧に対応しているかの問い合わせを受信し、
    （１）前記第２のインターフェイスの有無、および、（２）前記第２のインターフェイスが前記第１の電圧と値の異なる第２の電圧に対応しているかいないか、を含む回答を前記第１のインターフェイスを利用して前記ホスト装置に通知し、
    前記回答が、前記第２のインターフェイスを有し、かつ、前記第２の電圧に対応していない旨を内容とする場合は、前記第１の電圧とも前記第２の電圧とも値の異なる第３の電圧を前記ホスト装置から供給された後に、前記第１のインターフェイスを構成する、いずれかの端子の信号を「ＬＯＷ」にし、前記第２のインターフェイスを利用して、前記第２のインターフェイスの初期化を受け付ける、
    カード装置。
  2. 第１のインターフェイスでカード装置と接続されるホスト装置であって、
    前記カード装置へ、前記第１のインターフェイスを構成する、いずれかの端子を介して第１の電圧を供給した後に、さらに前記カード装置へ前記第１のインターフェイスを介して、（１）前記第１のインターフェイスと異なる第２のインターフェイスの有無、および、（２）前記第２のインターフェイスが前記第１の電圧と値の異なる第２の電圧に対応しているかの問い合わせを送信し、
    前記問い合わせに対する前記カード装置からの回答が、前記第２のインターフェイスを
    有し、かつ、前記第２の電圧に対応していない旨を内容とする場合は、前記第１の電圧とも前記第２の電圧とも値の異なる第３の電圧を前記カード装置へ供給すると共に、前記第１のインターフェイスを構成する、いずれかの端子の信号を「ＬＯＷ」にし、
    前記カード装置が前記第３の電圧の供給を受けたことを通知する信号を検知した後に前記「ＬＯＷ」にした端子の信号を「ＨＩＧＨ」にする、
    ホスト装置。
JP2019535118A 2017-08-08 2018-07-31 カード装置、ホスト装置および通信方法 Active JP6854407B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017153374 2017-08-08
JP2017153374 2017-08-08
PCT/JP2018/028522 WO2019031295A1 (ja) 2017-08-08 2018-07-31 カード装置、ホスト装置および通信方法

Publications (2)

Publication Number Publication Date
JPWO2019031295A1 JPWO2019031295A1 (ja) 2020-04-09
JP6854407B2 true JP6854407B2 (ja) 2021-04-07

Family

ID=65272048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019535118A Active JP6854407B2 (ja) 2017-08-08 2018-07-31 カード装置、ホスト装置および通信方法

Country Status (4)

Country Link
US (1) US11055499B2 (ja)
EP (1) EP3647906B1 (ja)
JP (1) JP6854407B2 (ja)
WO (1) WO2019031295A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7292864B2 (ja) * 2018-04-23 2023-06-19 キオクシア株式会社 半導体記憶装置
US10949106B2 (en) * 2019-01-18 2021-03-16 Silicon Motion Inc. Initialization methods and associated controller, memory device and host
TWI709859B (zh) 2019-01-18 2020-11-11 慧榮科技股份有限公司 安全數位卡之方法、快閃記憶體控制器以及電子裝置
TWI715181B (zh) * 2019-09-03 2021-01-01 瑞昱半導體股份有限公司 用於進行記憶裝置之存取控制的方法及控制晶片
US11347420B2 (en) * 2020-06-08 2022-05-31 Western Digital Technologies, Inc. Attribute mapping in multiprotocol devices
US11308380B1 (en) * 2021-02-24 2022-04-19 Innogrit Technologies Co., Ltd. Removable non-volatile storage card
US11907587B2 (en) * 2021-06-09 2024-02-20 Western Digital Technologies, Inc. Managing persistent memory regions across multiple protocols

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069369B2 (en) * 2004-02-12 2006-06-27 Super Talent Electronics, Inc. Extended-Secure-Digital interface using a second protocol for faster transfers
WO2006057049A1 (ja) 2004-11-26 2006-06-01 Kabushiki Kaisha Toshiba カードおよびホスト機器
WO2006111781A1 (en) * 2005-04-18 2006-10-26 Nokia Corporation Storage card having selectable contact elements and method of its operation
JP4828943B2 (ja) * 2006-01-13 2011-11-30 株式会社東芝 Ｉｃカード及びこのｉｃカードが適用される携帯通信端末
JP2008097308A (ja) * 2006-10-11 2008-04-24 Canon Inc メモリカード及びデジタルカメラ
US8943226B1 (en) * 2013-11-22 2015-01-27 Lsi Corporation Interface for heterogeneous PCI-e storage devices
US9484070B2 (en) * 2014-04-30 2016-11-01 Micron Technology, Inc. Apparatuses supporting multiple interface types and methods of operating the same
KR102168170B1 (ko) * 2014-06-30 2020-10-20 삼성전자주식회사 메모리 카드
US9710406B2 (en) * 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
US9946681B1 (en) * 2015-06-29 2018-04-17 Western Digital Technologies, Inc. Host configured multi serial interface device
JP2017049873A (ja) * 2015-09-03 2017-03-09 パナソニックＩｐマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
US10509759B2 (en) * 2017-03-31 2019-12-17 Intel Corporation Multiple storage devices implemented using a common connector
JP6861348B2 (ja) * 2017-04-07 2021-04-21 パナソニックＩｐマネジメント株式会社 スレーブ装置およびホスト装置
KR20200089547A (ko) * 2019-01-17 2020-07-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US11055499B2 (en) 2021-07-06
JPWO2019031295A1 (ja) 2020-04-09
EP3647906B1 (en) 2023-12-27
WO2019031295A1 (ja) 2019-02-14
EP3647906A1 (en) 2020-05-06
EP3647906A4 (en) 2020-05-06
US20200143118A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
JP6854407B2 (ja) カード装置、ホスト装置および通信方法
US20230214348A1 (en) Pcie device, apparatus, and method with different bandwidths compatible in same slot
JP4966695B2 (ja) マルチマスタのチェーン接続された二線シリアルバス装置及びディジタル状態機械
CN110476156B (zh) 通用串行总线网络交换机
US9324294B2 (en) Graphics system for supporting multiple digital display interface standards
US8864527B2 (en) Universal serial bus memory device and method of manufacturing the same
CN118467434B (zh) 服务系统、输入输出机箱、设备机箱以及机箱识别方法
CN108595356A (zh) 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法
WO2018186456A1 (ja) ホスト装置及びリムーバブルシステム
CN1983230A (zh) 串行周边接口装置
US20090210603A1 (en) Flash memory circuit with combinational interface
CN112199312B (zh) 通信设备的接口转换装置及通信系统
US20210019140A1 (en) Method for updating IC firmware
CN107861901A (zh) 一种基于nvdimm‑f的存储方法及系统
TWI512482B (zh) 主機板組件及其資料處理系統
CN107506319A (zh) 一种集成存储系统
CN106649187A (zh) 一种芯片自动化外设协议选择的方法
TWI735869B (zh) 儲存控制裝置及其控制方法
CN107729270A (zh) 一种基于NVMe协议的NVMe硬盘背板及其设计方法
CN117407348B (zh) PCIe自适应转接方法、装置、存储介质及电子设备
CN110377551A (zh) 一种sas硬盘背板的热插拔方法及相关装置
CN114153768B (zh) 一种数据传输方法、装置、设备及计算机可读存储介质
EP4068107B1 (en) Audio control circuit, host device and associated control method
CN107544931B (zh) 具有pci-e增强器的电脑系统，及其pci-e增强器的设定方法
CN203573324U (zh) 复合读卡器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191223

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R151 Written notification of patent or utility model registration

Ref document number: 6854407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151