JP6900802B2

JP6900802B2 - 制御基板、制御基板用バックアップ給電方法、制御基板用バックアップ給電プログラム

Info

Publication number: JP6900802B2
Application number: JP2017126631A
Authority: JP
Inventors: 渡邉　謙一; 謙一渡邉
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2017-06-28
Filing date: 2017-06-28
Publication date: 2021-07-07
Anticipated expiration: 2037-06-28
Also published as: JP2019008731A

Description

本発明は、制御基板、制御基板用バックアップ給電方法、制御基板用バックアップ給電プログラムに関する。

従来、デバイスが実装されて所定の電圧で電源供給される制御基板の一例として、画像形成装置に搭載されるＦＡＸ通信用等の通信制御基板が挙げられる。この通信制御基板には、公衆回線との接続を行う回線制御デバイスや通信処理に係る全体の制御を担う制御部としての通信制御用ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）が実装される。また、通信制御基板には、回線制御デバイス及び通信制御用ＣＰＵの間に配設されて送信データの変調、受信データの復調を行うモデムが実装される。

更に、通信制御基板には、通信制御用ＣＰＵに供給される電源電圧を監視し、その電圧値によってハードリセットを掛けるか否かを判断するリセットＩＣが実装される。加えて、通信制御基板には、各種メモリが実装される。各種メモリは通信制御用ＣＰＵの制御に係るプログラム（ソフトウェア）が保存された不揮発性メモリや、各種データの保存用の揮発性メモリを含んでいる。ここでの通信制御基板は、電圧３．３Ｖで電源供給される場合を例示できる。

不揮発性メモリにはＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）を例示できる。揮発性メモリは、製品保証期間（以下、保証期間とする）中、保存が必要なデータとして画像形成装置のユーザ設定データや管理データを保存するＳＲＡＭ（ＳｔａｔｉｃＲａｎｄａｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を例示できる。ここに保存されるデータは、画像形成装置が電源供給されていない電源オフ中（シャットダウン時）でも保持できるようにＳＲＡＭに対して一次電池を使ってバックアップ給電している。また、その他の揮発性メモリとして、通信用として送信又は受信されるデータを保持するＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄａｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）を例示できる。ここに保存されるデータについても、瞬間的に停電が起きた場合でも保持できるようにするため、ＤＲＡＭに対しても二次電池（蓄電池）を使ってバックアップ給電している。

ＳＲＡＭは一般的にそのデータの保持時の消費電流は１ｕＡ程度である。このため、６００ｍＡｈ程度のボタン電池でも５年以上もデータを保持させることができ、保証期間に及んでデータを保護することが可能である。これに対し、ＤＲＡＭのデータの保持時の消費電流は数ｍＡとＳＲＡＭの場合と比べると大きく、同様な６００ｍＡｈ程度のボタン電池では、１００時間程度しか持たない。それ故、例えば１つのボタン電池でＳＲＡＭとＤＲＡＭとの両方のバックアップ給電を行った場合、１００時間程度で電池の残量が零になってしまう。この状態では、保証期間に及んでデータの保持が必要なＳＲＡＭ内のデータが消えてしまうことを意味する。

こうした問題を対策するためには、電池容量を増大させれば良いが、そのためには３０万ｍＡｈ程の電池が必要になり、画像形成装置の大きさやコスト面に大きな影響を与えてしまう。そこで、ＳＲＡＭ用の電池とＤＲＡＭ用の電池とを別々に設ければ、画像形成装置の大きさやコスト面に大きな影響を与えずに済む。特にＤＲＡＭのバックアップ給電は元来短時間停電からの保護を目的としているため、概ね１時間程度保護できれば良い。

ところが、ＤＲＡＭのバックアップ給電用に一次電池を使用した場合、一旦その電荷が空になってしまった場合には二度とバックアップ給電を行うことができない。そこで、ＤＲＡＭのバックアップ給電用には二次電池を使用し、何回でもバックアップ給電できるようにすることが好ましい。但し、二次電池を充電するためにはその電圧よりも高い電圧を印加して充電する必要があるため、ＦＡＸ制御基板に昇圧回路を設けて二次電池を充電することになる。

要するに、ＤＲＡＭの保存用のデータは、瞬間的な停電が起きた場合にデータの保持が可能であれば良いため、１００時間程度の保持期間で問題ない。また、画像形成装置等の機器は保証期間中に何度か停電を受けることが想定されるため、ＤＲＡＭのバックアップ給電として充電を繰り返し可能な二次電池を使用することが好適である。

このような揮発性メモリのバックアップ給電に係る周知技術として、画像情報を記憶する揮発性の記憶手段を有する画像処理装置において、商用電源に障害が発生した場合でも適切に記憶手段に記憶されている画像情報の消失を防ぐ技術が知られている。一例として、「画像処理装置および画像処理方法」（特許文献１参照）が挙げられる。

上述した特許文献１に係る技術では、停電時に画像情報を記憶しているＲＡＭをバックアップ給電することを目的としている。そこで、画像処理装置をＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）インタフェース経由でＰＣ（パーソナルコンピュータ）と接続し、ＰＣのバッテリからＵＳＢのパワーを画像処理装置に供給することでＲＡＭに電源供給している。これにより、ＲＡＭをバックアップ給電するものである。

ところが、こうした構成であれば、停電時にＲＡＭをバックアップ給電できるようにするため、画像処理装置をＰＣと接続し、しかもＰＣがノート型ＰＣのように２次電池を搭載していることを前提としている。このため、構成上では一次電池、二次電池が必要になっており、搭載先装置用の制御基板に適用する場合を想定すれば、コスト面、サイズ面、及び環境面での負荷が多く掛かってしまうという問題が解消されない。

因みに、コスト面の負荷とは、一次電池及び二次電池を必要とする構成でコスト高になることを示す。また、サイズ面の負荷とは、制御基板における面積や高さに制限・制約があることを示す。更に、環境面の負荷は、電池破棄時の化学含有物質の破棄処理にコストが掛かることを示す。

本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、従来通りのデータの保持期間を満足しつつ、電池を極力減らしてコスト面、サイズ面、環境面での負荷を低減させることにある。

上記技術的課題を解決するため、本発明の一形態は、制御基板であって、前記制御基板の全体の制御を担う制御部と、バックアップ給電のバックアップ時間と前記制御基板への電源供給の停止期間とをカウントするカウント機能を持つマイクロコンピュータと、前記制御基板が搭載される装置の保証期間に及んで保存が必要なデータが保存された第１のメモリと、通信用として送信又は受信されるデータが保存された第２のメモリと、前記第１のメモリと前記第２のメモリとに保存した前記データを前記制御基板への電源供給が停止している間にバックアップ給電する蓄電池と、前記マイクロコンピュータに内蔵され前記蓄電池の電圧を監視する電圧監視回路と、前記蓄電池から前記第２のメモリへのバックアップ給電のオン・オフを切り替えるスイッチと、を有し、前記マイクロコンピュータは、前記電圧監視回路において、前記電源供給の停止中のバックアップ給電に際して、前記蓄電池の電池電圧が前記第１のメモリ及び前記第２のメモリの推奨動作電圧の下限値を超えていれば前記スイッチをオンに維持して当該第１のメモリと共に当該第２のメモリへのバックアップ給電を継続し、当該下限値以下であれば当該スイッチをオフに維持して当該第２のメモリへのバックアップ給電を停止するときに、前記カウント機能によって前記電源供給の停止期間のカウント値が前記第２のメモリにおける前記データの保存に必要な時間に相当する前記バックアップ時間のカウント値に到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止することを特徴とする。

本発明によれば、上記構成により、従来通りのデータの保持期間を満足しつつ、電池を極力減らしてコスト面、サイズ面、環境面での負荷を低減させることができる。上記した以外の課題、構成及び効果は、以下の実施の形態の説明により明らかにされる。

本発明の制御基板の実施例に係る通信制御基板の基本構成を示した概略ブロック図である。図１に示す通信制御基板におけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。図１に示す通信制御基板の一部構成を変形した一例に係る通信制御基板の基本構成を示した概略ブロック図である。図３に示す通信制御基板におけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。図３に示す通信制御基板の一部構成を変形した他例に係る通信制御基板の基本構成を示した概略ブロック図である。図５に示す通信制御基板におけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。図３に示す通信制御基板の一部構成を変形した別例に係る通信制御基板の基本構成を示した概略ブロック図である。図７に示す通信制御基板におけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。

以下に、本発明の制御基板、制御基板用バックアップ給電方法、制御基板用バックアップ給電プログラムについて、実施例を挙げ、図面を参照して詳細に説明する。

図１は、本発明の制御基板の実施例に係る通信制御基板１０Ａの基本構成を示した概略ブロック図である。

図１を参照すれば、この通信制御基板１０Ａについても、搭載先として画像形成装置のＦＡＸ通信等に適用させる場合が挙げられ、デバイスが実装されて所定の電圧で電源供給される。通信制御基板１０Ａには、公衆回線１１との接続を行う回線制御デバイス１２や通信処理に係る全体の制御を担う制御部としての通信制御用ＣＰＵ１４が実装される。回線制御デバイス１２はアナログ／デジタル（Ａ／Ｄ）変換やデジタル／アナログ（Ｄ／Ａ）変換を行う。また、通信制御基板１０Ａには、回線制御デバイス１２及び通信制御用ＣＰＵ１４の間に配設されて送信データの変調、受信データの復調を行うモデム（ＭＯＤＥＭ）１３が実装される。

更に、通信制御基板１０Ａには、通信制御用ＣＰＵ１４に供給される電源電圧を監視し、その電圧値によってハードリセットを掛けるか否かを判断するリセット（Ｒｅｓｅｔ）ＩＣ１５が実装される。リセットＩＣ１５は、ハードリセットを掛ける場合にはリセット信号を通信制御用ＣＰＵ１４へ伝送する。加えて、通信制御基板１０Ａには、各種メモリが実装される。メモリは通信制御用ＣＰＵ１４の制御に係るプログラム（ソフトウェア）が保存された不揮発性メモリであるＲＯＭ１６や、各種データの保存用に揮発性メモリを含んでいる。因みに、ここでの通信制御基板１０Ａについても、電圧３．３Ｖで電源供給される場合を例示できる。

揮発性メモリは、画像形成装置の保証期間に及んで保存が必要なデータが保存された第１の揮発性メモリとしてのＳＲＡＭ１７と、情報処理の通信用として送信又は受信されるデータが保存された第２の揮発性メモリとしてのＤＲＡＭ１８と、を含んでいる。ＳＲＡＭ１７には画像形成装置のユーザ設定データや管理データも保存される。ＤＲＡＭ１８には通信制御用ＣＰＵ１４の制御処理の結果のワークデータや画像処理の一次ファイル管理用のページデータも保存される。

その他、通信制御基板１０Ａには、ＳＲＡＭ１７とＤＲＡＭ１８とに保存されたデータを電源供給が停止されている間に放電によりバックアップ給電する蓄電池（二次電池）１９と、蓄電池１９の電圧を監視する電圧監視回路２０と、が実装される。また、通信制御基板１０Ａには、蓄電池１９を充電させるための昇圧回路２２と、蓄電池１９からＤＲＡＭ１８へのバックアップ給電のオン・オフを切り替えるスイッチ（ＳＷ）２１と、が実装される。即ち、実施例に係る通信制御基板１０Ａでは、蓄電池１９のみでＳＲＡＭ１７とＤＲＡＭ１８とに対してバックアップ給電を行うことを構成上の特徴とする。

蓄電池１９の放電により電源供給の停止中のバックアップ給電を行う際、電圧監視回路２０は、蓄電池１９の電池電圧を監視してスイッチ２１をオン・オフするスイッチ制御信号（以下、ＳＷ制御信号とする）を出力する。そして、その電池電圧がＳＲＡＭ１７及びＤＲＡＭ１８の推奨動作電圧の下限値である３．０Ｖを超えていればスイッチ２１をオンに維持するＳＷ制御信号を出力する。これにより、ＳＲＡＭ１７及びＤＲＡＭ１８へのバックアップ給電を継続して行わせる。また、電圧監視回路２０は、下限値３．０Ｖ以下になればスイッチ２１をオフに維持するＳＷ制御信号を出力してＤＲＡＭ１８へのバックアップ給電を停止する。

図２は、上述した通信制御基板１０Ａにおけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。

図２を参照すれば、画像形成装置のシステム状態が動作時であれば、通信制御基板１０Ａに供給される電源電圧は３．３Ｖであり、昇圧回路２２の出力電圧は蓄電池１９を充電可能な３．４Ｖとなっている。また、そのときの蓄電池１９の電池電圧は３．３Ｖであり、電圧監視回路２０からのＳＷ制御信号はスイッチ２１をオンに維持するＨｉｇｈ状態にある。更に、ＤＲＡＭ１８及びＳＲＡＭ１７の電源電圧は何れも３．３Ｖとなっている。

システム状態が動作時からバックアップ給電時に推移すると、ＤＲＡＭ１８及びＳＲＡＭ１７は動作電源の供給が断たれ、３．３Ｖの電源電圧から蓄電池１９の放電によるバックアップ給電へと切り替わる。この状態では電圧監視回路２０からのＳＷ制御信号はスイッチ２１をオンに維持するＨｉｇｈ状態に維持されている。その後、蓄電池１９が消費されて電池電圧が降下し出して３．０Ｖを下回った場合、電圧監視回路２０からのＳＷ制御信号はスイッチ２１をオフに維持するＬｏｗ状態になる。これにより、ＤＲＡＭ１８へのバックアップ給電が断たれ、ＳＲＡＭ１７のみへのバックアップ給電が行われることになる。

因みに、ＤＲＡＭ１８のデータの保持に必要な電源電圧は３．０Ｖであるが、ＳＲＡＭ１７のデータの保持に必要な電源電圧は２．０Ｖである。これらのＳＲＡＭ１７及びＤＲＡＭ１８のバックアップ給電に使われる蓄電池１９は、電池の種類にもよるが、１００ｍＡｈのタイプであっても一般的に２００ｕＡの放電で２００時間以上、電池電圧を３．０Ｖに維持できる。即ち、４０ｍＡｈ以上放電するまでは電池電圧を３．０Ｖに維持できるので、ＤＲＡＭ１８に保持されるデータを６時間以上継続して保持できる。尚、ここでの計算の根拠は、６００ｍＡｈ程度のボタン電池の場合にはデータの保持のための消費電流が１００時間程度しか持たないとした上記説明に基づいて、６ｍＡｈで１時間、４０ｍＡｈでは４０／６＝約６．７時間とした計算結果による。ＤＲＡＭ１８に保持されるデータは、概ね１時間程度保護できれば良いために十分な保護が図られる。

更に、蓄電池１９はＳＲＡＭ１７のみへのバックアップ給電を保証期間に至るまで継続して行う。ここでＤＲＡＭ１８へのバックアップ給電を停止した後の蓄電池１９の電池残量は６０ｍＡｈであるが、ＳＲＡＭ１７の消費電力は１ｕＡである。このため、ＳＲＡＭ１７に対しては５年以上のバックアップ給電が可能であり、保証期間を十分に満足することができる。

以上に説明した通り、通信制御基板１０Ａによれば、従来通りのデータの保持期間を満足しつつ、一次電池を必要とせずに電池を極力減らして上述したコスト面、サイズ面、環境面での負荷を低減させることができる。要するに、この通信制御基板１０Ａでは、ＤＲＡＭ１８へのバックアップ給電の時間をできるだけ長くし、情報処理用の送信又は受信されるデータが消えるまでの時間を長くする機能を持たせたことを特徴としている。

図３は、上述した通信制御基板１０Ａの一部構成を変形した一例に係る通信制御基板１０Ｂの基本構成を示した概略ブロック図である。

図３を参照すれば、通信制御基板１０Ｂは、通信制御基板１０Ａと比べ、デバイスとして、リセットＩＣ１５からのリセット信号を入力するマイクロコンピュータ（マイコン）２３と、論理積回路（ＡＮＤ回路）２４と、を別途実装している。マイクロコンピュータ２３は、蓄電池１９によるバックアップ給電のバックアップ時間と３．３Ｖの電源供給の停止期間とをカウントするカウント機能を持つ。また、マイクロコンピュータ２３は、カウント機能によって電源供給の停止期間のカウント値がＤＲＡＭ１８におけるデータの保存に必要な時間に相当するバックアップ時間のカウント値に到達するタイミングを検出する。そして、その検出時点でＤＲＡＭ１８へのバックアップ給電を停止する旨のＳＷ制御信号３を出力する。

論理積回路２４は、マイクロコンピュータ２３から出力されるＳＷ制御信号３と電圧監視回路２０から出力されるＳＷ制御信号２とを入力し、その何れかが入力された場合にスイッチ２１をオン・オフするＳＷ制御信号１を出力する。スイッチ２１は、カウント値の到達検出時点か、或いは電圧監視回路２０によって蓄電池１９の電池電圧がＳＲＡＭ１７及びＤＲＡＭ１８の推奨動作電圧の下限値３．０Ｖ以下になった時点でオフになる。

この通信制御基板１０Ｂにおいて、マイクロコンピュータ２３は、３．３Ｖの電源電圧がオフされた状態をリセットＩＣ１５からのリセット信号により検出すると、そのオフ時間のカウントを開始する。カウントの閾値は、ＤＲＡＭ１８のデータの保護期間をここでは１時間として定義する。この場合、マイクロコンピュータ２３はオフ時間のカウントが１時間に到達すると、ＤＲＡＭ１８へのバックアップ給電を停止するためにＳＷ制御信号３を論理積回路２４へ出力する。これにより、論理積回路２４がスイッチ２１をオフに維持するＳＷ制御信号１を出力してＤＲＡＭ１８へのバックアップ給電を停止する。ここでは、例えば単に電圧監視回路２０によりＳＷ制御信号２を論理積回路２４へ出力してＤＲＡＭ１８へのバックアップ給電を停止してＳＲＡＭ１７へのバックアップ給電を継続する場合よりも長くＳＲＡＭ１７へ通電を行うことができる。この結果、保証期間を超えてＳＲＡＭ１７のデータを保存維持することが可能となる。

図４は、通信制御基板１０Ｂにおけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。

図４を参照すれば、ここでも画像形成装置のシステム状態が動作時であれば、通信制御基板１０Ｂに供給される電源電圧は３．３Ｖであり、昇圧回路２２の出力電圧は蓄電池１９を充電可能な３．４Ｖとなっている。また、そのときの蓄電池１９の電池電圧は３．３Ｖであり、電圧監視回路２０からのＳＷ制御信号２とマイクロコンピュータ２３からのＳＷ制御信号３とはスイッチ２１をオンに維持するＨｉｇｈ状態にある。これにより、論理積回路２４から出力されるＳＷ制御信号１はＳＷ制御信号３と同じタイミングのＨｉｇｈ状態となる。更に、ＤＲＡＭ１８及びＳＲＡＭ１７の電源電圧は何れも３．３Ｖとなっている。

システム状態が動作時からバックアップ給電時に推移すると、ＤＲＡＭ１８及びＳＲＡＭ１７は動作電源の供給が断たれ、３．３Ｖの電源電圧から蓄電池１９の放電によるバックアップ給電へと切り替わる。このとき、マイクロコンピュータ２３はカウント機能により蓄電池１９によるバックアップ給電のバックアップ時間と３．３Ｖの電源電圧の断状態の時間とのカウントを開始する。この状態では電圧監視回路２０からのＳＷ制御信号２はスイッチ２１をオンに維持するＨｉｇｈ状態に維持されている。

その後、蓄電池１９が消費されて電池電圧が降下し出して３．０Ｖを下回った場合、電圧監視回路２０からのＳＷ制御信号２はスイッチ２１をオフに維持するＬｏｗ状態になる。但し、ここではそれに先立ち、マイクロコンピュータ２３により電源供給の停止期間のカウント値がＤＲＡＭ１８におけるデータの保存に必要な時間に相当するバックアップ時間のカウント値に到達するタイミングを検出した場合を想定している。こうした場合、マイクロコンピュータ２３は、カウントの閾値に到達したことにより、スイッチ２１をオフに維持するＬｏｗ状態のＳＷ制御信号３を出力する。これを受け、論理積回路２４はスイッチ２１をオフに維持するＬｏｗ状態のＳＷ制御信号１を出力する。このため、スイッチ２１がオフとなってＤＲＡＭ１８へのバックアップ給電が断たれ、ＳＲＡＭ１７のみへのバックアップ給電が行われることになる。

この結果、通信制御基板１０Ｂでは、通信制御基板１０Ａの場合と比べ、ＤＲＡＭ１８へのバックアップ給電が断たれるタイミングが早くなり、その分、蓄電池１９からより長くＳＲＡＭ１７へバックアップ給電を行わせることができる。更に、蓄電池１９はＳＲＡＭ１７のみへのバックアップ給電を保証期間に至るまで継続して行う。

ところで、通信制御基板１０Ｂによれば、ＳＲＡＭ１７へのバックアップ給電を保証期間超えるまで持続できる。これはマイクロコンピュータ２３をＳＲＡＭ１７と同じ電源電圧で動作させている場合に限られる。ところが、マイクロコンピュータ２３は、一般的に機能搭載されている命令の実行を停止するＨａｌｔモード時の電力が１ｕＡ程度となっている。そこで、通信制御基板１０Ｂに供給される電源電圧がオフ時に蓄電池１９から放電によりマイクロコンピュータ２３にバックアップ給電して動作させても良い。こうした場合、ＳＲＡＭ１７やＤＲＡＭ１８のデータの保存時間には殆ど影響を与えないため、係る構成を採用することも可能である。

何れにせよ、通信制御基板１０Ｂにおいても、従来通りのデータの保持期間を満足しつつ、一次電池を必要とせずに電池を極力減らして上述したコスト面、サイズ面、環境面での負荷を低減させることができる。要するに、通信制御基板１０Ｂでは、ＤＲＡＭ１８へのバックアップ給電の時間を極力短くし、その分、ＳＲＡＭ１７へのバックアップ給電の時間を長くする機能を持たせたことを特徴としている。

図５は、上述した通信制御基板１０Ｂの一部構成を変形した他例に係る通信制御基板１０Ｃの基本構成を示した概略ブロック図である。

図５を参照すれば、通信制御基板１０Ｃは、通信制御基板１０Ｂと比べ、デバイスとして、保証期間を記憶したＲＯＭ２５と、昇圧回路２２と同様な第１の昇圧回路２２ａとスイッチ２１との間に介在される第２の昇圧回路２２ｂと、を別途実装している。但し、ここでのＲＯＭ２５はマイクロコンピュータ２３に内蔵されているとみなしても良い。また、第２の昇圧回路２２ｂは、蓄電池１９によるバックアップ給電を昇圧し、蓄電池１９の残電荷が零になるまでＳＲＡＭ１７及びＤＲＡＭ１８を推奨動作電圧に維持する役割を担う。

更に、ここでのマイクロコンピュータ２３は、カウント機能により画像形成装置が初めて通電開始してから現在に至る時間を示す稼動時間をカウントする。この他、マイクロコンピュータ２３は、保証期間に該当する総時間から稼動時間を差し引いた差時間に基づいてＳＲＡＭ１７に保存するデータの必要時間を計算する計算機能を持つ。そこで、マイクロコンピュータ２３は、計算機能によって必要時間に基づいてＤＲＡＭ１８へのバックアップ給電を停止する時間を計算した結果の停止期間にカウント機能によるカウント値が到達するタイミングを検出する。そして、マイクロコンピュータ２３は、係る検出時点でＤＲＡＭ１８へのバックアップ給電を停止する。

即ち、マイクロコンピュータ２３は、保証期間に該当する総時間から稼動時間を差し引いた差時間に基づいて、残りの保証しなければいけない必要時間を算出する。更に、この必要時間とＳＲＡＭ１７の消費電流とからＤＲＡＭ１８へのバックアップ給電を停止する時間であるスイッチ２１をオフに維持する停止期間を決定する。スイッチ２１は、その決定した停止期間か、或いは電圧監視回路２０によって蓄電池１９の電池電圧がＳＲＡＭ１７及びＤＲＡＭ１８の推奨動作電圧の下限値３．０Ｖ以下になった時点でオフになる。

図６は、通信制御基板１０Ｃにおけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。

図６を参照すれば、ここでも画像形成装置のシステム状態が動作時であれば、通信制御基板１０Ｃに供給される電源電圧は３．３Ｖであり、第１の昇圧回路２２ａの出力電圧は蓄電池１９を充電可能な３．４Ｖとなっている。第２の昇圧回路２２ｂの出力電圧も蓄電池１９の放電による電池電圧の降下を昇圧維持できる３．４Ｖとなっている。また、そのときの蓄電池１９の電池電圧は３．３Ｖであり、電圧監視回路２０からのＳＷ制御信号２とマイクロコンピュータ２３からのＳＷ制御信号３とはスイッチ２１をオンに維持するＨｉｇｈ状態にある。これにより、論理積回路２４から出力されるＳＷ制御信号１はＳＷ制御信号３と同じタイミングのＨｉｇｈ状態となる。更に、ＤＲＡＭ１８及びＳＲＡＭ１７の電源電圧は何れも３．３Ｖとなっている。

システム状態が動作時からバックアップ給電時に推移すると、ＤＲＡＭ１８及びＳＲＡＭ１７は動作電源の供給が断たれ、３．３Ｖの電源電圧から蓄電池１９によるバックアップ給電へと切り替わる。このとき、マイクロコンピュータ２３はカウント機能により稼動時間と蓄電池１９によるバックアップ給電のバックアップ時間と３．３Ｖの電源電圧の断状態の時間とのカウントを開始する。この状態では電圧監視回路２０からのＳＷ制御信号２はスイッチ２１をオンに維持するＨｉｇｈ状態に維持されている。

これに対し、第２の昇圧回路２２ｂの出力電圧は蓄電池１９からの放電によるバックアップ給電を受けて３．３Ｖに維持されている。このため、ＤＲＡＭ１８及びＳＲＡＭ１７の電源電圧は図４に示した通信制御基板１０Ｂの場合の波形と異なり、降圧分が昇圧され続けることで３．３Ｖを維持することになる。即ち、第２の昇圧回路２２ｂは、蓄電池１９の電池電圧の出力に対してＳＲＡＭ１７及びＤＲＡＭ１８が推奨動作電圧の範囲内になるように昇圧する。これにより、蓄電池１９の残電荷が零になるまで電池電圧を推奨動作電圧の範囲内に維持することが可能となっている。

その後、蓄電池１９が消費されて電池電圧が降下し出して３．０Ｖを下回った場合、電圧監視回路２０からのＳＷ制御信号２はスイッチ２１をオフに維持するＬｏｗ状態になる。但し、ここではそれに先立ち、マイクロコンピュータ２３は計算機能により保証期間に該当する総時間から稼動時間を差し引いた差時間に基づいてＳＲＡＭ１７に保存するデータの必要時間を計算する。そして、マイクロコンピュータ２３において、必要時間に基づいてＤＲＡＭ１８へのバックアップ給電を停止する時間を計算した結果の停止期間にカウント機能によるカウント値が到達するタイミングを検出した場合を想定している。こうした場合、マイクロコンピュータ２３は、スイッチ２１をオフに維持するＬｏｗ状態のＳＷ制御信号３を出力する。これを受け、論理積回路２４はスイッチ２１をオフに維持するＬｏｗ状態のＳＷ制御信号１を出力する。このため、スイッチ２１がオフとなってＤＲＡＭ１８へのバックアップ給電が断たれ、ＳＲＡＭ１７のみへのバックアップ給電が行われることになる。ここでは、通信制御基板１０Ｂの場合と比べ、ＤＲＡＭ１８の電源電圧は降下されずに３．３Ｖに維持された状態で給電停止される状態となる。

更に、蓄電池１９はＳＲＡＭ１７のみへのバックアップ給電を保証期間に至るまで継続して行う。ここでも第２の昇圧回路２２ｂによって蓄電池１９からのバックアップ給電が昇圧される。このため、ＳＲＡＭ１７の電源電圧は降下されずに３．３Ｖに維持され、保証期間に至った時点で第２の昇圧回路２２ｂの出力電圧と共に低下し出してやがては０Ｖになる。

この結果、通信制御基板１０Ｃにおいても、通信制御基板１０Ａの場合と比べ、ＤＲＡＭ１８へのバックアップ給電が断たれるタイミングが早くなる。但し、このタイミングは通信制御基板１０Ｂの場合と同程度として例示したが、それよりも遅らせることが可能である。また、通信制御基板１０Ｂの場合よりも蓄電池１９からより安定した電源電圧でＳＲＡＭ１７へ保証期間に至るまでバックアップ給電を行わせることができる。結果として、通信制御基板１０Ｃにおいても、従来通りのデータの保持期間を満足しつつ、一次電池を必要とせずに電池を極力減らして上述したコスト面、サイズ面、環境面での負荷を低減させることができる。

図７は、上述した通信制御基板１０Ｂの一部構成を変形した別例に係る通信制御基板１０Ｄの基本構成を示した概略ブロック図である。

図７を参照すれば、通信制御基板１０Ｄは、通信制御基板１０Ｂと比べ、デバイスとして、電圧監視回路２０及び論理積回路２４を実装しない代わりに、Ａ／Ｄ（アナログ／デジタル）コンバータをマイクロコンピュータ２３に内蔵させたものである。このＡ／Ｄコンバータは、電圧監視回路２０と同等な機能を持ち、蓄電池１９の電池電圧を監視し、電池電圧がＳＲＡＭ１７及びＤＲＡＭ１８の推奨動作電圧の下限値以下と検出された時点でスイッチ２１をオフに維持するＳＷ制御信号３を出力する。

図８は、上述した通信制御基板１０Ｄにおけるシステム状態が動作時からバックアップ給電時へ推移した場合のデバイスに係るハードウェアシーケンスを示す図である。

図８を参照すれば、画像形成装置のシステム状態が動作時であれば、通信制御基板１０Ｄに供給される電源電圧は３．３Ｖであり、昇圧回路２２の出力電圧は蓄電池１９を充電可能な３．４Ｖとなっている。また、そのときの蓄電池１９の電池電圧は３．３Ｖであり、電圧監視回路２０からのＳＷ制御信号３はスイッチ２１をオンに維持するＨｉｇｈ状態にある。更に、ＤＲＡＭ１８及びＳＲＡＭ１７の電源電圧は何れも３．３Ｖとなっている。

システム状態が動作時からバックアップ給電時に推移すると、ＤＲＡＭ１８及びＳＲＡＭ１７は動作電源の供給が断たれ、３．３Ｖの電源電圧から蓄電池１９の放電によるバックアップ給電へと切り替わる。この状態では電圧監視回路２０からのＳＷ制御信号３はスイッチ２１をオンに維持するＨｉｇｈ状態に維持されているが、昇圧回路２２の出力電圧は３．３Ｖの電源電圧と共に低下してやがては０Ｖになる。その後、蓄電池１９が消費されて電池電圧が降下し出して３．０Ｖを下回った場合、電圧監視回路２０からのＳＷ制御信号３はスイッチ２１をオフに維持するＬｏｗ状態になる。これにより、ＤＲＡＭ１８へのバックアップ給電が断たれ、ＳＲＡＭ１７のみへのバックアップ給電が行われることになる。更に、蓄電池１９はＳＲＡＭ１７のみへのバックアップ給電を保証期間に至るまで継続して行う。即ち、図８に示す通信制御基板１０Ｄのハードウェアシーケンスは、図２に示す通信制御基板１０Ａのハードウェアシーケンスと同様な形態となる。

この通信制御基板１０Ｄにおいても、従来通りのデータの保持期間を満足しつつ、一次電池を必要とせずに電池を極力減らして上述したコスト面、サイズ面、環境面での負荷を低減させることができる。

ところで、通信制御基板１０Ｄにおいても、マイクロコンピュータ２３について、通信制御基板１０Ｂや通信制御基板１０Ｃと同等の機能を持たせることが可能である。前者では、カウント機能によって電源供給の停止期間のカウント値がＤＲＡＭ１８におけるデータの保存に必要な時間に相当するバックアップ時間のカウント値に到達するタイミングを検出すれば良い。この検出時点でＤＲＡＭ１８へのバックアップ給電を停止するＳＷ制御信号３を出力する。これにより、ＤＲＡＭ１８へのバックアップ給電を停止する。

後者では、更に画像形成装置の保証期間を記憶する記憶部をマイクロコンピュータ２３に内蔵させることを前提とする。この上で、カウント機能により稼動時間をカウントすると共に、保証期間に該当する総時間から稼動時間を差し引いた差時間に基づいてＳＲＡＭ１７に保存するデータの必要時間を計算する計算機能を持たせれば良い。そこで、マイクロコンピュータ２３は、Ａ／Ｄコンバータによって蓄電池１９の電池電圧がＳＲＡＭ１７及びＤＲＡＭ１８の推奨動作電圧の下限値以下と検出された時点でＤＲＡＭ１８へのバックアップ給電を停止するＳＷ制御信号３を出力する。或いは、マイクロコンピュータ２３は、計算機能によって必要時間に基づいてＤＲＡＭ１８へのバックアップ給電を停止する時間を計算した結果の停止期間にカウント機能によるカウント値が到達したタイミングを検出する。この検出時点でＤＲＡＭ１８へのバックアップ給電を停止するＳＷ制御信号３を出力する。これにより、ＤＲＡＭ１８へのバックアップ給電を停止する。

ところで、上述した通信制御基板１０Ａに係る技術は、制御基板用バックアップ給電方法として換言することができる。この制御基板用バックアップ給電方法では、通信制御用ＣＰＵ１４、ＳＲＡＭ１７、ＤＲＡＭ１８、蓄電池１９、電圧監視回路２０、スイッチ２１と、が通信制御基板１０Ａに実装された条件下を想定する。そこで、電圧監視回路２０によって実行されるバックアップ給電ステップを有するものとなる。バックアップ給電ステップでは、電圧監視回路２０によって、電源供給の停止中のバックアップ給電に際して、蓄電池１９の電池電圧がＳＲＡＭ１７及びＤＲＡＭ１８の推奨動作電圧の下限値を超えていればスイッチ２１をオンに維持する。これにより、ＳＲＡＭ１７と共にＤＲＡＭ１８へのバックアップ給電を継続して行わせる。また、バックアップ給電ステップでは、電圧監視回路２０によって、上記推奨動作電圧の下限値以下であればスイッチ２１をオフに維持してＤＲＡＭ１８へのバックアップ給電を停止する。因みに、このバックアップ給電ステップは、コンピュータに実行させるための制御基板用バックアップ給電プログラムとして構築することができる。

尚、本発明は上述した実施の形態における実施例で説明した主旨に限定されず、その技術的要旨を逸脱しない範囲で種々の変形が可能であり、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが本発明の対象となる。上記実施例は、好適な例を示したものであるが、当業者であれば、開示した内容から様々な変形例を実現することが可能であるが、これらは添付した特許請求の範囲に記載された技術的範囲に含まれる。

１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ通信制御基板
１１公衆回線
１２回線制御デバイス
１３モデム（ＭＯＤＥＭ）
１４通信制御用ＣＰＵ
１５リセット（Ｒｅｓｅｔ）ＩＣ
１６ＲＯＭ
１７ＳＲＡＭ
１８ＤＲＡＭ
１９蓄電池（二次電池）
２０電圧監視回路
２１スイッチ（ＳＷ）
２２、２２ａ、２２ｂ昇圧回路
２３マイクロコンピュータ（マイコン）
２４論理積回路（ＡＮＤ回路）

特開２００６‐１６６０４４号公報

Claims

制御基板であって、
前記制御基板の全体の制御を担う制御部と、バックアップ給電のバックアップ時間と前記制御基板への電源供給の停止期間とをカウントするカウント機能を持つマイクロコンピュータと、前記制御基板が搭載される装置の保証期間に及んで保存が必要なデータが保存された第１のメモリと、通信用として送信又は受信されるデータが保存された第２のメモリと、前記第１のメモリと前記第２のメモリとに保存した前記データを前記制御基板への電源供給が停止している間にバックアップ給電する蓄電池と、前記マイクロコンピュータに内蔵され前記蓄電池の電圧を監視する電圧監視回路と、前記蓄電池から前記第２のメモリへのバックアップ給電のオン・オフを切り替えるスイッチと、を有し、
前記マイクロコンピュータは、前記電圧監視回路において、前記電源供給の停止中のバックアップ給電に際して、前記蓄電池の電池電圧が前記第１のメモリ及び前記第２のメモリの推奨動作電圧の下限値を超えていれば前記スイッチをオンに維持して当該第１のメモリと共に当該第２のメモリへのバックアップ給電を継続し、当該下限値以下であれば当該スイッチをオフに維持して当該第２のメモリへのバックアップ給電を停止するときに、前記カウント機能によって前記電源供給の停止期間のカウント値が前記第２のメモリにおける前記データの保存に必要な時間に相当する前記バックアップ時間のカウント値に到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止することを特徴とする制御基板。
請求項１記載の制御基板において、
前記装置の保証期間を記憶する記憶部を有し、
前記マイクロコンピュータは、前記カウント機能により前記装置が初めて通電開始してから現在に至る時間を示す稼動時間をカウントすると共に、前記保証期間に該当する総時間から当該稼動時間を差し引いた差時間に基づいて前記第１のメモリに保存する前記データの必要時間を計算する計算機能を持ち、
更に、前記マイクロコンピュータは、前記計算機能によって前記必要時間に基づいて前記第２のメモリへのバックアップ給電を停止する時間を計算した結果の停止期間に前記カウント機能によるカウント値が到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止することを特徴とする制御基板。
請求項２記載の制御基板において、
前記蓄電池によるバックアップ給電を昇圧し、当該蓄電池の残電荷が零になるまで前記第１のメモリ及び前記第２のメモリを推奨動作電圧に維持する昇圧回路を有することを特徴とする制御基板。
請求項１記載の制御基板において、
前記電圧監視回路は、前記マイクロコンピュータに内蔵されるアナログ／デジタル変換機能のＡ／Ｄコンバータであることを特徴とする制御基板。
請求項４記載の制御基板において、
前記マイクロコンピュータは、前記Ａ／Ｄコンバータによって前記蓄電池の電池電圧が前記第１のメモリ及び前記第２のメモリの推奨動作電圧の下限値以下と検出されるか、或いは前記カウント機能によって前記電源供給の停止期間のカウント値が当該第２のメモリにおける前記データの保存に必要な時間に相当する前記バックアップ時間のカウント値に到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止することを特徴とする制御基板。
請求項５記載の制御基板において、
前記装置の保証期間を記憶する記憶部を有し、
前記マイクロコンピュータは、前記カウント機能により前記装置が初めて通電開始してから現在に至る時間を示す稼動時間をカウントすると共に、前記保証期間に該当する総時間から当該稼動時間を差し引いた時間に基づいて前記第１のメモリに保存する前記データの必要時間を計算する計算機能を持ち、
更に、前記マイクロコンピュータは、前記Ａ／Ｄコンバータによって前記蓄電池の電圧が前記第１のメモリ及び前記第２のメモリの推奨動作電圧の下限値以下と検出されるか、或いは当該計算機能によって当該必要時間に基づいて当該第２のメモリへのバックアップ給電を停止する時間を計算した結果の停止期間に当該カウント機能によるカウント値が到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止することを特徴とする制御基板。
制御基板用バックアップ給電方法であって、
制御基板の全体の制御を担う制御部と、バックアップ給電のバックアップ時間と前記制御基板への電源供給の停止期間とをカウントするカウント機能を持つマイクロコンピュータと、前記制御基板が搭載される装置の保証期間に及んで保存が必要なデータが保存された第１のメモリと、通信用として送信又は受信されるデータが保存された第２のメモリと、前記第１のメモリと前記第２のメモリとに保存された前記データを前記制御基板への電源供給が停止している間にバックアップ給電する蓄電池と、前記マイクロコンピュータに内蔵され前記蓄電池の電圧を監視する電圧監視回路と、前記蓄電池から前記第２のメモリへのバックアップ給電のオン・オフを切り替えるスイッチと、
が前記制御基板に実装された条件下において、
前記マイクロコンピュータによって、前記電圧監視回路が前記電源供給の停止中のバックアップ給電に際して、前記蓄電池の電池電圧が前記第１のメモリ及び前記第２のメモリの推奨動作電圧の下限値を超えていれば前記スイッチをオンに維持して当該第１のメモリと共に当該第２のメモリへのバックアップ給電を継続し、当該下限値以下であれば当該スイッチをオフに維持して当該第２のメモリへのバックアップ給電を停止するときに、前記カウント機能によって前記電源供給の停止期間のカウント値が前記第２のメモリにおける前記データの保存に必要な時間に相当する前記バックアップ時間のカウント値に到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止するバックアップ給電ステップを有することを特徴とする制御基板用バックアップ給電方法。
制御基板用バックアップ給電プログラムであって、
制御基板の全体の制御を担う制御部と、バックアップ給電のバックアップ時間と前記制御基板への電源供給の停止期間とをカウントするカウント機能を持つマイクロコンピュータと、前記制御基板が搭載される装置の保証期間に及んで保存が必要なデータが保存された第１のメモリと、通信用として送信又は受信されるデータが保存された第２のメモリと、前記第１のメモリと前記第２のメモリとに保存された前記データを前記制御基板への電源供給が停止している間にバックアップ給電する蓄電池と、前記マイクロコンピュータに内蔵され前記蓄電池の電圧を監視する電圧監視回路と、前記蓄電池から前記第２のメモリへのバックアップ給電のオン・オフを切り替えるスイッチと、が前記制御基板に実装された条件下において、
前記電源供給の停止中のバックアップ給電に際して、前記蓄電池の電池電圧が前記第１のメモリ及び前記第２のメモリの推奨動作電圧の下限値を超えていれば前記スイッチをオンに維持して当該第１のメモリと共に当該第２のメモリへのバックアップ給電を継続し、当該下限値以下であれば当該スイッチをオフに維持して当該第２のメモリへのバックアップ給電を停止するときに、前記カウント機能によって前記電源供給の停止期間のカウント値が前記第２のメモリにおける前記データの保存に必要な時間に相当する前記バックアップ時間のカウント値に到達するタイミングを検出した時点で当該第２のメモリへのバックアップ給電を停止するバックアップ給電ステップをコンピュータに実行させるための制御基板用バックアップ給電プログラム。