JP6946776B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP6946776B2
JP6946776B2 JP2017124666A JP2017124666A JP6946776B2 JP 6946776 B2 JP6946776 B2 JP 6946776B2 JP 2017124666 A JP2017124666 A JP 2017124666A JP 2017124666 A JP2017124666 A JP 2017124666A JP 6946776 B2 JP6946776 B2 JP 6946776B2
Authority
JP
Japan
Prior art keywords
circuit board
layer
substrate
board according
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017124666A
Other languages
English (en)
Other versions
JP2019009322A (ja
Inventor
大介 藤岡
大介 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2017124666A priority Critical patent/JP6946776B2/ja
Priority to US16/009,397 priority patent/US10687414B2/en
Publication of JP2019009322A publication Critical patent/JP2019009322A/ja
Application granted granted Critical
Publication of JP6946776B2 publication Critical patent/JP6946776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716Coupling device provided on the PCB
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/72Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/722Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures coupling devices mounted on the edge of the printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10356Cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板に関する。
従来、医療用や、車載用や、航空宇宙用に用いられる電子機器は、スマートフォンなどの情報処理機器に比べて電磁環境両立性(EMC)の法規制が厳しく設定されている。昨今の信号の高速化により、信号ラインを高速で動作する信号(クロック信号やデータバス信号など)が高周波のノイズ源となり、電子機器の回路基板に接続されているハーネスなどをアンテナの代わりにして、増幅されたノイズが放射されることが知られている。この放射により、EMCの法規制により定められている製品からの放射ノイズが許容値を超えるため、EMC対策が施されている。
基板内部の伝導ノイズが基板のエッジから基板外部に放射されるエッジノイズの遮断を目的に基板に電磁気バンドギャップ構造(EBG構造)を適用した発明がある。この電磁気バンドギャップ構造では、多層基板の側面に沿い、互いに異なる平面上に設けられた各導電板の間に各導電板を接続する貫通ビアを形成し、最上位の導電板を基板のグランド層に接続する。この電磁気バンドギャップ構造により、基板のエッジから側面に放射されるEMI(Electro Magnetic Interference)ノイズを遮断する(特許文献1参照)。
情報処理機器のEMC対策の1つに、ハーネスからのノイズの放射を低減させるため、ハーネスの接続用コネクタを取り付ける回路基板の取り付け穴にメッキを施し、メッキにより基板のGND(グランド)と内層のGNDとを接続する技術が知られている。しかし、この方法は、メッキが剥がれた場合に、剥がれたメッキにより基板ショートなどの事故が発生する可能性があるため、医療用や、車載用や、航空宇宙用などの電子機器のEMC対策には適さないという問題がある。また、開示の発明については、基板のエッジから側面に放射されるEMIノイズを遮断する技術のため、ハーネスから出るノイズ放射を低減させるものではないという問題がある。
本発明は、上記に鑑みてなされたものであって、EMCの法規制が情報処理装置よりも厳しい電子機器において、メッキを使用する技術と同等若しくはそれ以下にハーネスから出るノイズ放射を低減させることが可能な回路基板を提供することを目的とする。
上述した課題を解決するために、本発明の一実施の形態は、多層構造の基体を有する回路基板であって、前記基体は、信号を伝送するハーネスを接続するコネクタの固定穴と、複数の層に設けられたGNDベタパターンと、前記複数の層に設けられた各GNDベタパターンを電気的に接続するビアホールと、を有し、前記複数の層のうちの電源層の各厚みがより厚く、前記電源層に接する誘電体層の各厚みが前記電源層に接しない各誘電体層よりも薄い、ことを特徴とする。
本発明によれば、EMCの法規制が情報処理装置よりも厳しい電子機器において、メッキを使用する技術と同等若しくはそれ以下にハーネスから出るノイズ放射を低減させることが可能になるという効果を奏する。
図1は、本実施の形態に係る回路基板の平面図の一例を示す図である。 図2は、図1に示す回路基板のA−A線における、取り付け穴周辺部の基体の断面図の一例を示す図である。 図3は、電子機器及びハーネスの模式図である。 図4は、電子機器の分解を示す模式図である。 図5は、変形例1に係る回路基板の断面図の一例を示す図である。 図6は、変形例2に係る回路基板の平面図の一例を示す図である。 図7は、図6に示す回路基板のB−B線における、取り付け穴周辺部の基体の断面図の一例を示す図である。
以下、添付図面を参照しながら、本発明に係る回路基板の実施の形態を詳細に説明する。
(実施の形態)
本実施の形態にかかる回路基板は、多層構造のプリント配線基板である。本実施の形態において、複数の層が形成されている積層体の部分を基体と呼ぶ。基体は、ビルドアップ工法により形成したものや、貫通多層板などが使用される。当該回路基板は、信号を伝送するハーネスを接続するためのコネクタを有し、コネクタと回路基板とは基体の取り付け穴(固定穴)でねじ等により締結されている。
本実施の形態において、基体は、各層にGND(グランド)ベタパターンを有し、各GNDベタパターンを電気的に接続するビアホールを更に有する。当該ビアホールは、貫通孔或いは非貫通孔であり、孔の内周面に、各層のGNDベタパターンを電気的に接続するメッキ層を有する。本実施の形態に示す回路基板では、以上のような構成により、コネクタ(具体的にはコネクタの金属カバー)と基体のGNDとの接続インピーダンスを低くして、コネクタへのノイズ電流の流れ込みを防止する。
図1は、本実施の形態に係る回路基板の平面図の一例を示す図である。図2は、図1に示す回路基板のA−A線における、取り付け穴周辺部の基体の断面図の一例を示す図である。
図1に示す回路基板1において、基体10は、コネクタC1の取り付け穴11を有し、基体10の外周に沿って縁1aに2列のビアホール12を有する。
縁1aは、基体10における破線lの外側の領域を指し、ビアホール12を配置するために設けている。破線lの内側の領域を中央領域1bと呼ぶ。中央領域1bには、電源回路や信号処理回路などを集積し、取り付け穴11においてコネクタC1を固定する。
ビアホール12は、基体10を厚さ方向(図1の紙面の奥行方向)に貫通する貫通構造の孔(貫通孔)であり、隣り合う貫通孔との間隔Mが10mm以下になるように設ける。ビアホール12は、例えば、基体10に高速ドリルにより貫通孔を形成し、それから、貫通孔の内周面にメッキ処理によりメッキ層13を設ける。メッキ処理の工程は、従来工程であるため、ここでの詳しい説明を省略する。
図2に示すように基体10は、第1層L1〜第8層L8を有し、各層はそれぞれ、誘電体層P1、P2、・・・、P7により接着されている。ここでは多層構造の基体として8層構造のものを示しているが、一例であり、基体の層数は適宜変えても良い。
基体10の中央領域1bにおいて、第2層L2、第4層L4、第7層L7がGNDベタパターン層である。第5層L5が電源ベタパターン層である。第1層L1、第3層L3、第6層L6、第8層L8が信号パターン層である。何れも導電材料(銅箔等)によりパターンが形成されている。
基体10の縁1aには、全層(第1層L1、第2層L2、・・・、第8層L8)に導電材料(銅箔等)のGNDベタパターンN1、N2、・・・、N8を設けている。GNDベタパターンN1、N2、・・・、N8は、コネクタC1を配置した領域(配置領域)にも全層(第1層L1、第2層L2、・・・、第8層L8)に設けている。GNDベタパターンN1、N2、・・・、N8は、例えば従来のビルドアップ工法により各層の他の回路パターンと共に導電材料(銅箔等)をエッチングするなどして形成する。
ビアホール12は、各層のGNDベタパターンを貫通する貫通構造を有し、その内周面にメッキ層13を有する。メッキ層13は、導電材料のメッキ(例えば銅など)の層であり、全層のGNDベタパターンN1、N2、・・・、N8を電気的に導通する機能を有する。
図3及び図4は、電子機器とハーネスとの接続形態の一例を示す図である。図3は、電子機器及びハーネスの模式図であり、図4は、電子機器の分解を示す模式図である。
図3に示すように、電子機器100のコネクタC1に対し、信号を伝送するハーネス101のプラグを接続する。コネクタC1は、図4に示すように、電子機器100の筐体内部に収容されている回路基板1の基体10の取り付け穴11(コネクタC1があるため図示されない)に、取り付け器具などを介してねじ等により締結されている。このコネクタC1にハーネス101の一端のプラグを接続し他方のプラグに別の回路基板(フレキシブルプリント基板等)を接続する。
電子機器100は、一例として車載用の電子機器(車載カメラ等)とする。車載用の電子機器では、回路基板1の中央領域1bに車載用の所定目的のプリント配線が適用されている。なお、医療用や、航空宇宙用などの電子機器100であれば、回路基板1の中央領域1bに、それぞれに対応するプリント配線が適用されている。回路基板1は、車載用や、医療用や、航空宇宙用など、EMCの法規制が厳しく設定されている電子機器に対しての適用が可能である。
このように各層に設けたGNDベタパターンN1、N2、・・・、N8をビアホール12により電気的に接続することにより、コネクタC1の取り付け穴11にメッキを設けない設計においてもコネクタC1(具体的にはコネクタC1の金属カバー)と基体10のGNDとの接続インピーダンスが、従来構成のものと同等若しくはそれ以下に低くなり、コネクタC1へのノイズ電流の流れ込みを防止することが可能になる。従って、本実施の形態に係る回路基板1を使用した製品(電子機器)からの放射ノイズを許容値以内に抑えて、EMCの法規制を満たすことが可能になる。
例えば、コネクタC1の取り付け穴11のメッキ層を無くしただけのものでは、1GHz以上の周波数、一例として1.6GHz帯が悪化し、車載用の電子機器についてEMC規格を満たさないものとなる。しかし、一例の回路基板1のように、GNDベタパターンN1、N2、・・・、N8とビアホール12とを追加し、ビアホール12にメッキ層13を設けることにより、その悪化が改善して、車載用の電子機器についてのEMC規格を満たすことが可能になる。
(変形例1)
中央領域1bの回路面の集積密度を、内層配線の厚みをより厚くして配線幅を狭めることにより高くし、高集積化した中央領域1bの空いた領域を縁1a若しくはその一部として利用しても良い。
図5は、変形例1に係る回路基板の断面図の一例を示す図である。当該断面図は、図1に示すA−A線の取り付け穴周辺部の位置に対応する変形例1の基体の断面図である。
図5に示すように、変形例1に係る回路基板2の基体20において、電源層である第4層L4と第5層L5との各層の厚み(内層配線の厚み)をより厚くする。電源層の厚みをより厚くすることにより、電源層の断面を単位時間当たりに流れる電荷量が増加する。同じ電流を流す場合には、内部配線の配線幅を狭くすることができるため、電源層の配線面積を小さくすることができる。
電源層の配線面積が小さくなることにより、全体の層の面積も縮小することができ、ビアホール12を設ける場合において、回路基板2の面積を小さく抑えることが可能になる。
(変形例2)
実施の形態では、ビアホール12と取り付け穴11との位置が取り付け穴11がビアホール12の列の内側(中央領域1b側)になる配置のものについて一例を示した。この配置は、逆つまり取り付け穴11がビアホール12の列の外側(縁1a側)になる配置であっても良い。
図6及び図7は、変形例2に係る回路基板の説明図である。図6は、変形例2に係る回路基板の平面図の一例を示す図である。図7は、図6に示す回路基板のB−B線における、取り付け穴周辺部の基体の断面図の一例を示す図である。
図6に示すように、変形例2に係る回路基板3の基体30において、縁1aの端部に取り付け穴11を設ける。この場合、コネクタC1は図1に示す位置よりも縁1aの端部寄りに位置するため、コネクタC1にハーネス101(図4参照)を接続しやすくなる。
ビアホール12は、コネクタC1を迂回するようにコネクタC1の外周に沿って設ける。ここでは、中央領域1bの一部にビアホール12を設けた場合のものを一例として示しているが、電子機器が搭載可能であれば、縁1aを広めにとり、ビアホール12の迂回部分を縁1aに収めても良い。
図6に示すような、ビアホール12を中央領域1bの一部に設ける必要がある場合であっても、ビアホール12又は各層のGNDベタパターンを、ビアホール12が各層のGNDベタパターンを電気的に接続する位置に設ける。例えば、中央領域1bにおいて、図6に示すビアホール12の位置の全層にGNDベタパターンを設ける。また、図6に示すビアホール12の位置において何れかの層に信号パターンなどがある場合は、その信号パターンを回避するようにビアホール12とGNDベタパターンとを設ける。
また、中央領域1bにおいて、何れかの層に信号パターンが含まれるなどの理由で、基体30に貫通孔を設けることができない場合は、該当する層の信号パターンなどを回避するように一部又は全ての層に配置をずらした非貫通孔を設ける。非貫通孔の内面にはメッキ層を設け、上の層のGNDベタパターンと下の層のGNDベタパターンとに電気的に接続する。これにより、全層のGNDベタパターンを各層に設けた非貫通孔のメッキ層により電気的に接続する。
実施の形態及び各変形例では、基体10、20、30に2列のビアホール12を設けた例を示したが、ビアホール12の配置のレイアウトや数などは適宜変形しても良い。例えば、取り付け穴11の配置間隔や深さや内周面の面積や、ビアホール12の径や配置間隔などに応じて、ビアホール12の列を3列にしたり、ビアホール12を取り付け穴11の近傍の領域のみに配置したり、数などを適宜変えて良い。
ビアホール12の形状は、円柱形状以外に、適宜変形しても良い。例えば、すり鉢型の形状や多角柱の形状などとしても良い。
1 回路基板
1a 縁
1b 中央領域
10 基体
11 取り付け穴
12 ビアホール
13 メッキ層
C1 コネクタ
L1〜L8 第1層〜第8層
N1〜N8 GNDベタパターン
P1〜P7 誘電体層
特許第5164965号公報

Claims (10)

  1. 多層構造の基体を有する回路基板であって、
    前記基体は、
    信号を伝送するハーネスを接続するコネクタの固定穴と、
    複数の層に設けられたGNDベタパターンと、
    前記複数の層に設けられた各GNDベタパターンを電気的に接続するビアホールと、
    を有し、
    前記複数の層のうちの電源層の各厚みがより厚く、
    前記電源層に接する誘電体層の各厚みが前記電源層に接しない各誘電体層よりも薄い、
    ことを特徴とする回路基板。
  2. 前記GNDベタパターンは、前記基体の各層が有する、
    請求項1に記載の回路基板。
  3. 前記固定穴に固定された前記コネクタの配置領域と該配置領域の近傍とにおいて各層に前記GNDベタパターンが設けられている、
    請求項2に記載の回路基板。
  4. 前記ビアホールは、前記コネクタの前記配置領域の前記近傍に設けられている、
    請求項3に記載の回路基板。
  5. 前記ビアホールは、前記基体の縁に設けられている、
    請求項4に記載の回路基板。
  6. 前記ビアホールは、2列で設けられている、
    請求項5に記載の回路基板。
  7. 前記ビアホールは、前記基体の外周に沿って2列で設けられている、
    請求項6に記載の回路基板。
  8. 前記ビアホールは互いが重ならないように10mm以下の間隔で設けられている、
    請求項7に記載の回路基板。
  9. 前記基体の内層配線は、厚みを厚くすることにより配線幅が狭められている、
    請求項1乃至8の内の何れか一項に記載の回路基板。
  10. 前記ビアホールは、前記基体を貫通する貫通構造を有する、
    請求項1乃至8の内の何れか一項に記載の回路基板。
JP2017124666A 2017-06-26 2017-06-26 回路基板 Active JP6946776B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017124666A JP6946776B2 (ja) 2017-06-26 2017-06-26 回路基板
US16/009,397 US10687414B2 (en) 2017-06-26 2018-06-15 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017124666A JP6946776B2 (ja) 2017-06-26 2017-06-26 回路基板

Publications (2)

Publication Number Publication Date
JP2019009322A JP2019009322A (ja) 2019-01-17
JP6946776B2 true JP6946776B2 (ja) 2021-10-06

Family

ID=64692998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017124666A Active JP6946776B2 (ja) 2017-06-26 2017-06-26 回路基板

Country Status (2)

Country Link
US (1) US10687414B2 (ja)
JP (1) JP6946776B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020021808A (ja) * 2018-07-31 2020-02-06 キヤノン株式会社 回路基板とその回路基板を有する電子装置
JP7547036B2 (ja) * 2019-08-09 2024-09-09 キヤノン株式会社 プリント基板
KR20210031303A (ko) * 2019-09-11 2021-03-19 삼성전자주식회사 회로 기판에 실장되는 커넥터를 포함하는 전자 장치
CN115441264A (zh) * 2021-06-05 2022-12-06 富士康(昆山)电脑接插件有限公司 端子模组及具有该端子模组的电连接器
US12347978B2 (en) * 2022-07-18 2025-07-01 Raytheon Company Overmold-overmold micro radio frequency connector
WO2025211998A1 (en) * 2024-04-04 2025-10-09 Magna Electronics Sweden Ab Enhanced pcb and pcb housing

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154944A (ja) * 1997-08-07 1999-02-26 Toshiba Corp 回路基板
JP2000286587A (ja) * 1999-03-30 2000-10-13 Matsushita Electric Ind Co Ltd 外部ケーブル接続用コネクタ部の電磁シールド構造
JP2001007456A (ja) * 1999-06-17 2001-01-12 Toshiba Corp 配線回路基板
JP2001251063A (ja) 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 回路基板およびこれを用いたテレビジョン受信機
JP2002222892A (ja) * 2001-01-26 2002-08-09 Kyocera Corp 多層配線基板
JP2004055988A (ja) 2002-07-23 2004-02-19 Fujitsu Ltd 情報処理装置
JP3960178B2 (ja) * 2002-09-17 2007-08-15 株式会社デンソー 多層プリント基板
CN100344976C (zh) * 2002-10-31 2007-10-24 株式会社爱德万测试 被测量组件搭载板、探针卡以及组件接口部
DE102004016146B4 (de) * 2004-04-01 2006-09-14 Epcos Ag Elektrisches Vielschichtbauelement
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
US7355125B2 (en) * 2005-11-17 2008-04-08 International Business Machines Corporation Printed circuit board and chip module
JP5070077B2 (ja) 2008-02-08 2012-11-07 株式会社リコー Lsiを装備する電装基板,画像形成制御板および画像形成装置
WO2010114825A1 (en) * 2009-03-30 2010-10-07 Magna Mirrors Of America, Inc. Electro-optic rearview mirror assembly for vehicle
KR101072591B1 (ko) 2009-08-10 2011-10-11 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
US8319116B2 (en) * 2009-09-11 2012-11-27 Oracle America, Inc. Rib reinforcement of plated thru-holes
US8371316B2 (en) * 2009-12-03 2013-02-12 International Test Solutions, Inc. Apparatuses, device, and methods for cleaning tester interface contact elements and support hardware
JP2012094843A (ja) * 2010-09-30 2012-05-17 Incorporated Educational Institution Meisei 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法
DE102011077206B4 (de) * 2011-06-08 2019-01-31 Zf Friedrichshafen Ag Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
CN102496804A (zh) * 2011-11-22 2012-06-13 华为终端有限公司 Usb连接器及电子设备
US8834182B2 (en) * 2012-10-17 2014-09-16 Microelectronics Assembly Technologies Pierced flexible circuit and compression joint
DE102013211640A1 (de) * 2013-06-20 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung

Also Published As

Publication number Publication date
US20180376581A1 (en) 2018-12-27
US10687414B2 (en) 2020-06-16
JP2019009322A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP6946776B2 (ja) 回路基板
US10741303B2 (en) Transmission line, flat cable, and electronic device
US6236572B1 (en) Controlled impedance bus and method for a computer system
US8309863B2 (en) Printed wiring board
US7435912B1 (en) Tailoring via impedance on a circuit board
EP2654387B1 (en) Printed circuit board
EP1945010B1 (en) Multi-layer substrate and electronic device having the same
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
KR20170048575A (ko) 프린트 배선판
CN104040787A (zh) 具有降低的串扰的印刷电路板
CN109587942B (zh) 用于反钻式差分通孔的间隙大小减小
US7086869B1 (en) Flexible cable interconnect with integrated EMC shielding
WO2008003021A2 (en) Shielded via
KR102447839B1 (ko) 회로 기판 및 이를 포함하는 전자 기기
KR101888592B1 (ko) 연성회로기판 및 그 제조방법
KR100666224B1 (ko) 개구를 가지는 리지드 플렉시블 인쇄회로기판
US7186924B2 (en) Dielectric structure for printed circuit board traces
US10128810B2 (en) Impedance matching structure of transmission line
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
US20030085055A1 (en) Substrate design and process for reducing electromagnetic emission
US20080165514A1 (en) Printed circuit board
US10729003B2 (en) Anti-electromagnetic interference circuit board
JP2013222924A (ja) 部品内蔵基板
US8664537B2 (en) Method and apparatus for reducing signal noise
US20070181996A1 (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R151 Written notification of patent or utility model registration

Ref document number: 6946776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151