JP7076576B2 - 半導体素子構造 - Google Patents

半導体素子構造 Download PDF

Info

Publication number
JP7076576B2
JP7076576B2 JP2020562050A JP2020562050A JP7076576B2 JP 7076576 B2 JP7076576 B2 JP 7076576B2 JP 2020562050 A JP2020562050 A JP 2020562050A JP 2020562050 A JP2020562050 A JP 2020562050A JP 7076576 B2 JP7076576 B2 JP 7076576B2
Authority
JP
Japan
Prior art keywords
layer
source electrode
metal layer
barrier metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020562050A
Other languages
English (en)
Other versions
JPWO2020136808A1 (ja
Inventor
耕平 三木
晋一 宮國
浩平 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020136808A1 publication Critical patent/JPWO2020136808A1/ja
Application granted granted Critical
Publication of JP7076576B2 publication Critical patent/JP7076576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/046—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being associated with interconnections of capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0238—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes through pads or through electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本願は、半導体素子構造に関するものである。
従来、半導体素子においては、ワイヤー配線を設けることで乗ってくる容量により半導体の特に周波数特性が劣化するという問題があった。そのため、現状ではワイヤー配線による容量を少なくするために、ソース電極ないしはソース電極から引き延ばしたパッド裏面から導通を取るためのビアホールを設けることが一般的となっている。この構造は、ウエハプロセス完了後の組立工程で導通を取るワイヤーを打つことと比較して、プロセス途中に形成する必要があるため、ＡｕＳｎはんだで導通を取る際、ソース電極ないしはソース電極から引き出されたパッド下のビアホール内に侵入してきたＡｕＳｎはんだにＡｕが拡散することで、電極の腐食および断線が発生する。
その問題の対策として、例えば特許文献１では、ＡｕＳｎはんだとソース電極であるＡｕの間にバリアメタルを設けることで上層のＡｕがＡｕＳｎはんだに拡散しないようにすることで腐食などが発生しない手法が開示されている。
特開２０１６－４６３０６号公報（段落００２１、図４）
しかしながら、上記の手法はＡｕの拡散による腐食および断線とドライ加工時のストッパ層としての効果にだけ注目しており、例えば半導体上に素子を集積したＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、モノリシック・マイクロ波集積回路）上で多用されるＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）構造のＭＩＭキャパシタ下にビアホールを形成する場合において、ハロゲンガスがＭＩＭキャパシタまで侵入することによるＭＩＭ構造の絶縁膜劣化の抑制に関しては考慮されていない。ＭＩＭキャパシタ直下にビアホールを形成した場合には、ハロゲンガス（特に難燃性基板などに含まれるＢｒ）がＡｕを通して、ＭＩＭキャパシタである絶縁膜に拡散することで容量が変化すること、信頼性に影響を与えるリーク電流が変化すること、またはメタル中に含まれるＴｉ、Ｎｂ、Ｍｏなどが拡散してきたＢｒにより腐食することを防ぐことが困難であるという問題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、ハロゲンガスによる腐食を防ぎ、長期信頼性を確保可能な半導体素子構造を提供することを目的とする。
本願に開示される半導体素子構造は、表面にＧａＮ層が積層されたＳｉＣ基板と、前記ＧａＮ層の表面に形成されたソース電極と、前記ソース電極の表面に形成されたＭＩＭキャパシタと、前記ＳｉＣ基板の裏面から前記ソース電極に達するビアホールとを備え、前記ソース電極には、バリアメタル層が含まれ、前記ビアホールの底は、前記ソース電極の裏面から前記バリアメタル層の裏面の間にあり、前記バリアメタル層は、ＣｒまたはＶの少なくとも１を含むことを特徴とする。
本願によれば、ソース電極に、ハロゲン元素に対する耐性を有するバリアメタル層を挿入した構成とすることで、ＭＩＭキャパシタ中に存在する絶縁膜に対してハロゲン元素、特にＢｒの侵入を長期にわたって抑制することができる。
実施の形態１による半導体素子構造の構成を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。 実施の形態１による半導体素子構造の製造方法を示す断面図である。
実施の形態１．
図１は、実施の形態１における半導体素子構造の構成を示す断面図である。図１に示すように、半導体素子構造１０１は、ＳｉＣ基板１、ＳｉＣ基板１の表面に形成されたＧａＮ層２、ＧａＮ層２の表面に形成されたＭＩＭキャパシタ３、ＭＩＭキャパシタ３のＭＩＭ構造の下側の金属層３０を含むソース電極４、ＳｉＣ基板１の裏面からソース電極４に達するビアホール５から構成される。
ＭＩＭキャパシタ３は、絶縁膜３２を第１の金属層としての下層の金属層３０と第２の金属層としての上層の金属層３１で挟んだＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）構造の薄膜キャパシタであり、容量を出すための中間絶縁膜である。絶縁膜３２は、耐圧確保が目的であり、ＳｉＮ、ＳｉＯ２、ＳｉＯＮなど絶縁膜に分類される膜であれば、特に限定されない。ソース電極４は、ＧａＮ層２とＭＩＭキャパシタ３との接着およびオーミックコンタクトを取るためのＴｉ層４０と、ハロゲンの進入を防ぐバリアメタル層４２と、バリアメタル層４２の酸化を防ぐためのＡｕ層４１と、ＭＩＭキャパシタ３の下層の金属層３０とからなる。
バリアメタル層４２の材質は、特にハロゲン元素の中でもＭＩＭキャパシタ３中に存在する絶縁膜３２を劣化させるＢｒの侵入に耐性をもつＣｒまたはＶを適用する。バリアメタル層４２の厚みは、材料自体のストレスが高いことから、ＭＩＭキャパシタ３の絶縁膜３２にストレスによるひずみを与えないように、Ｃｒは５００ｎｍ以下、Ｖは３００ｎｍ以下とする。また、ＣｒおよびＶのいずれの場合であっても、下限は１０原子層相当あれば問題ないが、成膜時の蒸着装置およびスパッタ装置などの制御性の面から１０ｎｍ以上とすることが、バリアとして長期信頼性を維持する上で望ましい。
このように、ＭＩＭキャパシタ３の下層の金属層３０を含むソース電極４に、ハロゲン元素に対する耐性を有するバリアメタル層４２を挿入した構成とすることで、ＭＩＭキャパシタ３中に存在する絶縁膜３２に対してハロゲン元素、特にＢｒの侵入を長期にわたって抑制する。
次に、実施の形態１における半導体素子構造１０１の製造方法について、図２から図８に基づき説明する。図２から図８は、実施の形態１による半導体素子構造１０１の製造工程を示す断面図である。
まず、図２に示す、エピタキシャル成長によるＧａＮ層２を積層したＳｉＣ基板１のＧａＮ層２の表面に、図３に示すように、ソース電極としてのＴｉ層４０、バリアメタル層４２、Ａｕ層４１を順次積層する。この工程のメタル成膜はスパッタ、蒸着など方式を問わない。
続いて、図４に示すように、積層されたＡｕ層４１の表面に、ＭＩＭキャパシタ３の下層の金属層３０を積層し、ソース電極が形成される。ＭＩＭキャパシタ３の下層の金属層３０は、蒸着法またはスパッタで成膜する。金属層３０の材質は、特に限定されない。場合によってはＡｕ層４１が金属層３０を兼ねてもよい。
次いで、図５に示すように、積層された金属層３０の表面に、絶縁膜３２を形成し、続いて、図６に示すように、形成された絶縁膜３２の表面に、上層の金属層３１を積層し、ＭＩＭキャパシタ３が形成される。金属層３１の材質は、特に限定されない。主にＡｕが採用される。
続いて、図７に示すように、ＳｉＣ基板１の裏面側からソース電極４の裏面側に達するビアホール用の穴１２を、ＳＦ６／Ｏ２ガスを用いたドライエッチングにより形成する。穴１２の形成の際には、エッチングマスクとしてＮｉまたはＣｒなどを用いる。これはＮｉおよびＣｒが、ＳｉＣ基板１およびＧａＮ層２をエッチングする条件に対して、極めて選択比が高く（ＮｉまたはＣｒの方が２０倍程度エッチングレートが遅い）、ドライエッチング耐性を有するからである。穴１２の深さは、Ｔｉ層４０の裏面からバリアメタル層４２の裏面までの間であればよく、バリアメタル層４２はエッチングしない。穴１２の形状および寸法は、特に限定されない。
最後に、図８に示すように、ソース電極４から裏面側に導通を取るために、穴１２の内側およびＳｉＣ基板１の裏面に、ビアホール５および裏面電極５ａをスパッタもしくは蒸着で形成する。被覆率の面からはスパッタが望ましい。ビアホール５および裏面電極５ａの材質は、一般的にＡｕＳｎが用いられるが、ＡｕＧｅまたはＡｕ単体でもよい。
以上のように、本実施の形態１にかかる半導体素子構造１０１によれば、表面にＧａＮ層２が積層されたＳｉＣ基板１と、ＧａＮ層２の表面に形成されたソース電極４と、ソース電極４の表面に形成されたＭＩＭキャパシタ３と、ＳｉＣ基板１の裏面からソース電極４に達するビアホール５とを備え、ソース電極４には、バリアメタル層４２が含まれ、ビアホール５の底は、ソース電極４の裏面からバリアメタル層４２の裏面の間にあるようにしたので、ソース電極にハロゲン元素に対する耐性を有するバリアメタル層を挿入した構成とすることで、ＭＩＭキャパシタ中に存在する絶縁膜に対してハロゲン元素、特にＢｒの侵入を長期にわたって抑制するでき、ハロゲン元素が絶縁膜またはメタルに混入することで発生する腐食および絶縁膜の絶縁性低下によるリーク電流の増大（素子信頼性の低下）を長期にわたって抑制し、高信頼性な素子を提供することが可能となる。
なお、上記実施の形態１では、ソース電極４のバリアメタル層４２が一層構造である場合を示したが、これに限るものではない。Ｃｒ層とＶ層の二層構造としてもよいし、ＣｒとＶの混晶の層としてもよい。この場合、上記実施の形態１での効果に加えて、ビアホールの開口後のウエハプロセスで酸またはアルカリの薬液処理をする際、ＣｒまたはＶと反応する薬品を使った場合でも、積層構造のいずれかの層目で反応を止めたり、混晶比により耐性をコントロールすることで、バリアメタル単体では適用困難な薬液処理を実施することが可能となり、裏面処理プロセスの自由度を拡大することができる。なお、二層構造の場合、Ｃｒ層とＶ層の積層順は特に限定されない。
また、Ｃｒ層、Ｖ層およびＮｉ層の三層構造としてもよいし、Ｃｒ、ＶおよびＮｉの混晶の層としてもよい。この場合、上記Ｃｒ層とＶ層の二層構造およびＣｒとＶの混晶の層と同様の効果が得られるだけでなく、ビアホールの開口時のドライエッチング耐性の向上を図ることができ、裏面処理プロセスの自由度を拡大することができる。なお、三層構造の場合、Ｃｒ層、Ｖ層およびＮｉ層の積層順は特に限定されない。
また、バリアメタル層４２に用いるバリアメタルは、上記の種類に限るものではない。ハロゲンバリア性を有するメタルであれば適用可能である。同時にソース電極直下ではなくたとえばドレイン電極直下などにＭＩＭ構造およびその他、ハロゲン元素による劣化が懸念される電極もしくは構造を形成する場合、同様のバリアメタルを設けて保護することが可能なことは想像に難くない。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の構成要素と組み合わせる場合が含まれるものとする。
１ ＳｉＣ基板、２ ＧａＮ層、３ ＭＩＭキャパシタ、４ ソース電極、５ ビアホール、４２ バリアメタル層、１０１ 半導体素子構造。

Claims (11)

  1. 表面にＧａＮ層が積層されたＳｉＣ基板と、
    前記ＧａＮ層の表面に形成されたソース電極と、
    前記ソース電極の表面に形成されたＭＩＭキャパシタと、
    前記ＳｉＣ基板の裏面から前記ソース電極に達するビアホールと
    を備え、
    前記ソース電極には、バリアメタル層が含まれ、
    前記ビアホールの底は、前記ソース電極の裏面から前記バリアメタル層の裏面の間にあり、
    前記バリアメタル層は、ＣｒまたはＶの少なくとも１を含むことを特徴とする半導体素子構造。
  2. 前記バリアメタル層は、Ｃｒ層とＶ層の二層からなることを特徴とする請求項１に記載の半導体素子構造。
  3. 前記バリアメタル層は、ＣｒとＶの混晶からなることを特徴とする請求項１に記載の半導体素子構造。
  4. 前記バリアメタル層は、Ｃｒ層、Ｖ層およびＮｉ層の三層からなることを特徴とする請求項１に記載の半導体素子構造。
  5. 前記バリアメタル層は、Ｃｒ、ＶおよびＮｉの混晶からなることを特徴とする請求項１に記載の半導体素子構造。
  6. 前記ＭＩＭキャパシタは、前記ソース電極の表面に形成された第１の金属層と第２の金属層とで挟んだ絶縁膜であることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体素子構造。
  7. 前記ソース電極は、前記ＧａＮ層の表面にＴｉ層、前記バリアメタル層、Ａｕ層と順次積層されたことを特徴とする請求項６に記載の半導体素子構造。
  8. 前記ソース電極のＡｕ層は、前記ＭＩＭキャパシタの第１の金属層を兼ねることを特徴とする請求項７に記載の半導体素子構造。
  9. 前記ソース電極の代わりに、ドレイン電極であることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体素子構造。
  10. 表面にＧａＮ層が積層されたＳｉＣ基板と、
    前記ＧａＮ層の表面に形成されたソース電極と、
    前記ソース電極の表面に形成されたＭＩＭキャパシタと、
    前記ＳｉＣ基板の裏面から前記ソース電極に達するビアホールと
    を備え、
    前記ソース電極には、バリアメタル層が含まれ、
    前記ビアホールの底は、前記ソース電極の裏面から前記バリアメタル層の裏面の間にあり、
    前記ソース電極は、前記ＧａＮ層の表面にＴｉ層、前記バリアメタル層、Ａｕ層と順次積層されたことを特徴とする半導体素子構造。
  11. 表面にＧａＮ層が積層されたＳｉＣ基板と、
    前記ＧａＮ層の表面に形成されたソース電極と、
    前記ソース電極の表面に形成されたＭＩＭキャパシタと、
    前記ＳｉＣ基板の裏面から前記ソース電極に達するビアホールと
    を備え、
    前記ソース電極には、バリアメタル層が含まれ、
    前記ビアホールの底は、前記ソース電極の裏面から前記バリアメタル層の裏面の間にあり、
    前記ソース電極のＡｕ層は、前記ＭＩＭキャパシタの第１の金属層を兼ねることを特徴とする半導体素子構造。
JP2020562050A 2018-12-27 2018-12-27 半導体素子構造 Active JP7076576B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/048157 WO2020136808A1 (ja) 2018-12-27 2018-12-27 半導体素子構造

Publications (2)

Publication Number Publication Date
JPWO2020136808A1 JPWO2020136808A1 (ja) 2021-09-30
JP7076576B2 true JP7076576B2 (ja) 2022-05-27

Family

ID=71125991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020562050A Active JP7076576B2 (ja) 2018-12-27 2018-12-27 半導体素子構造

Country Status (4)

Country Link
US (1) US11881516B2 (ja)
JP (1) JP7076576B2 (ja)
KR (1) KR102600742B1 (ja)
WO (1) WO2020136808A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025192219A1 (ja) * 2024-03-11 2025-09-18 ソニーセミコンダクタソリューションズ株式会社 容量素子、撮像素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267331A (ja) 2000-03-15 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP2008108840A (ja) 2006-10-24 2008-05-08 Mitsubishi Electric Corp 半導体装置
JP2011192836A (ja) 2010-03-15 2011-09-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2016046306A (ja) 2014-08-20 2016-04-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016131183A (ja) 2015-01-13 2016-07-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018173275A1 (ja) 2017-03-24 2018-09-27 三菱電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04252038A (ja) * 1991-01-28 1992-09-08 Nec Yamagata Ltd 半導体装置
JP2006156716A (ja) 2004-11-30 2006-06-15 Renesas Technology Corp 半導体装置およびその製造方法
DE102005042074A1 (de) 2005-08-31 2007-03-08 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von Durchkontaktierungen in Halbleiterwafern
US9871107B2 (en) * 2015-05-22 2018-01-16 Nxp Usa, Inc. Device with a conductive feature formed over a cavity and method therefor
KR101772815B1 (ko) 2016-04-25 2017-08-29 고려대학교 산학협력단 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267331A (ja) 2000-03-15 2001-09-28 Hitachi Ltd 半導体装置の製造方法
JP2008108840A (ja) 2006-10-24 2008-05-08 Mitsubishi Electric Corp 半導体装置
JP2011192836A (ja) 2010-03-15 2011-09-29 Fujitsu Ltd 半導体装置及びその製造方法
JP2016046306A (ja) 2014-08-20 2016-04-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2016131183A (ja) 2015-01-13 2016-07-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018173275A1 (ja) 2017-03-24 2018-09-27 三菱電機株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JPWO2020136808A1 (ja) 2021-09-30
US20210384312A1 (en) 2021-12-09
WO2020136808A1 (ja) 2020-07-02
US11881516B2 (en) 2024-01-23
KR20210089730A (ko) 2021-07-16
KR102600742B1 (ko) 2023-11-09

Similar Documents

Publication Publication Date Title
JP5868574B2 (ja) 半導体装置及びその製造方法
JP6725109B2 (ja) 半導体装置
JP5386829B2 (ja) 半導体装置
JP6739918B2 (ja) 窒化物半導体装置およびその製造方法
JP6277693B2 (ja) 半導体装置
KR20090093101A (ko) 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법
CN110690284A (zh) 一种氮化镓基场效应晶体管及其制备方法
JP2019079909A (ja) 半導体装置
CN103390639A (zh) 第13族氮化物半导体器件及其制造方法
CN113889534A (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
JP7076576B2 (ja) 半導体素子構造
JP2007534140A (ja) デバイス内にバリア層を有するコンタクトホールを形成する方法及び得られるデバイス
CN114759089A (zh) 增强栅控能力的p型氮化镓器件及其制作方法
JP2008235402A (ja) 半導体装置およびその製造方法
WO2013021822A1 (ja) ＧａＮ系化合物半導体装置
US12243927B2 (en) Semiconductor device having nickel oxide film on gate electrode
JP6458718B2 (ja) Ｍｉｍキャパシタ及びその製造方法
TWI905641B (zh) 半導體裝置及其形成方法
KR20230101901A (ko) 반도체 장치 및 그 제조 방법
JP5799663B2 (ja) オーミック電極とその形成方法
JP2018163928A (ja) 半導体装置の製造方法
WO2025109755A1 (ja) 半導体装置およびその製造方法
KR20260057203A (ko) 전자 부품
JPH09289287A (ja) Ｍｉｍキャパシタ及びその製造方法、並びに半導体装置
JP2025040607A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220517

R151 Written notification of patent or utility model registration

Ref document number: 7076576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250