JP7140879B2 - 設定可能な入出力装置、および、その操作方法 - Google Patents
設定可能な入出力装置、および、その操作方法 Download PDFInfo
- Publication number
- JP7140879B2 JP7140879B2 JP2021084501A JP2021084501A JP7140879B2 JP 7140879 B2 JP7140879 B2 JP 7140879B2 JP 2021084501 A JP2021084501 A JP 2021084501A JP 2021084501 A JP2021084501 A JP 2021084501A JP 7140879 B2 JP7140879 B2 JP 7140879B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- channel
- universal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Programmable Controllers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Logic Circuits (AREA)
Description
(3) 上記(2)に記載の設定可能な入出力装置であって、前記処理モジュールは、第一ユニバーサル入出力チャネルから前記スイッチングモジュールを切断し、前記処理モジュールは、前記第一ユニバーサル入出力チャネルから前記設定信号を受信し、前記処理モジュールは前記第一ユニバーサル入出力チャネルを切断し、前記処理モジュールは、前記設定信号にしたがって前記制御信号を生成して、前記スイッチングモジュールを制御し、これにより、前記スイッチングモジュールが、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続を切り換え、前記入力信号および前記出力信号が、連続して、前記第一ユニバーサル入出力チャネル、前記スイッチングモジュール、および、前記入出力端子を介して送受信されることを特徴とする。
(4) 上記(2)に記載の設定可能な入出力装置であって、前記ルーティングモジュールに接続される第二ユニバーサル入出力チャネルを有し、前記ルーティングモジュールは、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続、および、前記第二ユニバーサル入出力チャネルと前記入出力端子間の接続を同時に制御することを特徴とする。
(5) 上記(4)に記載の設定可能な入出力装置であって、前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルは、出力信号を同時に提供し、前記ルーティングモジュールはさらに、前記第一ユニバーサル入出力チャネルあるいは前記第二ユニバーサル入出力チャネルからの前記出力信号を選択するとともに、前記出力信号を前記フィールドデバイスの一つに送信するアービターを有することを特徴とする。
(6) 上記(5)に記載の設定可能な入出力装置であって、前記入出力端子はそれぞれ、前記ルーティングモジュールが、前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルから前記入出力端子を切断すると、前記フィールドデバイスに出力される前記出力信号の出力状態を維持するラッチユニットを有することを特徴とする。
(7) 上記(1)に記載の設定可能な入出力装置であって、さらに、前記ルーティングモジュールに接続されるとともに、前記複数の前記入出力端子に対応する複数の入出力チャネルを有し、前記ルーティングモジュールは、前記第一ユニバーサル入出力チャネルと、前記入出力チャネルと、前記入出力端子との間の前記接続を制御することを特徴とする。
(8) 上記(7)に記載の設定可能な入出力装置であって、前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの一つが入力チャネルであるとき、前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの一つは冗長であり、且つ、前記第一ユニバーサル入出力チャネルが入力チャネルであり、前記入出力チャネルの前記ひとつが出力チャネルであるとき、前記入出力チャネルの前記一つが前記第一ユニバーサル入出力チャネルにより診断されることを特徴とする。
(11) 上記(10)に記載の設定可能な入出力装置の操作方法であって、前記処理モジュールは、前記第一ユニバーサル入出力チャネルから前記スイッチングモジュールを切断し、前記処理モジュールは、前記第一ユニバーサル入出力チャネルから前記設定信号を受信し、前記処理モジュールは、前記第一ユニバーサル入出力チャネルを切断し、前記処理モジュールは、前記設定信号にしたがって前記制御信号を生成して、前記スイッチングモジュールを制御し、よって、前記スイッチングモジュールが、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続を切り換え、前記入力信号および前記出力信号が、連続して、前記第一ユニバーサル入出力チャネル、前記スイッチングモジュール、および、前記入出力端子を介して送受信されることを特徴とする。
(12) 上記(10)に記載の設定可能な入出力装置の操作方法であって、さらに、第二ユニバーサル入出力チャネルを設けて、前記ルーティングモジュールに接続する工程、および、前記ルーティングモジュールを用いて、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続、および、前記第二ユニバーサル入出力チャネルと前記入出力端子間の接続を同時に制御する工程、を有することを特徴とする。
(13) 上記(12)に記載の設定可能な入出力装置の操作方法であって、前記ルーティングモジュールはさらにアービターを有し、前記操作方法はさらに、前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルが同時に出力信号を提供すると、前記アービターを用いて、前記第一ユニバーサル入出力チャネルあるいは前記第二ユニバーサル入出力チャネルからの前記出力信号を選択するとともに、前記出力信号を前記フィールドデバイスの一つに送信する工程を有することを特徴とする。
(14) 上記(13)に記載の設定可能な入出力装置の操作方法であって、前記入出力端子はそれぞれラッチユニットを有し、前記操作方法はさらに、前記ルーティングモジュールが、前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルから前記入出力端子を切断すると、前記ラッチユニットを用いて、前記フィールドデバイスに出力される前記出力信号の出力状態を維持する工程を有することを特徴とする。
(15) 上記(9)に記載の設定可能な入出力装置の操作方法であって、さらに、複数の入出力チャネルを設けて、前記ルーティングモジュールに接続するとともに、前記複数の入出力端子に対応させる工程、および、前記ルーティングモジュールを用いて、前記第一ユニバーサル入出力チャネルと、前記入出力チャネルと、前記入出力端子との間の前記接続を制御する工程、を有することを特徴とする。
(16) 上記(15)に記載の設定可能な入出力装置の操作方法であって、前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの一つが入力チャネルであるとき、前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの前記一つは冗長であり、且つ、前記第一ユニバーサル入出力チャネルが入力チャネルであり、前記入出力チャネルの前記一つが出力チャネルであるとき、前記入出力チャネルの前記一つが前記第一ユニバーサル入出力チャネルにより診断されることを特徴とする。
110_1~110_N…入出力端子
120…ルーティングモジュール
130、310…ユニバーサル入出力チャネル
150_1~150_N…フィールドデバイス
210…スイッチングモジュール
220…処理モジュール
330、430…アービター
410_1~410_N…入出力チャネル
Claims (12)
- 設定可能な入出力装置であって、
複数のフィールドデバイスに接続され、前記フィールドデバイスから複数の入力信号を受信し、および/または、複数の出力信号を前記フィールドデバイスに出力し、前記複数の入力信号を受信する場合、少なくとも二個の入力信号は異なり、前記複数の出力信号を出力する場合、少なくとも二個の出力信号は異なり、少なくとも二個のフィールドデバイスは異なる複数の入出力端子と、
前記入出力端子に接続され、第一ユニバーサル入出力チャネルおよび前記入出力端子に接続されるスイッチングモジュールと、処理モジュールとを有するルーティングモジュールと、
前記ルーティングモジュールに接続される前記第一ユニバーサル入出力チャネルと、を有し、
前記ルーティングモジュールは、前記第一ユニバーサル入出力チャネルと前記入出力端子間の接続、および、前記入力信号および前記出力信号の送受信順序を制御し、
前記処理モジュールは、第一ユニバーサル入出力チャネルから前記スイッチングモジュールを切断し、前記処理モジュールは、前記第一ユニバーサル入出力チャネルから設定信号を受信し、前記処理モジュールは前記第一ユニバーサル入出力チャネルを切断し、前記処理モジュールは、前記設定信号にしたがって制御信号を生成して、前記スイッチングモジュールを制御し、これにより、前記スイッチングモジュールが、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続を切り換え、前記入力信号および前記出力信号が、連続して、前記第一ユニバーサル入出力チャネル、前記スイッチングモジュール、および、前記入出力端子を介して送受信される
ことを特徴とする設定可能な入出力装置。 - さらに、
前記ルーティングモジュールに接続される第二ユニバーサル入出力チャネルを有し、
前記ルーティングモジュールは、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続、および、前記第二ユニバーサル入出力チャネルと前記入出力端子間の接続を同時に制御する
ことを特徴とする請求項1に記載の設定可能な入出力装置。 - 前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルは、出力信号を同時に提供し、
前記ルーティングモジュールはさらに、
前記第一ユニバーサル入出力チャネルあるいは前記第二ユニバーサル入出力チャネルからの前記出力信号を選択するとともに、前記出力信号を前記フィールドデバイスの一つに送信するアービターを有する
ことを特徴とする請求項2に記載の設定可能な入出力装置。 - 前記入出力端子はそれぞれ、
前記ルーティングモジュールが、前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルから前記入出力端子を切断すると、前記フィールドデバイスに出力される前記出力信号の出力状態を維持するラッチユニットを有する
ことを特徴とする請求項3に記載の設定可能な入出力装置。 - さらに、前記ルーティングモジュールに接続されるとともに、前記複数の前記入出力端子に対応する複数の入出力チャネルを有し、
前記ルーティングモジュールは、前記第一ユニバーサル入出力チャネルと、前記入出力チャネルと、前記入出力端子との間の前記接続を制御する
ことを特徴とする請求項1に記載の設定可能な入出力装置。 - 前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの一つが入力チャネルであるとき、前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの一つは冗長であり、且つ、前記第一ユニバーサル入出力チャネルが入力チャネルであり、前記入出力チャネルの前記ひとつが出力チャネルであるとき、前記入出力チャネルの前記一つが前記第一ユニバーサル入出力チャネルにより診断される
ことを特徴とする請求項5に記載の設定可能な入出力装置。 - 設定可能な入出力装置の操作方法であって、
複数の入出力端子を設けて、複数のフィールドデバイスに接続し、前記フィールドデバイスから複数の入力信号を受信し、および/または、複数の出力信号を前記フィールドデバイスに出力し、前記複数の入力信号を受信する場合、少なくとも二個の入力信号は異なり、前記複数の出力信号を出力する場合、少なくとも二個の出力信号は異なり、少なくとも二個のフィールドデバイスは異なる工程、
ルーティングモジュールを設けて、前記入出力端子に接続する工程、
第一ユニバーサル入出力チャネルを設けて、前記ルーティングモジュールに接続する工程、
前記ルーティングモジュールを用いて、前記第一ユニバーサル入出力チャネルと前記入出力端子間の接続、および、前記入力信号および前記出力信号の送受信順序を制御する工程、
を有し、
前記ルーティングモジュールは、前記第一ユニバーサル入出力チャネルと前記入出力端子を接続するスイッチングモジュール、および処理モジュールを有し、
前記処理モジュールは、前記第一ユニバーサル入出力チャネルから前記スイッチングモジュールを切断し、前記処理モジュールは、前記第一ユニバーサル入出力チャネルから設定信号を受信し、前記処理モジュールは、前記第一ユニバーサル入出力チャネルを切断し、前記処理モジュールは、前記設定信号にしたがって制御信号を生成して、前記スイッチングモジュールを制御し、よって、前記スイッチングモジュールが、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続を切り換え、前記入力信号および前記出力信号が、連続して、前記第一ユニバーサル入出力チャネル、前記スイッチングモジュール、および、前記入出力端子を介して送受信される
ことを特徴とする設定可能な入出力装置の操作方法。 - さらに、
第二ユニバーサル入出力チャネルを設けて、前記ルーティングモジュールに接続する工程、および、
前記ルーティングモジュールを用いて、前記第一ユニバーサル入出力チャネルと前記入出力端子間の前記接続、および、前記第二ユニバーサル入出力チャネルと前記入出力端子間の接続を同時に制御する工程、
を有する
ことを特徴とする請求項7に記載の設定可能な入出力装置の操作方法。 - 前記ルーティングモジュールはさらにアービターを有し、
前記操作方法はさらに、
前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルが同時に出力信号を提供すると、前記アービターを用いて、前記第一ユニバーサル入出力チャネルあるいは前記第二ユニバーサル入出力チャネルからの前記出力信号を選択するとともに、前記出力信号を前記フィールドデバイスの一つに送信する工程を有する
ことを特徴とする請求項8に記載の設定可能な入出力装置の操作方法。 - 前記入出力端子はそれぞれラッチユニットを有し、
前記操作方法はさらに、
前記ルーティングモジュールが、前記第一ユニバーサル入出力チャネルおよび前記第二ユニバーサル入出力チャネルから前記入出力端子を切断すると、前記ラッチユニットを用いて、前記フィールドデバイスに出力される前記出力信号の出力状態を維持する工程を有する
ことを特徴とする請求項9に記載の設定可能な入出力装置の操作方法。 - さらに、
複数の入出力チャネルを設けて、前記ルーティングモジュールに接続するとともに、前記複数の入出力端子に対応させる工程、および、
前記ルーティングモジュールを用いて、前記第一ユニバーサル入出力チャネルと、前記入出力チャネルと、前記入出力端子との間の前記接続を制御する工程、
を有することを特徴とする請求項7に記載の設定可能な入出力装置の操作方法。 - 前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの一つが入力チャネルであるとき、前記第一ユニバーサル入出力チャネルおよび前記入出力チャネルの前記一つは冗長であり、且つ、前記第一ユニバーサル入出力チャネルが入力チャネルであり、前記入出力チャネルの前記一つが出力チャネルであるとき、前記入出力チャネルの前記一つが前記第一ユニバーサル入出力チャネルにより診断される
ことを特徴とする請求項11に記載の設定可能な入出力装置の操作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/082,487 | 2020-10-28 | ||
| US17/082,487 US11474964B2 (en) | 2020-10-28 | 2020-10-28 | Configurable input/output device and operation method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022071809A JP2022071809A (ja) | 2022-05-16 |
| JP7140879B2 true JP7140879B2 (ja) | 2022-09-21 |
Family
ID=73835352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021084501A Active JP7140879B2 (ja) | 2020-10-28 | 2021-05-19 | 設定可能な入出力装置、および、その操作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11474964B2 (ja) |
| EP (1) | EP3993268A1 (ja) |
| JP (1) | JP7140879B2 (ja) |
| CN (1) | CN114500363B (ja) |
| TW (1) | TWI746358B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114928578B (zh) * | 2022-07-19 | 2022-09-16 | 中科声龙科技发展(北京)有限公司 | 芯片结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017228254A (ja) | 2016-06-24 | 2017-12-28 | 横河電機株式会社 | 機器保全装置、機器保全システム、機器保全方法、機器保全プログラム及び記録媒体 |
| JP2019028550A (ja) | 2017-07-26 | 2019-02-21 | 横河電機株式会社 | 入出力装置の生産方法及び入出力装置 |
| JP2020517198A (ja) | 2017-05-31 | 2020-06-11 | オムロン株式会社 | 自動化ネットワーク用のスイッチデバイス |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4247882A (en) * | 1979-04-17 | 1981-01-27 | Gould Inc. | Universal input/output system construction for programmable controllers |
| US6225825B1 (en) * | 1998-09-30 | 2001-05-01 | Rockwell Technologies, Llc | Industrial control systems having input/output circuits with programmable input/output characteristics |
| CN101119115B (zh) * | 2006-08-03 | 2011-06-01 | 深圳达实智能股份有限公司 | 多通道模数转换装置及方法 |
| US8063665B1 (en) * | 2008-07-01 | 2011-11-22 | Cypress Semiconductor Corporation | Programmable buffer circuit |
| US8217700B1 (en) * | 2008-07-01 | 2012-07-10 | Cypress Semiconductor Corporation | Multifunction input/output circuit |
| CN101527521B (zh) * | 2009-04-22 | 2012-05-30 | 广州金升阳科技有限公司 | 一种多路输出的开关电源电路 |
| US8179161B1 (en) * | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
| US8373586B2 (en) * | 2010-03-18 | 2013-02-12 | General Electric Company | Configurable analog input circuit |
| US9612981B2 (en) | 2012-02-17 | 2017-04-04 | Netronome Systems, Inc. | Configurable mesh data bus in an island-based network flow processor |
| CN202583739U (zh) * | 2012-04-20 | 2012-12-05 | 上海龙创自控系统有限公司 | 一种多数字输入点扩展装置 |
| US9024670B2 (en) * | 2013-10-08 | 2015-05-05 | Texas Instruments Incorporated | System and method for controlling circuit input-output timing |
| GB2546232A (en) * | 2015-06-16 | 2017-07-19 | Nordic Semiconductor Asa | Integrated circuit inputs and outputs |
| US10432412B2 (en) * | 2016-11-17 | 2019-10-01 | General Electric Company | Process control device using power over ethernet with configurable analog and digital interface |
| KR102069521B1 (ko) * | 2017-12-07 | 2020-01-23 | (주)로보티즈 | 유니버설 입출력 인터페이스 장치 및 그 제어 방법 |
| CN211557467U (zh) * | 2019-12-31 | 2020-09-22 | 深圳易科声光科技股份有限公司 | 一种端口方向可配置的数字音频处理电路及设备 |
-
2020
- 2020-10-28 US US17/082,487 patent/US11474964B2/en active Active
- 2020-12-14 EP EP20213661.0A patent/EP3993268A1/en active Pending
-
2021
- 2021-01-28 TW TW110103240A patent/TWI746358B/zh active
- 2021-03-22 CN CN202110302574.4A patent/CN114500363B/zh active Active
- 2021-05-19 JP JP2021084501A patent/JP7140879B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017228254A (ja) | 2016-06-24 | 2017-12-28 | 横河電機株式会社 | 機器保全装置、機器保全システム、機器保全方法、機器保全プログラム及び記録媒体 |
| JP2020517198A (ja) | 2017-05-31 | 2020-06-11 | オムロン株式会社 | 自動化ネットワーク用のスイッチデバイス |
| JP2019028550A (ja) | 2017-07-26 | 2019-02-21 | 横河電機株式会社 | 入出力装置の生産方法及び入出力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022071809A (ja) | 2022-05-16 |
| CN114500363B (zh) | 2023-10-24 |
| TWI746358B (zh) | 2021-11-11 |
| EP3993268A1 (en) | 2022-05-04 |
| TW202218378A (zh) | 2022-05-01 |
| CN114500363A (zh) | 2022-05-13 |
| US20220129401A1 (en) | 2022-04-28 |
| US11474964B2 (en) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8001306B2 (en) | Interface unit and communication system having a master/slave structure | |
| JP7140879B2 (ja) | 設定可能な入出力装置、および、その操作方法 | |
| JP2008141525A (ja) | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 | |
| AU2020224218B9 (en) | Ultrasound imaging apparatus | |
| US11537549B2 (en) | Status signal output | |
| CN108321470B (zh) | 一种模块化可扩展微波开关矩阵 | |
| JPH04286239A (ja) | 通信装置 | |
| JPH05344137A (ja) | データ伝送システム | |
| JP3481061B2 (ja) | 信号伝送装置 | |
| KR100945526B1 (ko) | 이중화 시스템에서의 이중화 스위치 장치 | |
| CN118921336B (zh) | 网络交换装置及交换机 | |
| JP3183184U (ja) | Lanインターフェース切替装置 | |
| RU2810430C2 (ru) | Устройство для ультразвуковой визуализации | |
| JP2577484B2 (ja) | 装置内信号経路切替方法 | |
| KR200301942Y1 (ko) | 전송시스템의 전송경로 절체제어장치 | |
| US7080180B2 (en) | Module for insertion into a device and rear panel for insertion into modules | |
| JPH07288564A (ja) | 二重化通信制御装置 | |
| JP3933135B2 (ja) | スイッチングハブ装置およびネットワークの故障回避回路および方法 | |
| JP2000261871A (ja) | 通信装置 | |
| JPS6096939A (ja) | デ−タ伝送システム | |
| JPS6198040A (ja) | 親局・子局間配線処理方式 | |
| JP2001027901A (ja) | 制御装置の二重化切替方法 | |
| JPH0888872A (ja) | クロスバスイッチ回路およびクロスバスイッチ網 | |
| JPH02257351A (ja) | 通信制御方式 | |
| JPH02187855A (ja) | 複数情報処理装置の同時制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7140879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |