JP7143085B2 - 半導体装置、電力変換装置及び半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7143085B2
JP7143085B2 JP2018015163A JP2018015163A JP7143085B2 JP 7143085 B2 JP7143085 B2 JP 7143085B2 JP 2018015163 A JP2018015163 A JP 2018015163A JP 2018015163 A JP2018015163 A JP 2018015163A JP 7143085 B2 JP7143085 B2 JP 7143085B2
Authority
JP
Japan
Prior art keywords
type
layer
semiconductor substrate
semiconductor device
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018015163A
Other languages
English (en)
Other versions
JP2019134069A (ja
Inventor
健司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018015163A priority Critical patent/JP7143085B2/ja
Priority to US16/108,114 priority patent/US10916631B2/en
Priority to DE102018217675.2A priority patent/DE102018217675A1/de
Priority to CN201910072862.8A priority patent/CN110098253B/zh
Publication of JP2019134069A publication Critical patent/JP2019134069A/ja
Priority to JP2021201504A priority patent/JP7207512B2/ja
Application granted granted Critical
Publication of JP7143085B2 publication Critical patent/JP7143085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置、電力変換装置及び半導体装置の製造方法に関する。
汎用インバータ・ＡＣサーボ等の分野で三相モータの可変速制御を行なうパワーモジュール等として、省エネの観点から絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor, IGBT）が使用されている。ＩＧＢＴではスイッチング損失・オン電圧とＳＯＡ（Safe Operating Area）との間にトレードオフの関係があるが、スイッチング損失・オン電圧が低く、ＳＯＡの広いデバイスが求められている。
オン電圧の大半は耐圧保持に必要な厚いｎ－型半導体基板の抵抗に影響される。その抵抗を低減させるには、裏面からのホールをｎ－型半導体基板に蓄積させて伝導度変調を活発にし、ｎ－型半導体基板の抵抗を低減させることが有効である。ＩＧＢＴのオン電圧を低減させたデバイスとして、ＣＳＴＢＴ（Carrier Stored Trench Gate Bipolar Transistor）又はＩＥＧＴ（Injection Enhanced Gate Transistor）などがある。
ＣＳＴＢＴではｐ型ベース層の直下にキャリア蓄積（Career Stored）層と呼ばれるｎ型層を入れることで、キャリア蓄積層とｎ－型半導体基板の間に電位障壁を形成する。これにより、裏面からのホールが蓄積されやすくなり、ｎ－型半導体基板の抵抗を低減することができる。
ｐ型ベース層の濃度は閾値電圧を決める。しかし、キャリア蓄積層の影響でｐ型ベース層の濃度がばらつき易くなるため、閾値電圧がバラつき易くなる。閾値電圧のバラつきを小さくするには、ｐ型ベース層の近くでキャリア蓄積層の濃度を低くすればよい（例えば、特許文献１の図２（ｄ）参照）。
特開２００４－２２９４１号公報
しかし、そのような濃度分布を持つキャリア蓄積層を通常のリン注入と熱拡散により形成しようとしても、不純物注入の制御が難しいという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はオン電圧を下げながら、閾値電圧のバラつきを小さくでき、製造が簡単な半導体装置、電力変換装置及び半導体装置の製造方法を得るものである。
本発明に係る半導体装置は、ｎ型半導体基板と、前記ｎ型半導体基板の表面に形成されたｐ型ベース層と、前記ｐ型ベース層の上に形成されたｎ型エミッタ層と、前記ｐ型ベース層及び前記ｎ型エミッタ層を貫通するトレンチゲートと、前記ｎ型半導体基板と前記ｐ型ベース層の間に形成され、前記ｎ型半導体基板より濃度が高いｎ型キャリア蓄積層と、前記ｎ型半導体基板の裏面に形成されたｐ型コレクタ層とを備え、前記ｎ型キャリア蓄積層は、ピーク濃度の位置から前記ｐ型ベース層に向かう濃度勾配よりも、前記ピーク濃度の位置から前記ｎ型半導体基板の裏面側に向かう濃度勾配の方が大きく、不純物としてプロトンが注入されていることを特徴とする。
本発明では、ｎ型キャリア蓄積層は、ピーク濃度の位置からｐ型ベース層に向かう濃度勾配よりも、ピーク濃度の位置からｎ－型半導体基板に向かう濃度勾配の方が大きい。従って、キャリア蓄積層の濃度がｐ型ベース層の近くで十分に低く、ｐ型ベース層の濃度を大きく打ち消さないため、閾値電圧のバラつきを小さくすることができる。また、キャリア蓄積層の濃度がｎ型半導体基板の近くで高くなるため、オン電圧を下げることができる。このような濃度分布を持つキャリア蓄積層は不純物としてプロトンを注入することにより容易に形成することができる。
実施の形態１に係る半導体装置を示す断面図である。 図１のＩ－ＩＩに沿ったキャリア濃度プロファイルを示す図である。 実施の形態に係る半導体装置の製造方法のフローチャートである。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 プロトンの加速電圧とＳｉ，Ａｌ，ポリイミド中での飛程の関係をシミュレーションした結果を示す図である。 比較例に係る半導体装置のキャリア濃度プロファイルを示す図である。 実施の形態と比較例のキャリア蓄積層のピーク濃度とＶｃｅ（ｓａｔ）の関係を示す図である。 実施の形態と比較例のキャリア蓄積層のピーク濃度と閾値電圧Ｖｔｈの関係を示す図である。 実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
実施の形態に係る半導体装置、電力変換装置及び半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す断面図である。この半導体装置はＣＳＴＢＴである。ｎ－型半導体基板１は、トランジスタ構造が形成されるＭＯＳ領域と、耐圧を保持するためにＭＯＳ領域の外周に配置された外周領域と、両者の間に配置された配線領域とを有する。
外周領域及び配線領域においてｎ－型半導体基板１の表面に耐圧を保持するためにｐ型ウェル層２が形成されている。ＭＯＳ領域においてｎ－型半導体基板１の表面にｐ型ベース層３が形成されている。ｐ型ウェル層２はｐ型ベース層３よりも深い。外周領域及び配線領域において基板上に厚い酸化膜４が形成されている。
ｐ型ベース層３の上にｎ＋型エミッタ層５及びｐ＋型コンタクト層６が形成されている。トレンチゲート７がｐ型ベース層３及びｎ＋型エミッタ層５を貫通している。トレンチゲート７はトレンチ内にゲート絶縁膜を介してポリシリコン等のゲート電極を埋め込んだものである。トレンチゲート７が深いほどコレクタ・エミッタ飽和電圧Ｖｃｅ（ｓａｔ）は低減するが、深すぎると製造上の難易度が増し、歩留り低下を招く。そこで、トレンチゲート７の深さは４～７ｕｍ程度にする。トレンチゲート７に接続されたポリシリコン等のゲート配線８が配線領域において酸化膜４の上に形成されている。トレンチゲート７の上に層間絶縁膜９が形成されている。
エミッタ電極１０がｎ＋型エミッタ層５及びｐ＋型コンタクト層６に接続されている。ゲート配線１１がゲート配線８の上に形成されている。外周領域において酸化膜４の開口を介して電極１２がｐ型ウェル層２に接続されている。エミッタ電極１０、ゲート配線１１及び電極１２はＡｌからなり、厚みはワイヤボンディングでデバイスがダメージを受けない程度であり、具体的には３～６ｕｍである。外周領域及び配線領域においてｎ型半導体基板１の表面に表面保護膜としてポリイミド１３が形成されている。ポリイミド１３はＭＯＳ領域には形成されていない。
ｎ－型半導体基板１より濃度が高いｎ型キャリア蓄積層１４がｎ－型半導体基板１とｐ型ベース層３の間に形成されている。ｎ型キャリア蓄積層１４にはプロトンが注入されている。ｎ型キャリア蓄積層１４はＭＯＳ領域に形成され、外周領域及び配線領域には形成されていない。ｎ＋型バッファ層１５及びｐ型コレクタ層１６がｎ－型半導体基板１の裏面に形成されている。ｐ型コレクタ層１６にコレクタ電極１７が接続されている。
図２は、図１のＩ－ＩＩに沿ったキャリア濃度プロファイルを示す図である。ｎ＋型エミッタ層５、ｐ型ベース層３、ｎ型キャリア蓄積層１４の順に濃度が高くなっている。ｎ型キャリア蓄積層１４は、ピーク濃度の位置からｐ型ベース層３に向かう濃度勾配よりも、ピーク濃度の位置からｎ－型半導体基板１の裏面側に向かう濃度勾配の方が大きい。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図３は、実施の形態に係る半導体装置の製造方法のフローチャートである。図４から図１１は、実施の形態１に係る半導体装置の製造方法を示す断面図である。
まず、図４に示すように、写真製版技術及び１１００℃等の高温で長時間の熱処理により、外周領域及び配線領域にｐ型ウェル層２を選択的に形成する（ステップＳ１）。
次に、図５に示すように、基板全面に酸化膜４を形成し、ＭＯＳ領域において酸化膜４を除去してｎ－型半導体基板１の表面にｐ型ベース層３を形成する。次に、図６に示すように、ｐ型ベース層３の上にｎ＋型エミッタ層５を形成する。次に、図７に示すように、ｐ型ベース層３及びｎ＋型エミッタ層５を貫通するトレンチゲート７を形成する（ステップＳ２）。
次に、図８に示すように、基板全面に層間絶縁膜９を形成し、写真製版技術を用いて酸化膜４及び層間絶縁膜９を選択的に除去してコンタクト領域を形成する（ステップＳ３）。次に、図９に示すように、エミッタ電極１０を形成する（ステップＳ４）。次に、図１０に示すように、外周領域及び配線領域に表面保護膜としてポリイミド１３を形成する（ステップＳ５）。次に、図１１に示すように、ポリイミド１３をマスクにしてＭＯＳ領域のみにおいて基板表面にプロトンを選択的に注入する。図中の×印はプロトンの停止位置を示す。次に、３５０～４００℃程度の熱処理を行うことでｎ型キャリア蓄積層１４を形成する。これらの表面工程の後に裏面工程としてｐ型コレクタ層１６及びコレクタ電極１７を形成する（ステップＳ６）。
ここで、ｎ型キャリア蓄積層１４を作った後に、ｎ＋型エミッタ層５の活性化又はゲート酸化膜の形成などで熱処理を行うと、各拡散層の深さの変動又はゲート酸化膜へのボロン又はリンの吸い出しと偏析が発生し、閾値電圧がばらつく。そこで、本実施の形態では、ｐ型ベース層３及びトレンチゲート７の形成後にｎ型キャリア蓄積層１４を形成する。これにより、閾値電圧のバラつきを抑えることができる。
また、エミッタ電極１０及びポリイミド１３などの表面構造形成前にｎ型キャリア蓄積層１４を作るならば、写真製版を用いて選択的にＭＯＳ領域にプロトンを注入する必要がある。エミッタ電極１０及びポリイミド１３などの表面構造形成後には、エミッタ電極１０及びポリイミド１３の厚みを適正化することで写真製版なしでＭＯＳ領域のみにプロトンを注入することができる。
外周領域にプロトンが注入されるとプロトンのドナー化によって、ｐ型ウェル層２が打ち消されて耐圧が低下する可能性がある。これに対して、写真製版技術を用いて選択的にＭＯＳ領域にだけプロトンを注入してｎ型キャリア蓄積層１４を形成することもできるが、製造コストが上昇してしまう。そこで、表面保護のために外周領域に形成されたポリイミド１３をマスクにしてＭＯＳ領域のみにプロトンを選択的に注入する。これにより、外周領域にプロトンが入るのを防止し、耐圧の低下を防ぐことができる。
図１２は、プロトンの加速電圧とＳｉ，Ａｌ，ポリイミド中での飛程の関係をシミュレーションした結果を示す図である。ソフトウェアSRIM-2008のStopping/Range Tablesを用いてシミュレーションを行った。この結果から、プロトンをトレンチゲート７より少し浅めの深さ３～６ｕｍ程度に注入する場合、加速電圧６００～１１００ｋｅＶでプロトンを注入すればよいことが分かる。この場合に外周領域にプロトンが入らないようにするには、ポリイミド１３の膜厚は３～７ｕｍ必要である。
プロトンのドナー化を３５０～４５０℃の熱処理で実施する。この程度の熱処理では、他の拡散層に注入したボロン、リン又はヒ素などの不純物の拡散が起こらないのでＶｔｈバラつきが起こりにくい。
続いて、本実施の形態の効果を比較例と比較して説明する。図１３は、比較例に係る半導体装置のキャリア濃度プロファイルを示す図である。比較例では、ｎ型キャリア蓄積層１４のキャリア濃度がｐ型ベース層３の近くで高くなっている。
図１４は、実施の形態と比較例のキャリア蓄積層のピーク濃度とＶｃｅ（ｓａｔ）の関係を示す図である。本実施の形態でも比較例でもピーク濃度が高くなるほど、キャリア蓄積効果が高くなるのでＶｃｅ（ｓａｔ）が下がる。Ｖｃｅ（ｓａｔ）はＩＧＢＴのオン電圧である。
図１５は、実施の形態と比較例のキャリア蓄積層のピーク濃度と閾値電圧Ｖｔｈの関係を示す図である。比較例ではｎ型キャリア蓄積層１４の濃度が上がると、実効的なｐ型ベース層３の濃度が下がるので閾値電圧が低下する。逆にｎ型キャリア蓄積層１４の濃度が下がると、閾値電圧は上昇する。従って、比較例では、ｎ型キャリア蓄積層１４の濃度バラつきに対して閾値電圧がバラつくため、ＩＧＢＴの飽和電流と短絡耐量がバラつき、製品の品質が低下する。ｎ型キャリア蓄積層１４の不純物を深く注入するとｐ型ベース層３と干渉しなくなるが、トレンチゲートよりも深くなると耐圧が低下してしまう。一方、本実施の形態では、ｎ型キャリア蓄積層１４の濃度バラつきに対して閾値電圧Ｖｔｈの感度は鈍くなっている。
以上説明したように、本実施の形態では、ｎ型キャリア蓄積層１４は、ピーク濃度の位置からｐ型ベース層３に向かう濃度勾配よりも、ピーク濃度の位置からｎ－型半導体基板１に向かう濃度勾配の方が大きい。従って、ｎ型キャリア蓄積層１４の濃度がｐ型ベース層３の近くで十分に低く、ｐ型ベース層３の濃度を大きく打ち消さないため、閾値電圧のバラつきを小さくすることができる。これにより、製造上、注入量がばらついても、オン電圧がばらつかなくなる。また、ｎ型キャリア蓄積層１４の濃度がｎ－型半導体基板１の近くで高くなるため、オン電圧を下げることができる。
このような濃度分布を持つｎ型キャリア蓄積層１４は不純物としてプロトンを注入することにより容易に形成することができる。プロトンを注入した後に熱処理を行うことにより、プロトン通過領域でＳｉ結晶欠陥が酸素原子と結合を作り、ドナー化が発生し、ブロードなプロファイルが形成される。一方、ピーク濃度の位置よりｎ－型半導体基板１側では結晶欠陥が形成されていないため、プロトンが拡散してもドナー化は促進されない。また、軽い元素であるプロトンは飛程が大きいため、一般的なイオン注入装置を用いて低エネルギーで基板の深くまで注入することができる。この結果、上記の濃度勾配のｎ型キャリア蓄積層１４を容易に形成することができる。
また、ｎ型キャリア蓄積層１４はトレンチゲート７より深いと空乏化し難くなり、その付近の電界が高くなるため、耐圧が低下する。これに対して、本実施の形態ではｎ型キャリア蓄積層１４の濃度はｎ－型半導体基板１に向かって急峻に減衰し、ｎ型キャリア蓄積層１４の深さはトレンチゲート７よりも浅くなっている。これにより、耐圧の低下を防止することができる。
なお、ｎ－型半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この半導体装置を組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
実施の形態２．
本実施の形態は、上述した実施の形態１にかかる半導体装置を電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本発明は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本発明を適用した場合について説明する。
図１６は、実施の形態２に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。この電力変換システムは、電源１００、電力変換装置２００、負荷３００を備える。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路又はＡＣ／ＤＣコンバータで構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００を詳細に説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードは、上述した実施の形態１～４のいずれかに相当する半導体装置２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、半導体装置２０２として実施の形態１に係る半導体装置を適用するため、オン電圧を下げながら、閾値電圧のバラつきを小さくでき、製造が簡単である。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ又はＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器もしくは非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。
１ ｎ－型半導体基板、３ ｐ型ベース層、５ ｎ＋型エミッタ層、７ トレンチゲート、１６ ｐ型コレクタ層、１４ ｎ型キャリア蓄積層、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体装置、２０３ 制御回路

Claims (12)

  1. ｎ型半導体基板と、
    前記ｎ型半導体基板の表面に形成されたｐ型ベース層と、
    前記ｐ型ベース層の上に形成されたｎ型エミッタ層と、
    前記ｐ型ベース層及び前記ｎ型エミッタ層を貫通するトレンチゲートと、
    前記ｎ型半導体基板と前記ｐ型ベース層の間に形成され、前記ｎ型半導体基板より濃度が高いｎ型キャリア蓄積層と、
    前記ｎ型半導体基板の裏面に形成されたｐ型コレクタ層とを備え、
    前記ｎ型キャリア蓄積層は、ピーク濃度の位置から前記ｐ型ベース層に向かう濃度勾配よりも、前記ピーク濃度の位置から前記ｎ型半導体基板の裏面側に向かう濃度勾配の方が大きく、不純物としてプロトンが注入されていることを特徴とする半導体装置。
  2. 前記ｎ型キャリア蓄積層の深さは前記トレンチゲートよりも浅いことを特徴とする請求項１に記載の半導体装置。
  3. 前記ｎ型半導体基板は、前記ｐ型ベース層、前記ｎ型エミッタ層、前記トレンチゲートが形成されたＭＯＳ領域と、耐圧を保持するために前記ＭＯＳ領域の外周に配置された外周領域とを有し、
    前記ｎ型キャリア蓄積層は前記ＭＯＳ領域に形成され、前記外周領域には形成されていないことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ｎ型半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～３の何れか１項に記載の半導体装置。
  5. 請求項１～４の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路とを備えることを特徴とする電力変換装置。
  6. ｎ型半導体基板の表面にｐ型ベース層を形成する工程と、
    前記ｐ型ベース層の上にｎ型エミッタ層を形成する工程と、
    前記ｐ型ベース層及び前記ｎ型エミッタ層を貫通するトレンチゲートを形成する工程と、
    プロトンを注入することにより、前記ｎ型半導体基板と前記ｐ型ベース層の間に、前記ｎ型半導体基板より濃度が高いｎ型キャリア蓄積層を形成する工程と、
    前記ｎ型半導体基板の裏面にｐ型コレクタ層を形成する工程とを備え、
    前記ｎ型キャリア蓄積層は、ピーク濃度の位置から前記ｐ型ベース層に向かう濃度勾配よりも、前記ピーク濃度の位置から前記ｎ型半導体基板に向かう濃度勾配の方が大きいことを特徴とする半導体装置の製造方法。
  7. 前記ｎ型キャリア蓄積層の深さを前記トレンチゲートよりも浅くすることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記ｎ型半導体基板は、前記ｐ型ベース層、前記ｎ型エミッタ層、前記トレンチゲートが形成されたＭＯＳ領域と、耐圧を保持するために前記ＭＯＳ領域の外周に配置された外周領域とを有し、
    前記ｎ型キャリア蓄積層を前記ＭＯＳ領域に形成し、前記外周領域には形成しないことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記外周領域において前記ｎ型半導体基板の前記表面にポリイミドを形成し、前記ポリイミドをマスクにして前記ＭＯＳ領域に前記プロトンを注入することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記プロトンを６００～１１００ｋｅＶで注入し、
    前記ポリイミドの膜厚は３ｕｍ以上であることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記プロトンのドナー化を３５０～４５０℃の熱処理で実施することを特徴とする請求項６～１０の何れか１項に記載の半導体装置の製造方法。
  12. 前記ｐ型ベース層及び前記トレンチゲートの形成後に前記ｎ型キャリア蓄積層を形成することを特徴とする請求項６～１１の何れか１項に記載の半導体装置の製造方法。
JP2018015163A 2018-01-31 2018-01-31 半導体装置、電力変換装置及び半導体装置の製造方法 Active JP7143085B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018015163A JP7143085B2 (ja) 2018-01-31 2018-01-31 半導体装置、電力変換装置及び半導体装置の製造方法
US16/108,114 US10916631B2 (en) 2018-01-31 2018-08-22 Semiconductor device including an n-type carrier stored layer, power conversion device, and method of manufacturing the semiconductor device
DE102018217675.2A DE102018217675A1 (de) 2018-01-31 2018-10-16 Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201910072862.8A CN110098253B (zh) 2018-01-31 2019-01-25 半导体装置、电力变换装置以及半导体装置的制造方法
JP2021201504A JP7207512B2 (ja) 2018-01-31 2021-12-13 半導体装置、電力変換装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018015163A JP7143085B2 (ja) 2018-01-31 2018-01-31 半導体装置、電力変換装置及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021201504A Division JP7207512B2 (ja) 2018-01-31 2021-12-13 半導体装置、電力変換装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019134069A JP2019134069A (ja) 2019-08-08
JP7143085B2 true JP7143085B2 (ja) 2022-09-28

Family

ID=67224285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018015163A Active JP7143085B2 (ja) 2018-01-31 2018-01-31 半導体装置、電力変換装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10916631B2 (ja)
JP (1) JP7143085B2 (ja)
CN (1) CN110098253B (ja)
DE (1) DE102018217675A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
JP6946219B2 (ja) * 2018-03-23 2021-10-06 株式会社東芝 半導体装置
JP7264263B2 (ja) 2019-09-13 2023-04-25 富士電機株式会社 半導体装置
CN111863607B (zh) * 2020-07-28 2023-05-05 哈尔滨工业大学 一种抗辐射功率晶体管及其制备方法
JP7462587B2 (ja) * 2021-03-25 2024-04-05 三菱電機株式会社 半導体装置の製造方法
US12550347B2 (en) 2021-07-30 2026-02-10 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor circuit
JP7781687B2 (ja) * 2022-03-19 2025-12-08 株式会社東芝 半導体装置及び半導体回路
CN113990944B (zh) * 2021-09-22 2024-04-19 深圳市迪浦电子有限公司 一种用于电源转换系统的防护芯片及其制备方法
JP7796611B2 (ja) * 2022-08-23 2026-01-09 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
CN117038451B (zh) * 2023-10-09 2024-02-20 深圳市锐骏半导体股份有限公司 沟槽栅igbt器件、制作方法及仿真方法
WO2026134152A1 (ja) * 2024-12-19 2026-06-25 株式会社Power Diamond Systems ダイヤモンド半導体装置、半導体モジュールおよびダイヤモンド半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2014165306A (ja) 2013-02-25 2014-09-08 Fuji Electric Co Ltd 超接合半導体装置の製造方法
WO2014199465A1 (ja) 2013-06-12 2014-12-18 三菱電機株式会社 半導体装置
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置
WO2017187670A1 (ja) 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260639A (ja) * 1996-03-27 1997-10-03 Hitachi Ltd シリコン半導体装置の製造方法
JP3435635B2 (ja) 1999-10-27 2003-08-11 株式会社豊田中央研究所 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路
JP2004022941A (ja) 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
JP5396689B2 (ja) * 2006-09-07 2014-01-22 富士電機株式会社 半導体装置およびその製造方法
JP5089191B2 (ja) * 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP5443670B2 (ja) * 2007-02-20 2014-03-19 株式会社豊田中央研究所 半導体装置とその製造方法
EP2806461B1 (en) * 2012-01-19 2021-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for producing same
US10411111B2 (en) * 2012-05-30 2019-09-10 Kyushu Institute Of Technology Method for fabricating high-voltage insulated gate type bipolar semiconductor device
JP6102092B2 (ja) * 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
KR101917486B1 (ko) * 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
CN103956379B (zh) * 2014-05-09 2017-01-04 常州中明半导体技术有限公司 具有优化嵌入原胞结构的cstbt器件
US9520798B2 (en) * 2014-08-26 2016-12-13 General Electric Company Multi-level DC-DC converter with galvanic isolation and adaptive conversion ratio
CN106463528B (zh) * 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
WO2016113865A1 (ja) * 2015-01-14 2016-07-21 三菱電機株式会社 半導体装置及びその製造方法
JP6720569B2 (ja) * 2015-02-25 2020-07-08 株式会社デンソー 半導体装置
JP6299816B2 (ja) 2016-07-26 2018-03-28 サミー株式会社 遊技機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2014165306A (ja) 2013-02-25 2014-09-08 Fuji Electric Co Ltd 超接合半導体装置の製造方法
WO2014199465A1 (ja) 2013-06-12 2014-12-18 三菱電機株式会社 半導体装置
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置
WO2017187670A1 (ja) 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US10916631B2 (en) 2021-02-09
CN110098253B (zh) 2022-07-26
DE102018217675A1 (de) 2019-08-01
CN110098253A (zh) 2019-08-06
JP2019134069A (ja) 2019-08-08
US20190237545A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
CN110098253B (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
JP6709062B2 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP2018107303A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN110828315B (zh) 半导体装置的制造方法及电力转换装置
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7126361B2 (ja) 半導体装置、電力変換装置、及び、半導体装置の製造方法
US10355084B1 (en) Semiconductor device, method of manufacturing the same and power conversion device
JP7516465B2 (ja) 半導体デバイスならびに関連するチップおよび作成方法
US20210288140A1 (en) Semiconductor device and power converter
US10121908B2 (en) High withstand voltage diode and power conversion device
US20230290874A1 (en) Method of manufacturing silicon carbide semiconductor device, silicon carbide semiconductor device, and power conversion apparatus
JP2022121395A (ja) 半導体デバイス、並びに関連するモジュール、回路、及び製造方法
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2018056220A (ja) 半導体装置およびその製造方法、並びに電力変換システム
CN113544858A (zh) 碳化硅半导体装置及其制造方法、电力变换装置
WO2019124384A1 (ja) 炭化珪素半導体装置および電力変換装置
JP7207512B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2017108030A (ja) 半導体装置およびその製造方法、パワーモジュール、電力変換装置、自動車並びに鉄道車両
TWI888769B (zh) 半導體裝置、半導體裝置之製造方法及電力變換裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211102

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211213

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220607

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220809

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220913

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220914

R150 Certificate of patent or registration of utility model

Ref document number: 7143085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250