JP7143729B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7143729B2
JP7143729B2 JP2018211705A JP2018211705A JP7143729B2 JP 7143729 B2 JP7143729 B2 JP 7143729B2 JP 2018211705 A JP2018211705 A JP 2018211705A JP 2018211705 A JP2018211705 A JP 2018211705A JP 7143729 B2 JP7143729 B2 JP 7143729B2
Authority
JP
Japan
Prior art keywords
insulating film
gate electrode
electrode
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018211705A
Other languages
English (en)
Other versions
JP2020077825A (ja
Inventor
順 斎藤
侑佑 山下
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018211705A priority Critical patent/JP7143729B2/ja
Priority to US16/667,111 priority patent/US11004765B2/en
Priority to CN201911081130.1A priority patent/CN111180516B/zh
Publication of JP2020077825A publication Critical patent/JP2020077825A/ja
Application granted granted Critical
Publication of JP7143729B2 publication Critical patent/JP7143729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/258—Metallic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Description

本明細書で開示する技術は、半導体装置に関する。
特許文献１に、プレーナゲート型の半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板の上面の一部を覆う絶縁膜と、絶縁膜の内部に設けられており、絶縁膜を介して半導体基板の上面に対向するゲート電極と、半導体基板の上面の他の一部に接している上面電極と、半導体基板の下面に接している下面電極とを備える。半導体基板は、上面において上面電極に接しているｎ型の（ソース領域又はエミッタ領域）と、第１半導体領域の周囲に位置するとともに、上面において絶縁膜を介してゲート電極に対向しているｐ型のボディ層（ベース層とも称される）と、ボディ層と下面電極との間に位置するｎ型のドリフト層とを備える。ドリフト層は、ボディ層を通過して半導体基板の上面へ延びる部分（以下、ボディ通過部分と称する）を有し、当該上面で絶縁膜を介してゲート電極に対向している。
特開平１０－２７９００号公報
プレーナゲート型の半導体装置では、上述したボディ通過部分において電流密度が高くなるので、ボディ通過部分の温度が高くなりやすい。特に、半導体装置に大きな電流が流れるときは、半導体基板で生じる電圧降下に起因して、ボディ層とのｐｎ接合面からボディ通過部分へ空乏層が進展する。その結果、ボディ通過部分における電流密度はさらに高まり、ボディ通過部分の温度上昇もより顕著となる。ボディ通過部分の温度が局所的に上昇すると、半導体基板がボディ通過部分において局所的に熱膨張して、ボディ通過部分の直上に位置する絶縁膜やゲート電極に歪が生じる。絶縁膜やゲート電極に生じた歪が過大であれば、例えば弾性に乏しい絶縁膜において、クラックといった破損が生じるおそれがある。絶縁膜にクラックといった破損が生じると、ゲート電極と上面電極（又は半導体基板）との間の絶縁性が低下することで、例えば半導体装置が正常に動作できないおそれがある。
上記の問題を鑑み、本明細書は、絶縁膜にクラックといった破損が生じることを抑制し得る技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、半導体基板の上面の一部を覆う絶縁膜と、絶縁膜を介して半導体基板の上面に対向するゲート電極と、半導体基板の上面の他の一部に接している上面電極と、半導体基板の下面に接している下面電極とを備える。半導体基板は、上面において上面電極に接しているｎ型の第１半導体領域と、第１半導体領域の周囲に位置するとともに、上面において絶縁膜を介してゲート電極に対向しているｐ型のボディ層と、ボディ層と下面電極との間に位置するとともに、ボディ層を通過して上面へ延びる部分（即ち、ボディ通過部分）を有し、上面において絶縁膜を介してゲート電極に対向しているｎ型のドリフト層とを備える。絶縁膜は、ゲート電極の下面から、ゲート電極と上面電極との間を通って、ゲート電極の上面まで延びているとともに、ゲート電極の上面において開口を画定している。ゲート電極に対向するドリフト層の対向面を通過するとともに当該対向面に垂直な任意の直線が通過し得る第１領域内では、ゲート電極の上面に絶縁膜が存在しない。
前述した絶縁膜の破損は、ボディ通過部分における局所的な熱膨張に起因する。そのことから、絶縁膜の破損は、ボディ通過部分の直上であって、かつ、ゲート電極の上面に位置する部分で発生しやすい。そのことから、本明細書が開示する技術では、ボディ通過部分の直上に位置する領域では、ゲート電極の上面に絶縁膜を設けない構造を採用する。ボディ通過部分の直上に位置する領域は、正確に表現すると、ゲート電極に対向するドリフト層の対向面を通過するとともに当該対向面に垂直な任意の直線が通過し得る領域と規定することができる。本明細書では、この領域を第１領域という。本明細書が開示する半導体装置では、少なくともこの第１領域において、ゲート電極の上面から絶縁膜が排除されている。これにより、例えば外部回路の短絡等によって半導体装置に過大な電流が流れ、ボディ通過部分の温度が局所的に上昇したときでも、絶縁膜にクラックといった破損が生じることを効果的に抑制することができる。その一方で、絶縁膜は、ゲート電極の下面から、ゲート電極と上面電極との間を通って、ゲート電極の上面まで延びている。従って、絶縁膜に開口が形成されていても、ゲート電極と上面電極との間に必要とされる絶縁性を十分に維持することができる。
実施例１の半導体装置１０の断面構造を示す。 絶縁膜１９の構造を詳細に示す図。 半導体基板１２の内部に流れる電流（破線矢印）を模式的に示す。 絶縁膜１９に生じる歪を模式的に示す。 実施例２の半導体装置１１０の断面構造を示す。 実施例３の半導体装置２１０の断面構造を示す。 実施例４の半導体装置３１０の断面構造を示す。 比較例の半導体装置１１において、絶縁膜１９に生じる歪を模式的示す。
本技術の一実施形態では、ドリフト層の対向面を通過するとともに当該対向面に対して４５度の角度を成す任意の直線が通過し得る第２領域内においても、ゲート電極の上面に絶縁膜が存在しなくてもよい。絶縁膜の破損は、ボディ通過部分の直上（即ち、第１領域）だけでなく、その周囲に位置する領域でも生じ得る。この点に関して、本発明者らの検証によると、半導体基板の上面に位置するドリフト層の対向面から、左右４５度の角度で広がりながら上方に延びる領域においても、絶縁膜の破損が生じやすいことが確認された。この領域は、正確に表現すると、ドリフト層の対向面を通過するとともに当該対向面に対して４５度の角度を成す任意の直線が通過し得る領域と規定することができる。本明細書では、この領域を第２領域という。第１領域に加えて、第２領域においてもゲート電極の上面から絶縁膜が排除されていると、絶縁膜に破損が生じることをさらに抑制することができる。
本技術の一実施形態では、半導体装置が、絶縁膜の開口内でゲート電極の上面に接するとともに、絶縁膜よりも体積熱容量が大きい吸熱部材をさらに備えてもよい。絶縁膜に開口を形成すると、絶縁膜の熱容量が低下することで、半導体基板（特に、ボディ通過部分）に熱がこもりやすくなる。しかしながら、絶縁膜よりも体積熱容量が大きい吸熱部材が、絶縁膜の開口内でゲート電極の上面に接していると、ボディ通過部分で発生した熱を、吸熱部材によって吸収することができる。これにより、ボディ通過部分の温度上昇が抑制され、ボディ通過部分における局所的な熱膨張を低減することができる。
上記した実施形態では、ゲート電極の上面のうち、少なくとも第１領域内に位置する部分が、吸熱部材に接していてもよい。このような構成によると、吸熱部材は、ボディ通過部分で発生した熱を効果的に吸収して、ボディ通過部分の温度上昇をさらに抑制することができる。
上記に加え、又は代えて、吸熱部材は金属で構成されていてもよい。ゲート電極に接する吸熱部材が金属で構成されていると、ゲート電極の寄生抵抗を低減することもできる。ゲート電極の寄生抵抗を低減することで、半導体装置のスイッチング速度を向上することができる。吸熱部材に採用する具体的な金属は特に限定されない。一例ではあるが、絶縁膜が酸化シリコン（ＳｉＯ２）である場合、吸熱部材には、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、又はそれらの少なくとも一つを主成分とする合金を採用することができる。
他の実施形態として、吸熱部材は、金属以外の導体で構成されていてもよいし、絶縁体で構成されていてもよい。吸熱部材を絶縁体で構成する場合、その絶縁体には、例えば樹脂といった有機物や高分子材料を採用することができる。有機物や高分子材料は、金属と同様にクラックといった破損が生じ難いので、吸熱部材の材料として採用することができる。また、吸熱部材が絶縁体で構成されていると、ゲート電極と上面電極との間の絶縁性を高めることもできる。吸熱部材に採用し得る材料としては、例えば、ポリイミドやエポキシ樹脂が挙げられる。
本技術の一実施形態では、ゲート電極が、ポリシリコンで構成されていてもよい。また、上面電極は、金属で構成されていてもよい。このような構成によると、ゲート電極や上面電極によって半導体基板の熱が吸収・放熱され、半導体基板の温度上昇を抑制することができる。但し、ゲート電極や上面電極を構成する材料は、導電性を有する材料であればよく、ここで例示した材料に限定されない。
本技術の一実施形態において、絶縁膜は、無機物であって、共有結合を有する絶縁体で構成されていてもよい。このような絶縁体には、一例であるが、酸化シリコン、窒化シリコン（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）が挙げられる。これらの材料は、変形したときに破損し易い。従って、これらの材料を絶縁膜に採用した場合、本技術はその効果をより顕著に奏することができる。
本技術の一実施形態では、半導体基板が、第２ドリフト層と下面電極との間に位置し、下面において下面電極に接しているｎ型のドレイン層をさらに備えてもよい。このような構成によると、半導体装置は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の構造を有することができる。この場合、第１半導体領域は、ＭＯＳＦＥＴのソース領域に相当する。
本技術の一実施形態では、半導体基板が、第２ドリフト層と下面電極との間に位置し、下面において下面電極に接しているｐ型のコレクタ層をさらに備えてもよい。このような構成によると、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の構造を有することができる。この場合は、第１半導体領域は、ＩＧＢＴのコレクタ領域に相当する。
（実施例１） 図面を参照して、実施例１の半導体装置１０について説明する。本実施例の半導体装置１０は、パワー半導体素子に属するスイッチング素子であり、詳しくはＭＯＳＦＥＴの構造を有する。半導体装置１０は、例えば自動車において、コンバータやインバータといった電力変換回路に採用することができる。ここでいう自動車には、例えば、ハイブリッド車、燃料電池車又は電気自動車といった、車輪を駆動するモータを有する各種の自動車が含まれる。
図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａの一部を覆う絶縁膜１９と、絶縁膜１９を介して半導体基板１２の上面１２ａに対向するゲート電極１８と、半導体基板１２の上面１２ａに設けられた上面電極１４と、半導体基板１２の下面１２ｂに設けられた下面電極１６とを備える。なお、本実施例の半導体装置１０では、図１に示す断面構造が、図１の紙面に垂直な方向に沿って連続しているとともに、図１の左右方向に沿って繰り返し形成されている。
絶縁膜１９は、絶縁性を有する材料で構成されている。絶縁膜１９を構成する材料は、特に限定されないが、例えば酸化シリコン（ＳｉＯ２）であってよい。絶縁膜１９は、半導体基板１２の上面１２ａとゲート電極１８との間に介在している。加えて、絶縁膜１９は、ゲート電極１８の下面１８ｂから、ゲート電極１８と上面電極１４との間を通って、ゲート電極１８の上面１８ａまで延びている。そして、絶縁膜１９は、ゲート電極１８の上面１８ａにおいて開口１９ａを画定している。即ち、絶縁膜１９は、ゲート電極１８の上面１８ａを部分的に覆っている。絶縁膜１９については、後段において詳細な説明を加える。
ゲート電極１８は、前述したように、絶縁膜１９を介して半導体基板１２の上面１２ａに対向している。なお、ゲート電極１８の下面１８ｂは、ゲート電極１８の半導体基板１２側に位置する面を意味し、ゲート電極１８の上面１８ａは、ゲート電極１８の半導体基板１２とは反対側に位置する面を意味する。ゲート電極１８は、導電性を有する材料で構成されており、その材料には、例えばポリシリコンを採用することができる。ゲート電極１８は、絶縁膜１９によって半導体基板１２及び上面電極１４から電気的に絶縁されている。
上面電極１４は、半導体基板１２の上面１２ａの他の一部（即ち、絶縁膜１９に覆われていない部分）に接している。下面電極１６は、半導体基板１２の下面１２ｂに接している。上面電極１４と下面電極１６は、導電性を有する材料で構成されている。これらの材料には、特に限定されないが、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった金属材料を採用することができる。但し、上面電極１４と下面電極１６の具体的な構成については特に限定されない。上面電極１４は、半導体基板１２の上面１２ａにオーミック接触しており、下面電極１６は、半導体基板１２の下面１２ｂにオーミック接触している。
ここで、半導体基板１２の上面１２ａとは、半導体基板１２の一つの主面を意味し、半導体基板１２の下面１２ｂとは、半導体基板１２の他の一つの主面であって、上面１２ａとは反対側に位置する主面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの面を便宜的に区別するものであり、半導体装置１０の製造時や使用時における姿勢を限定するものではない。
半導体基板１２は、ソース領域２０、ボディ層２２、ドリフト層２４、及び、ドレイン層２６を備える。一例ではあるが、本実施例における半導体基板１２は、炭化シリコン（ＳｉＣ）基板である。但し、半導体基板１２は、シリコン（Ｓｉ）又は窒化物半導体といった、他の半導体材料で構成された基板であってもよい。
ソース領域２０は、ｎ型不純物（例えばリンといったＶ族元素）がドープされたｎ型の半導体領域である。ソース領域２０は、半導体基板１２の上面１２ａにおいて、上面電極１４に接している。ソース領域２０における不純物濃度は十分に高く、上面電極１４はソース領域２０にオーミック接触している。ソース領域２０は、半導体基板１２の上面１２ａにおいて絶縁膜１９にも接しており、ソース領域２０の一部は、絶縁膜１９を介してゲート電極１８に対向している。
ボディ層２２は、ｐ型不純物（例えばＡｌ）がドープされたｐ型の半導体領域である。ボディ層２２は、ソース領域２０の周囲に設けられており、ソース領域２０をドリフト層２４から隔離している。ボディ層２２は、半導体基板１２の上面１２ａにおいて、絶縁膜１９を介してゲート電極１８に対向している。ボディ層２２は、半導体基板１２の上面１２ａにおいて、上面電極１４にも接している。これにより、ボディ層２２は、上面電極１４と同電位となるように構成されている。一例ではあるが、本実施例におけるボディ層２２では、上面電極１４に接触する部分において、不純物濃度が局所的に高められている。ゲート電極１８に所定のゲート電圧が印加されると、ボディ層２２には、ゲート電極１８に対向する部分にチャネル（反転層）が形成される。これにより、ソース領域２０とドリフト層２４とが電気的に接続され、半導体装置１０がターンオンされる。
ドリフト層２４は、ｎ型不純物がドープされたｎ型の半導体領域である。ドリフト層２４は、ボディ層２２と下面電極１６との間（即ち、ボディ層２２の下方）に位置する。また、ドリフト層２４は、ボディ層２２を通過して半導体基板１２の上面１２ａへ延びるボディ通過部分２４ａを有する。ボディ通過部分２４ａは、半導体基板１２の上面１２ａにおいて、絶縁膜１９を介してゲート電極１８に対向している。以下、半導体基板１２の上面１２ａのうち、ドリフト層２４がゲート電極１８に対向する部分２４ｂを、ドリフト層２４の対向面２４ｂと称する。ドリフト層２４の対向面２４ｂは、ボディ通過部分２４ａの上端面でもある。ドリフト層２４における不純物濃度は、ソース領域２０における不純物濃度よりも十分に低く、ボディ層２２における不純物濃度よりも低い。
ドレイン層２６は、ｎ型不純物がドープされたｎ型の半導体領域である。ドレイン層２６は、ドリフト層２４と下面電極１６との間に位置しており、半導体基板１２の下面１２ｂにおいて下面電極１６に接している。ドレイン層２６における不純物濃度は十分に高く、下面電極１６はドレイン層２８にオーミック接触している。なお、本実施例ではドレイン層２６がドリフト層２４に接しているが、ドレイン層２６とドリフト層２４との間には、例えばｎ型のバッファ層が設けられてもよい。この場合、バッファ層における不純物濃度は、ドレイン層２６より低く、ドリフト層２４より高くするとよい。
次に、図２を参照して、絶縁膜１９の詳細な構造について説明する。前述したように、絶縁膜１９は、ゲート電極１８の上面１８ａにおいて開口１９ａを画定している。これにより、ボディ通過部分２４ａの直上に位置する領域Ｘでは、ゲート電極１８の上面１８ａに絶縁膜１９が存在していない。ここで、ボディ通過部分２４ａの直上に位置する領域Ｘは、正確に表現すると、ドリフト層２４の対向面２４ｂを通過するとともに当該対向面２４ｂに垂直な任意の直線が通過し得る領域と規定することができる。本明細書では、この領域Ｘを第１領域Ｘという。
本実施例の半導体装置１０では、特に限定されないが、第１領域Ｘだけでなく、図２に示す第２領域Ｙにおいても、ゲート電極１８の上面１８ａに絶縁膜１９が存在していない。この第２領域Ｙは、ドリフト層２４の対向面２４ｂから、左右４５度の角度で広がりながら上方に延びる領域である。正確に表現すると、第２領域Ｙは、ドリフト層２４の対向面２４ｂを通過するとともに当該対向面２４ｂに対して４５度の角度を成す任意の直線が通過し得る領域と規定することができる。詳しくは後述するが、第１領域Ｘ又は第２領域Ｙにおいて、ゲート電極１８の上面１８ａに絶縁膜１９が設けられていないのは、絶縁膜１９に破損が生じることを抑制するためである。
次に、図３を参照して、半導体装置１０の特徴的な動作について説明する。図３に示すように、上面電極１４に対して下面電極１６に正の直流電圧が印加された状態で、上面電極１４に対してゲート電極１８に所定のゲート電圧が印加されると、半導体基板１２の内部を下面電極１６から上面電極１４に向けて電流が流れる。このとき、半導体基板１２の内部では、図３中の破線矢印で模式的に示されるように、電流がボディ層２２を避けて流れる。その結果、ボディ通過部分２４ａに電流が集中し、電流密度が比較的に高くなることで、ボディ通過部分の温度が局所的に上昇する。特に、半導体装置１００に大きな電流が流れるときは、半導体基板１２で生じる電圧降下に起因して、ボディ層２２とのｐｎ接合面からボディ通過部分２４ａへ空乏層ＤＰが進展する。その結果、ボディ通過部分２４ａにおける電流密度はさらに高まり、ボディ通過部分２４ａの温度上昇もより顕著となる。
図４に示すように、ボディ通過部分２４ａの温度が局所的に上昇すると、半導体基板１２がボディ通過部分２４ａにおいて局所的に熱膨張する。その結果、ボディ通過部分２４ａの直上に位置する絶縁膜１９やゲート電極１８に歪が生じる。絶縁膜１９やゲート電極１８に過大な歪が生じると、例えば弾性に乏しい絶縁膜１９において、クラックＣといった破損（以下、単にクラックＣとする）が生じるおそれがある。しかしながら、本実施例の半導体装置１０では、絶縁膜１９に開口１９ａが形成されており、ゲート電極１８の上面１８ａの一部は、絶縁膜１９によって覆われていない。これにより、絶縁膜１９にクラックＣが生じることが抑制される。
これに対して、図８は、比較例の半導体装置１１について、絶縁膜１９に歪が生じた状態を示す。比較例の半導体装置１１では、ゲート電極１８の上面１８ａが、絶縁膜１９によって完全に覆われている。このような構造であると、ボディ通過部分２４ａが局所的に熱膨張したときに、絶縁膜１９に過大な歪が発生し、絶縁膜１９にクラックＣが生じるおそれがある。この絶縁膜１９の破損は、ボディ通過部分２４ａの直上（即ち、第１領域Ｘ内）であって、かつ、ゲート電極１８の上面１８ａに位置する部分で発生しやすい。この点に関して、本実施例の半導体装置１０では、第１領域Ｘ内において、ゲート電極１８の上面１８ａに絶縁膜１９が存在しない。従って、絶縁膜１９にクラックＣが生じることを、効果的に抑制することができる。その一方で、絶縁膜１９は、ゲート電極１８の下面１８ｂから、ゲート電極１８と上面電極１４との間を通って、ゲート電極１８の上面１８ａまで延びている。従って、絶縁膜１９に開口１９ａが形成されていても、ゲート電極１８と上面電極１４との間に必要とされる絶縁性を十分に維持することができる。
絶縁膜１９のクラックＣは、第１領域Ｘだけでなく、その周囲に位置する領域でも生じ得る。この点に関して、本発明者らの検証によると、半導体基板１２の上面１２ａに位置するドリフト層２４の対向面２４ｂから、左右４５度の角度で広がりながら上方に延びる領域においても、絶縁膜１９のクラックＣが生じやすいことが確認された。この領域は、前述した第２領域Ｙに相当する。従って、図２に示すように、本実施例の半導体装置１０では、第１領域Ｘだけでなく、第２領域Ｙにおいても、ゲート電極１８の上面１８ａに絶縁膜１９が存在しない構造が採用されている。第１領域Ｘに加えて、第２領域Ｙにおいてもゲート電極１８の上面１８ａから絶縁膜１９が排除されていると、絶縁膜１９にクラックＣが生じることをさらに抑制することができる。
本実施例の半導体装置１０では、絶縁膜１９が酸化シリコンで構成されている。酸化シリコンは、無機物であって、共有結合を有する絶縁体である。このような絶縁体としては、酸化シリコンの他に、窒化シリコンや窒化アルミニウムが挙げられる。これらの材料は、変形したときに破損し易い。従って、これらの材料を絶縁膜１９に採用した場合、本明細書で開示する技術は、その効果をより顕著に奏することができる。
（実施例２） 図５を参照して、実施例２の半導体装置１１０について説明する。本実施例の半導体装置１１０では、実施例１の半導体装置１０と比較して、樹脂膜１２８が付加されている。樹脂膜１２８は、絶縁膜１９の開口１９ａ内で、ゲート電極１８の上面１８ａの全体を覆っている。樹脂膜１２８は、絶縁体であることから、ゲート電極１８と上面電極１４との間の絶縁性を高めることができる。樹脂膜１２８は、有機物である高分子材料の樹脂で構成されており、無機物であって共有結合を有する絶縁体の絶縁膜１９よりも、クラックＣといった破損が生じ難い。従って、第１領域Ｘや第２領域Ｙ（図２参照）に樹脂膜１２８が存在しても、樹脂膜１２８の破損が生じること通常想定されない。
（実施例３） 図６を参照して、実施例３の半導体装置２１０について説明する。本実施例の半導体装置２１０では、実施例１の半導体装置１０と比較して、吸熱部材２３０が付加されている。吸熱部材２３０は、絶縁膜１９の開口１９ａ内で、ゲート電極１８の上面１８ａに接している。吸熱部材２３０は、絶縁膜１９よりも体積熱容量（Ｊ／Ｋ・ｃｍ３）が大きい材料で構成されている。一例ではあるが、本実施例の吸熱部材２３０は、絶縁膜１９の開口１９ａの全体に亘って、ゲート電極１８の上面１８ａに接している。しかしながら、吸熱部材２３０は、絶縁膜１９の開口１９ａ内の少なくとも一部において、ゲート電極１８の上面１８ａに接していればよい。
絶縁膜１９に開口１９ａが形成されていると、絶縁膜１９の熱容量が低下することで、半導体基板１２（特に、ボディ通過部分２４ａ）に熱がこもりやすくなる。しかしながら、絶縁膜１９よりも体積熱容量が大きい吸熱部材２３０が、絶縁膜１９の開口１９ａ内でゲート電極１８の上面１８ａに接していると、ボディ通過部分２４ａで発生した熱を、吸熱部材２３０によって吸収することができる。特に、半導体装置１０に接続された外部回路で短絡が生じた場合、半導体装置１０には過大な短絡電流が流れ、ボディ通過部分２４ａの温度は急激に上昇する。しかしながら、短絡電流が流れる時間は極めて短く、ボディ通過部分２４ａで発生する熱量は比較的に少ない。従って、ボディ通過部分２４ａで発生する熱は、吸熱部材２３０によって十分に吸収される。その結果、ボディ通過部分２４ａの温度上昇が抑制され、ボディ通過部分２４ａにおける局所的な熱膨張が低減される。
前述したように、吸熱部材２３０は、絶縁膜１９の開口１９ａ内の少なくとも一部において、ゲート電極１８の上面１８ａに接していればよい。但し、吸熱部材２３０とゲート電極１８の上面１８ａとの接触面積が大きいほど、吸熱部材２３０はゲート電極１８を介して半導体基板１２の熱を速やかに吸収することができる。また、吸熱部材２３０がドリフト層２４の対向面２４ｂに近接しているほど、吸熱部材２３０は半導体基板１２の熱を速やかに吸収することができる。そのことから、特に限定されないが、ゲート電極１８の上面１８ａのうち、少なくとも第１領域Ｘ内に位置する部分が、吸熱部材２３０に接しているとよい。即ち、少なくともボディ通過部分２４ａの直上には、吸熱部材２３０が設けられているとよい。
本実施例における吸熱部材２３０は、特に限定されないが、金属で構成されている。ゲート電極１８に接する吸熱部材２３０が金属で構成されていると、ゲート電極１８の寄生抵抗を低減することもできる。ゲート電極１８の寄生抵抗を低減することで、半導体装置２１０のスイッチング速度を向上することができる。吸熱部材２３０に採用する具体的な金属は特に限定されない。一例ではあるが、絶縁膜１９が酸化シリコン、窒化シリコン、窒化アルミニウムのいずれかである場合、吸熱部材２３０には、金、銀、銅、アルミニウム、モリブデン、ニッケル、又はそれらの少なくとも一つを主成分とする合金を採用することができる。また、吸熱部材２３０は、異なる材料で構成された多層構造を有してもよい。
他の実施形態として、吸熱部材２３０は、金属以外の導体で構成されていてもよいし、絶縁体で構成されていてもよい。吸熱部材２３０を絶縁体で構成する場合、その絶縁体には、例えば樹脂といった有機物や高分子材料を採用することができる。有機物や高分子材料は、金属と同様にクラックＣといった破損が生じ難いので、吸熱部材２３０の材料として採用することができる。また、吸熱部材２３０が絶縁体で構成されていると、ゲート電極１８と上面電極１４との間の絶縁性を高めることもできる。この点に関して、実施例２の樹脂膜１２８は、絶縁膜１９よりも体積熱容量（Ｊ／Ｋ・ｃｍ３）が大きければ、吸熱部材２３０の一例に該当することになる。
（実施例４） 図７を参照して、実施例４の半導体装置３１０について説明する。本実施例の半導体装置３１０は、ＭＯＳＦＥＴに代えてＩＧＢＴの構造を有しており、この点において実施例１の半導体装置１０と相違する。具体的には、半導体基板１２が、ドレイン層２６に代えて、コレクタ層３２６を備えている。半導体装置３１０の他の構成については、実施例１の半導体装置１０と同じであるので、同一の符号を付すことによって説明を省略する。コレクタ層３２６は、ｐ型不純物がドープされたｐ型の半導体領域である。コレクタ層３２６は、ドリフト層２４と下面電極１６との間に位置しており、半導体基板１２の下面１２ｂにおいて下面電極１６に接している。コレクタ層３２６における不純物濃度は十分に高く、下面電極１６はコレクタ層３２６にオーミック接触している。なお、ソース領域２０については、通常、ＩＧＢＴではエミッタ領域と称される。このように、本明細書が開示する技術は、ＭＯＳＦＥＴに限られず、ＩＧＢＴにも同様に採用することができる。さらに、本明細書が開示する技術は、ＭＯＳＦＥＴやＩＧＢＴに限られず、プレーナゲート型のスイッチング素子に広く採用することができる。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、１１０、２１０、３１０：半導体装置
１１：比較例の半導体装置
１２：半導体基板
１４：上面電極
１６：下面電極
１８：ゲート電極
１９：絶縁膜
２０：ソース領域（エミッタ領域）
２２：ボディ層
２４：ドリフト層
２６：ドレイン層
１２８：樹脂膜
２３０：吸熱部材
３２６：コレクタ層

Claims (9)

  1. 半導体基板と、
    前記半導体基板の上面の一部を覆う絶縁膜と、
    前記絶縁膜を介して前記半導体基板の前記上面に対向するゲート電極と、
    前記半導体基板の前記上面の他の一部に接している上面電極と、
    前記半導体基板の下面に接している下面電極と、
    を備え、
    前記半導体基板は、
    前記上面において前記上面電極に接しているｎ型の第１半導体領域と、
    前記第１半導体領域の周囲に位置するとともに、前記上面において前記絶縁膜を介して前記ゲート電極に対向しているｐ型のボディ層と、
    前記ボディ層と前記下面電極との間に位置するとともに、前記ボディ層を通過して前記上面へ延びる部分を有し、前記上面において前記絶縁膜を介して前記ゲート電極に対向しているｎ型のドリフト層と、
    を備え、
    前記絶縁膜は、前記ゲート電極の下面から、前記ゲート電極と前記上面電極との間を通って、前記ゲート電極の上面まで延びているとともに、前記ゲート電極の前記上面において開口を画定しており、
    前記ゲート電極に対向する前記ドリフト層の対向面を通過するとともに当該対向面に垂直な任意の直線が通過し得る第１領域内と、前記対向面を通過するとともに前記対向面に対して４５度の角度を成す任意の直線が通過し得る第２領域内では、前記ゲート電極の前記上面に前記絶縁膜が存在しない、
    半導体装置。
  2. 前記絶縁膜の前記開口内で前記ゲート電極の前記上面に接するとともに、前記絶縁膜よりも体積熱容量が大きい吸熱部材をさらに備える、請求項１に記載の半導体装置。
  3. 前記ゲート電極の前記上面のうち、少なくとも前記第１領域内に位置する部分は、前記吸熱部材に接している、請求項２に記載の半導体装置。
  4. 前記吸熱部材は、金属で構成されている、請求項２又は３に記載の半導体装置。
  5. 前記ゲート電極は、ポリシリコンで構成されており、
    前記上面電極は、金属で構成されている、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記絶縁膜は、無機物であって、共有結合を有する絶縁体で構成されている、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記絶縁膜を構成する前記絶縁体は、酸化シリコン、窒化シリコン、窒化アルミニウムのいずれかである、請求項６に記載の半導体装置。
  8. 前記半導体基板は、前記ドリフト層と前記下面電極との間に位置し、前記半導体基板の前記下面において前記下面電極に接しているｎ型のドレイン層をさらに備える、請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記半導体基板は、前記ドリフト層と前記下面電極との間に位置し、前記半導体基板の前記下面において前記下面電極に接しているｐ型のコレクタ層をさらに備える、請求項１から７のいずれか一項に記載の半導体装置。
JP2018211705A 2018-11-09 2018-11-09 半導体装置 Active JP7143729B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018211705A JP7143729B2 (ja) 2018-11-09 2018-11-09 半導体装置
US16/667,111 US11004765B2 (en) 2018-11-09 2019-10-29 Field-effect transistor with a heat absorber in contact with a surface of the gate electrode on its back side
CN201911081130.1A CN111180516B (zh) 2018-11-09 2019-11-07 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018211705A JP7143729B2 (ja) 2018-11-09 2018-11-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2020077825A JP2020077825A (ja) 2020-05-21
JP7143729B2 true JP7143729B2 (ja) 2022-09-29

Family

ID=70550818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018211705A Active JP7143729B2 (ja) 2018-11-09 2018-11-09 半導体装置

Country Status (3)

Country Link
US (1) US11004765B2 (ja)
JP (1) JP7143729B2 (ja)
CN (1) CN111180516B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175471A (ja) 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2015201604A (ja) 2014-04-10 2015-11-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258851B2 (ja) * 1994-05-27 2002-02-18 三洋電機株式会社 半導体装置
DE19710487A1 (de) * 1996-03-13 1997-09-18 Toshiba Kawasaki Kk Halbleitervorrichtung
DE19718432A1 (de) 1996-05-09 1997-11-13 Fuji Electric Co Ltd Thyristor mit isoliertem Gate
JPH1027900A (ja) 1996-05-09 1998-01-27 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JPH10214929A (ja) * 1997-01-29 1998-08-11 Sumitomo Electric Ind Ltd 半導体装置
JP2004146685A (ja) * 2002-10-25 2004-05-20 Sanken Electric Co Ltd 絶縁ゲート型半導体素子およびその製造方法
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
JP2014038896A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US20160268289A1 (en) * 2014-09-08 2016-09-15 Kabushiki Kaisha Toshiba Integrated circuit device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175471A (ja) 2013-03-08 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2015201604A (ja) 2014-04-10 2015-11-12 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN111180516B (zh) 2023-10-20
US20200152542A1 (en) 2020-05-14
JP2020077825A (ja) 2020-05-21
US11004765B2 (en) 2021-05-11
CN111180516A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
US9530850B2 (en) Semiconductor device with stripe-shaped trench gate structures and gate connector structure
US20160268181A1 (en) Semiconductor device
JP5428144B2 (ja) 半導体装置
JP5487956B2 (ja) 半導体装置
US20170236926A1 (en) Semiconductor device
US20080079069A1 (en) Power semiconductor device
CN100533764C (zh) 半导体装置的模块结构
JP6919713B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN106463527A (zh) 半导体装置
JP6804379B2 (ja) 半導体装置
CN107710401B (zh) 半导体装置
US20210287971A1 (en) Semiconductor device
JP2020068321A (ja) 半導体装置
CN110504255A (zh) 反向导通型半导体装置
CN102456632A (zh) 半导体装置
US20150221641A1 (en) Semiconductor device
CN101714573A (zh) 绝缘栅双极晶体管
JP7143729B2 (ja) 半導体装置
CN114334491A (zh) 压控开关装置以及开关组件
JP2006303145A (ja) 半導体装置
JP7070393B2 (ja) 半導体装置
JP6843952B2 (ja) 半導体装置の製造方法
CN111448668B (zh) 功率半导体装置、模块及制造方法
JP7842054B2 (ja) 半導体装置
JP7043750B2 (ja) ＳｉＣ－ＭＯＳＦＥＴ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220829

R151 Written notification of patent or utility model registration

Ref document number: 7143729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250