JPH10214929A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10214929A JPH10214929A JP1488597A JP1488597A JPH10214929A JP H10214929 A JPH10214929 A JP H10214929A JP 1488597 A JP1488597 A JP 1488597A JP 1488597 A JP1488597 A JP 1488597A JP H10214929 A JPH10214929 A JP H10214929A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- effect transistor
- bump structure
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 13
- 230000005855 radiation Effects 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電界効果型トランジスタの放熱特性を向上す
る。 【解決手段】 半導体基板(1)の表面上のショットキ
接触を有するゲート電極(5a)と、この両側のオーミ
ック接触を有するソース電極(4a)とドレイン電極
(4b)とから構成される電界効果型トランジスタにお
いて、前記ゲート電極(5a)の上部にバンプ構造
(7)及び放熱部材(8)が接合されていることを特長
とする電界効果型トランジスタ
る。 【解決手段】 半導体基板(1)の表面上のショットキ
接触を有するゲート電極(5a)と、この両側のオーミ
ック接触を有するソース電極(4a)とドレイン電極
(4b)とから構成される電界効果型トランジスタにお
いて、前記ゲート電極(5a)の上部にバンプ構造
(7)及び放熱部材(8)が接合されていることを特長
とする電界効果型トランジスタ
Description
【0001】
【発明の属する技術の分野】本願発明は、電界効果型ト
ランジスタの放熱構造に関する。特にマイクロ波増幅器
の最終段に使用するパワートランジスタにおいて、発熱
部である活性層に対し効果的な放熱特性を有するデバイ
スを提供する。
ランジスタの放熱構造に関する。特にマイクロ波増幅器
の最終段に使用するパワートランジスタにおいて、発熱
部である活性層に対し効果的な放熱特性を有するデバイ
スを提供する。
【0002】
【従来の技術】従来、高出力の電界効果型トランジスタ
においては発熱をその裏面より放熱したり、またドレイ
ン電極やソース電極などのオーミック電極の表面に、突
起状の断面を有し、機械的及び電気的な接続部材である
いわゆるバンプ構造を形成し、かつこのバンプ構造に放
熱部材を接合し、この放熱部材より放熱している。
においては発熱をその裏面より放熱したり、またドレイ
ン電極やソース電極などのオーミック電極の表面に、突
起状の断面を有し、機械的及び電気的な接続部材である
いわゆるバンプ構造を形成し、かつこのバンプ構造に放
熱部材を接合し、この放熱部材より放熱している。
【0003】即ち、従来の高出力の電界効果型トランジ
スタは、図5に例示すように、半絶縁性半導体基板1の
表面に、イオン注入又はエピタキシャル成長の手段によ
り電流の流れる活性層2を形成し、その両側の半導体基
板表面上にそれぞれソース電極4a及びドレイン電極4
bからなるオーミック電極、及びこれら電極の直下の基
板表面にオーミック接触を確保するための高濃度層3を
それぞれ形成する。そして活性層2を流れる電流を制御
するゲート電極5をその中間の活性層2を形成した領域
の表面に形成して完成する。
スタは、図5に例示すように、半絶縁性半導体基板1の
表面に、イオン注入又はエピタキシャル成長の手段によ
り電流の流れる活性層2を形成し、その両側の半導体基
板表面上にそれぞれソース電極4a及びドレイン電極4
bからなるオーミック電極、及びこれら電極の直下の基
板表面にオーミック接触を確保するための高濃度層3を
それぞれ形成する。そして活性層2を流れる電流を制御
するゲート電極5をその中間の活性層2を形成した領域
の表面に形成して完成する。
【0004】この電界効果型トランジスタの放熱は、オ
ーミック電極、例えば図5に示すようにソース電極4
a、の外界に接する表面を広く形成するとともに、更に
この上部表面にソース配線金属6aを介してバンプ構造
7を形成し、このバンプ構造7を介して更に大きな表面
を有する図示しない放熱部材に接触させる方法によるも
のである。
ーミック電極、例えば図5に示すようにソース電極4
a、の外界に接する表面を広く形成するとともに、更に
この上部表面にソース配線金属6aを介してバンプ構造
7を形成し、このバンプ構造7を介して更に大きな表面
を有する図示しない放熱部材に接触させる方法によるも
のである。
【0005】また、図6に例示するように、オーミック
電極、例えばソース電極4aの下部近傍に金属を充填し
たスルーホール30aを設け、この部分から放熱する方
法も用いられている。
電極、例えばソース電極4aの下部近傍に金属を充填し
たスルーホール30aを設け、この部分から放熱する方
法も用いられている。
【0006】
【発明が解決しようとする課題】しかし、これらの方法
では必ずしも放熱が十分ではないので、電界効果型トラ
ンジスタの製造に際しては、更に、ウエハの厚さを薄く
して熱伝導距離を短くし、電界効果型トランジスタの裏
面よりの放熱を増加して放熱効果の向上を図っている。
このため、製造過程でウエハが割れやすく、電界効果型
トランジスタの製造の良品率を高くできないという弊害
が生じている。本願発明は、電界効果型トランジスタの
放熱効率を顕著に向上することによりこれを解決する。
では必ずしも放熱が十分ではないので、電界効果型トラ
ンジスタの製造に際しては、更に、ウエハの厚さを薄く
して熱伝導距離を短くし、電界効果型トランジスタの裏
面よりの放熱を増加して放熱効果の向上を図っている。
このため、製造過程でウエハが割れやすく、電界効果型
トランジスタの製造の良品率を高くできないという弊害
が生じている。本願発明は、電界効果型トランジスタの
放熱効率を顕著に向上することによりこれを解決する。
【0007】電界効果型トランジスタの発熱は、大部分
が電流の流れる活性層、特に電界強度の最も大きいドレ
イン電極側のゲート電極の直下で発生している。この場
合、空乏層の広がりが電界強度に対応するが、ドレイン
電極側のゲート電極の直下の領域が逆バイアス電圧が最
も大きくなり空乏層も最大となるので、これに伴い電界
強度や発熱も最大となる。
が電流の流れる活性層、特に電界強度の最も大きいドレ
イン電極側のゲート電極の直下で発生している。この場
合、空乏層の広がりが電界強度に対応するが、ドレイン
電極側のゲート電極の直下の領域が逆バイアス電圧が最
も大きくなり空乏層も最大となるので、これに伴い電界
強度や発熱も最大となる。
【0008】ところで、従来の、オーミック電極を主た
る放熱領域とする方法では、ゲート電極の直下で発生し
た熱を、このゲート電極の両側の距離的に若干離れた位
置に位置するオーミック電極を介して放熱することにな
り熱伝導距離が長くなるので、それだけ放熱効率が低下
する。即ち、ゲート電極とオーミック電極間の距離は数
ミクロンもある場合があり、特に本願発明の主たる対象
とする高出力の電界効果型トランジスタでは、ゲート電
極とドレイン電極との間の距離を意識的に離間させて耐
圧特性を確保する手法が採用されるが、この場合にはさ
らにこの距離が長くなり放熱効率が低下するので、問題
が大きくなる。
る放熱領域とする方法では、ゲート電極の直下で発生し
た熱を、このゲート電極の両側の距離的に若干離れた位
置に位置するオーミック電極を介して放熱することにな
り熱伝導距離が長くなるので、それだけ放熱効率が低下
する。即ち、ゲート電極とオーミック電極間の距離は数
ミクロンもある場合があり、特に本願発明の主たる対象
とする高出力の電界効果型トランジスタでは、ゲート電
極とドレイン電極との間の距離を意識的に離間させて耐
圧特性を確保する手法が採用されるが、この場合にはさ
らにこの距離が長くなり放熱効率が低下するので、問題
が大きくなる。
【0009】
【課題を解決するための手段】本願発明は、ゲート電極
と、この両側に位置するソース電極及びドレイン電極と
から構成される電界効果型トランジスタにおいて、ゲー
ト電極の上部にバンプ構造が形成され、かつこのバンプ
構造を介して放熱部材が接合されていることを特長とす
る。
と、この両側に位置するソース電極及びドレイン電極と
から構成される電界効果型トランジスタにおいて、ゲー
ト電極の上部にバンプ構造が形成され、かつこのバンプ
構造を介して放熱部材が接合されていることを特長とす
る。
【0010】即ち、本願発明は、オーミック電極を主た
る放熱体とすることに変えて、ゲート電極の上部に、バ
ンプ構造を介して表面積の大きな金属製の放熱部材を接
合して、ゲート電極の直下の活性層で発生した熱を効率
的に外部に放熱するものである。ここで、バンプ構造と
は、通常半田等の接合金属からなる突起部で他の部材と
の接合部材として機能するものをいう。特に本願では、
ゲート電極と放熱部材との接合部材として機能し、また
熱的、電気的な媒体としても機能する部材である。ま
た、形態的には、ゲート電極の上部表面の表面積よりも
大きな表面積を有する。
る放熱体とすることに変えて、ゲート電極の上部に、バ
ンプ構造を介して表面積の大きな金属製の放熱部材を接
合して、ゲート電極の直下の活性層で発生した熱を効率
的に外部に放熱するものである。ここで、バンプ構造と
は、通常半田等の接合金属からなる突起部で他の部材と
の接合部材として機能するものをいう。特に本願では、
ゲート電極と放熱部材との接合部材として機能し、また
熱的、電気的な媒体としても機能する部材である。ま
た、形態的には、ゲート電極の上部表面の表面積よりも
大きな表面積を有する。
【0011】なお、高周波回路に使用される電界効果型
トランジスタでは、ゲート電極には一般にマイクロ波の
信号が入力される。このマイクロ波信号は電極の幾何学
的形状により決まる特性インピーダンスの影響を受け
る。数GHzを越えるマイクロ波の場合には特にこの幾
何学的形状の影響が顕著であるが、1乃至2GHz程度
のマイクロ波でも比較的低い周波数領域ではこの影響が
緩和され、ゲート電極を放熱部材としても機能させるこ
とができる。
トランジスタでは、ゲート電極には一般にマイクロ波の
信号が入力される。このマイクロ波信号は電極の幾何学
的形状により決まる特性インピーダンスの影響を受け
る。数GHzを越えるマイクロ波の場合には特にこの幾
何学的形状の影響が顕著であるが、1乃至2GHz程度
のマイクロ波でも比較的低い周波数領域ではこの影響が
緩和され、ゲート電極を放熱部材としても機能させるこ
とができる。
【0012】また、本願発明は、ゲート電極の上部の幅
が下部の幅よりも広く、断面がT字状の形状を有するこ
とを特長とする。ゲート電極の上部の表面積を大きくし
て、バンプ構造の形成を容易とするとともに、広い面積
を有する放熱部材を接合できるようにして放熱効率を高
めるためである。
が下部の幅よりも広く、断面がT字状の形状を有するこ
とを特長とする。ゲート電極の上部の表面積を大きくし
て、バンプ構造の形成を容易とするとともに、広い面積
を有する放熱部材を接合できるようにして放熱効率を高
めるためである。
【0013】また、本願発明は、ゲート幅を等価的に大
きくして高出力を得ることができるマルチフィンガ型の
ゲート電極が複数の電極から構成されている電界効果型
トランジスタにも適用可能で、これら各ゲート電極が、
1つのバンプ構造の対応する突起部とそれぞれ接合され
ている、即ち電気的、熱的に接続されていることを特長
とする。
きくして高出力を得ることができるマルチフィンガ型の
ゲート電極が複数の電極から構成されている電界効果型
トランジスタにも適用可能で、これら各ゲート電極が、
1つのバンプ構造の対応する突起部とそれぞれ接合され
ている、即ち電気的、熱的に接続されていることを特長
とする。
【0014】
【発明の実施の形態】以下本願発明の電界効果型トラン
ジスタの実施の形態を、図1乃至図4に基づいて説明す
る。尚、図面の説明において同一の要素には同種の符号
を付し、重複する説明を省略する。
ジスタの実施の形態を、図1乃至図4に基づいて説明す
る。尚、図面の説明において同一の要素には同種の符号
を付し、重複する説明を省略する。
【0015】(実施例1)まず、図1に示す本願発明の
電界効果型トランジスタの半絶縁性の半導体基板1中
に、n型の不純物層である活性層2と、これより深い注
入プロファイルを有し活性層2よりも不純物濃度が高い
n+高濃度層3をイオン注入により形成する。これらイ
オン注入層を活性化アニールした後、 n+高濃度層3
上にはAuGeから成るソース電極4a、とドレイン電
極4b(以下、ソース電極とドレイン電極をあわせてオ
ーミック電極と総称する。)を、活性層2の表面上には
ショットキ金属、例えばTiPtAuからなるゲート電
極5を形成する。
電界効果型トランジスタの半絶縁性の半導体基板1中
に、n型の不純物層である活性層2と、これより深い注
入プロファイルを有し活性層2よりも不純物濃度が高い
n+高濃度層3をイオン注入により形成する。これらイ
オン注入層を活性化アニールした後、 n+高濃度層3
上にはAuGeから成るソース電極4a、とドレイン電
極4b(以下、ソース電極とドレイン電極をあわせてオ
ーミック電極と総称する。)を、活性層2の表面上には
ショットキ金属、例えばTiPtAuからなるゲート電
極5を形成する。
【0016】ゲート電極5が半導体基板1と接触する位
置の幅Wは、ゲート長を規定し通常は0.5ミクロン乃
至0.7ミクロン程度の長さである。電界効果型トラン
ジスタの性能はこのゲート長Wに左右されるため、特に
長くすることはできない。ゲート電極5の上部は、左右
に広がり、バンプ構造7及び放熱部材8との接合を容易
とするために断面がT字状の構造となっている。このバ
ンプ構造7は、ゲート電極5上にAuメッキをすること
により形成される。放熱部材8としては、熱伝導性の良
い金属材料、例えばAuを用いることができる。また上
部がセラミックでバンプ構造7と接合する側がAuから
なる配線材料を用いることもできる。
置の幅Wは、ゲート長を規定し通常は0.5ミクロン乃
至0.7ミクロン程度の長さである。電界効果型トラン
ジスタの性能はこのゲート長Wに左右されるため、特に
長くすることはできない。ゲート電極5の上部は、左右
に広がり、バンプ構造7及び放熱部材8との接合を容易
とするために断面がT字状の構造となっている。このバ
ンプ構造7は、ゲート電極5上にAuメッキをすること
により形成される。放熱部材8としては、熱伝導性の良
い金属材料、例えばAuを用いることができる。また上
部がセラミックでバンプ構造7と接合する側がAuから
なる配線材料を用いることもできる。
【0017】一方、オーミック電極4a、4bは、上記
ゲート金属5、バンプ構造7とは別工程で形成されるソ
ース配線金属6a、ドレイン配線金属6bにより外部に
引き出される。ここで、2つのオーミック電極4a、4
b間の距離Zは数ミクロンとなるので、ゲート電極5の
直下の発熱部に対しては、ゲート電極5から放熱させた
方が放熱効果が顕著に高くなる。
ゲート金属5、バンプ構造7とは別工程で形成されるソ
ース配線金属6a、ドレイン配線金属6bにより外部に
引き出される。ここで、2つのオーミック電極4a、4
b間の距離Zは数ミクロンとなるので、ゲート電極5の
直下の発熱部に対しては、ゲート電極5から放熱させた
方が放熱効果が顕著に高くなる。
【0018】本実施形態の電界効果型トランジスタの製
造方法は、図3、4に示す。まず、図3(a)に示すよ
うに、半導体基板1の表面上に、n型不純物イオンを注
入するか、又はn型不純物層をエピタキシャル成長させ
て活性層2を形成する。次に、活性層2より深い注入プ
ロファイルを有するn+高濃度層3をイオン注入により
形成する。
造方法は、図3、4に示す。まず、図3(a)に示すよ
うに、半導体基板1の表面上に、n型不純物イオンを注
入するか、又はn型不純物層をエピタキシャル成長させ
て活性層2を形成する。次に、活性層2より深い注入プ
ロファイルを有するn+高濃度層3をイオン注入により
形成する。
【0019】活性層2、n+高濃度層3の注入イオンの
活性化アニールは、絶縁膜で半導体基板表面1を覆うキ
ャップアニールでも、GaAs基板に対してはアルシン
雰囲気で、InP基板に対してはホスフィン雰囲気中で
行うキャップレスアニールでもよい。
活性化アニールは、絶縁膜で半導体基板表面1を覆うキ
ャップアニールでも、GaAs基板に対してはアルシン
雰囲気で、InP基板に対してはホスフィン雰囲気中で
行うキャップレスアニールでもよい。
【0020】AuGeからなるオーミック電極4a、4
bは、例えばホトリソグラフィによるレジストパターン
を形成し、電極材料金属をAu、Geの順で蒸着、リフ
トオフするなどの周知技術により形成する。
bは、例えばホトリソグラフィによるレジストパターン
を形成し、電極材料金属をAu、Geの順で蒸着、リフ
トオフするなどの周知技術により形成する。
【0021】次に図3(b)に示すように、半導体基板
表面のオーミック電極4a、4bを絶縁膜20で被覆
し、ゲート電極5のゲート長Wを規定するゲート開口部
20aを開口する。
表面のオーミック電極4a、4bを絶縁膜20で被覆
し、ゲート電極5のゲート長Wを規定するゲート開口部
20aを開口する。
【0022】次に図3(c)に示すように、周知技術に
よりレジストパターン21を形成後、Ti、Pt、Au
の順で蒸着し、リフトオフするなどの周知技術を用いて
ゲート電極5を形成する。
よりレジストパターン21を形成後、Ti、Pt、Au
の順で蒸着し、リフトオフするなどの周知技術を用いて
ゲート電極5を形成する。
【0023】次に図3(d)に示すように、レジストパ
ターン21等をリフトオフした後、ソース電極4a、ド
レイン電極4b上の絶縁層20の一部を開口し、ソース
配線金属6a、ドレイン配線金属6bを形成し、電界効
果型トランジスタの外部に引き出す。オーミック配線金
属6a、6bの形成後にウエハ全面に絶縁膜22を形成
する。
ターン21等をリフトオフした後、ソース電極4a、ド
レイン電極4b上の絶縁層20の一部を開口し、ソース
配線金属6a、ドレイン配線金属6bを形成し、電界効
果型トランジスタの外部に引き出す。オーミック配線金
属6a、6bの形成後にウエハ全面に絶縁膜22を形成
する。
【0024】次に図3(e)に示すように、ゲート電極
の上部の絶縁膜22を開口し、開口22aを形成する。
開口22aの底のゲート電極表面及び周辺の絶縁膜22
の表面に、バンプ構造7を選択メッキにより形成するた
めの、バンプ用合金層8aをTi、Auの順で蒸着して
形成する。
の上部の絶縁膜22を開口し、開口22aを形成する。
開口22aの底のゲート電極表面及び周辺の絶縁膜22
の表面に、バンプ構造7を選択メッキにより形成するた
めの、バンプ用合金層8aをTi、Auの順で蒸着して
形成する。
【0025】この後図4(a)に示すように、開口22
aの周辺に、厚膜レジストによりバンプパターン23を
形成し、選択メッキにより、ゲート電極5の上部にAu
よりなるバンプ構造7を形成する。このバンプ構造7
は、ゲート電極5の上部表面よりも縦横ともに広い表面
積を有しており、ゲート電極5の長さ方向、幅方向即ち
フィンガー方向ともに、バンプ構造7の表面の方が長く
形成されている。
aの周辺に、厚膜レジストによりバンプパターン23を
形成し、選択メッキにより、ゲート電極5の上部にAu
よりなるバンプ構造7を形成する。このバンプ構造7
は、ゲート電極5の上部表面よりも縦横ともに広い表面
積を有しており、ゲート電極5の長さ方向、幅方向即ち
フィンガー方向ともに、バンプ構造7の表面の方が長く
形成されている。
【0026】そして最後に図4(b)に示すように、バ
ンプパターン23等をリフトオフした後、バンプ構造7
の上部に、金属製のバンプ構造7よりも面積が大きい放
熱部材8を、ホトリソグラフィ等の周知技術により形成
する。
ンプパターン23等をリフトオフした後、バンプ構造7
の上部に、金属製のバンプ構造7よりも面積が大きい放
熱部材8を、ホトリソグラフィ等の周知技術により形成
する。
【0027】(実施例2)本願発明の他の例を図2に示
す。これはいわゆるマルチフィンガ構造の電界効果型ト
ランジスタ、即ち活性層が同一構造で複数のゲート電極
5及び複数のソース電極4aとドレイン電極4bを有
し、等価的にゲート電極幅を広くしたものについても適
用できることを示す。この場合、複数のゲート電極5
を、対応する複数の突起部を有する1つのバンプ構造7
で接合して、放熱効果を前記実施の形態1と同様に高め
ることができる。
す。これはいわゆるマルチフィンガ構造の電界効果型ト
ランジスタ、即ち活性層が同一構造で複数のゲート電極
5及び複数のソース電極4aとドレイン電極4bを有
し、等価的にゲート電極幅を広くしたものについても適
用できることを示す。この場合、複数のゲート電極5
を、対応する複数の突起部を有する1つのバンプ構造7
で接合して、放熱効果を前記実施の形態1と同様に高め
ることができる。
【0028】なお、本願発明の電界効果型トランジスタ
は、前記実施の形態に限定されるものでなく、ゲート電
極がT字状の形状をなしている限り、周知技術の組み合
わせによる他の方法でも本願の構造を得ることは可能で
ある。
は、前記実施の形態に限定されるものでなく、ゲート電
極がT字状の形状をなしている限り、周知技術の組み合
わせによる他の方法でも本願の構造を得ることは可能で
ある。
【0029】
【発明の効果】本願発明により電界効果型トランジスタ
の放熱特性が顕著に改良される。この結果、出力を向上
できることは勿論、ウエハの厚さを厚くすることができ
るようになるので、製造工程中にウエハが割れることが
無くなり、良品率を向上させることができる。また、電
界効果型トランジスタの電極間隔を縮小でき、チップ面
積を小さくすることも可能となる。
の放熱特性が顕著に改良される。この結果、出力を向上
できることは勿論、ウエハの厚さを厚くすることができ
るようになるので、製造工程中にウエハが割れることが
無くなり、良品率を向上させることができる。また、電
界効果型トランジスタの電極間隔を縮小でき、チップ面
積を小さくすることも可能となる。
【0030】
【図1】本願発明の電界効果型トランジスタの断面を示
す図である。
す図である。
【図2】本願発明のマルチフィンガ型電界効果型トラン
ジスタの斜視図である。
ジスタの斜視図である。
【図3】本願発明の電界効果型トランジスタの製造方法
を示す図である。
を示す図である。
【図4】図3の内容に継続する内容を示す図である。
【図5】従来の、表面から放熱する型の電界効果型トラ
ンジスタの斜視図である。
ンジスタの斜視図である。
【図6】従来の、裏面から放熱する型の電界効果型トラ
ンジスタの断面図である。
ンジスタの断面図である。
1::半絶縁性半導体基板 2:活性層 3:高濃度層(n+層) 4a:ソース電極 4b:ドレイン電極 5:ゲート電極 6a:ソース配線金属 6b:ドレイン配線金属 7:バンプ構造 8:放熱部材
Claims (3)
- 【請求項1】 半導体基板の表面上のショットキ接触を
有するゲート電極と、この両側のオーミック接触を有す
るソース電極とドレイン電極とから構成される電界効果
型トランジスタにおいて、前記ゲート電極の上部にバン
プ構造が形成され、かつこのバンプ構造を介して放熱部
材が接合されていることを特長とする電界効果型トラン
ジスタ - 【請求項2】 前記ゲート電極の長さ方向又はフィンガ
ー方向の断面の上部の幅が下部の幅よりも広いT字状の
形状を有することを特長とする請求項1に記載の電界効
果型トランジスタ - 【請求項3】 前記ゲート電極が複数の電極から構成さ
れ、かつこれら各電極が一つの前記バンプ構造の対応す
る複数の突起部と接合されていることを特長とする請求
項1又は2に記載の電界効果型トランジスタ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1488597A JPH10214929A (ja) | 1997-01-29 | 1997-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1488597A JPH10214929A (ja) | 1997-01-29 | 1997-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214929A true JPH10214929A (ja) | 1998-08-11 |
Family
ID=11873479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1488597A Pending JPH10214929A (ja) | 1997-01-29 | 1997-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014171439A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法 |
| JP2020077825A (ja) * | 2018-11-09 | 2020-05-21 | トヨタ自動車株式会社 | 半導体装置 |
-
1997
- 1997-01-29 JP JP1488597A patent/JPH10214929A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014171439A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法 |
| JP2020077825A (ja) * | 2018-11-09 | 2020-05-21 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| JP5095387B2 (ja) | 熱スペーサを有する半導体デバイス | |
| US9324645B2 (en) | Method and system for co-packaging vertical gallium nitride power devices | |
| CN114122128A (zh) | 高电子迁移率晶体管 | |
| JP2007128994A (ja) | 半導体装置 | |
| KR102707144B1 (ko) | 열 유도 휘어짐이 감소된 반도체 구조물 | |
| JP2001093914A (ja) | 半導体能動素子及び半導体集積回路 | |
| TWI718300B (zh) | 半導體電晶體及其加工方法 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2725696B2 (ja) | 半導体装置 | |
| KR20230061224A (ko) | 트랜지스터 및 이의 제조 방법 | |
| CN117936532B (zh) | 级联型GaN HEMT封装结构及其制备方法 | |
| CN116960174B (zh) | 一种p沟道半导体器件及其制备方法 | |
| JP2002134810A (ja) | ガンダイオード | |
| JP2758888B2 (ja) | 半導体装置 | |
| JPH0529357A (ja) | 電界効果トランジスタ | |
| JP2000114423A (ja) | 半導体素子の実装方法 | |
| JP4648642B2 (ja) | ガンダイオード | |
| JPH07201887A (ja) | 電界効果トランジスタ | |
| JP6737485B2 (ja) | ダイオード | |
| JP4798829B2 (ja) | インジウム燐ガンダイオード | |
| TW202431565A (zh) | 半導體裝置 | |
| JPH11307552A (ja) | 半導体素子 | |
| KR100317128B1 (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| JPH05235045A (ja) | 電界効果トランジスタ |