JP7147468B2 - 赤外線検出器の読み出し回路及びその検査方法 - Google Patents

赤外線検出器の読み出し回路及びその検査方法 Download PDF

Info

Publication number
JP7147468B2
JP7147468B2 JP2018202207A JP2018202207A JP7147468B2 JP 7147468 B2 JP7147468 B2 JP 7147468B2 JP 2018202207 A JP2018202207 A JP 2018202207A JP 2018202207 A JP2018202207 A JP 2018202207A JP 7147468 B2 JP7147468 B2 JP 7147468B2
Authority
JP
Japan
Prior art keywords
circuit
selection
test
input
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018202207A
Other languages
English (en)
Other versions
JP2020068516A (ja
Inventor
亮 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018202207A priority Critical patent/JP7147468B2/ja
Priority to US16/599,594 priority patent/US11050952B2/en
Publication of JP2020068516A publication Critical patent/JP2020068516A/ja
Application granted granted Critical
Publication of JP7147468B2 publication Critical patent/JP7147468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/193—Infrared image sensors
    • H10F39/1935—Infrared image sensors of the hybrid type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/193—Infrared image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/20—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、赤外線検出器の読み出し回路及びその検査方法に関する。
従来技術として、実際に撮像を行うことなく信号処理部の動作確認を行うことができると共に、所望のデータでの動作確認を容易に実現することができる固体撮像素子及びその検査方法が知られている。例えば、マトリクス状に配列された画素と、画素の列毎に配線された垂直信号線と、垂直信号線に接続されて画素から読み出された電気信号を保持する保持部と、保持部を順次選択する選択信号を供給する水平走査部とを備える固体撮像素子が知られている。
この固体撮像素子は、保持部に所定のデータ信号を供給できる水平走査部と、水平走査部により選択された保持部から読み出された電気信号を出力する信号処理部とを備える。このような構成によれば、マトリクス状に配列された画素で撮像を行うことなく、水平走査部から保持部へのデータ信号の入力が可能となる。そのため、マトリクス状に配列された画素で実際に撮像を行うことなく、信号処理部の動作確認を行うことができる（例えば、特許文献１参照）。
特開２００９－７７１７３号公報
しかしながら、従来の技術は、マトリクス状に配列される複数の画素駆動回路を使わずに、それらの複数の画素駆動回路の後段の回路にデータ信号を入力して検査を行う方法である。そのため、従来の技術では、マトリクス状に配列され、赤外線検出器の駆動用回路をそれぞれ有する複数の画素駆動回路を個別に検査できない。
そこで、本開示は、マトリクス状に配列され、赤外線検出器の駆動用回路をそれぞれ有する複数の画素駆動回路を個別に検査可能な構成を備える、赤外線検出器の読み出し回路を提供する。また、本開示は、マトリクス状に配列され、赤外線検出器の駆動用回路をそれぞれ有する複数の画素駆動回路を個別に検査できる、赤外線検出器の読み出し回路の検査方法を提供する。
本開示は、
マトリクス状に配列される複数の画素駆動回路と、
前記複数の画素駆動回路の行ごとに設けられる複数の垂直選択線と、
前記複数の画素駆動回路の列ごとに設けられる複数の水平選択線と、
前記複数の垂直選択線に順番に行選択信号を出力する垂直選択回路と、
前記複数の水平選択線に順番に列選択信号を出力することによって、前記行選択信号により選択された１行分の画素駆動回路から信号を読み出し線に順次読み出す水平選択回路とを備え、
前記複数の画素駆動回路は、それぞれ、
赤外線検出器の駆動用回路と、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、外部から供給されるテスト信号を前記駆動用回路に入力するか否かを切り替える切り替え回路とを有し、
前記切り替え回路は、
前記テスト信号を前記駆動用回路に入力するか否かを切り替えるスイッチと、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、前記スイッチの切り替え動作を制御するラッチ回路とを有する、赤外線検出器の読み出し回路を提供する。
また、本開示は、
マトリクス状に配列される複数の画素駆動回路と、
前記複数の画素駆動回路の行ごとに設けられる複数の垂直選択線と、
前記複数の画素駆動回路の列ごとに設けられる複数の水平選択線と、
前記複数の垂直選択線に順番に行選択信号を出力する垂直選択回路と、
前記複数の水平選択線に順番に列選択信号を出力することによって、前記行選択信号により選択された１行分の画素駆動回路から信号を読み出し線に順次読み出す水平選択回路とを備え、
前記複数の画素駆動回路は、それぞれ、
赤外線検出器の駆動用回路と、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、外部から供給されるテスト信号を前記駆動用回路に入力するか否かを切り替える切り替え回路とを有し、
前記切り替え回路は、
前記テスト信号を前記駆動用回路に入力するか否かを切り替えるスイッチと、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、前記スイッチの切り替え動作を制御するラッチ回路とを有する、赤外線検出器の読み出し回路を検査する方法であって、
前記複数の画素駆動回路のそれぞれに前記テスト信号を供給する、赤外線検出器の読み出し回路の検査方法を提供する。
本開示の技術によれば、マトリクス状に配列され、赤外線検出器の駆動用回路をそれぞれ有する複数の画素駆動回路を個別に検査可能な構成を備える、赤外線検出器の読み出し回路を提供できる。また、本開示の技術によれば、マトリクス状に配列され、赤外線検出器の駆動用回路をそれぞれ有する複数の画素駆動回路を個別に検査できる、赤外線検出器の読み出し回路の検査方法を提供できる。
赤外線撮像装置の構成の一例を示す図である。 撮像素子の構成の一例を示す図である。 一比較形態における読み出し回路の構成の一例を示す図である。 一比較形態における画素駆動回路の構成の一例を示す図である。 一比較形態におけるテスト入力時の出力波形の一例を示す図である。 検査方式の一例を示す図である。 検査時の出力波形の一例を示す図である。 検査時の出力波形の一例を示す図である。 検査時の出力波形の一例を示す図である。 第１の実施形態における読み出し回路の構成例を示す図である。 第１の実施形態における画素駆動回路の構成の一例を示す図である。 第１の実施形態において、特定の一画素のみにテスト入力するときの駆動パルスの一例を示す図である。 第１の実施形態において、特定の一画素を除いて残りの全画素にテスト入力するときの駆動パルスの一例を示す図である。 第１の実施形態において、特定の一画素のみにテスト入力するときの出力波形の一例を示す図である。 第１の実施形態において、特定の一画素を除いて残りの全画素にテスト入力するときの出力波形の一例を示す図である。 テスト入力選択パルスの生成回路の構成例を示す図である。 検査方法の一例を示す図である。 出力アンプの検査時の出力波形の一例を示す図である。
以下、本開示に係る実施形態について説明する。
図１は、本実施形態における赤外線撮像装置の構成例を示す図である。図１に示す赤外線撮像装置１０１は、撮像部１１０と、信号処理回路１１８と、表示モニタ１５３とを備える。なお、表示モニタ１５３は、赤外線撮像装置１０１の構成に含まれても含まれなくてもよい。
撮像部１１０には、撮像素子が搭載されている。撮像素子は、イメージセンサとも称される。撮像部１１０は、撮像素子から出力されるアナログのセンサ出力信号（画素出力信号）をデジタルのセンサ出力信号（赤外線撮像信号）に変換して出力する。信号処理回路１１８は、撮像部１１０から出力されるデジタルの赤外線撮像信号に基づいて、表示モニタ１５３に表示される熱画像を生成するための画像信号を生成する。表示モニタ１５３は、信号処理回路１１８から出力される画像信号に基づいて、熱画像を表示する。
図２は、撮像素子の構成の一例を示す図である。図２に示す撮像素子１４は、観測対象物の表面温度に応じて当該観測対象物から放射される赤外線を、二次元のアレイ状に配置された複数の赤外線検出器２４で検出する。撮像素子１４は、当該観測対象物の表面温度分布を示す熱画像を生成するためのアナログのセンサ出力信号（画素出力信号）を読み出し回路１１３から出力する。
撮像素子１４は、複数の赤外線検出器２４がマトリクス状に配列されたセンサアレイ１２と、センサアレイ１２において得られた電気信号を読み出す読み出し回路１１３が形成された回路基板８６とを有する。読み出し回路１１３は、複数の赤外線検出器２４のそれぞれに入射する赤外線の強度に応じた電気信号を読み出して撮像素子１４の外部にセンサ出力信号として時系列に出力する。センサアレイ１２と読み出し回路１１３とは、例えばインジウム製の複数のバンプ１７により接続されている。
次に、本実施形態における読み出し回路１１３と比較するため、一比較形態における読み出し回路１３の構成例について説明する。
図３は、一比較形態における読み出し回路１３の構成の一例を示す図である。読み出し回路１３は、複数の画素駆動回路２１、複数の垂直バス２８、複数の垂直選択線２７、複数の水平選択線２９、垂直シフトレジスタ２２及び水平シフトレジスタ２３（２３ａ，２３ｂ）を備える。また、読み出し回路１３は、読み出し線２６（２６ａ，２６ｂ）、列選択トランジスタ３３（３３ａ，３３ｂ）、バイアストランジスタ３４（３４ａ，３４ｂ）及び出力アンプ８４（８４ａ，８４ｂ）を備える。
複数の画素駆動回路２１は、それぞれ、複数の赤外線検出器のうち対応する赤外線検出器を駆動し、当該対応する赤外線検出器に入射する赤外線に応じた信号をフレームごとに生成する。複数の画素駆動回路２１は、複数の垂直選択線２７と複数の垂直バス２８との各交差部に対応してマトリクス状に配列されている。画素駆動回路２１は、複数の赤外線検出器の夫々に対して、設けられている。複数の画素駆動回路２１は、互いに同じ構成を有する。
複数の垂直バス２８は、複数の画素駆動回路２１の列ごとに設けられる垂直読み出し線であり、垂直方向（列方向）に平行に伸びる。
複数の垂直選択線２７は、複数の画素駆動回路２１の行ごとに設けられるスキャンラインであり、水平方向（行方向）に平行に伸びる。
複数の水平選択線２９は、複数の画素駆動回路２１の列ごとに設けられるスキャンラインである。
垂直シフトレジスタ２２は、複数の垂直選択線２７に順番に行選択信号Ｖ－Ｓｅｌを出力する垂直選択回路の一例である。行選択信号Ｖ－Ｓｅｌは、スキャンパルスとも称される。
水平シフトレジスタ２３（２３ａ，２３ｂ）は、複数の水平選択線２９に順番に列選択信号Ｈ－Ｓｅｌを出力する水平選択回路の一例である。列選択信号Ｈ－Ｓｅｌは、読み出しパルスとも称される。第１の水平シフトレジスタ２３ａは、複数の水平選択線２９に順番に列選択信号Ｈ－Ｓｅｌを出力することによって、行選択信号Ｖ－Ｓｅｌにより選択された１行分の画素駆動回路から信号を第１の読み出し線２６ａに順次読み出す。第２の水平シフトレジスタ２３ｂは、複数の水平選択線２９に順番に列選択信号Ｈ－Ｓｅｌを出力することによって、行選択信号Ｖ－Ｓｅｌにより選択された１行分の画素駆動回路から信号を第２の読み出し線２６ｂに順次読み出す。
複数の列選択トランジスタ３３（３３ａ，３３ｂ）のそれぞれのゲートは、複数の水平選択線２９のうち対応する水平選択線２９に接続されている。複数の第１の列選択トランジスタ３３ａのそれぞれのゲートは、複数の水平選択線２９のうち対応する水平選択線２９を介して、第１の水平シフトレジスタ２３ａに接続されている。複数の第２の列選択トランジスタ３３ｂのそれぞれのゲートは、複数の水平選択線２９のうち対応する水平選択線２９を介して、第２の水平シフトレジスタ２３ｂに接続されている。
第１の読み出し線２６ａとグランドとの間に第１のバイアストランジスタ３４ａが接続されている。第１のバイアストランジスタ３４ａのゲートに電源から電圧ＶＲＳが供給される。第１のバイアストランジスタ３４ａは、各々の画素駆動回路２１内の後述の増幅トランジスタ３１及び行選択トランジスタ３２、並びに第１の列選択トランジスタ３３ａに、バイアス電流を流すための定電流回路として用いられる。
第２の読み出し線２６ｂとグランドとの間に第２のバイアストランジスタ３４ｂが接続されている。第２のバイアストランジスタ３４ｂのゲートに電源から電圧ＶＲＳが供給される。第２のバイアストランジスタ３４ｂは、各々の画素駆動回路２１内の後述の増幅トランジスタ３１及び行選択トランジスタ３２、並びに第２の列選択トランジスタ３３ｂに、バイアス電流を流すための定電流回路として用いられる。
図４は、一比較形態における画素駆動回路２１の構成の一例を示す図である。画素駆動回路２１は、赤外線検出器２４の駆動用回路４０を備える。駆動用回路４０は、赤外線検出器２４を駆動し、赤外線検出器２４に入射する赤外線に応じた信号をフレームごとに生成する。駆動用回路４０は、バンプ１７を介して、センサアレイ１２に設けられる複数の赤外線検出器２４のうち対応する赤外線検出器２４に接続される。
赤外線検出器２４は、赤外線の入射量に応じて抵抗値が変化する特性を有する光伝導型素子である。赤外線検出器２４は、自身に入射した赤外線の入射光量に応じた光電流を発生する受光素子である。つまり、赤外線検出器２４は、赤外線の強度を電気信号に変換する光電変換部である。
駆動用回路４０は、例えば、駆動トランジスタ３５、トランスファーゲート３８、積分容量４１、保持容量４２、第１のリセットトランジスタ３６、第２のリセットトランジスタ３７、増幅トランジスタ３１及び行選択トランジスタ３２を有する。
駆動トランジスタ３５は、ソースがバンプ１７を介して赤外線検出器２４の一端に接続される。駆動トランジスタ３５のゲートには、撮像素子１４外部の不図示のタイミング生成器から供給されるバイアス設定信号ＢＳが印加される。赤外線検出器２４の他端は、グランド（ＧＮＤ）に接続されている。駆動トランジスタ３５は、例えば、Ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
駆動トランジスタ３５は、赤外線検出器２４に電流を流す時間（積分容量４１から電荷を放電する時間）を制御する。駆動トランジスタ３５はバイアス設定信号ＢＳに従って開閉するように設定されている。駆動トランジスタ３５が開となるとき、積分容量４１から赤外線検出器２４に電流を流すことができる。
トランスファーゲート３８は、積分容量４１と保持容量４２との間に設けられるアナログスイッチである。トランスファーゲート３８は、サンプルホールドスイッチ回路とも称される。トランスファーゲート３８の一端は、駆動トランジスタ３５の他端と積分容量４１の一端とに接続されている。積分容量４１の他端は、グランドに接続されている。トランスファーゲート３８の他端は、保持容量４２の一端に接続されている。
トランスファーゲート３８のゲートには、ゲート駆動信号であるサンプルホールド信号ＳＨ及び／ＳＨが印加される。サンプルホールド信号／ＳＨは、サンプルホールド信号ＳＨの反転信号である。サンプルホールド信号ＳＨ及び／ＳＨは、上述のタイミング生成器から供給される。
積分容量４１は、駆動トランジスタ３５とトランスファーゲート３８との間に設けられている。例えば、積分容量４１の一端は、駆動トランジスタ３５の他端のドレインとトランスファーゲート３８の一端とを結ぶ電流経路に接続され、積分容量４１の他端は、グランドに接続されている。積分容量４１の具体例として、静電容量素子が挙げられる。
保持容量４２は、積分容量４１の一端にトランスファーゲート３８を介して接続されている。保持容量４２は、サンプルホールド容量とも称される。例えば、保持容量４２の一端は、トランスファーゲート３８の他端に接続された電流経路に接続され、保持容量４２の他端は、グランドに接続されている。保持容量４２の具体例として、静電容量素子が挙げられる。
第１のリセットトランジスタ３６は、積分容量４１の一端と電源線との間に直列に接続されており、上述のタイミング生成器から供給される積分リセット信号ＲＳによってゲートが駆動される。
第２のリセットトランジスタ３７は、保持容量４２の一端と電源線との間に直列に接続されており、上述のタイミング生成器から供給される保持リセット信号ＳＨＲＳによってゲートが駆動される。
増幅トランジスタ３１は、保持容量４２に保持された電圧を増幅して出力する素子である。増幅トランジスタ３１のゲートは、保持容量４２と第２のリセットトランジスタ３７との間に接続される。
行選択トランジスタ３２は、増幅トランジスタ３１から出力される電圧（保持容量４２に保持された電圧に対応する電圧）を、行選択信号Ｖ－Ｓｅｌに応じて、複数の垂直バス２８のうち対応する垂直バス２８に出力する素子である。
次に、図３，４を参照して、読み出し回路１３及び画素駆動回路２１の動作について説明する。
画素駆動回路２１では、リセットゲート用の第１のリセットトランジスタ３６に積分リセット信号ＲＳが印加され、第１のリセットトランジスタ３６が導通して積分容量４１が所定値に充電される。積分リセット信号ＲＳの印加が停止した後、入力ゲート用の駆動トランジスタ３５にバイアス設定信号ＢＳが一定期間印加され、赤外線検出器２４に赤外線強度に対応した電流が流れ、積分容量４１の電圧が赤外線強度に対応した電圧になる。
次に、サンプルホールドリセット用の第２のリセットトランジスタ３７は、保持リセット信号ＳＨＲＳに応じて導通し、保持容量４２の電圧レベルを所定値にリセットする。次に、トランスファーゲート３８にサンプルホールド信号ＳＨおよび／ＳＨが印加され、積分容量４１の電圧が保持容量４２に転送され、保持される。サンプルホールド信号／ＳＨは、サンプルホールド信号ＳＨの反転信号である。このような動作が複数の画素駆動回路２１でそれぞれ同時に行われるので、各々の赤外線検出器２４の赤外線強度に対応した電圧が各々の保持容量４２に保持される。
垂直シフトレジスタ２２は、複数の垂直選択線２７を１本ずつ選択する行選択信号Ｖ－Ｓｅｌを順次出力する。行選択信号Ｖ－Ｓｅｌに応じて、その行選択信号Ｖ－Ｓｅｌが出力された垂直選択線２７にゲートが接続される行選択トランジスタ３２が導通する。導通した行選択トランジスタ３２に増幅トランジスタ３１を介して接続された画素駆動回路２１の保持容量４２に保持された電圧が、増幅トランジスタ３１および行選択トランジスタ３２を介して、対応する垂直バス２８に出力される。
水平シフトレジスタ２３（２３ａ，２３ｂ）は、複数の列選択トランジスタ３３（３３ａ，３３ｂ）のゲートに接続される複数の水平選択線２９に順番に列選択信号Ｈ－Ｓｅｌを出力する。
第１の水平シフトレジスタ２３ａは、複数の水平選択線２９に順番に列選択信号Ｈ－Ｓｅｌを出力することによって、行選択信号Ｖ－Ｓｅｌにより選択された１行分の画素駆動回路から垂直バス２８に出力された電圧を、第１の読み出し線２６ａに順次読み出す。第１の読み出し線２６ａに順次読み出された電圧は、第１の出力アンプ８４ａにより順次増幅され、第１の出力アンプ８４ａから第１の出力線８５ａにアナログのセンサ出力信号（画素出力信号）として順次出力される。
第２の水平シフトレジスタ２３ｂは、複数の水平選択線２９に順番に列選択信号Ｈ－Ｓｅｌを出力することによって、行選択信号Ｖ－Ｓｅｌにより選択された１行分の画素駆動回路から垂直バス２８に出力された電圧を、第２の読み出し線２６ｂに順次読み出す。第２の読み出し線２６ｂに順次読み出された電圧は、第２の出力アンプ８４ｂにより順次増幅され、第２の出力アンプ８４ｂから第２の出力線８５ｂにアナログのセンサ出力信号（画素出力信号）として順次出力される。
すべての垂直バス２８の電圧の読み出しが終了すると、垂直シフトレジスタ２２が次の垂直選択線２７に行選択信号Ｖ－Ｓｅｌを出力する。以後、上記の動作を繰り返すことにより、複数の出力線８５ａ，８５ｂに、２次元配置されたすべての赤外線検出器２４に入射した赤外線の強度に応じた信号がマルチプレクスされて出力される。
ところで、図４に示されるように、複数の画素駆動回路２１には、それぞれ、検査用にテスト配線９２が設けられている。テスト配線９２は、検査用のテストスイッチ９１を介して駆動用回路４０に接続され、より具体的には、バンプ１７と駆動トランジスタ３５との間の電流経路に接続される。読み出し回路１３の外部から供給されるテスト入力選択パルスＴ－Ｓｅｌによってテストスイッチ９１のオンオフを切り替えることによって、赤外線検出器２４の代わりに読み出し回路１３の外部からテスト電圧ＶＴを印加できる。テスト入力選択パルスＴ－Ｓｅｌは、テスト入力選択信号の一例である。
つまり、図２に示す撮像素子１４は、センサアレイ１２が読み出し回路１３（読み出し回路１３が形成される回路基板８６）に貼付されている。しかし、テスト配線９２及びテストスイッチ９１を設けることによって、センサアレイ１２が貼付される前の工程で、読み出し回路１３（読み出し回路１３が形成される回路基板８６）を単体で検査できる。
この読み出し回路１３の単体検査において、全ての画素駆動回路２１に同じテスト電圧ＶＴが印加されると、マルチプレクスされて出力線８５ａ，８５ｂから出力されるアナログの画素出力信号は、ほぼ同じ電圧になる（図５参照）。そのため、以下の（１）（２）のような現象を検出することができない。
（１）出力アンプ８４ａ，８４ｂ等の内部アンプの応答速度が不足して、先に読み出された画素の信号が次に読み出される画素の信号に重なる現象。
（２）複数の出力線の間（例えば、出力線８５ａ，８５ｂの間）で生ずるクロストーク現象や、複数の読み出し線の間（例えば、読み出し線２６ａ，２６ｂの間）で生ずるクロストーク現象。
読み出し回路１３で生ずるこれらの現象は、赤外線撮像装置のＭＴＦ（変調伝達関数：Modulation Transfer Function）の劣化、あるいは撮像画面上のゴースト表示の原因となる場合がある。
一方、赤外線撮像装置のＭＴＦ劣化やゴーストは、例えば図６のように、キャビティ黒体炉９０を用いた評価系で検査可能である。つまり、読み出し回路が形成された回路基板８６とセンサアレイ１２とを貼付して形成された撮像素子１４を、赤外線撮像装置に組み込んで、キャビティ黒体炉９０による点光源の撮像をレンズ１１を通して行うことによって、ＭＴＦ劣化等を検査する方式がある。
読み出し回路によりマルチプレクスされた出力が図７のようであれば、点光源が１画素の信号としてのみ観測できるため、内部アンプの応答速度や出力線間のクロストークに問題がないと判定できる。読み出し回路によりマルチプレクスされた出力が図８のようであれば、内部アンプの応答速度が不足しており、先に読み出された画素の信号が次に読み出される画素の信号に重なっていることが観測できるため、ＭＴＦ劣化が生ずるおそれがあると判定できる。また、読み出し回路によりマルチプレクスされた出力が図９のようであれば、出力線間のクロストークが観測できるため、撮像画面にゴーストが表示されるおそれがあると判定できる。
しかしながら、図６に示すような評価系で検査する方法は、読み出し回路にセンサアレイを貼付することによって撮像素子１４を完成させることだけでなく、赤外線撮像装置における電気系と光学系を調整することが求められるので、検査工程に多くの工数が生ずる。また、検査の結果、読み出し回路の不具合がわかったとしても、既に行われたセンサアレイの貼付は無駄になり、撮像素子そのものの歩留まりが悪くなるという問題がある。
このような問題に鑑み、本開示は、撮像素子としての完成を待たずに、読み出し回路だけの簡単な検査で不具合を検出可能にする技術を提供するものである。
図１０は、本開示に係る第１の実施形態における読み出し回路１１３の構成例を示す図である。上述の一比較形態と同様の点については、上述の説明を援用することで、その説明を省略する。読み出し回路１１３は、複数の画素駆動回路１２１、複数の垂直バス２８、複数の垂直選択線２７、複数の水平選択線２９、垂直シフトレジスタ２２及び水平シフトレジスタ２３（２３ａ，２３ｂ）を備える。
複数の画素駆動回路１２１は、それぞれ、複数の赤外線検出器のうち対応する赤外線検出器を駆動し、当該対応する赤外線検出器に入射する赤外線に応じた信号をフレームごとに生成する。複数の画素駆動回路１２１は、複数の垂直選択線２７と複数の垂直バス２８との各交差部に対応してマトリクス状に配列されている。画素駆動回路１２１は、複数の赤外線検出器の夫々に対して、設けられている。複数の画素駆動回路１２１は、互いに同じ構成を有する。
複数の水平選択線２９は、複数の画素駆動回路１２１の列ごとに設けられるスキャンラインであり、複数の画素駆動回路１２１の各々に垂直方向（列方向）に平行に伸びる。
図１１は、第１の実施形態における読み出し回路１１３内に設けられる画素駆動回路１２１の構成例を示す図である。画素駆動回路１２１は、赤外線検出器２４の駆動用回路４０と、外部から供給されるテスト電圧ＶＴを駆動用回路４０に入力するか否かを切り替える切り替え回路９８とを有する。テスト電圧ＶＴは、テスト信号の一例である。
切り替え回路９８は、複数の垂直選択線２７のうち対応する垂直選択線２７に出力される行選択信号Ｖ－Ｓｅｌと、複数の水平選択線２９のうち対応する水平選択線２９に出力される列選択信号Ｈ－Ｓｅｌとに基づいて、テスト電圧ＶＴの入力可否を切り替える。テスト電圧ＶＴが入力可であれば、テスト電圧ＶＴは駆動用回路４０に入力され、テスト電圧ＶＴが入力不可であれば、テスト電圧ＶＴは駆動用回路４０に入力されない。
対応する垂直選択線２７に出力される行選択信号Ｖ－Ｓｅｌと、対応する水平選択線２９に出力される列選択信号Ｈ－Ｓｅｌとを利用することによって、複数の画素駆動回路１２１のうち任意の一又は複数の画素駆動回路１２１を選択することができる。
例えば、任意の一の画素駆動回路１２１の駆動用回路４０のみにテスト電圧ＶＴを入力でき、残りの画素駆動回路１２１の駆動用回路４０にはテスト電圧ＶＴが入力されないように設定できる。ただし、図１０のように、水平シフトレジスタが複数に分かれている場合には、水平シフトレジスタ毎に別のテスト入力選択パルスＴ－Ｓｅｌが与えられる。それによって、１チップ中で１つの画素だけが選択される。
このように、行選択信号Ｖ－Ｓｅｌと列選択信号Ｈ－Ｓｅｌとに基づき、テスト電圧ＶＴを駆動用回路４０に入力するか否かを切り替えることによって、テスト電圧ＶＴの入力により任意の一又は複数の画素駆動回路１２１を個別に検査できる。
切り替え回路９８は、例えば、テスト電圧ＶＴを駆動用回路４０に入力するか否かを切り替えるテストスイッチ９１と、テストスイッチ９１の切り替え動作を制御するラッチ回路９３とを有する。テストスイッチ９１は、例えば、トランジスタである。ラッチ回路９３は、複数の垂直選択線２７のうち対応する垂直選択線２７に出力される行選択信号Ｖ－Ｓｅｌと、複数の水平選択線２９のうち対応する水平選択線２９に出力される列選択信号Ｈ－Ｓｅｌとに基づいて、テストスイッチ９１の切り替え動作を制御する。ラッチ回路９３を用いることによって、複数の画素駆動回路１２１の中から画素駆動回路１２１を選択又は非選択することが容易になる。
切り替え回路９８は、複数の垂直選択線２７のうち対応する垂直選択線２７に出力される行選択信号Ｖ－Ｓｅｌと、複数の水平選択線２９のうち対応する水平選択線２９に出力される列選択信号Ｈ－Ｓｅｌとの論理積を生成する論理積回路９４を有する。論理積回路９４は、生成した論理積をラッチ回路９３に入力する。論理積回路９４を用いることによって、複数の画素駆動回路１２１の中から画素駆動回路１２１を選択又は非選択することが容易になる。
例えば、切り替え回路９８は、入力されるテスト入力選択パルスＴ－Ｓｅｌに従って、テスト電圧ＶＴを駆動用回路４０に入力するか否かを切り替える。例えば、ラッチ回路９３は入力される論理積をクロックとし、入力されるテスト入力選択パルスＴ－ＳｅｌをラッチするＤ型フリップフロップである。
図１２は、テスト入力選択パルスＴ－Ｓｅｌを特定の１つの画素駆動回路だけに入力してテスト電圧ＶＴをその特定の一つの画素駆動回路１２１の駆動用回路４０に入力したときの各波形を例示するタイミングチャートである。１フレームに１回だけテスト入力選択パルスＴ－Ｓｅｌが与えられる。次のフレームでテスト入力選択パルスＴ－Ｓｅｌがラッチ回路９３に与えられなければ、テスト電圧ＶＴの入力はテストスイッチ９１のオフによって遮断される。フレームごとに同位相でテスト入力選択パルスＴ－Ｓｅｌをラッチ回路９３に与えれば、連続的にテスト電圧ＶＴを駆動用回路４０に入力できる。
したがって、本開示の構成によれば、図６に示す評価系でＭＴＦの劣化やゴーストの有無を検査しなくても（光学系を使わなくても）、読み出し回路１１３のみで評価（検査）できる。
図１３は、図１２とは逆に、任意の一の画素駆動回路のみにテスト入力選択パルスＴ－Ｓｅｌの入力が無く、その一の画素駆動回路に隣接する画素駆動回路を含めた他の画素駆動回路にはテスト入力選択パルスＴ－Ｓｅｌが入力される設定を示す図である。
図１４は、図１２の設定で出力線８５ａ，８５ｂから出力される波形の一例を示す図である。図１５は、図１３の設定で出力線８５ａ，８５ｂから出力される波形の一例を示す図である。図１４，１５を比較すると、１画素のみにテスト入力が無く他の画素には入力される設定（図１３の設定）のほうが、図１２の設定に比べて、出力波形の立ち上がりと立ち下りの様子がわかり易いため、波形の誤検出の防止効果が高い。
図１６は、テスト入力選択パルスＴ－Ｓｅｌを生成する生成回路９５の構成例を示す。読み出し回路１１３は、テスト入力選択パルスＴ－Ｓｅｌをチップ内で発生させる生成回路９５を備えてもよい（つまり、読み出し回路１１３が形成される回路基板８６に生成回路９５も形成されてもよい）。あるいは、生成回路９５は、読み出し回路１１３の外部（例えば、読み出し回路１１３を検査する検査装置）に設けられてもよい。
読み出し回路１１３が生成回路９５を備えることにより、読み出し回路１１３を検査する検査装置からテスト入力選択パルスＴ－Ｓｅｌを各々の画素駆動回路１２１に供給することが不要になる。つまり、テスト入力選択パルスＴ－Ｓｅｌを外部から入力するための入力電極を回路基板８６に設けることが不要になるので、回路基板８６の小型化、ひいては撮像素子１４の小型化が可能となる。
例えば、切り替え回路９８は、メモリ回路９６に記憶されたテストパターンに基づいて、テスト電圧ＶＴを駆動用回路４０に入力するか否かを切り替える。予め記憶されたテストパターンを利用することにより、読み出し回路１１３の検査の効率が向上する。
生成回路９５は、例えば、テストスイッチ９１のオンオフタイミング等を規定するテストパターンを記憶するメモリ回路９６と、メモリ回路９６に記憶されたテストパターンに基づいて、テスト入力選択パルスＴ－Ｓｅｌを発生させる発生回路９７とを有する。
テストパターンは、例えば、行選択信号Ｖ－Ｓｅｌ、列選択信号Ｈ－Ｓｅｌ及びテスト入力選択パルスＴ－Ｓｅｌ等の出力タイミング情報が規定される。また、テストパターンは、例えば、バイアス設定信号ＢＳや積分リセット信号ＲＳ等の駆動用回路４０を動作させる信号の出力タイミング情報が規定される。
発生回路９７は、２種類のテスト入力選択パルスＴ－Ｓｅｌを発生させる。第１のテスト入力選択パルスＴ－Ｓｅｌは、第１の水平シフトレジスタ２３ａにより信号が読み出される複数の画素駆動回路１２１のそれぞれに供給される。第２のテスト入力選択パルスＴ－Ｓｅｌは、第２の水平シフトレジスタ２３ｂにより信号が読み出される複数の画素駆動回路１２１のそれぞれに供給される。
図１７は、読み出し回路を検査する検査装置が行う検査方法の一例を示すフローチャートであり、出力アンプ８４ａ，８４ｂ等の内部アンプの応答速度を検査する方法の一例を示す。図１８は、図１７に示す方法で出力アンプ８４ａ，８４ｂ等の内部アンプの応答速度を検査する時の出力波形の一例を示す図である。図１８において、“赤外線センサ出力”とは、第１の出力線８５ａ又は第２の出力線８５ｂにおける出力波形を示す。
行選択信号Ｖ－Ｓｅｌ及び列選択信号Ｈ－Ｓｅｌにより画素駆動回路１２１から信号が読み出されるタイミングで、テスト入力選択パルスＴ－Ｓｅｌがアクティブ（この場合、ハイレベル）な画素駆動回路２１の駆動用回路４０には、テスト電圧ＶＴが入力される。テスト電圧ＶＴが入力された駆動用回路４０の出力レベルは、テスト電圧ＶＴが入力されない他の画素駆動回路１２１の駆動用回路４０の出力レベルと異なる。よって、検査装置は、出力線８５に出力される信号の電圧をモニタすることによって、出力アンプ８４等の内部アンプの応答速度を精度良く検査できる。
次に、図１７の各ステップについて説明する。
ステップＳ１０にて、検査装置は、テストパターンに基づき、複数の画素駆動回路１２１のうちテスト入力選択パルスＴ－Ｓｅｌを入力する画素駆動回路１２１を選択して、テスト入力選択パルスＴ－Ｓｅｌの出力を開始させる。
ステップＳ２０にて、検査装置は、テスト入力選択パルスＴ－Ｓｅｌが入力される画素駆動回路１２１から読み出されて出力アンプ８４等から出力される信号を測定する。
ステップＳ３０にて、検査装置は、読み出し線２６に読み出されて出力線８５に出力される信号の電圧を測定し、その電圧測定値と期待値とを比較する。検査装置は、その電圧測定値と期待値とを比較することで、出力アンプ８４の応答速度が不足しているか否かを判定し、その比較結果（その判定結果）をモニタ等に出力する。
検査装置は、電圧測定値と期待値との差が所定の閾値未満であれば、出力アンプ８４の応答速度に不足は無く、読み出し回路１１３は合格と判定する（ステップＳ４０）。一方、検査装置は、電圧測定値と期待値との差が所定の閾値以上であれば、出力アンプ８４の応答速度に不足があり、読み出し回路１１３は不合格と判定する（ステップＳ５０）。
検査装置は、読み出し回路１１３の合否判定後、テスト入力選択パルスＴ－Ｓｅｌの出力を停止させる（ステップＳ６０）。
したがって、本実施形態における読み出し回路によれば、その検査の際、任意の画素駆動回路の駆動用回路４０だけにテスト信号を入力し、他の画素駆動回路の駆動用回路４０にはテスト信号の入力が無いという状態を設定できる。検査装置は、この状態で読み出し回路１１３を動作させてその出力波形を観測することで、一の画素駆動回路の出力が別の画素駆動回路の出力に重なってＭＴＦの劣化を起こしていないかなどを検査できる。
また、読み出し回路だけを用いて検査できるので、光学系などの調整が要求されず、検査に必要な時間が少なくなる。また、撮像素子の完成が要求されず、赤外線検出器の接続（貼付）前に検査できるので、検査コストの縮小や検査時間の短縮を実現できる。また、赤外線検出器の接続（貼付）前に、読み出し回路を予め検査できるので、良品の読み出し回路だけを用いて撮像素子を製作でき、歩留まり向上が期待できる。
以上、赤外線検出器の読み出し回路及び赤外線検出器の読み出し回路の検査方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
マトリクス状に配列される複数の画素駆動回路と、
前記複数の画素駆動回路の行ごとに設けられる複数の垂直選択線と、
前記複数の画素駆動回路の列ごとに設けられる複数の水平選択線と、
前記複数の垂直選択線に順番に行選択信号を出力する垂直選択回路と、
前記複数の水平選択線に順番に列選択信号を出力することによって、前記行選択信号により選択された１行分の画素駆動回路から信号を読み出し線に順次読み出す水平選択回路とを備え、
前記複数の画素駆動回路は、それぞれ、
赤外線検出器の駆動用回路と、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、外部から供給されるテスト信号を前記駆動用回路に入力するか否かを切り替える切り替え回路とを有する、赤外検出器の読み出し回路。
（付記２）
前記切り替え回路は、
前記テスト信号を前記駆動用回路に入力するか否かを切り替えるスイッチと、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、前記スイッチの切り替え動作を制御するラッチ回路とを有する、付記１に記載の赤外検出器の読み出し回路。
（付記３）
前記切り替え回路は、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号との論理積を前記ラッチ回路に入力する論理積回路を有する、付記２に記載の赤外線検出器の読み出し回路。
（付記４）
前記ラッチ回路は、入力される前記論理積をクロックとし、入力されるテスト入力選択パルスをラッチする、付記３に記載の赤外線検出器の読み出し回路。
（付記５）
前記テスト入力選択パルスを生成する生成回路を備える、付記４に記載の赤外線検出器の読み出し回路。
（付記６）
前記生成回路は、テストパターンを記憶するメモリ回路と、前記メモリ回路に記憶された前記テストパターンに基づいて、前記テスト入力選択パルスを発生させる発生回路とを有する、付記５に記載の赤外線検出器の読み出し回路。
（付記７）
テストパターンを記憶するメモリ回路を備え、
前記切り替え回路は、前記メモリ回路に記憶された前記テストパターンに基づいて、前記テスト信号を前記駆動用回路に入力するか否かを切り替える、付記１から５のいずれか一項に記載の赤外線検出器の読み出し回路。
（付記８）
前記切り替え回路は、入力されるテスト入力選択パルスに従って、前記テスト信号を前記駆動用回路に入力するか否かを切り替える、付記１から３のいずれか一項に記載の赤外線検出器の読み出し回路。
（付記９）
マトリクス状に配列される複数の画素駆動回路と、
前記複数の画素駆動回路の行ごとに設けられる複数の垂直選択線と、
前記複数の画素駆動回路の列ごとに設けられる複数の水平選択線と、
前記複数の垂直選択線に順番に行選択信号を出力する垂直選択回路と、
前記複数の水平選択線に順番に列選択信号を出力することによって、前記行選択信号により選択された１行分の画素駆動回路から信号を読み出し線に順次読み出す水平選択回路とを備え、
前記複数の画素駆動回路は、それぞれ、
赤外線検出器の駆動用回路と、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、外部から供給されるテスト信号を前記駆動用回路に入力するか否かを切り替える切り替え回路とを有する、赤外線検出器の読み出し回路を検査する方法であって、
前記複数の画素駆動回路のそれぞれに前記テスト信号を供給する、赤外線検出器の読み出し回路の検査方法。
（付記１０）
前記切り替え回路は、
前記テスト信号を前記駆動用回路に入力するか否かを切り替えるスイッチと、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、前記スイッチの切り替え動作を制御するラッチ回路とを有する、付記９に記載の赤外検出器の読み出し回路の検査方法。
（付記１１）
前記切り替え回路は、
前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号との論理積を前記ラッチ回路に入力する論理積回路を有する、付記１０に記載の赤外線検出器の読み出し回路の検査方法。
（付記１２）
前記ラッチ回路は、入力される前記論理積をクロックとし、入力されるテスト入力選択パルスをラッチする、付記１１に記載の赤外線検出器の読み出し回路の検査方法。
（付記１３）
前記テスト入力選択パルスを生成する生成回路を備える、付記１２に記載の赤外線検出器の読み出し回路の検査方法。
（付記１４）
前記生成回路は、テストパターンを記憶するメモリ回路と、前記メモリ回路に記憶された前記テストパターンに基づいて、前記テスト入力選択パルスを発生させる発生回路とを有する、付記１３に記載の赤外線検出器の読み出し回路の検査方法。
（付記１５）
テストパターンを記憶するメモリ回路を備え、
前記切り替え回路は、前記メモリ回路に記憶された前記テストパターンに基づいて、前記テスト信号を前記駆動用回路に入力するか否かを切り替える、付記９から１３のいずれか一項に記載の赤外線検出器の読み出し回路の検出方法。
（付記１６）
前記切り替え回路は、入力されるテスト入力選択パルスに従って、前記テスト信号を前記駆動用回路に入力するか否かを切り替える、付記９から１１のいずれか一項に記載の赤外線検出器の読み出し回路の検査方法。
（付記１７）
前記読み出し線に読み出されて出力される信号を測定し、その測定値と期待値との比較結果を出力する、付記９から１６のいずれか一項に記載の赤外線検出器の読み出し回路の検出方法。
（付記１８）
前記読み出し回路が前記赤外線検出器に接続される前に行われる、付記９から１７のいずれか一項に記載の赤外線検出器の読み出し回路の検出方法。
１２ センサアレイ
１３，１１３ 読み出し回路
１４ 撮像素子
１７ バンプ
２４ 赤外線検出器
２６ａ，２６ｂ 読み出し線
２７ 垂直選択線
２８ 垂直バス
２９ 水平選択線
４０ 駆動用回路
４１ 積分容量
４２ 保持容量
９０ キャビティ黒体炉
９１ テストスイッチ
９２ テスト配線
９３ ラッチ回路
９４ 論理積回路
９５ テスト用パルス生成回路
９６ メモリ回路
９７ テストパターン発生回路
９８ 切り替え回路
１０１ 赤外線撮像装置

Claims (9)

  1. マトリクス状に配列される複数の画素駆動回路と、
    前記複数の画素駆動回路の行ごとに設けられる複数の垂直選択線と、
    前記複数の画素駆動回路の列ごとに設けられる複数の水平選択線と、
    前記複数の垂直選択線に順番に行選択信号を出力する垂直選択回路と、
    前記複数の水平選択線に順番に列選択信号を出力することによって、前記行選択信号により選択された１行分の画素駆動回路から信号を読み出し線に順次読み出す水平選択回路とを備え、
    前記複数の画素駆動回路は、それぞれ、
    赤外線検出器の駆動用回路と、
    前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、外部から供給されるテスト信号を前記駆動用回路に入力するか否かを切り替える切り替え回路とを有し、
    前記切り替え回路は、
    前記テスト信号を前記駆動用回路に入力するか否かを切り替えるスイッチと、
    前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、前記スイッチの切り替え動作を制御するラッチ回路とを有する、赤外線検出器の読み出し回路。
  2. 前記切り替え回路は、
    前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号との論理積を前記ラッチ回路に入力する論理積回路を有する、請求項１に記載の赤外線検出器の読み出し回路。
  3. 前記ラッチ回路は、入力される前記論理積をクロックとし、入力されるテスト入力選択パルスをラッチする、請求項２に記載の赤外線検出器の読み出し回路。
  4. 前記テスト入力選択パルスを生成する生成回路を備える、請求項３に記載の赤外線検出器の読み出し回路。
  5. 前記生成回路は、テストパターンを記憶するメモリ回路と、前記メモリ回路に記憶された前記テストパターンに基づいて、前記テスト入力選択パルスを発生させる発生回路とを有する、請求項４に記載の赤外線検出器の読み出し回路。
  6. テストパターンを記憶するメモリ回路を備え、
    前記切り替え回路は、前記メモリ回路に記憶された前記テストパターンに基づいて、前記テスト信号を前記駆動用回路に入力するか否かを切り替える、請求項１から５のいずれか一項に記載の赤外線検出器の読み出し回路。
  7. 前記切り替え回路は、入力されるテスト入力選択パルスに従って、前記テスト信号を前記駆動用回路に入力するか否かを切り替える、請求項１又は２に記載の赤外線検出器の読み出し回路。
  8. マトリクス状に配列される複数の画素駆動回路と、
    前記複数の画素駆動回路の行ごとに設けられる複数の垂直選択線と、
    前記複数の画素駆動回路の列ごとに設けられる複数の水平選択線と、
    前記複数の垂直選択線に順番に行選択信号を出力する垂直選択回路と、
    前記複数の水平選択線に順番に列選択信号を出力することによって、前記行選択信号により選択された１行分の画素駆動回路から信号を読み出し線に順次読み出す水平選択回路とを備え、
    前記複数の画素駆動回路は、それぞれ、
    赤外線検出器の駆動用回路と、
    前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、外部から供給されるテスト信号を前記駆動用回路に入力するか否かを切り替える切り替え回路とを有し、
    前記切り替え回路は、
    前記テスト信号を前記駆動用回路に入力するか否かを切り替えるスイッチと、
    前記複数の垂直選択線のうち対応する垂直選択線に出力される前記行選択信号と、前記複数の水平選択線のうち対応する水平選択線に出力される前記列選択信号とに基づいて、前記スイッチの切り替え動作を制御するラッチ回路とを有する、赤外線検出器の読み出し回路を検査する方法であって、
    前記複数の画素駆動回路のそれぞれに前記テスト信号を供給する、赤外線検出器の読み出し回路の検査方法。
  9. 前記読み出し線に読み出されて出力される信号を測定し、その測定値と期待値との比較結果を出力する、請求項８に記載の赤外線検出器の読み出し回路の検査方法。
JP2018202207A 2018-10-26 2018-10-26 赤外線検出器の読み出し回路及びその検査方法 Active JP7147468B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018202207A JP7147468B2 (ja) 2018-10-26 2018-10-26 赤外線検出器の読み出し回路及びその検査方法
US16/599,594 US11050952B2 (en) 2018-10-26 2019-10-11 Reading circuit for infrared detectors and method for inspecting same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018202207A JP7147468B2 (ja) 2018-10-26 2018-10-26 赤外線検出器の読み出し回路及びその検査方法

Publications (2)

Publication Number Publication Date
JP2020068516A JP2020068516A (ja) 2020-04-30
JP7147468B2 true JP7147468B2 (ja) 2022-10-05

Family

ID=70328071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018202207A Active JP7147468B2 (ja) 2018-10-26 2018-10-26 赤外線検出器の読み出し回路及びその検査方法

Country Status (2)

Country Link
US (1) US11050952B2 (ja)
JP (1) JP7147468B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116057954B (zh) * 2020-04-30 2025-05-13 泰立戴恩菲力尔商业系统公司 具有单位单元选择验证的成像方法和成像装置
WO2021222670A1 (en) 2020-04-30 2021-11-04 Flir Commercial Systems, Inc. Image sensor readout addressing verification method and device
CN113324661B (zh) * 2021-05-18 2022-09-16 昆明物理研究所 红外焦平面探测器读出电路的内置测试电路及测试方法
CN114022795B (zh) * 2021-11-16 2024-12-03 北京航空航天大学 基于实拍图像的红外系统mtf自动计算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523772A (ja) 2004-12-14 2008-07-03 ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド 撮像装置の中の欠陥のある読み出し回路の代用
US20140014827A1 (en) 2011-03-04 2014-01-16 Korea Advanced Institute Of Science And Technology Infrared sensor chip, infrared detector and method for oeprating and testing the same
US20140091218A1 (en) 2011-05-18 2014-04-03 Selex Es Ltd Infrared detector system and method
US20150288907A1 (en) 2014-04-03 2015-10-08 Raytheon Company Method and system for managing defects in focal plane arrays using redundant components

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL124159A (en) * 1995-10-24 2003-10-31 Bae Systems Information Uncooled focal plane array sensor
US6249002B1 (en) * 1996-08-30 2001-06-19 Lockheed-Martin Ir Imaging Systems, Inc. Bolometric focal plane array
US6791610B1 (en) * 1996-10-24 2004-09-14 Lockheed Martin Ir Imaging Systems, Inc. Uncooled focal plane array sensor
JP2009077173A (ja) 2007-09-20 2009-04-09 Sony Corp 固体撮像素子及びその検査方法
JP2014112760A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像装置および電子機器
JP2017060071A (ja) 2015-09-18 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6705222B2 (ja) 2016-03-11 2020-06-03 富士通株式会社 画素駆動回路，イメージセンサおよび画素駆動回路のノイズ低減方法
WO2017209221A1 (ja) * 2016-05-31 2017-12-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像方法、カメラモジュール、並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523772A (ja) 2004-12-14 2008-07-03 ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド 撮像装置の中の欠陥のある読み出し回路の代用
US20140014827A1 (en) 2011-03-04 2014-01-16 Korea Advanced Institute Of Science And Technology Infrared sensor chip, infrared detector and method for oeprating and testing the same
US20140091218A1 (en) 2011-05-18 2014-04-03 Selex Es Ltd Infrared detector system and method
US20150288907A1 (en) 2014-04-03 2015-10-08 Raytheon Company Method and system for managing defects in focal plane arrays using redundant components

Also Published As

Publication number Publication date
US20200137323A1 (en) 2020-04-30
US11050952B2 (en) 2021-06-29
JP2020068516A (ja) 2020-04-30

Similar Documents

Publication Publication Date Title
JP4979159B2 (ja) 画像検出回路アレイをテストするための方法及び装置
JP7147468B2 (ja) 赤外線検出器の読み出し回路及びその検査方法
US6492802B1 (en) Apparatus and method for detecting defects in a multi-channel scan driver
US9172951B2 (en) Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus
JP4353980B2 (ja) イメージセンサ検査方法及び装置
KR100195858B1 (ko) 화소 센서 회로의 테스트가 가능한 이미지 센서 어레이
US6663281B2 (en) X-ray detector monitoring
JP2016065781A (ja) 放射線撮像装置
US6366312B1 (en) Testing components in digital imaging devices
US10630968B2 (en) Solid-state image sensor and imaging apparatus
JP5708734B2 (ja) 積層型固体撮像装置および電子機器
JPH055866A (ja) アクテイブマトリクス基板の検査方法
US11733403B2 (en) Radiographic imaging apparatus and radiographic imaging system
JP7471871B2 (ja) 電子デバイス、システム及び電子デバイスの制御方法
EP3646013A1 (en) Photo-detection pixel circuit, detector panel, and photoelectric detection apparatus
JP3614792B2 (ja) アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法
US6407770B1 (en) Apparatus and method for detecting defects in a discrete picture element detector circuit
JP2019066466A (ja) 放射線検出器の完全性を検証するシステムおよび方法
KR101615788B1 (ko) 고체 촬상 소자 및 그 제조 방법, 방사선 촬상 장치 및 그 제조 방법, 및 고체 촬상 소자의 검사 방법
JP6951158B2 (ja) 放射線撮像装置、その駆動方法および放射線撮像システム
JP2023111636A (ja) 放射線撮像装置および放射線撮像システム
JP2020182667A (ja) 放射線撮像装置及びその制御方法
JP5593867B2 (ja) 固体撮像装置
JP7257299B2 (ja) 撮像システム及び撮像システム応用機器
JP2006128244A (ja) 固体撮像装置の検査方法および固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150