JP7243737B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7243737B2
JP7243737B2 JP2020557047A JP2020557047A JP7243737B2 JP 7243737 B2 JP7243737 B2 JP 7243737B2 JP 2020557047 A JP2020557047 A JP 2020557047A JP 2020557047 A JP2020557047 A JP 2020557047A JP 7243737 B2 JP7243737 B2 JP 7243737B2
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
organic insulating
adhesion
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020557047A
Other languages
English (en)
Other versions
JPWO2020105097A1 (ja
Inventor
貴樹 伊藤
毅 大佐賀
光太 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020105097A1 publication Critical patent/JPWO2020105097A1/ja
Application granted granted Critical
Publication of JP7243737B2 publication Critical patent/JP7243737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/134—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being in grooves in the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、耐湿性が要求される半導体装置に関する。
半導体装置において、半導体基板の上面に酸化膜が設けられ、その上にポリイミドが設けられている。しかし、酸化膜とポリイミドの密着性が弱いため、高湿下に晒され続けた場合、時間経過と共に終端領域のポリイミドと酸化膜の界面から水分が進展する。このため、最外周のガードリングとチャネルストッパの間で電界集中が起こるという問題があった。これに対し、耐湿性を向上させるために終端領域を長くすることが提案されている（例えば、特許文献１参照）。
日本特開２０１５－２２０３３４号公報
終端領域を長くすると、電流が流れる有効領域が狭くなり、高電流密度化により損失特性が悪化し、チップサイズが大きくなってしまう。特にＳｉＣのような高価な材料は単位面積当たりのチップコストが非常に高価であるため、チップサイズが大きくなることは非常に大きな問題であった。
本発明は、上述のような課題を解決するためになされたもので、その目的は終端領域を長くすることなく、耐湿性を向上することができる半導体装置を得るものである。
本発明に係る半導体装置は、半導体基板と、前記半導体基板の上面に設けられた酸化膜と、前記半導体基板の前記上面に設けられたガードリングと、前記ガードリングと前記半導体基板の外端部との間の終端領域において前記酸化膜に直接的に接する有機絶縁膜とを備え、前記終端領域において前記半導体基板の前記上面に溝が設けられ、前記酸化膜が前記溝の内部に設けられ、前記溝は前記有機絶縁膜で埋め込まれていることを特徴とする。
本発明では、終端領域において半導体基板の上面に溝が設けられている。水分は有機絶縁膜の端から侵入して溝に沿って進展するため、水分が最外周のガードリングに達するまでの沿面距離が長くなる。また、溝は有機絶縁膜で埋め込まれているため、有機絶縁膜と酸化膜の密着性が向上する。これにより、有機絶縁膜の端からの水分の進展を防ぐことができるため、耐湿性を向上することができる。そして、終端領域を短く設計できるため、チップサイズが小さくなり、コストを低減することができる。
実施の形態１に係る半導体装置を示す平面図である。 図１のＡ－Ｂに沿った断面図である。 実施の形態２に係る半導体装置を示す断面図である。
実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体装置を示す平面図である。半導体基板１の中央部は電流が流れる有効領域２である。有効領域２にトランジスタ又はダイオードが設けられている。有効領域２の周りを囲むように半導体基板１の上面に複数のガードリング３が設けられている。
図２は、図１のＡ－Ｂに沿った断面図である。半導体基板１の上面に酸化膜４が設けられている。半導体基板１はシリコン基板であり、酸化膜４はシリコン酸化膜である。酸化膜４の上にガードリング３が選択的に設けられている。絶縁保護膜５がガードリング３を覆うように選択的に設けられている。ウェハ状態の半導体基板１がダイシングされてチップ状に加工され、ダイシングされた部分が半導体基板１の外端部になっている。
酸化膜４及び絶縁保護膜５の上に有機絶縁膜６が選択的に設けられている。有機絶縁膜６は例えばポリイミドである。最外周のガードリング３と半導体基板１の外端部との間の終端領域７において有機絶縁膜６は酸化膜４に直接的に接する。有機絶縁膜６は半導体基板１の外端部までは設けられていない。
本実施の形態では、終端領域７において半導体基板１の上面に少なくとも１つの溝８が設けられている。水分は有機絶縁膜６の端から侵入して溝８に沿って進展するため、水分が最外周のガードリング３に達するまでの沿面距離が長くなる。また、溝８は有機絶縁膜６で埋め込まれているため、有機絶縁膜６と酸化膜４の密着性が向上する。これにより、有機絶縁膜６の端からの水分の進展を防ぐことができるため、耐湿性を向上することができる。そして、終端領域７を短く設計できるため、チップサイズが小さくなり、コストを低減することができる。
実施の形態２．
図３は、実施の形態２に係る半導体装置を示す断面図である。終端領域７において酸化膜４と有機絶縁膜６の間に複数の密着膜９が選択的に設けられている。密着膜９と有機絶縁膜６の密着性は有機絶縁膜６と酸化膜４の密着性よりも高い。密着膜９と酸化膜４の密着性は有機絶縁膜６と酸化膜４の密着性よりも高い。この密着膜９を設けることで有機絶縁膜６と酸化膜４の密着性が向上する。そして、密着膜９により水分の進展する界面が凸状になり、水分が最外周のガードリング３に達するまでの沿面距離が長くなる。この結果、耐湿性を更に向上することができる。
密着膜９の一部は有機絶縁膜６から半導体基板１の外側方向に突き出している。これにより、半導体基板１の外側方向に応力がかかった際の強度が強くなり、密着膜９が剥がれ難くなる。
密着膜９は複数設けられているため、水分の進展する界面が凹凸状になる。従って、水分が最外周のガードリング３に達するまでの沿面距離が長くなるため、耐湿性を向上することができる。よって、終端領域７を短く設計できるため、チップサイズが小さくなり、コストを低減することができる。
密着膜９はＣＶＤで堆積したテトラエトキシシラン（ＴＥＯＳ）膜である。ＴＥＯＳ膜の表面には有機絶縁膜６のポリイミドが食い込むような凹凸が多く存在する。このため、そのような凹凸がほとんどない熱酸化膜などに比べて、密着膜９と有機絶縁膜６との密着性が高くなる。
また、密着膜９は絶縁保護膜５と同じ材料のＳｉｎＳｉＮからなることが好ましい。これにより、工程追加を伴わずに密着膜９の形成が可能となる。
なお、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。界面の電界強度が高く設計されているワイドバンドギャップ半導体装置に本発明は特に有効である。
ワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この半導体装置を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ 半導体基板、３ ガードリング、４ 酸化膜、５ 絶縁保護膜、６ 有機絶縁膜、７ 終端領域、８ 溝、９ 密着膜

Claims (8)

  1. 半導体基板と、
    前記半導体基板の上面に設けられた酸化膜と、
    前記半導体基板の前記上面に設けられたガードリングと、
    前記ガードリングと前記半導体基板の外端部との間の終端領域において前記酸化膜に直接的に接する有機絶縁膜とを備え、
    前記終端領域において前記半導体基板の前記上面に溝が設けられ、
    前記酸化膜が前記溝の内部に設けられ、
    前記溝は前記有機絶縁膜で埋め込まれていることを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板の上面に設けられた酸化膜と、
    前記半導体基板の前記上面に設けられたガードリングと、
    前記ガードリングと前記半導体基板の外端部との間の終端領域において前記酸化膜に直接的に接する有機絶縁膜と、
    前記終端領域において前記酸化膜と前記有機絶縁膜の間に設けられた密着膜とを備え、
    前記終端領域において前記半導体基板の前記上面に溝が設けられ、
    前記溝は前記有機絶縁膜で埋め込まれ、
    前記密着膜と前記有機絶縁膜の密着性は前記有機絶縁膜と前記酸化膜の密着性よりも高く、
    前記密着膜と前記酸化膜の密着性は前記有機絶縁膜と前記酸化膜の密着性よりも高いことを特徴とする半導体装置。
  3. 前記密着膜の一部は前記有機絶縁膜から前記半導体基板の外側方向に突き出していることを特徴とする請求項２に記載の半導体装置。
  4. 前記密着膜は複数設けられていることを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記密着膜はテトラエトキシシラン膜であることを特徴とする請求項２～４の何れか１項に記載の半導体装置。
  6. 前記ガードリングを覆う絶縁保護膜を更に備え、
    前記密着膜は前記絶縁保護膜と同じ材料からなることを特徴とする請求項２～４の何れか１項に記載の半導体装置。
  7. 前記有機絶縁膜はポリイミドであることを特徴とする請求項１～６の何れか１項に記載の半導体装置。
  8. 前記半導体基板はワイドバンドギャップ半導体からなることを特徴とする請求項１～７の何れか１項に記載の半導体装置。
JP2020557047A 2018-11-19 2018-11-19 半導体装置 Active JP7243737B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/042708 WO2020105097A1 (ja) 2018-11-19 2018-11-19 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020105097A1 JPWO2020105097A1 (ja) 2021-09-27
JP7243737B2 true JP7243737B2 (ja) 2023-03-22

Family

ID=70773373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020557047A Active JP7243737B2 (ja) 2018-11-19 2018-11-19 半導体装置

Country Status (5)

Country Link
US (1) US12087706B2 (ja)
JP (1) JP7243737B2 (ja)
CN (1) CN113039649B (ja)
DE (1) DE112018008147B4 (ja)
WO (1) WO2020105097A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208706A1 (ja) * 2019-04-09 2020-10-15 三菱電機株式会社 半導体装置および半導体モジュール
JP7758501B2 (ja) * 2020-09-04 2025-10-22 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
WO2022113679A1 (ja) * 2020-11-27 2022-06-02 ローム株式会社 半導体装置
JP7685972B2 (ja) * 2022-05-25 2025-05-30 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR20230166701A (ko) 2022-05-31 2023-12-07 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246807A (ja) 2006-03-17 2007-09-27 Toppan Printing Co Ltd 積層フィルムの製造方法
WO2008044801A1 (en) 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009152457A (ja) 2007-12-21 2009-07-09 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2010147065A (ja) 2008-12-16 2010-07-01 Hitachi Ltd 縦型半導体装置及びその製造方法
JP2014220463A (ja) 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
JP2015032664A (ja) 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
WO2016166808A1 (ja) 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021526A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 電力用半導体装置及びその製造方法
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
CN107359139B (zh) * 2012-07-19 2019-11-12 瑞萨电子株式会社 半导体装置
JP6231377B2 (ja) * 2013-12-25 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6627445B2 (ja) * 2015-11-16 2020-01-08 富士電機株式会社 半導体装置
CN108475637B (zh) * 2016-01-21 2022-08-16 三菱电机株式会社 半导体装置
JP6760134B2 (ja) * 2017-03-01 2020-09-23 株式会社豊田中央研究所 半導体装置
US10790365B2 (en) * 2018-02-23 2020-09-29 Vanguard International Semiconductor Corporation Lateral diffused metal oxide semiconductor field effect transistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007246807A (ja) 2006-03-17 2007-09-27 Toppan Printing Co Ltd 積層フィルムの製造方法
WO2008044801A1 (en) 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009152457A (ja) 2007-12-21 2009-07-09 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2010147065A (ja) 2008-12-16 2010-07-01 Hitachi Ltd 縦型半導体装置及びその製造方法
JP2014220463A (ja) 2013-05-10 2014-11-20 住友電工デバイス・イノベーション株式会社 半導体装置
JP2015032664A (ja) 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
WO2016166808A1 (ja) 2015-04-14 2016-10-20 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US12087706B2 (en) 2024-09-10
DE112018008147B4 (de) 2026-01-29
JPWO2020105097A1 (ja) 2021-09-27
CN113039649B (zh) 2024-07-02
WO2020105097A1 (ja) 2020-05-28
US20210233873A1 (en) 2021-07-29
CN113039649A (zh) 2021-06-25
DE112018008147T5 (de) 2021-07-29

Similar Documents

Publication Publication Date Title
JP7243737B2 (ja) 半導体装置
US10784256B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN109075089B (zh) 电力用半导体装置及其制造方法
CN103370779B (zh) 支承衬底和用于制造半导体芯片的方法
JP6519455B2 (ja) 半導体装置
JP7258124B2 (ja) 半導体装置および半導体モジュール
JP7149907B2 (ja) 半導体装置および半導体素子
JP2019175937A (ja) 半導体装置
US10147661B2 (en) Semiconductor device
CN107634036B (zh) 半导体装置
EP3686923B1 (en) Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die
US9355999B2 (en) Semiconductor device
JP2018200978A (ja) 半導体装置
TW201608692A (zh) 半導體晶片及電子組件
JP2017055008A (ja) 半導体装置
JP7657529B2 (ja) 半導体装置
JP7846593B2 (ja) 半導体装置
US20230187357A1 (en) Semiconductor device
US10297557B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2019024066A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R150 Certificate of patent or registration of utility model

Ref document number: 7243737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250