JP7247681B2 - 半導体組立体 - Google Patents

半導体組立体 Download PDF

Info

Publication number
JP7247681B2
JP7247681B2 JP2019049921A JP2019049921A JP7247681B2 JP 7247681 B2 JP7247681 B2 JP 7247681B2 JP 2019049921 A JP2019049921 A JP 2019049921A JP 2019049921 A JP2019049921 A JP 2019049921A JP 7247681 B2 JP7247681 B2 JP 7247681B2
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor
semiconductor chip
electrode
anode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019049921A
Other languages
English (en)
Other versions
JP2020155464A (ja
Inventor
恵一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019049921A priority Critical patent/JP7247681B2/ja
Priority to US16/752,685 priority patent/US11189534B2/en
Publication of JP2020155464A publication Critical patent/JP2020155464A/ja
Application granted granted Critical
Publication of JP7247681B2 publication Critical patent/JP7247681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/277—Circuits for electrically characterising or monitoring manufacturing processes, e.g. circuits in tested chips or circuits in testing wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/641—Dispositions of strap connectors
    • H10W72/646—Dispositions of strap connectors the connected ends being on auxiliary connecting means on bond pads, e.g. on a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/681—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体組立体および劣化検出方法に関する。
従来、超音波発生器を内蔵した半導体装置であって、超音波によりデバイスの劣化状態を検出することが知られている（例えば、特許文献１）。
特許文献１ 特開２０１７－２２３１０号公報
しかしながら、従来の方法では、劣化状態を検出するための超音波発生器を半導体装置に追加する必要がある。
本発明の第１の態様においては、上面電極および当該上面電極の反対側の下面電極を有する半導体チップと、半導体チップと電気的に接続される金属配線板と、半導体チップの上面電極と金属配線板とをはんだ接合するはんだ部とを備え、半導体チップは、温度検出部と、温度検出部用のアノード配線と、はんだ部を堰き止め、はんだ部とアノード配線とを絶縁する第１絶縁層とを含む半導体組立体を提供する。
半導体チップは、半導体基板と、半導体基板の上面に設けられ、アノード配線と半導体基板との間を絶縁する第２絶縁層と、をさらに備え、上面電極は第２絶縁層の上面に設けられてよい。
アノード配線の上面および第２絶縁層の上面は、上面電極の上面と同一平面に設けられてよい。第１絶縁層は、アノード配線、第２絶縁層および上面電極の同一平面上に設けられてよい。
アノード配線は、第２絶縁層の上面において、上面および側面を第１絶縁層で覆って設けられてよい。第１絶縁層の上面は、上面電極の上面よりも上方に設けられてよい。
アノード配線の上面は、上面電極の上面と同一平面に設けられてよい。
アノード配線の上面は、上面電極の上面よりも下方に設けられてよい。
アノード配線は、第１絶縁層と上面電極との境界の下方において、第２絶縁層に周囲を覆って設けられてよい。
アノード配線とはんだ部との距離は、半導体基板とはんだ部との距離よりも短くてよい。
アノード配線は、金属配線板の外周を囲って設けられてよい。
金属配線板は、半導体チップと接合するための接合部と、接合部と接続され、半導体チップと離れる方向に延伸する立上り部とを備えてよい。立上り部は、第１絶縁層のはんだ部を堰き止める領域に、接合部よりも近接して設けられてよい。
本発明の第２の態様においては、本発明の第１の態様に係る半導体組立体を備える半導体モジュールを提供する。
本発明の第３の態様においては、半導体組立体を備える半導体モジュールの劣化検出方法であって、半導体チップに設けられた温度検出部の温度を監視する段階と、半導体チップに設けられたアノード配線のショートによる温度異常を検出するで、半導体モジュールの劣化を検出する段階と、を備える劣化検出方法を提供する。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体モジュール３００の上面図である。 図１ＡのＡ－Ａ断面図である。 半導体チップ１０の上面図の一例を示す。 金属配線板６０のはんだ接合時における半導体チップ１０の上面図である。 図２Ｂで示した半導体組立体１００のＢ－Ｂ断面図を示す。 温度異常発生時における半導体チップ１０の上面図を示す。 温度異常発生時における半導体組立体１００の断面図を示す。 比較例に係る半導体組立体５００の温度検出部５５０を示す。 比較例に係る半導体組立体５００の一例である。 実施例２に係る半導体組立体１００の断面図を示す。 実施例３に係る半導体組立体１００の断面図を示す。 実施例４に係る半導体組立体１００の断面図を示す。 半導体モジュール３００の劣化検出方法のフローチャートの一例を示す。 通常動作時における温度検出用の制御回路９５を示す。 温度異常発生時における温度検出用の制御回路９５を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａは、半導体モジュール３００の上面図である。図１Ｂは、図１ＡのＡ－Ａ断面図である。本例の半導体モジュール３００は、半導体組立体１００と、冷却部１１０と、ケース１２０と、封止樹脂１３０とを備える。
本明細書においては、半導体組立体１００の厚み方向における一方の側を「上」、他方の側を「下」と称する。素子、基板、層、膜またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。本例では、上下方向をＺ軸方向、Ｚ軸方向と垂直な面内において直交する２つの方向をＸ軸方向およびＹ軸方向と称する。ＸＹＺ軸は右手系を構成する。上面視とは、半導体組立体１００をＺ軸正方向から見た場合をいう。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。ＮまたはＰを冠記した層および領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮおよびＰに付す＋および－は、それぞれ、それが付されていない層または領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
半導体組立体１００は、はんだ部１１２を用いて、冷却部１１０上にはんだ接合されている。半導体組立体１００は、金属製のベース板上に載置されてもよい。本例の半導体組立体１００は、半導体チップ１０と、金属配線板６０と、積層基板７０とを有する。
冷却部１１０は、半導体チップ１０の発する熱を、外部に放出する。冷却部１１０は、アルミニウム等の熱伝導率が高い材料で形成される。冷却部１１０は、放熱面積を増大させるべく複数のフィンが形成されてよい。本例の半導体組立体１００は、はんだ部１１２により、熱的および機械的に冷却部１１０に固定されている。例えば、はんだ部１１２は、Ｓｎ－Ｓｂ系またはＳｎ－Ｓｂ－Ａｇ系のはんだである。
ケース１２０は、冷却部１１０の上面において、半導体組立体１００を囲んで設けられる。本例のケース１２０の形状は矩形であるが、これに限定されない。例えば、ケース１２０の材料は、樹脂等の絶縁材料である。樹脂は、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタラート（ＰＢＴ）、ポリブチルアクリレート（ＰＢＡ）、ポリアミド（ＰＡ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンサクシネート（ＰＢＳ）、ウレタンおよびシリコン等から選択されてよい。
封止樹脂１３０は、ケース１２０の内部を封止する。封止樹脂１３０は、半導体組立体１００の全体を覆っている。つまり、封止樹脂１３０は、半導体チップ１０、金属配線板６０および積層基板７０を封止している。例えば、封止樹脂１３０の材料は、エポキシ樹脂である。
半導体チップ１０は、シリコン基板等の半導体基板で形成された半導体チップである。一例において、半導体チップ１０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）およびパワーＭＯＳＦＥＴなどの縦型のスイッチング素子を含む。半導体チップ１０は、フリーホイールダイオード（ＦＷＤ）を含むＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）を含んでもよい。半導体チップ１０には、上面電極３０および上面電極の反対側の下面電極３３が形成されてよい。
積層基板７０は、冷却部１１０の上面に設けられる。積層基板７０は、金属板７１、絶縁板７２、回路部７３および回路部７４を備える。例えば、積層基板７０は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。
絶縁板７２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス等の絶縁材料で形成される。金属板７１は、絶縁板７２の下面に設けられる。回路部７３および回路部７４は、絶縁板７２の上面に設けられる。金属板７１、回路部７３および回路部７４は、銅および銅合金などの金属材料を含む板で形成されてよい。金属板７１、回路部７３および回路部７４は、半田およびロウ等によって絶縁板７２の表面に固定されていてもよい。
回路部７３は、はんだ部８１を用いて、半導体チップ１０とはんだ接合されている。これにより、回路部７３は、半導体チップ１０と電気的に接続されている。
回路部７４は、はんだ部８２を用いて、金属配線板６０とはんだ接合される。回路部７４は、半導体チップ１０とはんだ接合されていない。但し、回路部７４は、回路部７３とはんだ接合された半導体チップ１０とは別の半導体チップ１０にはんだ接合されてもよい。回路部７３および回路部７４は、絶縁板７２の上面に形成された金属配線、パッド等を含んでよく、信号処理回路等を含んでもよい。
はんだ部８１は、半導体チップ１０を回路部７３に固定する。はんだ部８１は、半導体チップ１０および回路部７３を、電気的および機械的に接続する。はんだ部８１は、回路部７３に含まれるパッドと、半導体チップ１０の下面電極３３とを接続する。例えば、はんだ部８１の材料は、Ｓｎ－Ｃｕ系またはＳｎ－Ｓｂ系のはんだである。
金属配線板６０は、半導体チップ１０と電気的に接続された半導体チップ１０用の電気配線である。本例の金属配線板６０は、半導体チップ１０と回路部７４とを電気的に接続する。金属配線板６０の一方の端部は半導体チップ１０の上面電極３０に接続され、金属配線板６０のもう一方の端部は回路部７４の上面に接続される。金属配線板６０は、プレス加工などにより金属板を成型した導電性の接続部材であってよい。金属板は銅または銅合金の板であってよい。金属配線板６０はニッケルなどのめっき膜を表面に有してよい。金属配線板６０の断面（Ｚ－Ｘ断面）は矩形の部分を有してよい。金属配線板６０としてリボンまたはクリップを用いてもよい。
例えば、金属配線板６０の材料は、銅、銅合金、アルミニウム、または、アルミニウム合金等である。一例において、金属配線板６０の厚みは、０．５ｍｍ以上、１．０ｍｍ以下である。本例の金属配線板６０は、接合部６２と、立上り部６３と、接続部６４と、立上り部６５と、接合部６６とを有する。
接合部６２は、はんだ部８０を用いて、半導体チップ１０の上面電極３０とはんだ接合される。はんだ部８０は、半導体チップ１０と金属配線板６０とをはんだ接合する。これにより、接合部６２は、半導体チップ１０上に固定され、半導体チップ１０と電気的に接続される。例えば、はんだ部８０は、Ｓｎ－Ｃｕ系またはＳｎ－Ｓｂ系のはんだである。
立上り部６３は、接合部６２と接続される。立上り部６３は、接合部６２から半導体チップ１０の上面と離れる方向に延伸する。即ち、立上り部６３は、接合部６２から任意の角度で折れ曲がった部分である。本例の立上り部６３は、半導体チップ１０の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。
接合部６６は、はんだ部８２により回路部７４の上面とはんだ接合される。これにより、接合部６６は、回路部７４上に固定され、回路部７４と電気的に接続される。例えば、はんだ部８２は、Ｓｎ－Ｃｕ系またはＳｎ－Ｓｂ系のはんだである。接合部６６は、接続部６４により立上り部６３と接続されている。
立上り部６５は、接合部６６と接続される。立上り部６５は、接合部６６から回路部７４の上面と離れる方向に延伸する。即ち、立上り部６５は、接合部６６から任意の角度で折れ曲がった部分である。本例の立上り部６５は、回路部７４の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。
図２Ａは、半導体チップ１０の上面図の一例を示す。半導体チップ１０は、温度検出部５０を備える。
温度検出部５０は、半導体チップ１０の上面に設けられる。本例の温度検出部５０は、半導体チップ１０の上面の中央に設けられている。温度検出部５０は、アノードおよびカソードを有する、温度検出用のＰＮダイオードであってよい。温度検出部５０は、アノード配線５２およびカソード配線５４に接続される。アノード配線５２の一端は温度検出部５０のアノードに、カソード配線５４の一端はカソードにそれぞれ電気的に接続される。アノード配線５２の他端は制御回路の電源に電気的に接続され得る。カソード配線５４の他端は接地され得る。
アノード配線５２およびカソード配線５４は、温度検出部５０から半導体チップ１０の端部に延伸して設けられる。アノード配線５２およびカソード配線５４は、半導体チップ１０の端部に設けられたアノードパッド５３およびカソードパッド５５に電気的に接続されてよい。アノードパッド５３およびカソードパッド５５は、半導体チップ１０の端部において隣接して設けられてよい。アノード配線５２は、上面視において、温度検出部５０の外周を囲むように設けられている。アノード配線５２は、温度検出部５０を時計回りに配置されても、反時計回りに配置されてもよい。アノード配線５２は、上面視において、温度検出部５０の外周を部分的に囲んでもよい。アノード配線５２は、上面視において、温度検出部５０を始点とし、部分的に接合部６２を囲むよう渦巻き状に配置されてよい。アノード配線５２は、上面視において、温度検出部５０とアノードパッド５３の間に複数の角を有してよい。カソード配線５４は、温度検出部５０から最短距離で半導体チップ１０の端部に延伸して設けられている。カソード配線５４は、上面視において、温度検出部５０とカソードパッド５５の間を直線的に接続してよい。アノード配線５２は、直線的に延伸するカソード配線５４と隣接し平行に配置される部分を含んでよい。アノード配線５２は、経路上に、Ｙ軸方向において、カソード配線５４を間に挟み、対向して配置される部分を含んでよい。アノード配線５２およびカソード配線５４の長さは異なっていてよい。本例のアノード配線５２は、カソード配線５４よりも長い。アノード配線５２およびカソード配線５４の配線方法は、これに限定されない。
上面電極３０は、半導体チップ１０の上面側に設けられる。上面電極３０は、はんだ部８０と電気的に接続される。上面電極３０は、アノード配線５２で囲まれた領域の内側および外側の両方に設けられてよい。
図２Ｂは、金属配線板６０のはんだ接合時における半導体チップ１０の上面図である。上面電極３０は、はんだ部８０により接合部６２とはんだ接合されている。
アノード配線５２は、金属配線板６０の接合部６２の外周を囲って設けられる。本明細書において、外周を囲うとは、アノード配線５２が金属配線板６０の外周を完全に囲っている必要はなく、はんだ部８０と接触するようにアノード配線５２が配置されていればよい。これにより、後述の通り、金属配線板６０の熱応力によってチップショートが発生する前に、はんだ部８０とアノード配線５２がショートして温度異常が検出される。アノード配線５２は、金属配線板６０の接合部６２の外周に沿って、間隔をあけて配置されてもよい。
図２Ｃは、図２Ｂで示した半導体組立体１００のＢ－Ｂ断面図を示す。即ち、本例では、アノード配線５２の近傍の断面が示されている。半導体チップ１０は、半導体基板１１を有する。
半導体基板１１は、シリコン等の半導体基板である。半導体基板は炭化ケイ素などのワイドバンドギャップ半導体であってもよい。半導体基板１１には、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ドリフト領域１６と、ウェル領域１７と、ゲートトレンチ部４０とが設けられている。半導体基板１１の上面には、第１絶縁層２１と、第２絶縁層２２と、上面電極３０と、アノード配線５２とが設けられている。
ドリフト領域１６は、半導体基板１１に設けられた第１導電型の領域である。本例のドリフト領域１６の導電型は、Ｎ－型であってよい。ドリフト領域１６は、半導体基板１１において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１６のドーピング濃度は半導体基板１１のドーピング濃度であってよい。
エミッタ領域１２は、半導体基板１１の上面側に設けられた第１導電型の領域である。エミッタ領域１２の導電型は、Ｎ＋型であってよい。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。
コンタクト領域１５は、半導体基板１１の上面側に設けられた第２導電型の領域である。コンタクト領域１５の導電型は、Ｐ＋型であってよい。本例のコンタクト領域１５は、エミッタ領域１２と接して設けられる。
ベース領域１４は、半導体基板１１の上面側に設けられた第２導電型の領域である。ベース領域１４の導電型は、Ｐ型であってよい。ベース領域１４は、ドリフト領域１６の上方に設けられる。また、ベース領域１４は、エミッタ領域１２およびコンタクト領域１５の下方に設けられる。
ウェル領域１７は、半導体基板１１の上面側に設けられた第２導電型の領域である。ウェル領域１７の導電型は、Ｐ型であってよい。本例のウェル領域１７は、ゲートトレンチ部４０と接して設けられる。
ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。ゲートトレンチ部４０は、半導体基板１１の上面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する。ゲートトレンチ部４０は、半導体基板１１の上面側から、ベース領域１４を貫通して、ドリフト領域１６まで延伸する。ゲートトレンチ部４０は、半導体チップ１０の上面に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート電極４４を有する。
ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート絶縁膜４２は、ゲート電極４４と半導体基板１１とを絶縁する。例えば、ゲート絶縁膜４２は、ＳｉＯ２膜である。
ゲート電極４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート電極４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層にチャネルが形成される。ゲート電極４４に印加する電圧を切り替えることにより、電流のオンオフが制御される。例えば、ゲート電極４４の材料は、ポリシリコン等の導電材料である。
第１絶縁層２１は、はんだ部８０を堰き止め、はんだ部８０とアノード配線５２とを絶縁する。アノード配線５２、第２絶縁層２２および上面電極３０の上面は、同一平面を構成している。第１絶縁層２１は、アノード配線５２、第２絶縁層２２および上面電極３０の同一平面上に設けられている。第１絶縁層２１の上面は、上面電極３０の上面よりも上方に設けられる。例えば、第１絶縁層２１の材料は、ポリイミド等の樹脂材料である。また、第１絶縁層２１の材料は、アルミナ等の絶縁材料であってもよい。第１絶縁層２１の材料は、はんだ部８０の堰き止めを容易とするために、はんだ部８０をはじく材料であることが好ましい。
第２絶縁層２２は、アノード配線５２と半導体チップ１０の素子領域との間を絶縁する。第２絶縁層２２は、半導体基板１１の上面に設けられる。第２絶縁層２２は、第１絶縁層２１の下方に設けられる。第２絶縁層２２の上面は、上面電極３０の上面と同一平面に設けられる。第２絶縁層２２には、第１電極層３１と半導体基板１１の上面とを接続するための開口が設けられる。例えば、第２絶縁層２２の材料は、ＳｉＯ２およびＢＰＳＧ（Ｂｏｒｏ－ｐｈｏｓｐｈｏ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）等の絶縁膜である。
上面電極３０は、第２絶縁層２２の上面側に設けられる。上面電極３０は、第１電極層３１および第２電極層３２を含む。第２電極層３２は、第１電極層３１の上面に設けられる。例えば、第１電極層３１の材料は、ＡｌＳｉまたはＡｌＳｉＣｕである。第２電極層３２の材料は、ＮｉまたはＮｉを含む合金であってよい。第１電極層３１の膜厚は、第２電極層３２の膜厚よりも厚くてよい。
アノード配線５２は、はんだ部８０の外周方向であって、はんだ部８０よりも下方に設けられる。はんだ部８０の外周方向とは、金属配線板６０からの応力によって、はんだ部８０が延伸する方向を指す。はんだ部８０が延伸する方向は、金属配線板６０の構造等によって変化する。アノード配線５２とはんだ部８０との距離は、半導体基板１１とはんだ部８０との距離よりも短くてよい。本例のアノード配線５２の上面は、上面電極３０の上面と同一平面に設けられる。例えば、アノード配線５２の材料は、ポリシリコンおよびアルミ等の導電性の材料である。第１電極層３１および第２電極層３２と同一の材料であっても、異なる材料であってもよい。
立上り部６３は、接合部６２よりもアノード配線５２に近接して設けられてよい。ここで、立上り部６３は、熱膨張によりＺ軸方向に延伸するので、接合部６２よりもＺ軸方向に応力を生じやすくなる。そのため、立上り部６３の近傍では、はんだ部８０が立上り部６３からの影響によって、より大きな熱応力が発生する場合がある。本例では、立上り部６３は、第１絶縁層２１のはんだ部８０を堰き止める領域に、接合部６２よりも近接して設けられる。即ち、アノード配線５２は、熱応力の発生しやすい領域に設けられている。立上り部６３は、半導体チップ１０において、アノードパッド５３およびカソードパッド５５が配置される辺の反対側の辺に近接して設けられてよく、また、アノードパッド５３などが配置される辺に直交する辺に近接して設けられてもよい。
図３Ａは、温度異常発生時における半導体チップ１０を示す。半導体チップ１０の発熱により、はんだ部８０に熱応力が発生している。熱応力は、半導体チップ１０の通電による自己発熱や、外気温変動によって生じる場合がある。温度変化による繰り返しの応力のサイクルが発生すると、チップ破壊が引き起こされる。本例では、立上り部６３の近傍に熱応力が発生していることを示しているが、接合部６２の周囲における他の位置にも熱応力が発生し得る。
図３Ｂは、温度異常発生時における半導体組立体１００の断面図を示す。本例では、はんだ部８０がアノード配線５２と接触して温度異常が発生している状態の半導体組立体１００を示している。
金属配線板６０は、半導体チップ１０から生じた熱により熱膨張する。立上り部６３は、熱膨張により延伸しようとするが、封止樹脂により押さえつけられていることから、熱応力が金属配線板６０からはんだ部８０に伝達される場合がある。この場合、はんだ部８０が第１絶縁層２１と第２電極層３２との間に潜り込む。はんだ部８０は、アノード配線５２と接触する。はんだ部８０がアノード配線５２と接触すると温度出力異常となり、温度検出回路で温度異常が検出される。
以上の通り、半導体組立体１００は、アノード配線５２の配置を工夫することにより、半導体モジュール３００の劣化を検出することができる。したがって、故障検出用に新たな構成を追加する必要がない。また、アノード配線５２は、はんだ部８０を堰き止める構造と一体とすることもできる。半導体組立体１００は、チップショート破壊してしまう前に、アノードショートによる温度異常を検出して、劣化を検出することができる。これにより、重大な事故が発生する前に、使用者は対策を講じることができる。また、半導体組立体１００の設計において、安全のための過度な寿命マージンが不要となる。
チップショートとは、はんだ部８０が半導体基板１１の上面と電気的に接続されて発生するショートを指す。チップショートが発生すると、使用者のシステムに過電流が発生する恐れがある。
アノードショートとは、はんだ部８０がアノード配線５２と接触されて発生するショートを指す。アノードショートでは、温度異常が発生するものの、使用者のシステムに過電流が発生する等の重大な故障とはならない。チップショートが発生する前に温度異常を検出することにより、安全に動作停止状態に移行できる。
図４Ａは、比較例に係る半導体組立体５００の温度検出部５５０を示す。半導体チップ５１０の上面には、上面電極５３０および温度検出部５５０が設けられている。温度検出部５５０は、アノード配線５５２およびカソード配線５５４が最短距離で半導体チップ５１０の端部に接続されている。
図４Ｂは、比較例に係る半導体組立体５００の一例である。半導体チップ５１０上には、金属配線板５６０が設けられている。
金属配線板５６０は、はんだ部５８０で上面電極５３０にはんだ接合されている。半導体組立体５００は、金属配線板５６０の熱膨張によって、はんだ部５８０に熱応力がかかる位置にアノード配線５５２が設けられていないので、アノード配線５５２のショートを検出できない。そのため、半導体組立体５００は、半導体チップ５１０がチップショートにより破壊する前にアノードショートで寿命末期を検知することができない。
比較例に係る半導体組立体５００は、金属配線板５６０およびはんだ部５８０の形状により応力設計を実施して、十分な寿命設計をする必要がある。そのため、市場要求に対して、十分な寿命マージンが必要になる。
図５Ａは、実施例２に係る半導体組立体１００の断面図を示す。第１絶縁層２１と第２絶縁層２２の構造が実施例１の場合と相違する。本例では、実施例１に係る半導体組立体１００と相違する点について特に説明する。
アノード配線５２は、第２絶縁層２２の上面において、上面および側面を第１絶縁層２１で覆われている。よって、アノード配線５２は、第１絶縁層２１によりはんだ部８０から絶縁される。アノード配線５２とはんだ部８０との距離は、半導体基板１１とはんだ部８０との距離よりも短くてよい。これにより、チップショートの前に温度異常を検出しやすくなる。
第１絶縁層２１の上面は、上面電極３０の上面よりも上方に設けられる。これにより、第１絶縁層２１は、溶融したはんだ部８０を堰き止めることができる。第２絶縁層２２の上面は、上面電極３０の上面よりも下方に設けられる。第２絶縁層２２の上面には、第１絶縁層２１、第１電極層３１およびアノード配線５２が設けられている。
図５Ｂは、実施例３に係る半導体組立体１００の断面図を示す。アノード配線５２の構造が実施例１の場合と相違する。本例では、実施例２に係る半導体組立体１００と相違する点について特に説明する。
アノード配線５２は、チップショートにより半導体チップ１０が破壊される前に、はんだ部８０と電気的に接続される位置に設けられる。アノード配線５２の上面は、第２電極層３２の上面よりも下方に設けられる。本例のアノード配線５２の上面は、第１電極層３１の上面と同一平面となるように設けられているが、これに限定されない。アノード配線５２は、熱応力により延伸したはんだ部８０と接触する位置に設けられていればよい。
図５Ｃは、実施例４に係る半導体組立体１００の断面図を示す。本例では、実施例２および実施例３に係る半導体組立体１００と相違する点について特に説明する。
アノード配線５２は、第１絶縁層２１によってはんだ部８０を堰き止める位置の下方に設けられる。アノード配線５２は、ウェル領域１７の上方に設けられる。アノード配線５２は、第１電極層３１および第２電極層３２の下方において、第２絶縁層２２に周囲を覆って設けられる。アノード配線５２は、第２絶縁層２２の厚み方向（即ち、Ｚ軸方向）の中心に設けられる。
アノード配線５２は、はんだ部８０が半導体基板１１に向かう経路の途中に設けられる。本例のアノード配線５２は、第１絶縁層２１と上面電極３０との境界２５の下方に設けられる。これにより、はんだ部８０が第１絶縁層２１と上面電極３０との間の境界２５を潜り込んだ場合であっても、確実にアノード配線５２と接触させることができる。アノード配線５２のＸ軸方向の幅は、境界２５を中心に設けられている。但し、アノード配線５２のＸ軸方向の中心は、境界２５に対してＸ軸方向の正側または負側にずれていてもよい。アノード配線５２は、はんだ部８０が境界２５に潜り込んで延伸した場合に、はんだ部８０と接触する位置に設けられていればよい。
図６は、半導体モジュール３００の劣化検出方法のフローチャートの一例を示す。ステップＳ１００～ステップＳ３００により半導体モジュール３００の劣化を検出することができる。ステップＳ１００において、半導体チップ１０に載置された温度検出部５０のＶｆ値を監視する。Ｖｆ値は、温度検出部５０が有する温度検出用ダイオードの順電圧である。Ｖｆ値が分かれば、温度検出部５０の温度に換算できる。
ステップＳ２００において、温度検出部５０の温度異常を検出した場合、ステップＳ３００に進む。一方、ステップＳ２００において、温度検出部５０の温度異常を検出しなかった場合、ステップＳ１００で温度検出部５０のＶｆ値の監視を続ける。ステップＳ３００において、温度異常の検出に応じて、半導体モジュール３００の劣化を検出する。これにより、半導体モジュール３００の寿命の末期を知ることができる。ステップＳ３００では、ステップＳ２００における温度異常が、アノード配線５２のショートによるものであるか否かを判断してもよい。本例の半導体モジュール３００では、チップショート破壊が生じる前に半導体モジュール３００の使用を中止する等の対策を講じることができる。
図７Ａは、通常動作時における温度検出用の制御回路９５を示す。制御回路９５は、半導体モジュール３００の温度を検出する。制御回路９５は、トランジスタ部９０のゲートの駆動を制御する。また、制御回路９５は、温度検出部５０の温度を検出する。制御回路９５は、電源９７および電圧計９９を有する。なお、制御回路９５は、半導体モジュール３００の外部に設けられてもよい。
電源９７は、通常動作時において、温度検出部５０に定電流を供給する。電圧計９９は、アノード配線５２およびカソード配線５４に接続される。通常動作時において、電圧計９９は、アノード配線５２とカソード配線５４との間でＶｆ値を検出する。これにより、制御回路９５は、温度検出部５０の温度情報を監視することができる。
図７Ｂは、温度異常発生時における温度検出用の制御回路９５を示す。制御回路９５は、温度検出部５０の温度異常を検出する。本例では、アノード配線５２がトランジスタ部９０のエミッタの配線と電気的に接続されて、温度検出部５０のダイオードに定電流が流れなくなる。温度異常がアノード配線５２のショートによるものであれば寿命末期であると判断することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体チップ、１１・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・ドリフト領域、１７・・・ウェル領域、２１・・・第１絶縁層、２２・・・第２絶縁層、２５・・・境界、３０・・・上面電極、３１・・・第１電極層、３２・・・第２電極層、３３・・・下面電極、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート電極、５０・・・温度検出部、５２・・・アノード配線、５３・・・アノードパッド、５４・・・カソード配線、５５・・・カソードパッド、６０・・・金属配線板、６２・・・接合部、６３・・・立上り部、６４・・・接続部、６５・・・立上り部、６６・・・接合部、７０・・・積層基板、７１・・・金属板、７２・・・絶縁板、７３・・・回路部、７４・・・回路部、８０・・・はんだ部、８１・・・はんだ部、８２・・・はんだ部、９０・・・トランジスタ部、９５・・・制御回路、９７・・・電源、９９・・・電圧計、１００・・・半導体組立体、１１０・・・冷却部、１１２・・・はんだ部、１２０・・・ケース、１３０・・・封止樹脂、３００・・・半導体モジュール、５００・・・半導体組立体、５１０・・・半導体チップ、５３０・・・上面電極、５５０・・・温度検出部、５６０・・・金属配線板、５５２・・・アノード配線、５５４・・・カソード配線、５８０・・・はんだ部

Claims (8)

  1. 上面電極および前記上面電極の反対側の下面電極を有する半導体チップと、
    前記半導体チップと電気的に接続される金属配線板と、
    前記半導体チップの前記上面電極と前記金属配線板とをはんだ接合するはんだ部と
    を備え、
    前記半導体チップは、
    温度検出部と、
    前記温度検出部用のアノード配線と、
    前記はんだ部を堰き止め、前記はんだ部と前記アノード配線とを絶縁する第１絶縁層と、
    半導体基板と、
    前記半導体基板の上面に設けられ、前記アノード配線と前記半導体基板との間を絶縁する第２絶縁層と、を含み、
    前記上面電極は前記第２絶縁層の上面に設けられ、
    前記アノード配線の上面および前記第２絶縁層の上面は、前記上面電極の上面と同一平面に設けられる
    半導体組立体。
  2. 前記第１絶縁層は、前記アノード配線、前記第２絶縁層および前記上面電極の前記同一平面上に設けられる
    請求項１に記載の半導体組立体。
  3. 前記アノード配線は、前記第２絶縁層の上面において、上面および側面を前記第１絶縁層で覆って設けられ、
    前記第１絶縁層の上面は、前記上面電極の上面よりも上方に設けられる
    請求項１に記載の半導体組立体。
  4. 上面電極および前記上面電極の反対側の下面電極を有する半導体チップと、
    前記半導体チップと電気的に接続される金属配線板と、
    前記半導体チップの前記上面電極と前記金属配線板とをはんだ接合するはんだ部と
    を備え、
    前記半導体チップは、
    温度検出部と、
    前記温度検出部用のアノード配線と、
    前記はんだ部を堰き止め、前記はんだ部と前記アノード配線とを絶縁する第１絶縁層と、
    半導体基板と、
    前記半導体基板の上面に設けられ、前記アノード配線と前記半導体基板との間を絶縁する第２絶縁層と、を含み、
    前記上面電極は前記第２絶縁層の上面に設けられ、
    前記アノード配線は、前記第１絶縁層と前記上面電極との境界の下方において、前記第２絶縁層に周囲を覆って設けられる
    半導体組立体。
  5. 上面電極および前記上面電極の反対側の下面電極を有する半導体チップと、
    前記半導体チップと電気的に接続される金属配線板と、
    前記半導体チップの前記上面電極と前記金属配線板とをはんだ接合するはんだ部と
    を備え、
    前記半導体チップは、
    温度検出部と、
    前記温度検出部用のアノード配線と、
    前記はんだ部を堰き止め、前記はんだ部と前記アノード配線とを絶縁する第１絶縁層と、
    半導体基板と、
    前記半導体基板の上面に設けられ、前記アノード配線と前記半導体基板との間を絶縁する第２絶縁層と、を含み、
    前記上面電極は前記第２絶縁層の上面に設けられ、
    前記アノード配線と前記はんだ部との距離は、前記半導体基板と前記はんだ部との距離よりも短い
    半導体組立体。
  6. 前記アノード配線は、前記金属配線板の外周を囲って設けられる
    請求項１から５のいずれか一項に記載の半導体組立体。
  7. 前記金属配線板は、
    前記半導体チップと接合するための接合部と、
    前記接合部と接続され、前記半導体チップと離れる方向に延伸する立上り部と
    を備え、
    前記立上り部は、前記第１絶縁層の前記はんだ部を堰き止める領域に、前記接合部よりも近接して設けられる
    請求項１から６のいずれか一項に記載の半導体組立体。
  8. 請求項１から７のいずれか一項に記載の半導体組立体を備える半導体モジュール。
JP2019049921A 2019-03-18 2019-03-18 半導体組立体 Active JP7247681B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019049921A JP7247681B2 (ja) 2019-03-18 2019-03-18 半導体組立体
US16/752,685 US11189534B2 (en) 2019-03-18 2020-01-26 Semiconductor assembly and deterioration detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019049921A JP7247681B2 (ja) 2019-03-18 2019-03-18 半導体組立体

Publications (2)

Publication Number Publication Date
JP2020155464A JP2020155464A (ja) 2020-09-24
JP7247681B2 true JP7247681B2 (ja) 2023-03-29

Family

ID=72513724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019049921A Active JP7247681B2 (ja) 2019-03-18 2019-03-18 半導体組立体

Country Status (2)

Country Link
US (1) US11189534B2 (ja)
JP (1) JP7247681B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020133635B4 (de) * 2020-12-16 2024-09-12 Audi Aktiengesellschaft Verfahren zur Herstellung einer Elektronikbaugruppe, Elektronikbaugruppe und Kraftfahrzeug
JP7639583B2 (ja) * 2021-06-29 2025-03-05 富士電機株式会社 半導体モジュール、及び半導体モジュールの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142138A (ja) 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP2011096699A (ja) 2009-10-27 2011-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2018120930A (ja) 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982842B2 (ja) 1993-08-18 2007-09-26 株式会社ルネサステクノロジ 半導体装置
JP4882234B2 (ja) 2005-01-26 2012-02-22 富士電機株式会社 半導体装置およびその製造方法
JP2006303290A (ja) 2005-04-22 2006-11-02 Mitsubishi Electric Corp 半導体装置
JP2012134198A (ja) 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2014024595A1 (ja) 2012-08-09 2014-02-13 富士電機株式会社 半導体装置及びその製造方法
JP6351551B2 (ja) 2015-07-14 2018-07-04 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
CN110323273B (zh) * 2018-03-30 2025-02-25 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142138A (ja) 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP2011096699A (ja) 2009-10-27 2011-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2018120930A (ja) 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020155464A (ja) 2020-09-24
US11189534B2 (en) 2021-11-30
US20200303267A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
JP7476989B2 (ja) 半導体モジュール
JP7206652B2 (ja) 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置
JP5257817B2 (ja) 半導体装置
JP7380062B2 (ja) 半導体モジュール
JP6727428B2 (ja) 半導体装置
US10128345B2 (en) Semiconductor device
US10115798B2 (en) Semiconductor device and method of manufacturing the same
US11239131B2 (en) Semiconductor module
JP4097613B2 (ja) 半導体装置
JP7722535B2 (ja) 半導体モジュール
CN113228265A (zh) 半导体组件的电路构造
JP4984485B2 (ja) 半導体装置
JP7529143B2 (ja) 半導体モジュール
JP7099115B2 (ja) 半導体装置
US11189534B2 (en) Semiconductor assembly and deterioration detection method
JP2020202250A (ja) 半導体装置
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
JP7392319B2 (ja) 半導体装置
JPWO2018029801A1 (ja) 半導体装置
JP2023081134A (ja) 半導体モジュール、半導体装置、及び車両
US11894280B2 (en) Semiconductor module
CN112768503A (zh) Igbt芯片、其制造方法及功率模块
WO2019123931A1 (ja) パワー半導体装置、モジュール及び製造方法
WO2023017707A1 (ja) 半導体装置
WO2023042641A1 (ja) 半導体装置、半導体装置の駆動装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7247681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250