JP7529143B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7529143B2
JP7529143B2 JP2023514369A JP2023514369A JP7529143B2 JP 7529143 B2 JP7529143 B2 JP 7529143B2 JP 2023514369 A JP2023514369 A JP 2023514369A JP 2023514369 A JP2023514369 A JP 2023514369A JP 7529143 B2 JP7529143 B2 JP 7529143B2
Authority
JP
Japan
Prior art keywords
region
transistor
diode
section
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023514369A
Other languages
English (en)
Other versions
JPWO2022219930A1 (ja
JPWO2022219930A5 (ja
Inventor
逸人 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022219930A1 publication Critical patent/JPWO2022219930A1/ja
Publication of JPWO2022219930A5 publication Critical patent/JPWO2022219930A5/ja
Application granted granted Critical
Publication of JP7529143B2 publication Critical patent/JP7529143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/621—Structures or relative sizes of strap connectors
    • H10W72/622—Multilayered strap connectors, e.g. having a coating on a lowermost surface of a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631—Shapes of strap connectors
    • H10W72/634—Cross-sectional shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/641—Dispositions of strap connectors
    • H10W72/646—Dispositions of strap connectors the connected ends being on auxiliary connecting means on bond pads, e.g. on a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/655—Materials of strap connectors of outermost layers of multilayered strap connectors, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/886—Die-attach connectors and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体モジュールに関する。
従来、トランジスタ部およびダイオード部を備える半導体装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 国際公開第２０１８／２２５５７１号
特許文献２ 特開２００８－０５３６４８号公報
 一般的開示
本発明の第１の態様においては、半導体基板に設けられたトランジスタ部と、半導体基板に設けられたダイオード部とを備える半導体装置を提供する。半導体基板のおもて面において、ダイオード部に対するトランジスタ部の面積比が、３．１よりも大きく、４．７よりも小さくてよい。
面積比が３．２よりも大きく、４．０よりも小さくてよい。
面積比が３．４よりも大きく、３．８よりも小さくてよい。
面積比が３．６であってよい。
トランジスタ部およびダイオード部は、予め定められた配列方向に配列された複数のトレンチ部を含んでよい。トランジスタ部およびダイオード部が配列方向に交互に配列されてよい。配列方向において、トランジスタ部で挟まれたダイオード部の幅は、２００μｍ以上であってよい。
半導体装置は、半導体基板の上方において、トランジスタ部およびダイオード部と電気的に接続されるおもて面電極を備えてよい。
本発明の第２の態様においては、半導体基板に設けられたトランジスタ部およびダイオード部を備える半導体装置と、半導体装置と電気的に接続された外部接続端子と、半導体装置と外部接続端子とを電気的に接続するための連結部とを備える半導体モジュールを提供する。連結部は、半導体装置のおもて面電極と予め定められた接合面で平面接触してよい。ダイオード部に対するトランジスタ部の面積比が、２．８よりも大きく、４．７よりも小さくてよい。
ダイオード部に対するトランジスタ部の面積比は、半導体基板のおもて面における、ダイオード部に対するトランジスタ部の面積比であってよい。
ダイオード部に対するトランジスタ部の面積比は、ダイオード部と連結部との接合面積に対する、トランジスタ部と連結部との接合面積の面積比であってよい。
面積比が、３．１よりも大きく、４．７よりも小さくてよい。
面積比が、３．２よりも大きく、４．０よりも小さくてよい。
面積比が、３．４よりも大きく、３．８よりも小さくてよい。
面積比が、３．６である。
連結部は、リードフレーム、リボンまたはクリップであってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００の上面図の一例を示す。 半導体装置１００の上面図の一例を示す。 図１Ｂにおけるａ－ａ'断面の一例を示す図である。 トランジスタ部７０が動作領域Ｒｏである場合の電流分布の一例を示す。 半導体装置１００の温度勾配の一例を示す。 冷却効果のシミュレーション結果を示す。 チップ熱抵抗のシミュレーション結果を示す。 比較例に係る半導体装置の温度勾配の一例を示す。 ダイオード部８０が動作領域Ｒｏである場合の電流分布の一例を示す。 半導体装置１００の温度勾配の一例を示す。 冷却効果のシミュレーション結果を示す。 チップ熱抵抗のシミュレーション結果を示す。 比較例に係る半導体装置の温度勾配の一例を示す。 チップ熱抵抗の面積比依存性を示す。 半導体モジュール２００の構成の一例を示す。 半導体装置１００の上面と接合面Ｓとの関係を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体装置１００の厚み方向における一方の側を「上」、他方の側を「下」と称する。素子、基板、層、膜またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向に限定されない。本例では、上下方向をＺ軸方向、Ｚ軸方向と垂直な面内において直交する２つの方向をＸ軸方向およびＹ軸方向と称する。ＸＹＺ軸は右手系を構成する。上面視とは、半導体装置１００をＺ軸正方向から見た場合をいう。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。ＮまたはＰを冠記した層および領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮおよびＰに付す＋および－は、それぞれ、それが付されていない層または領域よりも高ドーピング濃度および低ドーピング濃度であることを意味する。
図１Ａは、実施例１に係る半導体装置１００の上面図の一例を示す。半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。
トランジスタ部７０は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタを含む。ダイオード部８０は、還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を同一のチップに有する逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。半導体基板１０は、活性領域１１０および外周領域１２０を有する。
トランジスタ部７０は、半導体基板１０の下面側に設けられたコレクタ領域を半導体基板１０の上面に投影した領域である。コレクタ領域は、第２導電型を有する。コレクタ領域は、一例としてＰ＋型である。
ダイオード部８０は、半導体基板１０の下面側に設けられたカソード領域を半導体基板１０の上面に投影した領域である。カソード領域は、第１導電型を有する。本例のカソード領域は、一例としてＮ＋型である。
トランジスタ部７０およびダイオード部８０は、ＸＹ平面内において交互に周期的に配列されてよい。本例のトランジスタ部７０およびダイオード部８０は、トランジスタ部およびダイオード部を複数有する。トランジスタ部７０およびダイオード部８０の間の領域において、半導体基板１０の上方には、ゲート金属層５０が設けられてよい。
なお、本例のトランジスタ部７０およびダイオード部８０は、Ｙ軸方向に延伸するトレンチ部を有する。但し、トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に延伸するトレンチ部を有していてもよい。
活性領域１１０は、トランジスタ部７０およびダイオード部８０を有する。活性領域１１０は、半導体装置１００をオン状態に制御した場合に、半導体基板１０の上面と下面との間で主電流が流れる領域である。即ち、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。本明細書では、トランジスタ部７０およびダイオード部８０をそれぞれ素子部または素子領域と称する。
なお、上面視において、２つの素子部に挟まれた領域も活性領域１１０とする。本例では、素子部に挟まれてゲート金属層５０が設けられている領域も活性領域１１０に含めている。
ゲート金属層５０は、金属を含む材料で形成される。例えば、ゲート金属層５０は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成される。ゲート金属層５０は、トランジスタ部７０のゲート導電部と電気的に接続され、トランジスタ部７０にゲート電圧を供給する。ゲート金属層５０は、上面視で、活性領域１１０の外周を囲うように設けられる。ゲート金属層５０は、外周領域１２０に設けられるゲートパッド１３０と電気的に接続される。ゲート金属層５０は、半導体基板１０の外周端に沿って設けられてよい。また、ゲート金属層５０は、上面視で、トランジスタ部７０およびダイオード部８０の間に設けられてよい。
外周領域１２０は、上面視において、活性領域１１０と半導体基板１０の外周端との間の領域である。外周領域１２０は、上面視において、活性領域１１０を囲んで設けられる。外周領域１２０には、半導体装置１００と外部の装置とをワイヤ等で接続するための１つ以上の金属のパッドが配置されてよい。なお、外周領域１２０は、エッジ終端構造部を有してよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。例えば、エッジ終端構造部は、ガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
ゲートパッド１３０は、ゲート金属層５０を介してトランジスタ部７０のゲート導電部と電気的に接続される。ゲートパッド１３０は、ゲート電位に設定されている。本例のゲートパッド１３０は、上面視で矩形である。
図１Ｂは、半導体装置１００の上面図の一例を示す。本例では、活性領域１１０の端部の拡大図を示している。
トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。トランジスタ部７０は、トランジスタ部７０とダイオード部８０の境界に位置する境界部９０を含む。
ダイオード部８０は、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２は、第１導電型を有する。本例のカソード領域８２は、一例としてＮ＋型である。
本例の半導体装置１００は、半導体基板１０のおもて面において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。本例のエミッタ電極５２は、トランジスタ部７０のエミッタ電位に設定されている。エミッタ電極５２は、半導体基板１０の上方に設けられ、トランジスタ部７０およびダイオード部８０と電気的に接続される、おもて面電極の一例である。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成されてよい。エミッタ電極５２は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ｂでは省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０内のゲート導電部とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグが形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが形成されてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられている。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。ここでは、接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面の上方に設けられる。
ゲートトレンチ部４０は、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。
ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。
本例のトランジスタ部７０は、２つのゲートトレンチ部４０と３つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、２：３の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本の延伸部分３１を有する。また、トランジスタ部７０は、ゲートトレンチ部４０と隣接して、２本の延伸部分３１を有している。
但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、１：１であってもよく、２：４であってもよい。また、トランジスタ部７０においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０としてもよい。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面側に設けられた第２導電型の領域である。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。また、コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール５４は、境界部９０において、コンタクト領域１５の上方に設けられる。コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、コンタクト領域１５を有する。本例の境界部９０は、エミッタ領域１２を有さない。一例において、境界部９０のトレンチ部は、ダミートレンチ部３０である。本例の境界部９０は、Ｘ軸方向における両端がダミートレンチ部３０となるように配置されている。
メサ部７１、メサ部９１およびメサ部８１は、半導体基板１０のおもて面と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面において、コンタクト領域１５およびウェル領域１７を有する。
メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面において、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを有する。
ベース領域１４は、トランジスタ部７０およびダイオード部８０において、半導体基板１０のおもて面側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面において、メサ部７１およびメサ部９１のＹ軸方向における両端部に設けられてよい。なお、図１Ｂは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。エミッタ領域１２は、境界部９０のメサ部９１には設けられなくてよい。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１およびメサ部９１のおもて面に設けられている。コンタクト領域１５は、メサ部７１またはメサ部９１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０と接してもよいし、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。なお、コンタクト領域１５は、メサ部８１にも設けられてよい。
図１Ｃは、図１Ｂにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
バッファ領域２０は、ドリフト領域１８の下方に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。
コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
ベース領域１４は、メサ部７１、メサ部９１およびメサ部８１において、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
エミッタ領域１２は、メサ部７１において、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。なお、エミッタ領域１２は、メサ部９１に設けられなくてよい。
コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ダミートレンチ部３０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。本例の蓄積領域１６は、境界部９０にも設けられている。これにより、半導体装置１００は、蓄積領域１６のマスクずれを回避できる。
また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
図２Ａは、トランジスタ部７０が動作領域Ｒｏである場合の電流分布の一例を示す。ハッチングは、動作領域Ｒｏを示している。本例では、トランジスタ部７０が動作領域Ｒｏとして機能し、ダイオード部８０が非動作領域Ｒｎとなっている。動作領域Ｒｏでは電流が流れるが、非動作領域Ｒｎでは、電流が流れていない。トランジスタ部７０とダイオード部８０との境界の近傍の領域は、トランジスタ部７０に流れる電流の一部がダイオード部８０側に拡散した遷移領域Ｒｔとして機能している。
図２Ｂは、トランジスタ部７０が動作領域Ｒｏである場合の半導体装置１００の温度勾配の一例を示す。本例のトランジスタ部７０およびダイオード部８０の幅は、それぞれ６００μｍと４００μｍである。動作領域Ｒｏであるトランジスタ部７０は、非動作領域Ｒｎであるダイオード部８０によって冷却されている。動作領域Ｒｏおよび非動作領域Ｒｎでは、デバイス温度が略一定となっている。本例の遷移領域Ｒｔの配列方向の幅は、およそ２００μｍとなっている。
遷移領域Ｒｔは、トランジスタ部７０とダイオード部８０との境界の近傍において、温度分布が高温Ｔ２から低温Ｔ１に遷移する領域を指す。例えば、トランジスタ部７０が動作領域Ｒｏの場合、トランジスタ部７０が高温Ｔ２となり、ダイオード部８０が低温Ｔ１となる。遷移領域Ｒｔでは、トランジスタ部７０からダイオード部８０に向けて温度が徐々に減少している。温度Ｔ２と温度Ｔ１との差分がダイオード部８０による冷却効果を示している。
図２Ｃは、トランジスタ部７０が動作領域Ｒｏである場合の冷却効果のシミュレーション結果を示す。本例では、トランジスタ部７０とダイオード部８０の幅に対する冷却効果の依存性を示す。縦軸は冷却効果［％］を示し、横軸はダイオード部８０の幅［μｍ］を示す。丸、四角および三角のプロットは、それぞれ６００μｍ、４００μｍ、２００μｍのトランジスタ部７０の幅を示している。
ここで、冷却効果は、活性面積の増加と、電流および電圧の積とが比例しており、トランジスタ部７０の幅に依存していない。一方、ダイオード部８０の幅が大きくなるにつれて冷却効果が向上している。ダイオード部８０による冷却効果の向上は、ダイオード部８０の幅がより小さい領域において顕著であり、ダイオード部８０の幅の増加に伴い徐々に飽和する傾向にある。このように、非動作領域Ｒｎの幅が決定すれば冷却効果が定まり、後述の通りチップ熱抵抗の推定に応用することができる。
図２Ｄは、トランジスタ部７０が動作領域Ｒｏである場合のチップ熱抵抗のシミュレーション結果を示す。本例では、動作領域Ｒｏと非動作領域Ｒｎに対するチップ熱抵抗の依存性を示す。縦軸はチップ熱抵抗［ａ．ｕ．］を示し、横軸はダイオード部８０の幅［μｍ］を示す。丸、四角および三角のプロットは、それぞれ６００μｍ、４００μｍ、２００μｍのトランジスタ部７０の幅を示している。Ｘは、トランジスタ部７０の幅が６００μｍの場合の実験結果を示している。本図より、ダイオード部８０の幅が大きくなるにつれてチップ熱抵抗が低下することが分かる。また、トランジスタ部７０の幅が小さいほど、チップ熱抵抗が小さくなっている。本例では、同じパッケージ構造に搭載されたＩＧＢＴをＲＣ－ＩＧＢＴに置き換えた場合、ＩＧＢＴとＦＷＤとの比率を１対１として、最大で約６０％のチップ熱抵抗の低減効果が得られることが分かる。
以上の通り、トランジスタ部７０が動作領域Ｒｏの場合、チップ熱抵抗がダイオード部８０の幅に依存した冷却効果によって定まっており、トランジスタ部７０の通電時のチップ熱抵抗をダイオード部８０の幅に基づいて推定することができる。
図２Ｅは、比較例に係る半導体装置の温度勾配の一例を示す。比較例の半導体装置は、トランジスタ部５７０およびダイオード部５８０を備える。本例では、トランジスタ部５７０の幅が６００μｍであるが、ダイオード部５８０の幅が２０μｍである。そのため、半導体装置の温度が最小温度に十分達しておらず、冷却効果が遷移領域Ｒｔに限定されており、冷却効果が十分に得られていない。
図３Ａは、ダイオード部８０が動作領域Ｒｏである場合の電流分布の一例を示す。ハッチングは、動作領域Ｒｏを示している。本例では、ダイオード部８０が動作領域Ｒｏとして機能し、トランジスタ部７０が非動作領域Ｒｎとなっている。トランジスタ部７０とダイオード部８０との境界の近傍の領域は、ダイオード部８０に流れる電流の一部がトランジスタ部７０側に拡散した遷移領域Ｒｔとして機能している。
図３Ｂは、ダイオード部８０が動作領域Ｒｏである場合の半導体装置１００の温度勾配の一例を示す。本例のトランジスタ部７０およびダイオード部８０の幅は、それぞれ６００μｍと４００μｍである。動作領域Ｒｏであるダイオード部８０は、非動作領域Ｒｎであるトランジスタ部７０によって冷却されている。本例の遷移領域Ｒｔの配列方向の幅は、およそ２００μｍとなっている。
図２Ｂと比較すると、動作領域Ｒｏがトランジスタ部７０からダイオード部８０に入れ替わっているので、温度分布が反転した形状となっている。例えば、ダイオード部８０が動作領域Ｒｏの場合、ダイオード部８０が高温Ｔ４となり、トランジスタ部７０が低温Ｔ３となる。遷移領域Ｒｔでは、ダイオード部８０からトランジスタ部７０に向けて温度が徐々に減少している。動作領域Ｒｏおよび非動作領域Ｒｎでは、デバイス温度が略一定となっている。温度Ｔ４と温度Ｔ３との差分がトランジスタ部７０による冷却効果を示している。
図３Ｃは、ダイオード部８０が動作領域Ｒｏである場合の冷却効果のシミュレーション結果を示す。本例では、トランジスタ部７０とダイオード部８０の幅に対する冷却効果の依存性を示す。縦軸は冷却効果［％］を示し、横軸はダイオード部８０の幅［μｍ］を示す。丸、四角および三角のプロットは、それぞれ６００μｍ、４００μｍ、２００μｍのトランジスタ部７０の幅を示している。図２Ｃの場合と同様に、冷却効果は、トランジスタ部７０の幅には依存せず、ダイオード部８０の幅に依存している。これにより、ダイオード部８０の幅が決定すれば冷却効果が定まり、後述の通りチップ熱抵抗の推定に応用することができる。
図３Ｄは、ダイオード部８０が動作領域Ｒｏである場合のチップ熱抵抗のシミュレーション結果を示す。本例では、トランジスタ部７０とダイオード部８０の幅に対するチップ熱抵抗の依存性を示す。縦軸はチップ熱抵抗［ａ．ｕ．］を示し、横軸はダイオード部８０の幅［μｍ］を示す。四角、丸および三角のプロットは、それぞれ６００μｍ、４００μｍ、２００μｍのトランジスタ部７０の幅を示している。Ｘは、トランジスタ部７０の幅が６００μｍの場合の実験結果を示している。本図より、トランジスタ部７０の幅とダイオード部８０の幅が同じ場合は、チップ熱抵抗の低減効果が大きいことが分かる。また、トランジスタ部７０の幅が小さいほど、チップ熱抵抗が小さくなっている。本例では、同じパッケージ構造に搭載されたＦＷＤをＲＣ－ＩＧＢＴに置き換えた場合、ＩＧＢＴとＦＷＤとの比率が１対１として、最大で約６０％のチップ熱抵抗低減効果が得られることが分かる。
以上の通り、ダイオード部８０が動作領域Ｒｏの場合、チップ熱抵抗がダイオード部８０の幅に依存した冷却効果によって定まっており、トランジスタ部７０の通電時のチップ熱抵抗をダイオード部８０の幅に基づいて推定することができる。
図３Ｅは、比較例に係る半導体装置の温度勾配の一例を示す。比較例の半導体装置は、トランジスタ部５７０およびダイオード部５８０を備える。本例では、トランジスタ部５７０の幅が６００μｍであるが、ダイオード部５８０の幅が２０μｍである。本例では、非動作領域Ｒｎが十分に大きく、より大きな冷却効果が得られるものの、動作領域Ｒｏが小さくなっている。図２Ｅと比較すると、動作領域Ｒｏがトランジスタ部７０からダイオード部８０に入れ替わっているので、温度分布が反転した形状となっている。
図４は、チップ熱抵抗の面積比依存性を示す。縦軸はチップ熱抵抗［ａ．ｕ．］を示し、横軸はダイオード部８０に対するトランジスタ部７０の面積比［ａ．ｕ．］を示す。丸、四角および三角のプロットは、それぞれ６００μｍ、４００μｍ、２００μｍのトランジスタ部７０の幅を示している。
曲線Ｃ１は、トランジスタ部７０が動作領域Ｒｏである場合のシミュレーション結果を示す。曲線Ｃ１は、面積比の増加に伴い、動作領域Ｒｏの比率が大きくなりチップ熱抵抗が増加する傾向にある。曲線Ｃ２は、トランジスタ部７０が非動作領域Ｒｎである場合のシミュレーション結果を示す。曲線Ｃ２は、面積比の増加に伴い、非動作領域Ｒｎの比率が大きくなりチップ熱抵抗が低下する傾向にある。このように、曲線Ｃ１および曲線Ｃ２は、面積比に対して逆の傾向を示している。
クロスポイントＰｘは、曲線Ｃ１および曲線Ｃ２が交差する点である。クロスポイントＰｘは、ダイオード部８０に対するトランジスタ部７０の面積比が３．６となる点であり、トランジスタ部７０およびダイオード部８０が動作した場合に、半導体装置１００の冷却効果が最大となることを示している。
クロスポイントＰｘよりも面積比が小さい場合、両者のチップ熱抵抗が大きく乖離する傾向にある。一方、クロスポイントＰｘよりも面積比が大きい場合、両者のチップ熱抵抗は乖離するものの飽和傾向にある。このように、図２Ｂおよび図３Ｂで示した冷却効果が非動作領域Ｒｎの面積に応じたものであり、非動作領域Ｒｎが小さくなると、冷却面積が著しく小さくなる一方で、非動作領域Ｒｎが長くなると、冷却面積の増加が飽和する傾向にある。このように、非動作領域Ｒｎによる冷却効果から、チップ熱抵抗の面積比依存性を予測することができる。
ここで、半導体基板１０のおもて面２１において、ダイオード部８０に対するトランジスタ部７０の面積比は、チップ熱抵抗の関係等を考慮して適宜設定されてよい。例えば、半導体基板１０のおもて面２１において、ダイオード部８０に対するトランジスタ部７０の面積比は、２．８よりも大きく、４．７よりも小さくてよい。面積比は、３．１よりも大きく、４．７よりも小さくてよい。また、面積比は、クロスポイントＰｘの±１０％以内として、３．２よりも大きく、４．０よりも小さくてよい。さらに、面積比は、クロスポイントＰｘの±５％以内として、３．４よりも大きく、３．８よりも小さくてよい。面積比は、クロスポイントＰｘである３．６であってもよい。
なお、半導体基板１０のおもて面２１において、ダイオード部８０に対するトランジスタ部７０の面積比は、配列方向における、トランジスタ部７０とダイオード部８０の周期に対応する。即ち、半導体基板１０のおもて面２１における、ダイオード部８０に対するトランジスタ部７０の面積比は、ダイオード部８０の幅に対するトランジスタ部７０の幅のセルピッチ比率であってよい。言い換えると、セルピッチ比率が２．８よりも大きく４．７よりも小さくてよく、３．１よりも大きく４．７よりも小さくてよく、３．２よりも大きく４．０よりも小さくてよく、３．４よりも大きく３．８よりも小さくてよく、３．６であってもよい。
一例において、配列方向におけるトランジスタ部７０の幅は、１００μｍ以上、８００μｍ以下である。配列方向におけるトランジスタ部７０の幅は、２００μｍであってよく、４００μｍであってよく、６００μｍであってもよい。
また、配列方向におけるダイオード部８０の幅は、１０μｍ以上、７００μｍ以下であってよい。配列方向におけるダイオード部８０の幅は、２０μｍであってよく、４０μｍであってよく、８０μｍであってよく、１００μｍであってよく、１２０μｍであってよく、２００μｍであってよく、４００μｍであってよく、６００μｍであってもよい。例えば、トランジスタ部７０で挟まれたダイオード部８０の幅は、２００μｍ以上である。ダイオード部８０の幅は、トランジスタ部７０の幅よりも小さくてよい。
ここで、ＲＣ－ＩＧＢＴは、構造上ＩＧＢＴとＦＷＤをそれぞれ別のチップ設けた場合よりも、ワンチップあたりのチップサイズが大きいことから、チップ熱抵抗（Ｒｔｈ）が低くなり、チップ放熱性を向上させて、インバータの小型化、軽量化および高信頼性化を実現することができる。
しかしながら、ＲＣ－ＩＧＢＴでは、活性領域１１０が動作領域Ｒｏと非動作領域Ｒｎに分かれるので、チップ熱抵抗の予測が困難である。さらに、ＲＣ－ＩＧＢＴは、ＩＧＢＴ通電時とＦＷＤ通電時とでチップ熱抵抗が異なるので、チップ熱抵抗を予測することが困難である。本例の方法を用いれば、非動作領域Ｒｎの冷却効果からチップ熱抵抗を予測することができる。
図５Ａは、半導体モジュール２００の構成の一例を示す。本例の半導体モジュール２００は、半導体装置１００と、筐体２１０と、封止樹脂２２０と、外部接続端子２３０、連結部２４０とを備える。
筐体２１０は、半導体装置１００を収容する。本例の筐体２１０の形状は直方体であるが、これに限定されない。筐体２１０の側壁および底部は、別々の部材で構成されていてもよい。例えば、筐体２１０の材料は、樹脂等の絶縁材料である。樹脂は、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタラート（ＰＢＴ）、ポリブチルアクリレート（ＰＢＡ）、ポリアミド（ＰＡ）、アクリロニトリルブタジエンスチレン（ＡＢＳ）、液晶ポリマー（ＬＣＰ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリブチレンサクシネート（ＰＢＳ）、ウレタンおよびシリコン等から選択されてよい。
封止樹脂２２０は、筐体２１０の内部を封止する。封止樹脂２２０は、半導体装置１００および積層基板１５０の全体を覆っている。例えば、封止樹脂２２０の材料は、エポキシ樹脂である。
積層基板１５０は、筐体２１０の底部の上面に設けられる。積層基板１５０は、金属板１５１、絶縁板１５２および回路部１５３を備える。例えば、積層基板１５０は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。
絶縁板１５２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス等の絶縁材料で形成される。金属板１５１は、絶縁板１５２の下面に設けられ、はんだ部１６０を介して筐体２１０の底部に固定されてよい。筐体２１０の底部には、ヒートシンク等の冷却部材が設けられてよい。
回路部１５３は、絶縁板１５２の上面に設けられた導電性の部材である。回路部１５３は、金属配線またはパッド等を含んでよい。金属板１５１および回路部１５３は、銅および銅合金などの金属材料を含む板で形成されてよい。金属板１５１および回路部１５３は、半田およびロウ等によって絶縁板１５２の表面に固定されてもよい。回路部１５３は、はんだ部２４４により半導体装置１００と電気的に接続されている。また、回路部１５３は、連結部２４６により外部接続端子２３０と電気的に接続されている。
はんだ部２４４は、半導体装置１００を回路部１５３に固定する。はんだ部２４４は、半導体装置１００および回路部１５３を、電気的および機械的に接続する。はんだ部２４４は、回路部１５３に含まれるパッドと、半導体装置１００のコレクタ電極２４とを接続する。例えば、はんだ部２４４の材料は、Ｓｎ－Ｃｕ系またはＳｎ－Ｓｂ系のはんだである。
外部接続端子２３０は、半導体装置１００と外部の制御装置等とを電気的に接続するために、筐体２１０の外部に露出して設けられる。外部接続端子２３０は、筐体２１０を貫通して、筐体２１０の内部まで延伸して設けられている。
連結部２４０は、半導体装置１００と外部接続端子２３０とを電気的に接続する。本例の連結部２４０は、はんだ等の接合部２４２を介して半導体装置１００のエミッタ電極５２と接続されるが、直接、エミッタ電極５２に連結されてもよい。連結部２４０は、プレス加工などにより金属板を成型した導電性の接続部材であってよい。当該金属板は銅または銅合金の板であってよい。連結部２４０はニッケルなどのめっき膜を表面に有してよい。連結部２４０の断面（Ｚ－Ｘ断面）は矩形の部分を有してよい。例えば、連結部２４０の材料は、銅、銅合金、アルミニウム、または、アルミニウム合金等である。一例において、連結部２４０の厚みは、０．５ｍｍ以上、１．０ｍｍ以下である。連結部２４０は、リードフレーム、リボンまたはクリップであってよい。
本例の連結部２４０は、接合部２４２を用いてエミッタ電極５２とはんだ接合されている。これにより、連結部２４０は、半導体装置１００上に固定され、半導体装置１００と電気的に接続される。例えば、接合部２４２は、Ｓｎ－Ｃｕ系またはＳｎ－Ｓｂ系のはんだである。なお、連結部２４０は、シンタリングによりエミッタ電極５２と連結されてもよい。
接合面Ｓは、接合部２４２と半導体装置１００のおもて面電極であるエミッタ電極５２とが接合する面である。接合部２４２が省略される場合、接合面Ｓは、エミッタ電極５２と連結部２４０とが接合する面であってよい。
本例の連結部２４０は、半導体装置１００のおもて面電極と平面接触している。平面接触とは、トランジスタ部７０およびダイオード部８０の冷却効果が実現可能な程度に、半導体装置１００のおもて面電極上に接合面Ｓが形成されていることを指す。例えば、ワイヤボンディングのように半導体装置１００のおもて面電極の極一部のみに接合面Ｓが形成され、冷却効果が得られない程度の大きさの接合面Ｓしか形成されていないものは平面接触に該当しない。本例の半導体モジュール２００は、予め定められた大きさの比率でトランジスタ部７０とダイオード部８０と接合した接合面Ｓを有することにより、冷却効果を得ることができる。
図５Ｂは、半導体装置１００の上面と接合面Ｓとの関係を示す。本例の接合面Ｓは、活性領域１１０の一部の領域に設けられている。接合面Ｓは、活性領域１１０の全面に設けられてもよい。他の実施例では、おもて面２１におけるトランジスタ部７０とダイオード部８０の面積比について説明したが、当該面積比は、ダイオード部８０と連結部２４０との接合面積に対する、トランジスタ部７０と連結部２４０との接合面積の面積比と読み替えてもよい。
即ち、ダイオード部８０と連結部２４０との接合面積に対する、トランジスタ部７０と連結部２４０との接合面積の面積比が、２．８よりも大きく、４．７よりも小さくてよい。また、接合面Ｓの接合面積の面積比は、３．１よりも大きく、４．７よりも小さくてよい。また、接合面Ｓの接合面積の面積比は、３．２よりも大きく、４．０よりも小さくてよい。接合面Ｓの接合面積の面積比は、３．４よりも大きく、３．８よりも小さくてよい。接合面Ｓの接合面積の面積比は、３．６であってよい。
なお、トランジスタ部７０と連結部２４０との接合面積は、ダイオード部８０と連結部２４０との接合面積の８０％以上、１２０％以下であってよい。即ち、トランジスタ部７０とダイオード部８０との表面抵抗の差が±２０％以内であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９０・・・境界部、９１・・・メサ部、１００・・・半導体装置、１１０・・・活性領域、１２０・・・外周領域、１３０・・・ゲートパッド、１５０・・・積層基板、１５１・・・金属板、１５２・・・絶縁板、１５３・・・回路部、１６０・・・はんだ部、２００・・・半導体モジュール、２１０・・・筐体、２２０・・・封止樹脂、２３０・・・外部接続端子、２４０・・・連結部、２４２・・・接合部、２４４・・・はんだ部、２４６・・・連結部、５７０・・・トランジスタ部、５８０・・・ダイオード部

Claims (7)

  1. 半導体基板に設けられたトランジスタ部およびダイオード部を備える半導体装置と、
    前記半導体装置と電気的に接続された外部接続端子と、
    前記半導体装置と前記外部接続端子とを電気的に接続するための連結部と
    を備え、
    前記連結部は、前記半導体装置のおもて面電極と予め定められた接合面で平面接触しており、
    前記ダイオード部に対する前記トランジスタ部の面積比が、２．８よりも大きく、４．７よりも小さく、
    前記ダイオード部に対する前記トランジスタ部の面積比は、前記ダイオード部と前記連結部との接合面積に対する、前記トランジスタ部と前記連結部との接合面積の面積比である
    半導体モジュール。
  2. 前記面積比が、３．１よりも大きく、４．７よりも小さい
    請求項１に記載の半導体モジュール。
  3. 前記面積比が、３．２よりも大きく、４．０よりも小さい
    請求項１または２に記載の半導体モジュール。
  4. 前記面積比が、３．４よりも大きく、３．８よりも小さい
    請求項１から３のいずれか一項に記載の半導体モジュール。
  5. 前記面積比が、３．６である
    請求項１から４のいずれか一項に記載の半導体モジュール。
  6. 前記連結部は、リードフレーム、リボンまたはクリップである
    請求項１から５のいずれか一項に記載の半導体モジュール。
  7. 前記トランジスタ部および前記ダイオード部は、予め定められた配列方向に配列された複数のトレンチ部を含み、
    前記トランジスタ部および前記ダイオード部が前記配列方向に交互に配列され、
    前記配列方向において、前記トランジスタ部で挟まれた前記ダイオード部の幅は、２００μｍ以上である
    請求項１から６のいずれか一項に記載の半導体モジュール。
JP2023514369A 2021-04-14 2022-02-22 半導体モジュール Active JP7529143B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021068348 2021-04-14
JP2021068348 2021-04-14
PCT/JP2022/007182 WO2022219930A1 (ja) 2021-04-14 2022-02-22 半導体装置および半導体モジュール

Publications (3)

Publication Number Publication Date
JPWO2022219930A1 JPWO2022219930A1 (ja) 2022-10-20
JPWO2022219930A5 JPWO2022219930A5 (ja) 2023-06-19
JP7529143B2 true JP7529143B2 (ja) 2024-08-06

Family

ID=83639568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023514369A Active JP7529143B2 (ja) 2021-04-14 2022-02-22 半導体モジュール

Country Status (5)

Country Link
US (1) US20230223441A1 (ja)
EP (1) EP4207257A4 (ja)
JP (1) JP7529143B2 (ja)
CN (1) CN116325103A (ja)
WO (1) WO2022219930A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908517B2 (en) * 2021-10-25 2024-02-20 Nanya Technology Corporation Memory device and method for operating the same
JP2024145429A (ja) * 2023-03-31 2024-10-15 三菱電機株式会社 半導体装置
JP2025139450A (ja) * 2024-03-12 2025-09-26 ミネベアパワーデバイス株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186309A (ja) 2018-04-04 2019-10-24 富士電機株式会社 半導体装置
WO2020080476A1 (ja) 2018-10-18 2020-04-23 ローム株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP6939300B2 (ja) * 2016-11-17 2021-09-22 富士電機株式会社 半導体装置
WO2018225571A1 (ja) 2017-06-09 2018-12-13 富士電機株式会社 半導体装置および半導体装置の製造方法
CN110785852B (zh) * 2017-12-06 2023-10-24 富士电机株式会社 半导体装置
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
JP7404702B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186309A (ja) 2018-04-04 2019-10-24 富士電機株式会社 半導体装置
WO2020080476A1 (ja) 2018-10-18 2020-04-23 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP4207257A1 (en) 2023-07-05
WO2022219930A1 (ja) 2022-10-20
CN116325103A (zh) 2023-06-23
JPWO2022219930A1 (ja) 2022-10-20
EP4207257A4 (en) 2024-04-17
US20230223441A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
JP7529143B2 (ja) 半導体モジュール
US11371891B2 (en) Semiconductor device, semiconductor package, semiconductor module, and semiconductor circuit device
CN112670262B (zh) 半导体模块
JP7722535B2 (ja) 半導体モジュール
JP7806870B2 (ja) 半導体装置
JP7691809B2 (ja) 半導体装置および半導体装置の製造方法
CN113410288B (zh) 半导体装置
US20230215840A1 (en) Semiconductor device
CN110504255A (zh) 反向导通型半导体装置
JP2024048552A (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2019186309A (ja) 半導体装置
JP2009164288A (ja) 半導体素子及び半導体装置
JP2021040062A (ja) 半導体装置
US12604491B2 (en) Semiconductor device including auxiliary electrode that is electrically connected to a control electrode via a second electrode layer
CN119183608A (zh) 半导体器件
US20250029883A1 (en) Semiconductor module and method for manufacturing semiconductor module
US20250185267A1 (en) Semiconductor device
US20250287683A1 (en) Semiconductor device
US20250254960A1 (en) Semiconductor device
US20250105067A1 (en) Semiconductor device
US20240395691A1 (en) Semiconductor device
WO2023090137A1 (ja) 半導体素子および半導体装置
JP2025093806A (ja) 半導体装置
CN109994445B (zh) 半导体元件和半导体装置
WO2024135114A1 (ja) 半導体装置および半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7529143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150