JP7338975B2 - 半導体メモリ素子 - Google Patents

半導体メモリ素子 Download PDF

Info

Publication number
JP7338975B2
JP7338975B2 JP2019004399A JP2019004399A JP7338975B2 JP 7338975 B2 JP7338975 B2 JP 7338975B2 JP 2019004399 A JP2019004399 A JP 2019004399A JP 2019004399 A JP2019004399 A JP 2019004399A JP 7338975 B2 JP7338975 B2 JP 7338975B2
Authority
JP
Japan
Prior art keywords
contact
wiring
region
electrically connected
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019004399A
Other languages
English (en)
Other versions
JP2019140382A (ja
Inventor
基碩 李
奉秀 金
志永 金
熙中 金
碩韓 朴
憲國 李
有商 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180058523A external-priority patent/KR102494114B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019140382A publication Critical patent/JP2019140382A/ja
Application granted granted Critical
Publication of JP7338975B2 publication Critical patent/JP7338975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs

Landscapes

  • Semiconductor Memories (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体素子に係り、さらに詳細には集積度が向上された３次元半導体メモリ素子に係る。
消費者が要求する優れた性能及び低廉な価額を充足させるために半導体素子の集積度を増加させることが要求されている。半導体素子の場合、その集積度は製品の価額を決定する重要な要因であるので、特に増加された集積度が要求されている。従来の２次元又は平面的な半導体素子の場合、その集積度は単位メモリセルが占有する面積によって主に決定されるので、微細パターン形成技術の水準に大きく影響を受ける。しかし、パターンの微細化のためには超高価の装備を必要とするので、２次元半導体素子の集積度は増加しているが、相変わらず制限的である。したがって、３次元的に配列されるメモリセルを具備する３次元半導体メモリ素子が提案されている。
米国特許出願公開第２０１７／００５３９０６号明細書
本発明が解決しようとする課題は集積度が向上された３次元半導体メモリ素子を提供することにある。
本発明の概念に係る、半導体メモリ素子は、基板の上の第１積層構造体及び第２積層構造体と、前記第１及び第２積層構造体上の第１配線及び第２配線と、を含むことができる。前記第１及び第２積層構造体の各々は、垂直方向に積層された半導体パターンと、前記半導体パターンと連結され、水平方向に延在される導電ラインと、前記半導体パターンと隣接して垂直方向に延在されるゲート電極と、を含むことができる。前記第１積層構造体の前記導電ラインは第１導電ラインを含み、前記第２積層構造体の前記導電ラインは前記第１導電ラインと同一レベルに位置する第２導電ラインを含み、前記第１配線は前記第１及び第２導電ラインのうちの少なくとも１つと電気的に連結され、前記第２配線は前記第１及び第２積層構造体の前記ゲート電極のうちの少なくとも１つと電気的に連結されることができる。
本発明の他の概念に係る、半導体メモリ素子は、セル領域及びコンタクト領域を含む基板と、各々が第１不純物領域、第２不純物領域、及び前記第１及び第２不純物領域の間のチャネル領域と、を含む、前記セル領域上で垂直方向に積層された半導体パターンと、前記セル領域から前記コンタクト領域に水平方向に延長され、前記半導体パターンの前記第１不純物領域と連結される第１導電ラインと、前記半導体パターンの前記第２不純物領域と連結されるキャパシターと、前記コンタクト領域上の前記第１導電ラインと接触するコンタクトと、を含むことができる。前記コンタクトは、第１コンタクト及び前記第１コンタクトより前記セル領域にさらに近い第２コンタクトを含み、前記第２コンタクトの底面のレベルは前記第１コンタクトの底面のレベルよりさらに高い。
本発明のその他の概念に係る、半導体メモリ素子は、基板の上の第１積層構造体及び第２積層構造体と、前記第１及び第２積層構造体上の第１配線及び第２配線と、を含むことができる。前記第１配線は第１方向に延在され、前記第２配線は前記第１方向と交差する第２方向に延在され、前記第１及び第２積層構造体の各々は、３次元的に配列されたメモリセルトランジスタと、水平方向に配列された前記メモリセルトランジスタと連結されるビットラインと、垂直方向に配列された前記メモリセルトランジスタと連結されるワードラインと、を含むことができる。前記基板のコンタクト領域上で、前記第１配線は前記第１及び第２積層構造体の前記ビットラインのうちの少なくとも１つと電気的に連結され、前記基板のセル領域上で、前記第２配線は前記第１及び第２積層構造体の前記ワードラインのうちの少なくとも１つと電気的に連結されることができる。
本発明の実施形態に係る３次元半導体メモリ素子は、メモリセルが３次元的に基板上に配列されることができる。ビットライン及びワードラインがメモリセル上の配線を通じて周辺回路領域と効率的に連結されることができる。
本発明の実施形態に係る３次元半導体メモリ素子のセルアレイを示す簡略回路図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 図２のＡ－Ａ’線に沿う断面図である。 図２のＢ－Ｂ’線に沿う断面図である。 図２のＣ－Ｃ’線に沿う断面図である。 図３ＡのＭ領域を拡大した断面図である。 本発明の一実施形態に係る３次元半導体メモリ素子を説明するための図面であって、図２のＡ－Ａ’線に沿う断面図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。 図５のＣ－Ｃ’線に沿う断面図である。 図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。 図５のＣ－Ｃ’線に沿う断面図である。 図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。 図５のＣ－Ｃ’線に沿う断面図である。 図５のＣ－Ｃ’線に沿う断面図である。 図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 図５のＡ－Ａ’線に沿う断面図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 図１５のＡ－Ａ’線に沿う断面図である。 本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。 図１７のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。
図１は本発明の実施形態に係る３次元半導体メモリ素子のセルアレイを示す簡略回路図である。図１を参照すれば、本発明の実施形態に係る３次元半導体メモリ素子のセルアレイは複数のサブセルアレイＳＣＡを含む。サブセルアレイＳＣＡは第２方向Ｄ２に沿って配列される。
各々のサブセルアレイＳＣＡは複数のビットラインＢＬ、複数のワードラインＷＬ、及び複数のメモリセルトランジスタＭＣＴを含む。１つのワードラインＷＬと１つのビットラインＢＬとの間に１つのメモリセルトランジスタＭＣＴが配置される。
ビットラインＢＬは基板から離隔されて、前記基板上に配置される導電性パターン（例えば、金属ライン）である。ビットラインＢＬは第１方向Ｄ１に延在される。１つのサブセルアレイＳＣＡ内のビットラインＢＬは垂直方向（即ち、第３方向Ｄ３）に互いに離隔される。
ワードラインＷＬは基板から垂直方向（即ち、第３方向Ｄ３）に延在される導電性パターン（例えば、金属ライン）である。１つのサブセルアレイＳＣＡ内のワードラインＷＬは第１方向Ｄ１に互いに離隔される。
メモリセルトランジスタＭＣＴのゲートはワードラインＷＬに連結され、メモリセルトランジスタＭＣＴのソースはビットラインＢＬに連結される。各々のメモリセルトランジスタＭＣＴは情報格納要素ＤＳを含む。例えば、情報格納要素ＤＳはキャパシターであり、メモリセルトランジスタＭＣＴのドレインは前記キャパシターの第１電極に連結される。前記キャパシターの第２電極は接地配線ＰＰと連結される。
図２は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図３Ａ、図３Ｂ、及び図３Ｃは各々図２のＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿う断面図である。図３Ｄは図３ＡのＭ領域を拡大した断面図である。
図１、図２、及び図３Ａ乃至図３Ｄを参照すれば、セル領域ＣＡＲ及びコンタクト領域ＣＴＲを含む基板１００が提供される。基板１００上に第１層間絶縁膜ＩＬＤ１が提供される。基板１００はシリコン基板、ゲルマニウム基板、又はシリコン－ゲルマニウム基板である。
基板１００上に第１乃至第４積層構造体ＳＳ１－ＳＳ４が提供される。第１乃至第４積層構造体ＳＳ１－ＳＳ４は第１層間絶縁膜ＩＬＤ１を介して基板１００と垂直方向に離隔される。第１乃至第４積層構造体ＳＳ１－ＳＳ４は互いに平行に第１方向Ｄ１に延在される。第１乃至第４積層構造体ＳＳ１－ＳＳ４は第２方向Ｄ２に沿って配列される。第１乃至第４積層構造体ＳＳ１－ＳＳ４の各々は、先に図１を参照して説明したサブセルアレイＳＣＡを含む。
各々の第１乃至第４積層構造体ＳＳ１－ＳＳ４は、第１層間絶縁膜ＩＬＤ１上に互いに交互に積層された半導体パターンＳＰ及び絶縁膜ＩＬを含む。垂直方向に積層された半導体パターンＳＰは絶縁膜ＩＬによって互いに垂直方向に離隔される。互いに垂直方向に隣接する一対の半導体パターンＳＰの間に絶縁膜ＩＬが介在される。絶縁膜ＩＬはシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜、炭素含有シリコン窒化膜、及び炭素含有シリコン酸窒化膜からなる群から選択されることができる。
各々の半導体パターンＳＰは第２方向Ｄ２に延在されるライン形状、バー（ｂａｒ）形状、又は柱形状を有する。一例として、半導体パターンＳＰはシリコン、ゲルマニウム、シリコン－ゲルマニウム又はＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を含む。各々の半導体パターンＳＰは第１不純物領域ＳＤ１、第２不純物領域ＳＤ２、及びチャネル領域ＣＨを含む。
チャネル領域ＣＨは第１及び第２不純物領域ＳＤ１、ＳＤ２の間に配置される。第１及び第２不純物領域ＳＤ１、ＳＤ２は第１導電型（例えば、ｎ型）を有する。チャネル領域ＣＨはドーピングされないか、或いは第１導電型とは異なる第２導電型（例えば、ｐ型）を有する。
チャネル領域ＣＨは、図１のメモリセルトランジスタＭＣＴのチャネルに該当する。第１及び第２不純物領域ＳＤ１、ＳＤ２は、図１のメモリセルトランジスタＭＣＴのソース及びドレインに各々該当する。
半導体パターンＳＰは基板１００のセル領域ＣＡＲ上に提供される。第１乃至第４積層構造体ＳＳ１－ＳＳ４の各々は、第１乃至第４列Ｒ１－Ｒ４の半導体パターンＳＰを含む。第１乃至第４列Ｒ１－Ｒ４の各々は、垂直方向に積層されて互いに重畳される半導体パターンＳＰを含む。一例として、第１乃至第４列Ｒ１－Ｒ４の各々の半導体パターンＳＰの数は６つに例示されるが、これに特別に制限されることではない。第１乃至第４列Ｒ１－Ｒ４は第１方向Ｄ１に沿って互いに離隔されて配列される。
各々の第１乃至第４積層構造体ＳＳ１－ＳＳ４は、垂直方向に積層された第１導電ラインＣＬ１をさらに含む。垂直方向に積層された第１導電ラインＣＬ１は絶縁膜ＩＬによって互いに垂直方向に離隔される。互いに垂直方向に隣接する一対の第１導電ラインＣＬ１の間に絶縁膜ＩＬが介在される。
第１導電ラインＣＬ１は第１方向Ｄ１に延在されるライン形状又はバー形状を有する。第１導電ラインＣＬ１は基板１００のセル領域ＣＡＲからコンタクト領域ＣＴＲまで延長される。
各々の第１導電ラインＣＬ１は半導体パターンＳＰと直接接触する。一例として、各々の第１導電ラインＣＬ１は半導体パターンＳＰと実質的に同一なレベルに位置する。各々の第１導電ラインＣＬ１は半導体パターンＳＰの第１不純物領域ＳＤ１と連結される。各々の第１導電ラインＣＬ１から、それと同一なレベルに位置する第１乃至第４列Ｒ１－Ｒ４の半導体パターンＳＰが第２方向Ｄ２に延在される。
図３Ｃを参照すれば、基板１００のコンタクト領域ＣＴＲ上の第１乃至第４積層構造体ＳＳ１－ＳＳ４の各々は階段式構造を有する。コンタクト領域ＣＴＲ上に積層された第１導電ラインＣＬ１の第１方向Ｄ１への長さは、基板１００の上面から遠くなるほど、減少される。例えば、積層された第１導電ラインＣＬ１の中で最下部の第１導電ラインＣＬ１の長さが残りの第１導電ラインＣＬ１の各々の長さよりさらに長い。積層された第１導電ラインＣＬ１の中で最上部の第１導電ラインＣＬ１の長さが残りの第１導電ラインＣＬ１の各々の長さよりさらに短い。
第１導電ラインＣＬ１は導電物質を含む。一例として、前記導電物質はドーピングされた半導体物質（ドーピングされたシリコン、ドーピングされたゲルマニウム等）、導電性金属窒化膜（窒化チタニウム、窒化タンタル等）、金属（タングステン、チタニウム、タンタル等）、及び金属－半導体化合物（タングステンシリサイド、コバルトシリサイド、チタニウムシリサイド等）の中でいずれか１つである。第１導電ラインＣＬ１は図１を参照して説明したビットラインＢＬである。
各々の第１乃至第４積層構造体ＳＳ１－ＳＳ４は、垂直方向に積層された情報格納要素ＤＳをさらに含む。垂直方向に積層された情報格納要素ＤＳは絶縁膜ＩＬによって互いに垂直方向に離隔される。各々の情報格納要素ＤＳは、各々の半導体パターンＳＰから第２方向Ｄ２に延在される。
各々の情報格納要素ＤＳは各々の半導体パターンＳＰと直接接触する。一例として、各々の情報格納要素ＤＳは各々の半導体パターンＳＰと実質的に同一なレベルに位置する。各々の情報格納要素ＤＳは半導体パターンＳＰの各々の第２不純物領域ＳＤ２と連結される。
図３Ｄを参照すれば、各々の情報格納要素ＤＳは第１電極ＥＬ１、誘電膜ＤＬ、及び第２電極ＥＬ２を含む。再び言えば、本発明の実施形態に係る情報格納要素ＤＳはキャパシターである。
第１電極ＥＬ１は半導体パターンＳＰの第２不純物領域ＳＤ２に直接連結される。第１電極ＥＬ１は中が空いたシリンダー（ｃｙｌｉｎｄｅｒ）形状を有する。第１電極ＥＬ１は金属物質、金属窒化膜、及び金属シリサイドの中で少なくとも１つを含む。例えば、第１電極ＥＬ１はコバルト、チタニウム、ニッケル、タングステン、及びモリブデンのような高融点金属膜を含む。第１電極ＥＬ１はチタニウム窒化膜、チタニウムシリコン窒化膜、チタニウムアルミニウム窒化膜、タンタル窒化膜、タンタルシリコン窒化膜、タンタルアルミニウム窒化膜、及びタングステン窒化膜のような金属窒化膜を含む。
誘電膜ＤＬは第１電極ＥＬ１と第２電極ＥＬ２との間に介在される。誘電膜ＤＬは第１電極ＥＬ１の内側壁を直接覆う。例えば、誘電膜ＤＬはハフニウム酸化物、ジルコニウム酸化物、アルミニウム酸化物、ランタン酸化物、タンタル酸化物、及びチタニウム酸化物のような金属酸化物及びＳｒＴｉＯ３（ＳＴＯ）、（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）、ＢａＴｉＯ３、ＰＺＴ、ＰＬＺＴのようなペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）構造の誘電物質の中で少なくとも１つを含む。
第２電極ＥＬ２は誘電膜ＤＬ上に提供される。第２電極ＥＬ２はシリンダー形状の第１電極ＥＬ１の内部を満たす。第２電極ＥＬ２は後述する第３導電ラインＣＬ３と連結される。第２電極ＥＬ２は不純物がドーピングされたシリコン、金属物質、金属窒化膜、及び金属シリサイドの中の少なくとも１つを含む。一例として、第２電極ＥＬ２は第１電極ＥＬ１と実質的に同一な物質を含む。
基板１００のセル領域ＣＡＲ上に、第１乃至第４積層構造体ＳＳ１－ＳＳ４を貫通する第２導電ラインＣＬ２が提供される。第２導電ラインＣＬ２は基板１００の上面に垂直な方向（即ち、第３方向Ｄ３）に延在される柱形状又はバー形状を有する。第１乃至第４積層構造体ＳＳ１－ＳＳ４の各々の第２導電ラインＣＬ２は、第１方向Ｄ１に配列される。第２導電ラインＣＬ２は半導体パターンＳＰの第１乃至第４列Ｒ１－Ｒ４に各々隣接して配置される。
一例として、第３積層構造体ＳＳ３を貫通する第１番目の第２導電ラインＣＬ２は、第１列Ｒ１の半導体パターンＳＰの側壁と隣接する。第１番目の第２導電ラインＣＬ２は、第１列Ｒ１の半導体パターンＳＰの側壁上で垂直方向に延在される。第３積層構造体ＳＳ３を貫通する第２番目の第２導電ラインＣＬ２は、第２列Ｒ２の半導体パターンＳＰの側壁と隣接する。第２番目の第２導電ラインＣＬ２は、第２列Ｒ２の半導体パターンＳＰの側壁上で垂直方向に延在される。第１番目の第２導電ラインＣＬ２と第２列Ｒ２の半導体パターンＳＰとの間に垂直絶縁パターンＶＩＰが介在される。垂直絶縁パターンＶＩＰはシリコン酸化膜を含む。
各々の第２導電ラインＣＬ２は、それと隣接する半導体パターンＳＰのチャネル領域ＣＨ上に配置される。第２導電ラインＣＬ２はゲート電極である。再び言えば、第２導電ラインＣＬ２は図１のメモリセルトランジスタＭＣＴのゲートである。第２導電ラインＣＬ２と半導体パターンＳＰのチャネル領域ＣＨとの間にゲート絶縁膜ＧＩが配置される。ゲート絶縁膜ＧＩは高誘電膜、シリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜の中で選択された１つの単一膜又はこれらの組み合わせを含む。一例として、前記高誘電膜はハフニウム酸化物、ハフニウムシリコン酸化物、ランタン酸化物、ジルコニウム酸化物、ジルコニウムシリコン酸化物、タンタル酸化物、チタニウム酸化物、バリウムストロンチウムチタニウム酸化物、バリウムチタニウム酸化物、ストロンチウムチタニウム酸化物、リチウム酸化物、アルミニウム酸化物、鉛スカンジウムタンタル酸化物、及び鉛亜鉛ニオブ酸塩の中で少なくとも１つを含む。
第２導電ラインＣＬ２は導電物質を含み、前記導電物質はドーピングされた半導体物質、導電性金属窒化膜、金属、及び金属－半導体化合物の中でいずれか１つである。第２導電ラインＣＬ２は図１を参照して説明したワードラインＷＬである。
基板１００のセル領域ＣＡＲ上に、第１乃至第４積層構造体ＳＳ１－ＳＳ４と平行に第１方向Ｄ１に延在される第３導電ラインＣＬ３が提供される。第１番目の第３導電ラインＣＬ３は第１及び第２積層構造体ＳＳ１、ＳＳ２の間に配置され、第２番目の第３導電ラインＣＬ３は第３及び第４積層構造体ＳＳ３、ＳＳ４の間に配置される。
第３導電ラインＣＬ３は、先に図３Ｄで説明した情報格納要素ＤＳの第２電極ＥＬ２と直接連結される。第１番目の第３導電ラインＣＬ３は第１及び第２積層構造体ＳＳ１、ＳＳ２のキャパシターの第２電極ＥＬ２と共通に連結され、第２番目の第３導電ラインＣＬ３は第３及び第４積層構造体ＳＳ３、ＳＳ４のキャパシターの第２電極ＥＬ２と共通に連結される。
第３導電ラインＣＬ３は導電物質を含み、前記導電物質はドーピングされた半導体物質、導電性金属窒化膜、金属、及び金属－半導体化合物の中でいずれか１つである。第３導電ラインＣＬ３は図１を参照して説明した接地配線ＰＰである。
第１層間絶縁膜ＩＬＤ１上に第１乃至第４積層構造体ＳＳ１－ＳＳ４を覆う第２層間絶縁膜ＩＬＤ２が提供される。第１及び第２層間絶縁膜ＩＬＤ１、ＩＬＤ２の各々はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜の中で少なくとも１つを含む。
本発明の一実施形態において、第１及び第２積層構造体ＳＳ１、ＳＳ２と第３及び第４積層構造体ＳＳ３、ＳＳ４とは互いに実質的に同一な構造を有する。第１及び第２積層構造体ＳＳ１、ＳＳ２と第３及び第４積層構造体ＳＳ３、ＳＳ４は互いに対称である。第１及び第２積層構造体ＳＳ１、ＳＳ２は第３導電ラインＣＬ３を基準に互いにミラー対称である。第３及び第４積層構造体ＳＳ３、ＳＳ４は第３導電ラインＣＬ３を基準に互いにミラー対称である。第２及び第３積層構造体ＳＳ２、ＳＳ３は、その間に満たされた第２層間絶縁膜ＩＬＤ２を基準に互いにミラー対称である。
図４は本発明の一実施形態に係る３次元半導体メモリ素子を説明するための図面であって、図２のＡ－Ａ’線に沿う断面図である。本実施形態では、先に図１、図２、図３Ａ乃至図３Ｄを参照して説明したことと重複される技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
図４を参照すれば、各々の半導体パターンＳＰは第１導電ラインＣＬ１と第１不純物領域ＳＤ１との間に介在された終端膜（ＳＧ、ｅｎｄ ｌａｙｅｒ）をさらに含む。一例として、終端膜ＳＧは半導体パターンＳＰの一領域である。他の例として、終端膜ＳＧは半導体パターンＳＰと第１導電ラインＣＬ１との間に追加に形成された膜である。
終端膜ＳＧは相対的に狭いバンドギャップを有する半導体元素を含む。半導体パターンＳＰがシリコンを含む場合、終端膜ＳＧはゲルマニウムを追加に含む。例えば、半導体パターンＳＰの第１及び第２不純物領域ＳＤ１、ＳＤ２及びチャネル領域ＣＨはシリコンを含み、終端膜ＳＧはシリコン－ゲルマニウムを含む。
第１導電ラインＣＬ１と終端膜ＳＧとの間にシリサイド膜ＳＣが介在される。シリサイド膜ＳＣは金属－半導体化合物（タングステンシリサイド、コバルトシリサイド、チタニウムシリサイド等）を含む。
一実施形態として、終端膜ＳＧを形成することは、半導体パターンＳＰの第１不純物領域ＳＤ１にプラズマドーピング工程（ＰＬＡＤ、ｐｌａｓｍａ－ａｓｓｉｓｔｅｄ ｄｏｐｉｎｇ）を遂行して、狭いバンドギャップを有する半導体元素（例えば、ゲルマニウム）を第１不純物領域ＳＤ１の一部にドーピングすることを含む。終端膜ＳＧを形成した後，金属－シリサイド工程を遂行してシリサイド膜ＳＣが形成される。シリサイド膜ＳＣを形成した後，第１導電ラインＣＬ１が形成される。
メモリ素子の動作の時、フローティングボディー効果によって正孔（Ｈｏｌｅ）が半導体パターンＳＰ内に蓄積される。蓄積された正孔がメモリセルのキャパシターの電子と再結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）してキャパシターのデータが損失されることがある。
本実施形態において、終端膜ＳＧは第１及び第２不純物領域ＳＤ１、ＳＤ２及びチャネル領域ＣＨに比べて狭いバンドギャップを有する。終端膜ＳＧは半導体パターンＳＰ内に蓄積された正孔が第１導電ラインＣＬ１を通じて排出されるように正孔バリアー（Ｈｏｌｅ ｂａｒｒｉｅｒ）を除去することができる。結果的に、本実施形態に係る半導体メモリ素子は終端膜ＳＧを追加に含むことによって蓄積された正孔を第１導電ラインＣＬ１を通じて除去することができる。
図５は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図６Ａは図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。図６Ｂは図５のＣ－Ｃ’線に沿う断面図である。本実施形態では、先に図１、図２、及び図３Ａ乃至図３Ｄを参照して説明したことと重複される技術的な特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
図５、図６Ａ、及び図６Ｂを参照すれば、基板１００はセル領域ＣＡＲ、コンタクト領域ＣＴＲ、第１周辺回路領域ＰＥＲ１、及び第２周辺回路領域ＰＥＲ２を含む。コンタクト領域ＣＴＲはセル領域ＣＡＲと第１周辺回路領域ＰＥＲ１との間に介在される。
第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２はメモリセルアレイと電気的に連結される周辺トランジスタ、抵抗（ｒｅｓｉｓｔｏｒ）、及びキャパシター（ｃａｐａｃｉｔｏｒ）を含む。一例として、第１周辺回路領域ＰＥＲ１はセル領域ＣＡＲのビットラインＢＬと連結されるセンス増幅器（ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）を含む。第２周辺回路領域ＰＥＲ２はセル領域ＣＡＲのワードラインＷＬと連結されるローデコーダー（ｒｏｗ ｄｅｃｏｄｅｒ）及び／又はサブワードラインドライバー（ｓｕｂ－ｗｏｒｄ ｌｉｎｅ ｄｒｉｖｅｒ）を含む。
図６Ａを参照すれば、基板１００の第１周辺回路領域ＰＥＲ１上に活性領域ＡＣＴを定義する素子分離膜ＳＴが提供される。活性領域ＡＣＴ上に、活性領域ＡＣＴを横切る周辺ゲート電極ＰＧが提供される。周辺ゲート電極ＰＧの両側の活性領域ＡＣＴの上部にソース／ドレイン領域ＩＲが提供される。周辺ゲート電極ＰＧと活性領域ＡＣＴとの間に周辺ゲート絶縁膜ＰＧＩが介在される。周辺ゲート電極ＰＧ上にゲートキャッピング膜ＰＧＰが提供される。周辺ゲート電極ＰＧの両側壁上に一対のスペーサーＰＳＰが提供される。第１層間絶縁膜ＩＬＤ１が活性領域ＡＣＴ、スペーサーＰＳＰ、及びゲートキャッピング膜ＰＧＰを覆う。
第１層間絶縁膜ＩＬＤ１上にセル領域ＣＡＲに向かう方向に延長される下部配線ＬＭＬが提供される。第１層間絶縁膜ＩＬＤ１を貫通する下部コンタクトＬＣＮＴを通じて、下部配線ＬＭＬは活性領域ＡＣＴのソース／ドレイン領域ＩＲと電気的に連結される。図示しなかったが、下部配線ＬＭＬは第１層間絶縁膜ＩＬＤ１及びゲートキャッピング膜ＰＧＰを貫通する下部コンタクトＬＣＮＴを通じて周辺ゲート電極ＰＧと電気的に連結されてもよい。第２周辺回路領域ＰＥＲ２上の周辺トランジスタの構造は図６Ａに図示された第１周辺回路領域ＰＥＲ１上の周辺トランジスタの構造と実質的に同一である。
基板１００のセル領域ＣＡＲ及びコンタクト領域ＣＴＲ上に第１乃至第４積層構造体ＳＳ１－ＳＳ４が提供される。第１乃至第４積層構造体ＳＳ１－ＳＳ４は第１層間絶縁膜ＩＬＤ１上に提供される。第１乃至第４積層構造体ＳＳ１－ＳＳ４は第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２の周辺トランジスタよりさらに高いレベルに位置する。図面を単純化するために、先に図２に図示して説明した半導体パターンＳＰは省略したまま、第１乃至第４積層構造体ＳＳ１－ＳＳ４を図示した。
第１乃至第４積層構造体ＳＳ１－ＳＳ４を覆う第２層間絶縁膜ＩＬＤ２を貫通して、コンタクト領域ＣＴＲ上の第１導電ラインＣＬ１と接触するコンタクトＣＮＴが提供される。第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２上の第２層間絶縁膜ＩＬＤ２を貫通して、下部配線ＬＭＬと接触するコンタクトＣＮＴが提供される。
コンタクト領域ＣＴＲの第１導電ラインＣＬ１と接触するコンタクトＣＮＴは、第１方向Ｄ１に配列される。コンタクト領域ＣＴＲのコンタクトＣＮＴは第１乃至第４積層構造体ＳＳ１－ＳＳ４の各々の階段式構造上に配置される。したがって、コンタクト領域ＣＴＲのコンタクトＣＮＴはセル領域ＣＡＲに近くなるほど、その底面のレベルが上昇する。例えば、第１周辺回路領域ＰＥＲ１に近いコンタクトＣＮＴの底面は第１レベルＬＥＶ１に位置し、セル領域ＣＡＲに近いコンタクトＣＮＴの底面は第２レベルＬＥＶ２に位置する。第２レベルＬＥＶ２は第１レベルＬＥＶ１より高い。
第１周辺回路領域ＰＥＲ１の下部配線ＬＭＬと接触するコンタクトＣＮＴは、第２方向Ｄ２にジグザグ形状に配列される。第１周辺回路領域ＰＥＲ１上のコンタクトＣＮＴがジグザグ形状に配列されることによって、互いに隣接するコンタクトＣＮＴの間の工程マージンを十分に確保することができる。例えば、第１周辺回路領域ＰＥＲ１の第１番目の下部配線ＬＭＬは第１端ＥＮ１を有する。第１周辺回路領域ＰＥＲ１の第２番目の下部配線ＬＭＬは第２端ＥＮ２を有する。第２端ＥＮ２は第１端ＥＮ１に比べてコンタクト領域ＣＴＲにさらに近い。第２層間絶縁膜ＩＬＤ２上に第３及び第４層間絶縁膜ＩＬＤ３、ＩＬＤ４が提供される。第３層間絶縁膜ＩＬＤ３内にビアＶＩが提供される。第４層間絶縁膜ＩＬＤ４内に第１乃至第６配線ＭＬ１－ＭＬ６が提供される。第１乃至第６配線ＭＬ１－ＭＬ６はビアＶＩと接触する。
コンタクト領域ＣＴＲ上で第１乃至第４配線ＭＬ１－ＭＬ４はコンタクトＣＮＴ及びビアＶＩを通じて第１乃至第４積層構造体ＳＳ１－ＳＳ４の第１導電ラインＣＬ１と電気的に連結される。
コンタクト領域ＣＴＲ上で第１配線ＭＬ１が第１積層構造体ＳＳ１の第１導電ラインＣＬ１と各々接続される。コンタクト領域ＣＴＲ上で第２配線ＭＬ２が第２積層構造体ＳＳ２の第１導電ラインＣＬ１と各々接続される。コンタクト領域ＣＴＲ上で第３配線ＭＬ３が第３積層構造体ＳＳ３の第１導電ラインＣＬ１と各々接続される。コンタクト領域ＣＴＲ上で第４配線ＭＬ４が第４積層構造体ＳＳ４の第１導電ラインＣＬ１と各々接続される。
第１配線ＭＬ１の数は第１積層構造体ＳＳ１の第１導電ラインＣＬ１の数と同一である。第２配線ＭＬ２の数は第２積層構造体ＳＳ２の第１導電ラインＣＬ１の数と同一である。第３配線ＭＬ３の数は第３積層構造体ＳＳ３の第１導電ラインＣＬ１の数と同一である。第４配線ＭＬ４の数は第４積層構造体ＳＳ４の第１導電ラインＣＬ１の数と同一である。
第１乃至第４配線ＭＬ１－ＭＬ４の各々は第１方向Ｄ１に延在される第１部分と、第２方向Ｄ２に延在される第２部分とを含む。例えば、第１配線ＭＬ１の第１部分は第２方向Ｄ２に一定間隔離隔されて配置される。第１配線ＭＬ１の第２部分は第１導電ラインＣＬ１上のコンタクトＣＮＴと連結される。
第１乃至第４配線ＭＬ１－ＭＬ４はコンタクト領域ＣＴＲから第１周辺回路領域ＰＥＲ１まで延長される。第１周辺回路領域ＰＥＲ１上で第１乃至第４配線ＭＬ１－ＭＬ４はコンタクトＣＮＴ及びビアＶＩを通じて下部配線ＬＭＬと電気的に連結される。
セル領域ＣＡＲ上で第５配線ＭＬ５はビアＶＩを通じて第２導電ラインＣＬ２と電気的に連結される。第５配線ＭＬ５は第２方向Ｄ２に延在される。第５配線ＭＬ５はセル領域ＣＡＲから第２周辺回路領域ＰＥＲ２まで延長される。第２周辺回路領域ＰＥＲ２上で第５配線ＭＬ５はコンタクトＣＮＴ及びビアＶＩを通じて下部配線ＬＭＬと電気的に連結される。
第５配線ＭＬ５の各々は、第１乃至第４積層構造体ＳＳ１－ＳＳ４の第２導電ラインＣＬ２と共通に連結される。一例として、第２積層構造体ＳＳ２の第１方向Ｄ１に配列された第２導電ラインＣＬ２は第１行Ｃ１をなす。第３積層構造体ＳＳ３の第１方向Ｄ１に配列された第２導電ラインＣＬ２は第２行Ｃ２をなす。
第１行Ｃ１の第１番目の第２導電ラインＣＬ２と第２行Ｃ２の第１番目の第２導電ラインＣＬ２とは第２方向Ｄ２に整列される。第１行Ｃ１の第１番目の第２導電ラインＣＬ２と第２行Ｃ２の第１番目の第２導電ラインＣＬ２とは、第１番目の第５配線ＭＬ５に共通に連結される。第１行Ｃ１の第２番目の第２導電ラインＣＬ２と第２行Ｃ２の第２番目の第２導電ラインＣＬ２とは第２方向Ｄ２に整列される。第１行Ｃ１の第２番目の第２導電ラインＣＬ２と第２行Ｃ２の第２番目の第２導電ラインＣＬ２とは、第２番目の第５配線ＭＬ５に共通に連結される。
第１番目の第５配線ＭＬ５はセル領域ＣＡＲの一側に隣接する第２周辺回路領域ＰＥＲ２の上に延長される。第２番目の第５配線ＭＬ５はセル領域ＣＡＲの他側に隣接する第２周辺回路領域ＰＥＲ２の上に延長される。
セル領域ＣＡＲ上で第６配線ＭＬ６はビアＶＩを通じて第３導電ラインＣＬ３と電気的に連結される。第６配線ＭＬ６は第２方向Ｄ２に延在される。第６配線ＭＬ６は上部ビアＵＶＩを通じて、上位配線（図示せず）と連結される。
下部配線ＬＭＬ、下部コンタクトＬＣＮＴ、コンタクトＣＮＴ、ビアＶＩ、及び第１乃至第６配線ＭＬ１－ＭＬ６の各々はアルミニウム、銅、タングステン、モリブデン、及びコバルトの中から選択された少なくとも１つの金属物質を含む。
以下、本発明の多様な実施形態に対して説明する。後述する実施形態では、先に図１乃至図６Ｂを参照して説明したことと重複される技術的特徴に対する詳細な説明は省略し、差異点に対して詳細に説明する。
図７Ａは図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。図７Ｂは図５のＣ－Ｃ’線に沿う断面図である。図７Ａ及び図７Ｂを参照すれば、第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２上に第１周辺トランジスタＰＴＲ１が配置される。さらにコンタクト領域ＣＴＲ上に少なくとも１つの第２周辺トランジスタＰＴＲ２が配置され、セル領域ＣＡＲ上に少なくとも１つの第３周辺トランジスタＰＴＲ３が配置される。
第２及び第３周辺トランジスタＰＴＲ２、ＰＴＲ３は第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２の第１周辺トランジスタＰＴＲ１と同一な機能を遂行するトランジスタである。一例として、第２及び第３周辺トランジスタＰＴＲ２、ＰＴＲ３は第１周辺トランジスタＰＴＲ１と共にメモリセルを駆動するための周辺回路を構成することができる。本実施形態によれば、周辺回路を構成する周辺トランジスタを第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２のみならず、コンタクト領域ＣＴＲ及びセル領域ＣＡＲ上にも配置して、周辺トランジスタが形成される面積を相対的に大きく確保することができる。
基板１００の素子分離膜ＳＴ上に第１下部配線ＬＭＬ１が提供される。第１下部配線ＬＭＬ１はコンタクト領域ＣＴＲ及びセル領域ＣＡＲ上に配置される。
第１層間絶縁膜ＩＬＤ１が第１乃至第３周辺トランジスタＰＴＲ１、ＰＴＲ２、ＰＴＲ３及び第１下部配線ＬＭＬ１を覆う。第１層間絶縁膜ＩＬＤ１と第２層間絶縁膜ＩＬＤ２との間に追加層間絶縁膜ＩＬＤａが提供される。追加層間絶縁膜ＩＬＤａ内に第２下部配線ＬＭＬ２が提供される。
一例として、第２下部配線ＬＭＬ２は第１層間絶縁膜ＩＬＤ１を貫通する下部コンタクトＬＣＮＴを通じて第２周辺トランジスタＰＴＲ２と連結される。結果的に、第１導電ラインＣＬ１が第２周辺トランジスタＰＴＲ２と電気的に連結される。
第１及び第２下部配線ＬＭＬ１、ＬＭＬ２を第１及び第２周辺回路領域ＰＥＲ１、ＰＥＲ２のみならず、コンタクト領域ＣＴＲ及びセル領域ＣＡＲ上にも配置して、メモリ素子のルーティング自由度を向上させることができる。さらに、配線が形成される面積を相対的に大きく確保することができる。
図８Ａは図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。図８Ｂは図５のＣ－Ｃ’線に沿う断面図である。図８Ａ及び図８Ｂを参照すれば、第４層間絶縁膜ＩＬＤ４上に第５層間絶縁膜ＩＬＤ５及び第６層間絶縁膜ＩＬＤ６が提供される。第５層間絶縁膜ＩＬＤ５内に上部ビアＵＶＩが提供される。第６層間絶縁膜ＩＬＤ６内に上部配線ＵＭＬが提供される。上部配線ＵＭＬは上部ビアＵＶＩと接触する。上部ビアＵＶＩは上部配線ＵＭＬと第１乃至第６配線ＭＬ１－ＭＬ６を互いに垂直方向で連結する。
図８Ａを参照すれば、第１番目の第４配線ＭＬ４は上部配線ＵＭＬと電気的に連結される。第１番目の第４配線ＭＬ４と連結された上部配線ＵＭＬは第１周辺回路領域ＰＥＲ１に延長される。第２番目の第４配線ＭＬ４は上部配線ＵＭＬと連結されずに、第１周辺回路領域ＰＥＲ１に延長される。第３番目の第４配線ＭＬ４は上部配線ＵＭＬと電気的に連結される。第３番目の第４配線ＭＬ４と連結された上部配線ＵＭＬは第１周辺回路領域ＰＥＲ１に延長される。第４番目の第４配線ＭＬ４は上部配線ＵＭＬと連結されずに、第１周辺回路領域ＰＥＲ１に延長される。
図８Ｂを参照すれば、第１番目の第５配線ＭＬ５は上部配線ＵＭＬと電気的に連結される。第１番目の第５配線ＭＬ５と連結された上部配線ＵＭＬは第２周辺回路領域ＰＥＲ２に延長される。第２番目の第５配線ＭＬ５は上部配線ＵＭＬと連結されずに、第２周辺回路領域ＰＥＲ２に延長される。
本実施形態によれば、第１乃至第６配線ＭＬ１－ＭＬ６上に上位配線である上部配線ＵＭＬを追加に配置して、ルーティング自由度を向上させることができる。さらに、配線が形成される面積を相対的に大きく確保することができる。
図９は図５のＣ－Ｃ’線に沿う断面図である。図７Ａ及び図９を参照すれば、第１列Ｒ１の半導体パターンＳＰと第２列Ｒ２の半導体パターンＳＰとの間に第２導電ラインＣＬ２及び追加導電ラインＣＬ２ａが提供される。再び言えば、垂直方向に積層された半導体パターンＳＰの両側に第２導電ラインＣＬ２及び追加導電ラインＣＬ２ａが配置される。追加導電ラインＣＬ２ａは第２導電ラインＣＬ２と平行に第３方向Ｄ３に延在される。
一例として、追加導電ラインＣＬ２ａはメモリセルトランジスタＭＣＴのバックゲート（Ｂａｃｋ Ｇａｔｅ）である。他の例として、追加導電ラインＣＬ２ａは第２導電ラインＣＬ２と共に１つのワードラインＷＬを構成する。その他の例として、追加導電ラインＣＬ２ａは半導体パターンＳＰに直接接触して、ボディーコンタクトの機能を遂行することができる。追加導電ラインＣＬ２ａは第１及び第２下部配線ＬＭＬ１、ＬＭＬ２を通じて他の領域と連結される。
図１０は図５のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。図１０を参照すれば、第１周辺回路領域ＰＥＲ１の第２層間絶縁膜ＩＬＤ２上に半導体膜ＳＬが提供される。半導体膜ＳＬは第１乃至第４積層構造体ＳＳ１－ＳＳ４より高く位置する。半導体膜ＳＬ上に周辺トランジスタＰＴＲが形成される。第２周辺回路領域ＰＥＲ２上の周辺トランジスタの構造は図１０に図示された第１周辺回路領域ＰＥＲ１上の周辺トランジスタの構造と実質的に同一である。
半導体膜ＳＬ上に周辺トランジスタＰＴＲを覆う追加層間絶縁膜ＩＬＤａが提供される。追加層間絶縁膜ＩＬＤａの上面は、コンタクト領域ＣＴＲ及びセル領域ＣＡＲ上の第２層間絶縁膜ＩＬＤ２の上面と実質的に共面をなす。半導体膜ＳＬ上の周辺トランジスタＰＴＲは、第１乃至第５配線ＭＬ１－ＭＬ５を通じて第１及び第２導電ラインＣＬ１、ＣＬ２と電気的に連結される。
図１１は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図１２は図５のＡ－Ａ’線に沿う断面図である。図１１及び図１２を参照すれば、第１周辺回路領域ＰＥＲ１は第１サブ領域ＰＥＲ１ａ及び第２サブ領域ＰＥＲ１ｂを含む。第２サブ領域ＰＥＲ１ｂは第１サブ領域ＰＥＲ１ａと第１方向Ｄ１に離隔される。第１及び第２サブ領域ＰＥＲ１ａ、ＰＥＲ１ｂ上に第１及び第２周辺トランジスタＰＴＲ１、ＰＴＲ２が各々提供される。
例えば、第１番目の第４配線ＭＬ４は第１サブ領域ＰＥＲ１ａに延長される。第２番目の第４配線ＭＬ４は第２サブ領域ＰＥＲ１ｂに延長される。第３番目の第４配線ＭＬ４は第１サブ領域ＰＥＲ１ａに延長される。第４番目の第４配線ＭＬ４は第２サブ領域ＰＥＲ１ｂに延長される。
本実施形態によれば、第１周辺回路領域ＰＥＲ１を２つの区域に分割して第１及び第２サブ領域ＰＥＲ１ａ、ＰＥＲ１ｂを構成する。したがって、第１周辺回路領域ＰＥＲ１の周辺回路を構成する第１及び第２周辺トランジスタＰＴＲ１、ＰＴＲ２を各々第１及び第２サブ領域ＰＥＲ１ａ、ＰＥＲ１ｂに分けて配置する。結果的に、周辺トランジスタが形成される面積を相対的に大きく確保することができ、隣接するコンタクトＣＮＴの間の間隔も相対的に大きく確保することができる。
図１３は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図１３を参照すれば、第１周辺回路領域ＰＥＲ１が複数に提供される。例えば、第１周辺回路領域ＰＥＲ１はセンス増幅器を含む。
セル領域ＣＡＲの一側に隣接して、第１周辺回路領域ＰＥＲ１と第２周辺回路領域ＰＥＲ２とが第１方向Ｄ１に沿って互いに交互に配列される。セル領域ＣＡＲの他側に隣接して、第１周辺回路領域ＰＥＲ１と第２周辺回路領域ＰＥＲ２とが第１方向Ｄ１に沿って互いに交互に配列される。
図１４は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図１４を参照すれば、第１周辺回路領域ＰＥＲ１は第２方向Ｄ２に延在される第１部分ＰＡ１及び第１部分ＰＡ１から第１方向Ｄ１に延在される第２部分ＰＡ２を含む。
図１３及び図１４を参照して説明した実施形態によれば、先に図５を参照して説明した第１周辺回路領域ＰＥＲ１の面積に比べて第１周辺回路領域ＰＥＲ１の面積をより広く確保する。
図１５は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図１６は図１５のＡ－Ａ’線に沿う断面図である。図１５及び図１６を参照すれば、コンタクト領域ＣＴＲ上に第１導電ラインＣＬ１と接触する共通コンタクトＣＣＮＴが提供される。共通コンタクトＣＣＮＴの各々は互いに同一なレベルに位置する一対の第１導電ラインＣＬ１と共通に接触する。
例えば、第２積層構造体ＳＳ２の最下部の第１導電ラインＣＬ１と第３積層構造体ＳＳ３の最下部の第１導電ラインＣＬ１は、１つの共通コンタクトＣＣＮＴに共通に連結される。第２積層構造体ＳＳ２の最上部の第１導電ラインＣＬ１と第３積層構造体ＳＳ３の最上部の第１導電ラインＣＬ１は、１つの共通コンタクトＣＣＮＴに共通に連結される。
先に図５の第１乃至第４配線ＭＬ１－ＭＬ４の代わりに共通配線ＣＭＬが提供される。共通配線ＣＭＬはビアＶＩを通じて共通コンタクトＣＣＮＴと電気的に連結される。共通配線ＣＭＬの各々は互いに同一なレベルに位置する一対の第１導電ラインＣＬ１と電気的に連結される。
図示しなかったが、本発明の他の実施形態において、共通コンタクトＣＣＮＴは、第１積層構造体ＳＳ１の第１導電ラインＣＬ１及び第２積層構造体ＳＳ２の第１導電ラインＣＬ１と共通に接触するように提供される。共通コンタクトＣＣＮＴは、第３積層構造体ＳＳ３の第１導電ラインＣＬ１及び第４積層構造体ＳＳ４の第１導電ラインＣＬ１と共通に接触するように提供される。
第５配線ＭＬ５は第１サブ配線ＭＬ５ａ及び第２サブ配線ＭＬ５ｂを含む。第１サブ配線ＭＬ５ａ及び第２サブ配線ＭＬ５ｂは第１方向Ｄ１に沿って互いに交互に配列される。各々の第１サブ配線ＭＬ５ａは第２及び第４積層構造体ＳＳ２、ＳＳ４の第２導電ラインＣＬ２と共通に連結される。各々の第１サブ配線ＭＬ５ａは第１及び第３積層構造体ＳＳ１、ＳＳ３の第２導電ラインＣＬ２とは連結されない。各々の第２サブ配線ＭＬ５ｂは第１及び第３積層構造体ＳＳ１、ＳＳ３の第２導電ラインＣＬ２と共通に連結される。各々の第２サブ配線ＭＬ５ｂは第２及び第４積層構造体ＳＳ２、ＳＳ４の第２導電ラインＣＬ２とは連結されない。
一例として、第２積層構造体ＳＳ２の第２導電ラインＣＬ２は第１行Ｃ１をなし、第３積層構造体ＳＳ３の第２導電ラインＣＬ２は第２行Ｃ２をなす。第１行Ｃ１の第１番目の第２導電ラインＣＬ２と第２行Ｃ２の第１番目の第２導電ラインＣＬ２は第２方向Ｄ２に整列されず、互いにオフセットされる。第１行Ｃ１の第１番目の第２導電ラインＣＬ２は第１サブ配線ＭＬ５ａと電気的に連結され、第２行Ｃ２の第１番目の第２導電ラインＣＬ２は第２サブ配線ＭＬ５ｂと電気的に連結される。第１行Ｃ１の第２番目の第２導電ラインＣＬ２と第２行Ｃ２の第２番目の第２導電ラインＣＬ２とは第２方向Ｄ２に整列されず、互いにオフセットされる。第１行Ｃ１の第２番目の第２導電ラインＣＬ２は第１サブ配線ＭＬ５ａと電気的に連結され、第２行Ｃ２の第２番目の第２導電ラインＣＬ２は第２サブ配線ＭＬ５ｂと電気的に連結される。
第１サブ配線ＭＬ５ａはセル領域ＣＡＲからセル領域ＣＡＲの一側に隣接する第２周辺回路領域ＰＥＲ２の上に延長される。第２サブ配線ＭＬ５ｂはセル領域ＣＡＲからセル領域ＣＡＲの他側に隣接する第２周辺回路領域ＰＥＲ２の上に延長される。
第２周辺回路領域ＰＥＲ２の下部配線ＬＭＬと接触するコンタクトＣＮＴは、第２方向Ｄ２にジグザグ形状に配列される。第２周辺回路領域ＰＥＲ２上のコンタクトＣＮＴがジグザグ形状に配列されることによって、互いに隣接するコンタクトＣＮＴの間の工程マージンを十分に確保することができる。例えば、第２周辺回路領域ＰＥＲ２の第１番目の下部配線ＬＭＬは第１端ＥＮ１を有する。第２周辺回路領域ＰＥＲ２の第２番目の下部配線ＬＭＬは第２端ＥＮ２を有する。第２端ＥＮ２は第１端ＥＮ１に比べてコンタクト領域ＣＴＲにさらに近い。
図１７は本発明の実施形態に係る３次元半導体メモリ素子を示す斜視図である。図１８は図１７のＡ－Ａ’線及びＢ－Ｂ’線に沿う断面図である。図１７及び図１８を参照すれば第１導電ラインＣＬ１の各々は第１方向Ｄ１に延在される配線部ＬＰ及び配線部ＬＰから第３方向Ｄ３に延在されるコンタクト部ＣＮＰを含む。
第１導電ラインＣＬ１のコンタクト部ＣＮＰはコンタクト領域ＣＴＲ上に配置される。第１乃至第４積層構造体ＳＳ１－ＳＳ４の各々のコンタクト部ＣＮＰは、第１方向Ｄ１に配列される。コンタクト部ＣＮＰの上面は第２層間絶縁膜ＩＬＤ２の上面と実質的に共面をなす。コンタクト部ＣＮＰの上面上にビアＶＩが配置される。コンタクト部ＣＮＰはビアＶＩを通じて第１乃至第４配線ＭＬ１－ＭＬ４と電気的に連結される。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明はその技術的思想や必須的な特徴を変形しなく、他の具体的な形態に実施されることもあり得る。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的なものではないものとして理解しなければならない。
１００ 基板
ＡＣＴ 活性領域
ＣＡＲ セル領域
ＣＨ チャネル領域
ＣＬ１、ＣＬ２ 導電ライン
ＣＮＴ コンタクト
ＣＴＲ コンタクト領域
ＤＬ 誘電膜
ＤＳ 情報格納要素
ＥＬ１、ＥＬ２ 電極
ＧＩ ゲート絶縁膜
ＩＬ 絶縁膜
ＩＬＤ１～ＩＬＤ６ 層間絶縁膜
ＩＲ ソース／ドレイン領域
ＬＣＮＴ 下部コンタクト
ＭＣＴ メモリセルトランジスタ
ＭＬ１～ＭＬ６ 配線
ＰＥＲ１、ＰＥＲ２ 周辺回路領域
ＰＧ 周辺ゲート電極
ＰＧＩ 周辺ゲート絶縁膜
ＰＧＰ ゲートキャッピング膜
ＰＰ 接地配線
ＰＳＰ スペーサー
ＰＴＲ１～ＰＴＲ４ 周辺トランジスタ
ＳＣ シリサイド膜
ＳＣＡ サブセルアレイ
ＳＤ１、ＳＤ２ 不純物領域
ＳＧ 終端膜
ＳＬ 半導体膜
ＳＰ 半導体パターン
ＳＳ１－ＳＳ４ 積層構造体
ＳＴ 素子分離膜
ＶＩ ビア
ＶＩＰ 垂直絶縁パターン
ＷＬ ワードライン

Claims (14)

  1. 基板の上の第１積層構造体及び第２積層構造体であり、互いに平行に第１方向に延在される第１積層構造体及び第２積層構造体と、
    前記第１及び第２積層構造体上の第１配線及び第２配線と、を含み、
    前記第１及び第２積層構造体の各々は、
    垂直方向に積層された複数の半導体パターンであり、各々が、前記第１方向と交差する第２方向に延在される複数の半導体パターンと、
    垂直方向に積層されて前記複数の半導体パターンと連結された複数の導電ラインであり、各々が前記第１方向に延在される複数の導電ラインと、
    前記複数の半導体パターンと隣接して垂直方向に延在されるゲート電極と、を含み、
    前記第１積層構造体の前記複数の導電ラインは、第１導電ラインを含み、
    前記第２積層構造体の前記複数の導電ラインは、前記第１導電ラインと同一なレベルに位置する第２導電ラインを含み、
    前記第１配線は、前記第１及び第２導電ラインのうちの少なくとも１つと電気的に連結され、前記基板の外周部に向かって前記第１方向に引き出され、
    前記第２配線は、前記第１及び第２積層構造体の前記ゲート電極のうちの少なくとも１つと電気的に連結され、前記基板の外周部に向かって前記第２方向に引き出される、半導体メモリ素子。
  2. 前記第１及び第２積層構造体上の第３配線をさらに含み、
    前記第１配線は、前記第１導電ラインと電気的に連結され、
    前記第３配線は、前記第２導電ラインと電気的に連結され、
    前記第２配線は、前記第１及び第２積層構造体の前記ゲート電極と共通に連結される、請求項１に記載の半導体メモリ素子。
  3. 前記第２配線は、前記第２方向に延在され、
    前記第２配線と共通に連結される前記ゲート電極は、前記第２方向に整列される、請求項２に記載の半導体メモリ素子。
  4. 前記第１及び第２積層構造体上の第３配線をさらに含み、
    前記第１配線は、前記第１及び第２導電ラインと共通に連結され、
    前記第２配線は、前記第１積層構造体の前記ゲート電極と電気的に連結され、
    前記第３配線は、前記第２積層構造体の前記ゲート電極と電気的に連結される、請求項１に記載の半導体メモリ素子。
  5. 前記第１及び第２導電ラインと共通に接触する共通コンタクトをさらに含み、
    前記第１配線は、前記共通コンタクトと電気的に連結される、請求項４に記載の半導体メモリ素子。
  6. 前記半導体パターンの各々は、第１不純物領域、第２不純物領域、及び前記第１及び第２不純物領域の間に介在されたチャネル領域を含み、
    前記導電ラインの各々は、前記半導体パターンの各々の前記第１不純物領域と電気的に連結され、
    前記ゲート電極の各々は、前記半導体パターンの前記チャネル領域に隣接する、請求項１に記載の半導体メモリ素子。
  7. 前記半導体パターンの各々は、第１不純物領域と前記導電ラインとの間に介在された終端膜をさらに含み、
    前記終端膜は、前記チャネル領域の半導体元素より狭いバンドギャップを有する半導体元素を含む、請求項６に記載の半導体メモリ素子。
  8. 前記基板の前記外周部は、第１周辺回路領域及び第２周辺回路領域を含み、
    前記第１配線は、前記第１方向に前記第１周辺回路領域に向かって延在されて、前記第１周辺回路領域上の第１周辺トランジスタと電気的に連結され、
    前記第２配線は、前記第２方向に前記第２周辺回路領域に向かって延在されて、前記第２周辺回路領域上の第２周辺トランジスタと電気的に連結される、請求項１に記載の半導体メモリ素子。
  9. 前記第１及び第２導電ラインのうちの少なくとも１つと接触するコンタクトをさらに含み、
    前記基板は、セル領域及びコンタクト領域を含み、
    前記第１及び第２積層構造体の前記導電ラインは、前記セル領域から前記コンタクト領域に延長され、
    前記コンタクトは、前記コンタクト領域上に配置され、
    前記第１配線は、前記コンタクトと電気的に連結される、請求項１に記載の半導体メモリ素子。
  10. 前記基板は、セル領域及びコンタクト領域を含み、
    前記第１及び第２積層構造体の前記導電ラインの各々は、
    前記セル領域から前記コンタクト領域に水平方向に延在される配線部と、
    前記コンタクト領域上で前記配線部から垂直方向に延在されるコンタクト部と、を含み、
    前記第１配線は、前記第１及び第２導電ラインの前記コンタクト部のうちの少なくとも１つと電気的に連結される、請求項１に記載の半導体メモリ素子。
  11. セル領域及びコンタクト領域を含む基板と、
    前記セル領域上で垂直方向に積層され、第１方向に延在される複数の半導体パターンであり、各々が第１不純物領域、第２不純物領域、及び前記第１及び第２不純物領域の間のチャネル領域を含む複数の半導体パターンと、
    垂直方向に積層され、前記複数の半導体パターンの前記第１不純物領域と連結される複数の第１導電ラインであり、前記セル領域から前記コンタクト領域に、前記第１方向と交差する第２方向に延長された複数の第１導電ラインと、
    前記複数の半導体パターンの各々の前記第２不純物領域と連結されるキャパシターと、
    前記コンタクト領域上の前記複数の第１導電ラインと接触する複数のコンタクトであり、前記第２方向に整列された複数のコンタクトと、
    前記複数のコンタクトと電気的に連結される複数の配線と、を含み、
    前記複数のコンタクトは、第１コンタクト及び前記第１コンタクトより前記セル領域にさらに近い第２コンタクトを含み、
    前記第２コンタクトの底面のレベルは、前記第１コンタクトの底面のレベルより高く、
    前記複数の配線は、それぞれ前記第１コンタクト及び前記第２コンタクトと電気的に連結される第１配線及び第２配線を含み、
    前記第１配線及び第２配線は、前記基板の外周部に向かって前記第２方向に引き出される、半導体メモリ素子。
  12. 前記第１コンタクトと接触する前記第１導電ラインは、前記コンタクト領域上で第１長さを有し、
    前記第２コンタクトと接触する前記第１導電ラインは、前記コンタクト領域上で第２長さを有し、
    前記第１長さは、前記第２長さより大きい、請求項１１に記載の半導体メモリ素子。
  13. 前記基板の周辺回路領域上の第１下部配線及び第２下部配線、をさらに含み、
    前記第１及び第２下部配線は、それぞれ、前記第１配線及び前記第２配線と電気的に連結され、
    前記第１及び第２下部配線は、各々第１端及び第２端を含み、
    前記第２端は、前記第１端より前記コンタクト領域に近い、請求項１１に記載の半導体メモリ素子。
  14. 前記複数の半導体パターンの各々の前記チャネル領域と隣接して垂直方向に延在される第２導電ラインと、
    前記第２導電ラインと電気的に連結される第３配線と、をさらに含み、
    前記基板は、第１及び第２周辺回路領域をさらに含み、
    前記第１及び第２配線は、前記第１周辺回路領域の上に延長され、前記第３配線は、前記第２周辺回路領域の上に延長される、請求項１１に記載の半導体メモリ素子。
JP2019004399A 2018-02-12 2019-01-15 半導体メモリ素子 Active JP7338975B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862629335P 2018-02-12 2018-02-12
US62/629,335 2018-02-12
KR1020180058523A KR102494114B1 (ko) 2018-02-12 2018-05-23 반도체 메모리 소자
KR10-2018-0058523 2018-05-23

Publications (2)

Publication Number Publication Date
JP2019140382A JP2019140382A (ja) 2019-08-22
JP7338975B2 true JP7338975B2 (ja) 2023-09-05

Family

ID=65279422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019004399A Active JP7338975B2 (ja) 2018-02-12 2019-01-15 半導体メモリ素子

Country Status (4)

Country Link
US (2) US10910378B2 (ja)
EP (1) EP3534401B1 (ja)
JP (1) JP7338975B2 (ja)
CN (1) CN110164867B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102639721B1 (ko) 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
KR102634614B1 (ko) * 2019-07-12 2024-02-08 에스케이하이닉스 주식회사 수직형 메모리 장치
KR102749009B1 (ko) 2019-08-30 2025-01-02 삼성전자주식회사 집적회로 소자
JP2021048298A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11335686B2 (en) 2019-10-31 2022-05-17 Intel Corporation Transistors with back-side contacts to create three dimensional memory and logic
KR102759369B1 (ko) 2019-11-11 2025-01-24 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11257822B2 (en) 2019-11-21 2022-02-22 Intel Corporation Three-dimensional nanoribbon-based dynamic random-access memory
KR102741107B1 (ko) 2019-11-22 2024-12-10 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US11056492B1 (en) 2019-12-23 2021-07-06 Intel Corporation Dense memory arrays utilizing access transistors with back-side contacts
KR102671791B1 (ko) * 2020-01-13 2024-06-04 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
KR102736068B1 (ko) 2020-01-31 2024-12-02 에스케이하이닉스 주식회사 메모리 장치
US11087832B1 (en) 2020-03-02 2021-08-10 Intel Corporation Three-dimensional nanoribbon-based static random-access memory
US11094699B1 (en) 2020-05-28 2021-08-17 Micron Technology, Inc. Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
KR102747694B1 (ko) 2020-08-25 2024-12-30 삼성전자주식회사 3차원 반도체 메모리 장치
KR102780920B1 (ko) 2020-09-02 2025-03-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 디바이스에서 온칩 커패시터 구조를 형성하기 위한 방법
JP2022147872A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
US12412835B2 (en) 2021-04-27 2025-09-09 Intel Corporation Back-side power delivery with glass support at the front
KR102943385B1 (ko) 2021-06-17 2026-03-23 삼성전자주식회사 반도체 메모리 소자
JP2023001826A (ja) 2021-06-21 2023-01-06 キオクシア株式会社 半導体記憶装置
KR102887871B1 (ko) * 2021-06-30 2025-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치
US12471288B2 (en) 2021-12-07 2025-11-11 Intel Corporation Three-dimensional nanoribbon-based hysteretic memory
JP2023095213A (ja) * 2021-12-24 2023-07-06 キオクシア株式会社 半導体記憶装置
US12598732B2 (en) 2022-05-30 2026-04-07 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing memory
US12575087B2 (en) * 2022-05-31 2026-03-10 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN117219615A (zh) * 2022-05-31 2023-12-12 长鑫存储技术有限公司 半导体结构及其制作方法
CN115020480A (zh) 2022-05-31 2022-09-06 长鑫存储技术有限公司 半导体结构
US12471267B2 (en) 2022-05-31 2025-11-11 Changxin Memory Technologies, Inc. Transistor and manufacturing method thereof, and memory
EP4307855B1 (en) 2022-05-31 2025-09-10 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method therefor
CN115117017A (zh) 2022-06-15 2022-09-27 长鑫存储技术有限公司 半导体结构
CN117334668A (zh) 2022-06-16 2024-01-02 长鑫存储技术有限公司 半导体结构及其制备方法
CN117352489A (zh) * 2022-06-21 2024-01-05 长鑫存储技术有限公司 半导体结构及其制造方法、存储芯片、电子设备
CN117545270A (zh) * 2022-07-27 2024-02-09 长鑫存储技术有限公司 半导体结构及其形成方法
US20240071914A1 (en) * 2022-08-30 2024-02-29 Micron Technology, Inc. Semiconductor device assemblies with coplanar interconnect structures, and methods for making the same
CN118338646A (zh) * 2023-01-03 2024-07-12 长鑫存储技术有限公司 半导体结构及其形成方法
JP2024135910A (ja) 2023-03-23 2024-10-04 キオクシア株式会社 メモリデバイス
US12575076B2 (en) 2023-05-18 2026-03-10 Intel Corporation Three-dimensional folded static random-access memory
KR20250139489A (ko) * 2024-03-15 2025-09-23 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124476A (ja) 1994-09-13 2003-04-25 Toshiba Corp 半導体装置及びその製造方法
US20120231619A1 (en) 2011-03-08 2012-09-13 Samsung Electronics Co., Ltd. Method of fabricating and semiconductor memory device using the same
JP2016526782A (ja) 2013-07-01 2016-09-05 マイクロン テクノロジー， インク． 階段構造を含む半導体デバイスおよびこれに関連する方法
US20170053906A1 (en) 2015-08-23 2017-02-23 Monolithic 3D Inc. Semiconductor memory device and structure
US20170117291A1 (en) 2015-10-24 2017-04-27 Monolithic 3D Inc. Semiconductor memory device, structure and methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW406419B (en) * 1998-01-15 2000-09-21 Siemens Ag Memory-cells arrangement and its production method
JP2003234419A (ja) * 2002-02-08 2003-08-22 Mitsubishi Electric Corp 半導体装置の製造方法およびその方法により製造された半導体装置
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US20050275006A1 (en) 2004-05-25 2005-12-15 Ming Tang [multi-gate dram with deep-trench capacitor and fabrication thereof]
KR100688554B1 (ko) * 2005-06-23 2007-03-02 삼성전자주식회사 파워 디커플링 커패시터를 포함하는 반도체 메모리 소자
KR101527193B1 (ko) * 2008-12-10 2015-06-08 삼성전자주식회사 반도체 소자 및 그의 셀 블록 배치 방법
US8773881B2 (en) * 2009-03-10 2014-07-08 Contour Semiconductor, Inc. Vertical switch three-dimensional memory array
KR20120092483A (ko) 2011-02-11 2012-08-21 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US8357964B1 (en) 2011-09-07 2013-01-22 Rexchip Electronics Corporation Three-dimensional dynamic random access memory with an ancillary electrode structure
US9023723B2 (en) 2012-05-31 2015-05-05 Applied Materials, Inc. Method of fabricating a gate-all-around word line for a vertical channel DRAM
KR20140026894A (ko) 2012-08-23 2014-03-06 에스케이하이닉스 주식회사 3차원 적층형 메모리 장치
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
CH708282A1 (de) * 2013-07-10 2015-01-15 Capartis Ag Kunststoff-Behälter mit Drehverschluss.
US9570459B2 (en) * 2013-07-10 2017-02-14 Unity Semiconductor Corporation Vertical gate NAND memory devices
US20150019802A1 (en) 2013-07-11 2015-01-15 Qualcomm Incorporated Monolithic three dimensional (3d) random access memory (ram) array architecture with bitcell and logic partitioning
US20160268290A1 (en) * 2015-03-11 2016-09-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device and semiconductor device
US9806088B2 (en) * 2016-02-15 2017-10-31 Toshiba Memory Corporation Semiconductor memory device having memory cells arranged three-dimensionally and method of manufacturing the same
JP6517720B2 (ja) 2016-03-16 2019-05-22 東芝メモリ株式会社 半導体記憶装置
US20170278858A1 (en) 2016-03-22 2017-09-28 Schiltron Corporation Monolithic 3-d dynamic memory and method
JP6645940B2 (ja) * 2016-09-20 2020-02-14 キオクシア株式会社 不揮発性半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124476A (ja) 1994-09-13 2003-04-25 Toshiba Corp 半導体装置及びその製造方法
US20120231619A1 (en) 2011-03-08 2012-09-13 Samsung Electronics Co., Ltd. Method of fabricating and semiconductor memory device using the same
JP2016526782A (ja) 2013-07-01 2016-09-05 マイクロン テクノロジー， インク． 階段構造を含む半導体デバイスおよびこれに関連する方法
US20170053906A1 (en) 2015-08-23 2017-02-23 Monolithic 3D Inc. Semiconductor memory device and structure
US20170117291A1 (en) 2015-10-24 2017-04-27 Monolithic 3D Inc. Semiconductor memory device, structure and methods

Also Published As

Publication number Publication date
US10910378B2 (en) 2021-02-02
CN110164867A (zh) 2019-08-23
EP3534401A3 (en) 2020-01-08
US20210143154A1 (en) 2021-05-13
EP3534401B1 (en) 2025-06-18
CN110164867B (zh) 2023-09-29
EP3534401A2 (en) 2019-09-04
JP2019140382A (ja) 2019-08-22
US11569239B2 (en) 2023-01-31
US20190252386A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
JP7338975B2 (ja) 半導体メモリ素子
US11616065B2 (en) Semiconductor memory devices
KR102638741B1 (ko) 반도체 메모리 소자
JP7311254B2 (ja) 半導体メモリ素子
US11374008B2 (en) Semiconductor memory devices and methods of fabricating the same
KR102630024B1 (ko) 반도체 메모리 소자
KR102618309B1 (ko) 반도체 장치 및 그 제조방법
KR102892757B1 (ko) 메모리 셀 및 그를 구비한 반도체 메모리 장치
KR102494114B1 (ko) 반도체 메모리 소자
CN112750831B (zh) 半导体存储器装置
US20250220894A1 (en) Semiconductor memory device
US20250316590A1 (en) Semiconductor device including array of conductive lines
US20240389308A1 (en) Semiconductor device
KR20260037328A (ko) 백 게이트 전극을 포함하는 반도체 소자
KR20230154692A (ko) 반도체 장치
KR20230142405A (ko) 반도체 장치
CN118804586A (zh) 半导体存储器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230824

R150 Certificate of patent or registration of utility model

Ref document number: 7338975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150