JP7404702B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7404702B2
JP7404702B2 JP2019147282A JP2019147282A JP7404702B2 JP 7404702 B2 JP7404702 B2 JP 7404702B2 JP 2019147282 A JP2019147282 A JP 2019147282A JP 2019147282 A JP2019147282 A JP 2019147282A JP 7404702 B2 JP7404702 B2 JP 7404702B2
Authority
JP
Japan
Prior art keywords
region
transistor
semiconductor substrate
width
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019147282A
Other languages
English (en)
Other versions
JP2021028930A (ja
Inventor
浩大 横山
徹 安喰
要 三塚
徹 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019147282A priority Critical patent/JP7404702B2/ja
Priority to CN202010572103.0A priority patent/CN112349766B/zh
Priority to US16/910,107 priority patent/US11532738B2/en
Publication of JP2021028930A publication Critical patent/JP2021028930A/ja
Application granted granted Critical
Publication of JP7404702B2 publication Critical patent/JP7404702B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10D89/105—Integrated device layouts adapted for thermal considerations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、一つの半導体基板にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のトランジスタ部と、ＦＷＤ（還流ダイオード）等のダイオード部を形成した逆導通型の半導体装置が知られている（例えば、特許文献１から３参照）。
特許文献１ 特開２０１８－４６１８７号公報
特許文献２ 特開２０１３－１３８０６９号公報
特許文献３ 特開２０１８－７８１５３号公報
半導体装置においては、基板の中央部の温度が高くなりやすい。
上記課題を解決するために、本発明の一つの態様においては、第１導電型のドリフト領域が設けられた半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の下面と接する第２導電型のコレクタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板の下面と接する第１導電型のカソード領域を有し、半導体基板の上面における配列方向に沿ってトランジスタ部と交互に配置されたダイオード部を備えてよい。トランジスタ部のうち、半導体基板の配列方向における中央に近いものから順番に選択した２つ以上のトランジスタ部の配列方向における幅が、他のいずれかのトランジスタ部の配列方向における幅よりも大きくてよい。
トランジスタ部のうち、半導体基板の配列方向における中央に近いものから順番に選択した２つ以上の第１のトランジスタ部のそれぞれは、配列方向において第１の幅を有してよい。トランジスタ部のうち、第１のトランジスタ部よりも中央から離れて配置された２つ以上の第２のトランジスタ部のそれぞれは、配列方向において第１の幅よりも小さい第２の幅を有してよい。
第２の幅を第１の幅で除算した値は、０．５より大きくてよい。第２の幅を第１の幅で除算した値は、１より小さくてよい。
第１の幅は、７００μｍより大きくてよい。第１の幅は、１１００μｍより小さくてよい。
それぞれのダイオード部の配列方向における幅は、３００μｍより大きくてよい。
それぞれのダイオード部の配列方向における幅は、半導体基板の厚みの２．５倍より大きくてよい。
それぞれのダイオード部は、配列方向において同一の幅を有してよい。
トランジスタ部のうち、半導体基板の配列方向における中央に最も近い第１のトランジスタ部の配列方向における幅は、第１のトランジスタ部よりも中央から離れた第２のトランジスタ部の配列方向における幅よりも大きくてよい。第２のトランジスタ部の配列方向における幅は、第２のトランジスタ部よりも中央から離れた第３のトランジスタ部の配列方向における幅よりも大きくてよい。
半導体装置は、半導体基板の上面において、トランジスタ部およびダイオード部が配列方向に沿って交互に配置された領域を囲んで設けられた外周ダイオード部を備えてよい。
半導体装置は、トランジスタ部に電気的に接続されたゲートパッドを備えてよい。ゲートパッドに最も近いダイオード部とゲートパッドとの配列方向における距離が、当該ダイオード部の配列方向における幅よりも大きくてよい。
半導体基板における酸素濃度が、１．０×１０１７／ｃｍ３以上であってよい。
半導体装置は、ドリフト領域と半導体基板の下面との間に設けられ、水素を含み、ドリフト領域よりもドーピング濃度の高い濃度ピークを半導体基板の深さ方向に複数有する第１導電型のバッファ領域を備えてよい。
半導体基板の深さ方向における結晶欠陥密度分布は、バッファ領域における濃度ピークの間に配置された欠陥密度ピークを有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 半導体装置１００の他の構造例を示す上面図である。 トランジスタ部７０に電気的に接続されたゲートパッド１１２の近傍における、ダイオード部８０およびトランジスタ部７０の配置例を示す図である。 図１および図２における領域Ａの拡大図である。 図４におけるｂ－ｂ断面の一例を示す図である。 図５のＣ－Ｃ線におけるドーピング濃度分布、結晶欠陥密度分布およびヘリウム濃度分布の一例を示す図である。 半導体装置１００の他の構造例を示す上面図である。 活性部１２０におけるダイオード部８０およびトランジスタ部７０の他の配置例を示す図である。 活性部１２０におけるダイオード部８０およびトランジスタ部７０の他の配置例を示す図である。 活性部１２０の他の構造例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドーピング濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドーピング濃度としてよい。また、ドーピング濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドーピング濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドーピング濃度がほぼ均一な場合等においては、ドーピング濃度の平均値を当該領域におけるドーピング濃度としてよい。また、本明細書においてドーパントの濃度とは、ドナーおよびアクセプタのそれぞれの濃度を指す。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０とが設けられている。トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面の接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１２０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１２０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１２０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１２０に設けられている。活性部１２０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１２０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１２０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１２０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１２０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、外周ゲート配線１３０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
半導体装置１００を動作させると、半導体装置１００に流れる電流により発熱する。半導体基板１０の上面視における中央位置１０４の近傍は、周囲を発熱源が囲んでいるので、端辺１０２の近傍の領域に比べて温度が上昇しやすい。
ダイオード部８０の発熱はトランジスタ部７０へ拡散できるため抑制できる。このため、ダイオード部８０の電流密度をトランジスタ部７０の電流密度よりも高くすることができる場合がある。例えばトランジスタ部７０には、ＩＥ効果（電子注入促進効果）を高める、または、ゲート容量を調整する等の目的に応じて、ダミーのゲート構造が配置されている。このため、トランジスタ部７０の電流密度は、ダイオード部８０の電流密度よりも小さくなりやすい。このため、ダイオード部８０の単位面積当たりの発熱は、トランジスタ部７０の単位面積当たりの発熱よりも大きくなりやすい。
半導体装置１００においては、中央位置１０４の近傍におけるダイオード部８０の密度を、中央位置１０４から離れた位置におけるダイオード部８０の密度よりも低くする。これにより、中央位置１０４の近傍における温度上昇を抑制できる。
また、ダイオード部８０に定格の二分の一以上の電流を流し続け自己発熱温度が上昇すると、ダイオード部８０の順方向電圧が低下する場合がある。例えばダイオード部８０におけるキャリアライフタイムを短くするために、ダイオード部８０に結晶欠陥を形成する場合がある。ダイオード部８０におけるキャリアライフタイムを短くすることで、ダイオード部８０の逆回復時間を短くして、逆回復損失を低減できる。
上記のように電流を流し続けることでダイオード部８０の温度が上昇すると、ダイオード部８０における結晶欠陥が回復する場合がある。結晶欠陥が回復して結晶欠陥の密度が変化すると、ダイオード部８０における半導体基板１０の抵抗値が変化して、ダイオード部８０の順方向電圧の低下とともに逆回復損失が上昇する。
半導体装置１００においては、中央位置１０４の近傍におけるダイオード部８０の密度を、中央位置１０４から離れた位置におけるダイオード部８０の密度よりも低くする。これにより、中央位置１０４の近傍における温度上昇に伴う、ダイオード部８０の特性変動を抑制できる。
本例では、Ｘ軸方向に離散的に配置された複数のトランジスタ部７０のうち、Ｘ軸方向において半導体基板１０の中央位置１０４に近いものから順番に選択した２つ以上のトランジスタ部７０を、第１のトランジスタ部７０－１とする。図１の例では、Ｘ軸方向において中央位置１０４に近い３つのトランジスタ部７０を、第１のトランジスタ部７０－１としている。第１のトランジスタ部７０－１以外のトランジスタ部７０を、第２のトランジスタ部７０－２とする。第２のトランジスタ部７０－２は、第１のトランジスタ部７０－１よりもＸ軸方向において外側に配置されている。外側とは、中央位置１０４から遠い側を指す。
第２のトランジスタ部７０－２は、中央位置１０４から一方の端辺１０２までの間に、Ｘ軸方向において２つ以上配置されることが好ましい。つまり、２つ以上の第１のトランジスタ部７０－１の両側に、２つ以上の第２のトランジスタ部７０－２が配置されることが好ましい。図１の例では、３つの第１のトランジスタ部７０－１の両側に、３つの第２のトランジスタ部７０－２がそれぞれ配置されている。
第１のトランジスタ部７０－１は、Ｘ軸方向において３つ以上連続して配置されてよい。第１のトランジスタ部７０－１が連続して配置されるとは、第２のトランジスタ部７０－２を含まずに、第１のトランジスタ部７０－１と、ダイオード部８０とが交互に配置されることを指す。第２のトランジスタ部７０－２は、Ｘ軸方向において３つ以上連続して配置されてよい。第２のトランジスタ部７０－２が連続して配置されるとは、第１のトランジスタ部７０－１を含まずに、第２のトランジスタ部７０－２と、ダイオード部８０とが交互に配置されることを指す。
第１のトランジスタ部７０－１のＸ軸方向における第１の幅Ｗ１は、いずれかの第２のトランジスタ部７０－２のＸ軸方向における第２の幅Ｗ２よりも大きい。本例では、第１のトランジスタ部７０－１の第１の幅Ｗ１は同一である。また、それぞれの第２のトランジスタ部７０－２の第２の幅Ｗ２は同一である。つまり、中央位置１０４の近傍には、他の領域に比べて、幅の大きいトランジスタ部７０が配置されている。
Ｘ軸方向において、それぞれのトランジスタ部７０の間にはダイオード部８０が配置されている。それぞれのダイオード部８０の幅Ｗｆは同一であってよく、異なっていてもよい。ダイオード部８０の幅Ｗｆは、第２の幅Ｗ２よりも小さくてよく、同一であってもよく、大きくてもよい。
本例においては、中央位置１０４の近傍には、幅の大きい第１のトランジスタ部７０－１が配置され、中央位置１０４から離れた位置には、幅の小さい第２のトランジスタ部７０－２が配置されている。このため、中央位置１０４の近傍においては、中央位置１０４から離れた位置に比べて、ダイオード部８０の密度が小さくなる。このため、中央位置１０４の近傍における温度上昇を抑制できる。また、中央位置１０４と外周部とでは、外周部の方がトランジスタ部７０とダイオード部８０の温度差が小さい。そのため、チップ全体の温度を下げることができ、中央付近に集まる熱も上がりにくくなり、ダイオード部８０の順方向電圧の低下を抑制できる。
また、Ｘ軸方向において第１のトランジスタ部７０－１を２つ以上配置することで、Ｘ軸方向における温度分布をなだらかにできる。例えば、幅の異なるトランジスタ部７０を１つずつ交互に配置すると、面積の大きい発熱源と、面積の小さい発熱源が短い周期で配置されるので、Ｘ軸方向における温度分布に山および谷が短い周期で生じてしまう。これに対して、同一の幅のトランジスタ部７０を２つ以上連続して配置することで、Ｘ軸方向における温度分布における山および谷の数を少なくできる。
なお、半導体基板１０のＸ軸方向における中央位置１０４には、第１のトランジスタ部７０－１が配置されることが好ましい。これにより、Ｘ軸方向における中央位置１０４にダイオード部８０が配置されることを防ぎ、ダイオード部８０の特性変動を抑制できる。
第２の幅Ｗ２を、第１の幅Ｗ１で除算した値Ｗ２／Ｗ１は、０．５より大きくてよい。これにより、中央位置１０４の近傍におけるダイオード部８０の密度を小さくできる。Ｗ２／Ｗ１は、０．６より大きくてよく、０．７より大きくてもよい。
Ｗ２／Ｗ１は、１より小さくてよい。これにより、第１のトランジスタ部７０－１が設けられた領域と、第２のトランジスタ部７０－２が設けられた領域との境界において、チャネル密度、温度分布等の特性の変動が大きくなりすぎるのを制限できる。Ｗ２／Ｗ１は、０．９より小さくてよく、０．８より小さくてもよい。
第１の幅Ｗ１は、７００μｍより大きくてよい。これにより、中央位置１０４の近傍におけるダイオード部８０の密度を小さくできる。第１の幅Ｗ１は、８００μｍより大きくてよく、９００μｍより大きくてもよい。
第１の幅Ｗ１は、１１００μｍより小さくてよい。これにより、第１のトランジスタ部７０－１が大きくなりすぎて、第２のトランジスタ部７０－２が設けられた領域との境界において、チャネル密度、温度分布等の特性の変動が大きくなりすぎるのを制限できる。第１の幅Ｗ１は、１０００μｍより小さくてよく、９００μｍより小さくてもよい。
第１の幅Ｗ１は、ゲートパッド１１２のＸ軸方向における幅より大きくてよい。第１の幅Ｗ１は、ダイオード部８０の幅Ｗｆより大きくてよい。また、中央位置１０４と、ダイオード部８０とのＸ軸方向における最短距離は、Ｘ軸方向における半導体基板１０の幅の１０％以上であってよい。当該最短距離は、半導体基板１０の幅の１５％以上であってよく、２０％以上であってもよい。
第２の幅Ｗ２は、２００μｍより大きくてよい。第２の幅Ｗ２は、３００μｍより大きくてよく、４００μｍより大きくてもよい。第２の幅Ｗ２は、７００μｍより小さくてよい。第２の幅Ｗ２は、６００μｍより小さくてよく、５００μｍより小さくてもよい。
ダイオード部８０の幅Ｗｆは、２００μｍより大きくてよい。半導体基板１０の上面におけるダイオード部８０の総面積は、半導体装置１００に要求される性能に応じて定まる。ダイオード部８０の幅Ｗｆを大きくすると、ダイオード部８０の一つあたりの面積が大きくなるので、ダイオード部８０の個数は少なくなる。ダイオード部８０の個数が多いと、ダイオード部８０とトランジスタ部７０との境界の面積が増大し、トランジスタ部７０からダイオード部８０に流れるキャリアにより、ダイオード部８０の逆回復時のピーク電流が大きくなる。このため、逆回復損失が大きくなりやすい。ダイオード部８０の個数が少なくなるほど、トランジスタ部７０との境界部分を少なくできるが、トランジスタ部７０とダイオード部８０との温度差が大きくなり、チップの発熱が大きくなる。ダイオード部８０の個数は、ダイオード損失又はチップ発熱量とトレードオフ関係にある。
ダイオード部８０の幅Ｗｆは、４００μｍより大きくてよく、５００μｍより大きくてもよい。ダイオード部８０の幅Ｗｆは、半導体基板１０のＺ軸方向における厚みの２．５倍以上であってよく、３．５倍以上であってよく、４．５倍以上であってもよい。
図２は、半導体装置１００の他の構造例を示す上面図である。本例においても、中央位置１０４に近いものから順番に選択した２つ以上のトランジスタ部７０の幅が、他のトランジスタ部７０の配列方向における幅よりも大きい。本例の半導体装置１００においては、トランジスタ部７０は、１つ以上の第１のトランジスタ部７０－１、１つ以上の第２のトランジスタ部７０－２および１つ以上の第３のトランジスタ部７０－３を含む。
第１のトランジスタ部７０－１は、中央位置１０４の最も近くに配置されている。第１のトランジスタ部７０－１の第１の幅Ｗ１は、図１において説明した第１のトランジスタ部７０－１の第１の幅Ｗ１と同一であってよい。
第２のトランジスタ部７０－２は、Ｘ軸方向において、第１のトランジスタ部７０－１よりも中央位置１０４から離れて配置されている。第３のトランジスタ部７０－３は、Ｘ軸方向において、第２のトランジスタ部７０－２よりも中央位置１０４から離れて配置されている。
第１のトランジスタ部７０－１のＸ軸方向における第１の幅Ｗ１は、第２のトランジスタ部７０－２のＸ軸方向における第２の幅Ｗ２よりも大きい。また、第２のトランジスタ部の第２の幅Ｗ２は、第３のトランジスタ部７０－３のＸ軸方向における第３の幅Ｗ３よりも大きい。つまり、本例の半導体装置１００においては、中央位置１０４から離れるほど、トランジスタ部７０の幅が段階的に減少している。本例の第２のトランジスタ部７０－２および第３のトランジスタ部７０－３の一方は、図１に示した第２のトランジスタ部７０－２と同一の幅を有してよい。
本例の半導体装置１００は、中央位置１０４から離れるほど、トランジスタ部７０の幅が減少している。図２の例では、トランジスタ部７０の幅はＷ１、Ｗ２、Ｗ３の３種類であったが、他の例では、トランジスタ部７０の幅は４種類以上であってもよい。また、同一の幅を有するトランジスタ部７０が、Ｘ軸方向において２つ以上連続して配置されていてもよい。本例においても、中央位置１０４の近傍におけるダイオード部８０の密度を、中央位置１０４から離れた位置におけるダイオード部８０の密度よりも低くできる。これにより、中央位置１０４の近傍における温度上昇を抑制し、また、ダイオード部８０の特性変動を抑制できる。
図３は、トランジスタ部７０に電気的に接続されたゲートパッド１１２の近傍における、ダイオード部８０およびトランジスタ部７０の配置例を示す図である。本例の配置は、図１および図２のいずれに適用してもよい。
本例のゲートパッド１１２は、第１の幅Ｗ１を有する第１のトランジスタ部７０－１と、Ｙ軸方向において向かい合う位置に配置されている。ゲートパッド１１２は、第１のトランジスタ部７０－１の上方に配置されていてもよい。
本例においては、Ｘ軸方向においてゲートパッド１１２に最も近いダイオード部８０と、ゲートパッド１１２とのＸ軸方向における距離をＤとする。ゲートパッド１１２の下方における半導体基板１０の上面には、Ｐ＋型のウェル領域が設けられている。ウェル領域は、後述するドリフト領域よりもドーピング濃度が高く、且つ、後述するベース領域よりも深い位置まで設けられている。
ダイオード部８０の下面にはＮ＋型のカソード領域が設けられている。このため、ゲートパッド１１２とダイオード部８０との距離Ｄが小さくなると、高濃度のウェル領域とカソード領域との距離が近くなり、逆回復耐量が低下してしまう。本例の距離Ｄは、ダイオード部８０の幅Ｗｆよりも大きい。これにより、逆回復耐量の低下を抑制できる。距離Ｄは、幅Ｗｆの０．２５倍以上であってよく、１倍以上であってもよい。
図４は、図１および図２における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図４では省略している。本例の層間絶縁膜には、コンタクトホール５６が、当該層間絶縁膜を貫通して設けられる。図４においては、それぞれのコンタクトホール５６に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５６を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図４においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５６のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図４における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図４に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図４においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５６が設けられている。コンタクトホール５６は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５６は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５６は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５６は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図４においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
図５は、図４におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５６が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５６を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０は、深さ方向のドーピング濃度分布において、複数のピークを有してよく、単一のピークを有してもよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
ダイオード部８０は、上面側ライフタイム制御領域９２を有する。ライフタイム制御領域は、半導体基板１０の深さ方向におけるキャリアライフタイム分布が谷部を有する領域である。
上面側ライフタイム制御領域９２は、半導体基板１０の上面２１側に設けられている。上面２１側とは、半導体基板１０の深さ方向における中央と、上面２１との間の領域を指す。例えば上面側ライフタイム制御領域９２は、半導体基板１０の上面２１側から、ヘリウムやプロトン等の不純物を所定の飛程で注入することで形成できる。不純物を注入することで結晶欠陥が形成され、結晶欠陥とキャリアが結合することでキャリアライフタイムが小さくなる。上面側ライフタイム制御領域９２には、深さ方向における結晶欠陥密度分布の欠陥密度ピーク９３が設けられてよい。図５においては、欠陥密度ピーク９３を、模式的に×印で示している。欠陥密度ピーク９３の位置において、キャリアライフタイム分布は極小値となってよい。
上面側ライフタイム制御領域９２は、Ｘ軸方向におけるダイオード部８０の全体に設けられてよい。また、上面側ライフタイム制御領域９２は、トランジスタ部７０のうち、ダイオード部８０と接する領域にも設けられてよい。つまり上面側ライフタイム制御領域９２は、ダイオード部８０から、トランジスタ部７０の一部まで、Ｘ軸方向に連続して設けられてよい。
ダイオード部８０およびトランジスタ部７０は、下面側ライフタイム制御領域９４を有してよい。下面側ライフタイム制御領域９４は、Ｘ軸方向におけるトランジスタ部７０およびダイオード部８０の全体に設けられてよい。下面側ライフタイム制御領域９４は、半導体基板１０の下面２３側に設けられている。下面２３側とは、半導体基板１０の深さ方向における中央と、下面２３との間の領域を指す。例えば下面側ライフタイム制御領域９４は、半導体基板１０の下面２３側から、ヘリウム等の不純物を所定の飛程で注入することで形成できる。下面側ライフタイム制御領域９４には、深さ方向における結晶欠陥密度分布の欠陥密度ピーク９５が設けられてよい。欠陥密度ピーク９５の位置において、キャリアライフタイム分布は極小値となってよい。
図６は、図５のＣ－Ｃ線におけるドーピング濃度分布、結晶欠陥密度分布およびヘリウム濃度分布の一例を示す図である。Ｃ－Ｃ線は、ダイオード部８０において、上面側ライフタイム制御領域９２の上方から、下面側ライフタイム制御領域９４の下方まで通る線である。
本例のドーピング濃度分布は、バッファ領域２０に１つ以上の濃度ピーク２５を有する。濃度ピーク２５は、深さ方向において複数設けられてよい。バッファ領域２０におけるドーピング濃度は、ドリフト領域１８におけるドーピング濃度よりも高い。
それぞれの濃度ピーク２５は、プロトン等の水素イオンを注入することで形成できる。水素イオンを半導体基板１０に注入してアニールすることで、水素自体がドナー化し、または、半導体基板１０における空孔等の結晶欠陥が水素や酸素により終端されることでドナー化する。バッファ領域２０は、それぞれの濃度ピーク２５に対応する、水素濃度ピークを有してよい。濃度ピーク２５と、水素濃度ピークとの位置は同一であってよい。
ダイオード部８０における結晶欠陥密度分布は、１つ以上の欠陥密度ピークを有する。図６の例では、結晶欠陥密度分布は、欠陥密度ピーク９３および欠陥密度ピーク９５を有する。結晶欠陥は、ヘリウム等の不純物が通過した領域にも形成される。このため、それぞれの欠陥密度ピークは、不純物が注入された側にゆるやかなスロープを有し、不純物が注入されていない側に急峻なスロープを有する。また、欠陥密度ピークにおける密度は、ヘリウム等の不純物のドーズ量等によって制御できる。
欠陥密度ピーク９５は、バッファ領域２０に設けられている。欠陥密度ピーク９５は、バッファ領域２０における濃度ピーク２５の間に配置されてよい。本明細書において所定のピークが他の２つのピークの間に配置されるとは、他の２つのピークの頂点の間に所定のピークの頂点が配置され、且つ、他の２つのピークのそれぞれの半値幅に、所定のピークの頂点が含まれていないことを指す。
また、ヘリウム濃度分布は、１つ以上の濃度ピークを有する。図６の例では、欠陥密度ピーク９３に対応する濃度ピーク９６を有し、欠陥密度ピーク９５に対応する濃度ピーク９７を有する。対応する密度ピークと濃度ピークとは、同一の深さ位置に設けられてよい。
このような構成により、所定の深さ位置に、所定の密度の欠陥密度ピークを設けることができ、キャリアライフタイムを調整できる。しかし、上述したように、半導体装置１００の動作時に温度が上昇すると、ヘリウム照射を起因とする空孔（Ｖ）からなる結晶欠陥と、半導体基板１０中の水素（Ｈ）や酸素（Ｏ）とが結合してＶＯＨ欠陥が増加し、ヘリウム照射を起因とする空孔からなる結晶欠陥の密度が低下する場合がある。特に本例では、バッファ領域２０には水素が多量に存在するので、バッファ領域２０に設けられたヘリウム照射を起因とする空孔からなる結晶欠陥の密度が低下しやすい。
これに対して半導体装置１００においては、温度が上昇しやすい半導体基板１０の中央位置１０４の近傍においては、ダイオード部８０が少ない。このため、ダイオード部８０におけるヘリウム照射を起因とする空孔からなる結晶欠陥密度の低下を抑制できる。
ヘリウム照射を起因とする空孔からなる結晶欠陥は、半導体基板１０における酸素濃度が高いと、水素とともにＶＯＨ欠陥を形成しやすい。このため、半導体基板１０における酸素濃度が高い場合に、半導体装置１００によるダイオード部８０のヘリウム照射を起因とする空孔からなる結晶欠陥の密度低下が顕著になる。半導体基板１０の酸素濃度は、１．０×１０１７／ｃｍ３以上であってよい。半導体基板１０の酸素濃度は、２．０×１０１７／ｃｍ３以上であってよく、５．０×１０１７／ｃｍ３以上であってもよい。半導体基板１０の酸素濃度は、平均値であってよく、最大値であってもよい。また、半導体基板１０は、ＭＣＺ基板であってよい。ＭＣＺ基板とは、ＭＣＺ（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ ＣＺｏｃｈｒａｌｓｋｉ）法で形成された基板である。ＭＣＺ基板は、酸素濃度が比較的に高い。なお、欠陥密度ピーク９５を、濃度ピーク２５の間に配置することで、結晶欠陥が水素で終端されることを更に抑制できる。
本例では、欠陥密度ピーク９５を濃度ピーク２５の間に配置する構成について示したが、複数の濃度ピーク２５のうち最も下面２３から距離が長い位置の濃度ピーク２５よりも、下面２３からの距離が長い位置に欠陥密度ピーク９５が配置されてもよい。また、濃度ピーク２５は、リンイオンを注入することで形成してもよい。さらに、濃度ピーク２５が１つの場合は、欠陥密度ピーク９５を濃度ピーク２５よりも下面からの距離が長い位置に配置してもよい。また、濃度ピーク２５が１つの場合は、欠陥密度ピーク９５を濃度ピーク２５とカソード領域８２の濃度ピークとの間に配置してもよい。
図７は、半導体装置１００の他の構造例を示す上面図である。本例の半導体装置１００は、図１から図６において説明した形態に対して、外周ダイオード部８５を更に備える。外周ダイオード部８５は、半導体基板１０の上面において、トランジスタ部７０およびダイオード部８０がＸ軸方向に沿って交互に配置された領域を囲んでいる。外周ダイオード部８５に囲まれた領域における、トランジスタ部７０およびダイオード部８０の配置は、図１または図２に示した例と同様である。
外周ダイオード部８５の構造は、ダイオード部８０と同様である。つまり、外周ダイオード部８５は、半導体基板１０の下面２３にカソード領域８２を有し、上面２１にダミートレンチ部３０、ベース領域１４等を有する。このような構成によっても、半導体基板１０の中央位置１０４近傍におけるダイオード部８０の密度を小さくできる。
図８は、活性部１２０におけるダイオード部８０およびトランジスタ部７０の他の配置例を示す図である。本例の活性部１２０は、ダイオード部８０－１およびダイオード部８０－２を有する。ダイオード部８０－１は、中央位置１０４を含む領域に設けられている。ダイオード部８０－１のＸ軸方向の中央が、中央位置１０４であってよい。ダイオード部８０－１の幅Ｗｆは、図１から図７において説明したダイオード部８０と同様である。
ダイオード部８０－２は、ダイオード部８０－１よりも、Ｘ軸方向において半導体基板１０の端辺１０２側に配置されている。つまり、ダイオード部８０－２は、活性部１２０のＸ軸方向における端部に配置されている。ダイオード部８０－２の幅Ｗｆは、トランジスタ部７０の第１の幅Ｗ１と同一か、または、幅Ｗ１より大きい。２つのダイオード部８０－２が、Ｘ軸方向においてダイオード部８０－１を挟んで配置されてよい。トランジスタ部７０は、それぞれのダイオード部８０を挟むように配置されている。
本例によれば、中央位置１０４の近傍におけるダイオード部８０の密度を小さくすることで、中央位置１０４の近傍における発熱を抑制することができる。また、ダイオード部８０－２の幅Ｗｆを大きくすることでトランジスタ部７０と、ダイオード部８０の境界領域を減らすことができ、ダイオード損失を改善することができる。なお、ダイオード部８０－１は、設けなくてもよい。ダイオード部８０－１に代えて、トランジスタ部７０を設けてもよい。
図９は、活性部１２０におけるダイオード部８０およびトランジスタ部７０の他の配置例を示す図である。本例の活性部１２０は、領域Ａおよび領域Ｂを有する。領域Ｂは、中央位置１０４を含む領域である。領域Ｂは、領域Ａよりも、Ｘ軸方向において半導体基板１０の端辺１０２側に配置されている。領域Ｂには、ダイオード部８０－１およびトランジスタ部７０－１が配置されている。領域Ｂにおけるダイオード部８０－１およびトランジスタ部７０－１の配置は、図１から図７において説明した活性部１２０と同様であってよい。
領域Ａには、ダイオード部８０と、トランジスタ部７０とがＸ軸方向に沿って交互に配置されている。本例の領域Ａは、中央位置１０４側から、端辺１０２側に向かって、ダイオード部８０－３～８０－８が配置されている。ダイオード部８０－３～８０－８は、Ｘ軸方向において中央位置１０４から離れるに従って、幅Ｗｆが大きくなっている。また、本例の領域Ａは、中央位置１０４側から、端辺１０２側に向かって、トランジスタ部７０－２～７０－７が配置されている。領域Ａに設けられた複数のトランジスタ部７０－２～７０－６は、Ｘ軸方向において中央位置１０４から離れるに従って、第１の幅Ｗ１が大きくなっている。ただし、Ｘ軸方向において最も端に配置されたトランジスタ部７０－７の第１の幅Ｗ１は、隣り合うトランジスタ部７０－６の第１の幅Ｗ１よりも小さくてもよい。
領域Ａにおいては、中央位置１０４に近いほどダイオード部８０の密度が大きい。本例では、領域Ａにおいてトランジスタ部７０とダイオード部８０の境界が多いため、トランジスタ部７０とダイオード部８０の温度差が小さくなり、チップ発熱温度が下がる。また領域Ｂでは温度が上がりやすいが、領域Ａで発熱が抑えられているためチップ全体としての温度上昇を抑制することができる。
また、領域Ａのダイオード部８０の幅は、半導体基板１０の端辺１０２に近づくにつれて大きくなっている。このため、領域Ａのうち、中央位置１０４に近い領域Ｃでの発熱を抑制できる。領域Ｃではトランジスタ部７０と、ダイオード部８０の境界領域が多く、ダイオード損失が悪くなる。しかし、領域Ａのうち、中央位置１０４から遠い領域Ｄのダイオード部８０の幅を拡げることで境界領域を少なくできる。このためダイオード損失を改善できる。よって、領域Ｃでの損失悪化を領域Ｄでカバーすることができるため、ダイオード個数と、ダイオード損失又は発熱量とのトレードオフを改善できる。なお、領域Ｂにおけるダイオード部８０－１は設けなくてもよい。なお、図８および図９においても、図１等に示した活性側ゲート配線１３１が設けられてよい。
図１０は、活性部１２０の他の構造例を示す図である。本例の活性部１２０には、図１から図９において説明した構造に加えて、連結トランジスタ部７５が更に設けられている。連結トランジスタ部７５は、Ｘ軸方向において隣り合う２つのトランジスタ部７０を連結している。連結トランジスタ部７５は、一方のトランジスタ部７０から、他方のトランジスタ部７０まで、Ｘ軸方向に延伸して設けられてよい。
ダイオード部８０は、連結トランジスタ部７５により、Ｙ軸方向に分断されている。つまり少なくとも一つのダイオード部８０は、上面視においてトランジスタ部７０に囲まれた島形状を有している。
島形状のダイオード部８０は、半導体基板１０の中央位置１０４から離れるほど、高密度に配置されてよい。ダイオード部８０の密度とは、半導体基板１０の上面の単位面積に含まれるダイオード部８０の面積である。このような配置によっても、中央位置１０４の近傍におけるダイオード部８０の密度を小さくできる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・濃度ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５６・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、７５・・・連結トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、８５・・・外周ダイオード部、９０・・・エッジ終端構造部、９２・・・上面側ライフタイム制御領域、９３・・・欠陥密度ピーク、９４・・・下面側ライフタイム制御領域、９５・・・欠陥密度ピーク、９６、９７・・・濃度ピーク、１００・・・半導体装置、１０２・・・端辺、１０４・・・中央位置、１１２・・・ゲートパッド、１２０・・・活性部、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線

Claims (12)

  1. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板の下面と接する第２導電型のコレクタ領域を有するトランジスタ部と、
    前記半導体基板の下面と接する第１導電型のカソード領域を有し、前記半導体基板の上面における配列方向に沿って前記トランジスタ部と交互に配置されたダイオード部と
    を備え、
    前記トランジスタ部のうち、前記半導体基板の前記配列方向における中央に近いものから順番に選択した２つ以上の第１のトランジスタ部のそれぞれは、前記配列方向において第１の幅を有し、
    前記トランジスタ部のうち、前記第１のトランジスタ部よりも前記中央から離れて配置された２つ以上の第２のトランジスタ部のそれぞれは、前記配列方向において前記第１の幅よりも小さい第２の幅を有し、
    前記第１の幅は、７００μｍより大きく、１１００μｍより小さい
    半導体装置。
  2. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板の下面と接する第２導電型のコレクタ領域を有するトランジスタ部と、
    前記半導体基板の下面と接する第１導電型のカソード領域を有し、前記半導体基板の上面における配列方向に沿って前記トランジスタ部と交互に配置されたダイオード部と
    を備え、
    前記トランジスタ部のうち、前記半導体基板の前記配列方向における中央に近いものから順番に選択した２つ以上の前記トランジスタ部の前記配列方向における幅が、他のいずれかの前記トランジスタ部の前記配列方向における幅よりも大きく、
    それぞれの前記ダイオード部の前記配列方向における幅は、前記半導体基板の厚みの２．５倍より大きい
    半導体装置。
  3. 第１導電型のドリフト領域が設けられた半導体基板と、
    前記半導体基板の下面と接する第２導電型のコレクタ領域を有するトランジスタ部と、
    前記半導体基板の下面と接する第１導電型のカソード領域を有し、前記半導体基板の上面における配列方向に沿って前記トランジスタ部と交互に配置されたダイオード部と
    を備え、
    前記トランジスタ部のうち、前記半導体基板の前記配列方向における中央に近いものから順番に選択した２つ以上の前記トランジスタ部の前記配列方向における幅が、他のいずれかの前記トランジスタ部の前記配列方向における幅よりも大きく、
    前記トランジスタ部に電気的に接続されたゲートパッドを更に備え、
    前記ゲートパッドに最も近い前記ダイオード部と前記ゲートパッドとの前記配列方向における距離が、当該ダイオード部の前記配列方向における幅よりも大きい
    半導体装置。
  4. 前記第２の幅を前記第１の幅で除算した値は、０．５より大きく、１より小さい
    請求項１に記載の半導体装置。
  5. それぞれの前記ダイオード部の前記配列方向における幅は、３００μｍより大きく７００μｍより小さい
    請求項１に記載の半導体装置。
  6. それぞれの前記ダイオード部は、前記配列方向において同一の幅を有する
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記トランジスタ部のうち、前記半導体基板の前記配列方向における中央に最も近い第１のトランジスタ部の前記配列方向における幅は、前記第１のトランジスタ部よりも前記中央から離れた第２のトランジスタ部の前記配列方向における幅よりも大きく、前記第２のトランジスタ部の前記配列方向における幅は、前記第２のトランジスタ部よりも前記中央から離れた第３のトランジスタ部の前記配列方向における幅よりも大きい
    請求項２または３に記載の半導体装置。
  8. 前記半導体基板の上面において、前記トランジスタ部および前記ダイオード部が前記配列方向に沿って交互に配置された領域を囲んで設けられた外周ダイオード部を更に備える
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記ドリフト領域と前記半導体基板の下面との間に設けられ、水素を含み、前記ドリフト領域よりもドーピング濃度の高い濃度ピークを前記半導体基板の深さ方向に複数有する第１導電型のバッファ領域を更に備える
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記半導体基板の深さ方向における結晶欠陥密度分布は、前記バッファ領域における前記濃度ピークの間に配置された欠陥密度ピークを有する
    請求項９に記載の半導体装置。
  11. 前記ドリフト領域と前記半導体基板の下面との間に設けられ、リンを含み、前記ドリフト領域よりもドーピング濃度の高い濃度ピークを前記半導体基板の深さ方向に有する第１導電型のバッファ領域を更に備える
    請求項１から８のいずれか一項に記載の半導体装置。
  12. 前記半導体基板の深さ方向における結晶欠陥密度分布は、前記バッファ領域における前記濃度ピークより下面からの距離が長い位置に欠陥密度ピークを有する
    請求項９に記載の半導体装置。
JP2019147282A 2019-08-09 2019-08-09 半導体装置 Active JP7404702B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019147282A JP7404702B2 (ja) 2019-08-09 2019-08-09 半導体装置
CN202010572103.0A CN112349766B (zh) 2019-08-09 2020-06-22 半导体装置
US16/910,107 US11532738B2 (en) 2019-08-09 2020-06-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019147282A JP7404702B2 (ja) 2019-08-09 2019-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2021028930A JP2021028930A (ja) 2021-02-25
JP7404702B2 true JP7404702B2 (ja) 2023-12-26

Family

ID=74358233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019147282A Active JP7404702B2 (ja) 2019-08-09 2019-08-09 半導体装置

Country Status (3)

Country Link
US (1) US11532738B2 (ja)
JP (1) JP7404702B2 (ja)
CN (1) CN112349766B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116325103A (zh) * 2021-04-14 2023-06-23 富士电机株式会社 半导体装置以及半导体模块
CN116349006A (zh) 2021-05-11 2023-06-27 富士电机株式会社 半导体装置
DE112021004621T5 (de) * 2021-05-11 2023-06-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP2023147519A (ja) * 2022-03-30 2023-10-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7706415B2 (ja) * 2022-04-26 2025-07-11 三菱電機株式会社 半導体装置および電力変換装置
JP7821710B2 (ja) * 2022-09-21 2026-02-27 ルネサスエレクトロニクス株式会社 半導体装置
CN119302055A (zh) * 2022-12-22 2025-01-10 富士电机株式会社 半导体装置以及半导体模块
JP2024145429A (ja) 2023-03-31 2024-10-15 三菱電機株式会社 半導体装置
WO2024214634A1 (ja) * 2023-04-12 2024-10-17 三菱電機株式会社 半導体装置及び電力変換装置
JP2024161946A (ja) * 2023-05-09 2024-11-21 三菱電機株式会社 半導体装置
JP2025025459A (ja) * 2023-08-09 2025-02-21 株式会社デンソー 半導体装置
CN117374120B (zh) * 2023-09-28 2024-08-16 海信家电集团股份有限公司 半导体装置
WO2025182319A1 (ja) * 2024-02-29 2025-09-04 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363327A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP2004363328A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010263215A (ja) 2009-04-29 2010-11-18 Abb Technology Ag 逆導電半導体デバイス
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6443267B2 (ja) * 2015-08-28 2018-12-26 株式会社デンソー 半導体装置
JP6281548B2 (ja) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 半導体装置
JP6830767B2 (ja) * 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP6801324B2 (ja) 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
JP2018078153A (ja) 2016-11-07 2018-05-17 トヨタ自動車株式会社 半導体装置
CN109314134B (zh) * 2016-12-16 2021-11-05 富士电机株式会社 半导体装置及制造方法
JP6645594B2 (ja) * 2017-02-15 2020-02-14 富士電機株式会社 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP7395844B2 (ja) * 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363327A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP2004363328A (ja) 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010263215A (ja) 2009-04-29 2010-11-18 Abb Technology Ag 逆導電半導体デバイス
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021028930A (ja) 2021-02-25
US11532738B2 (en) 2022-12-20
US20210043758A1 (en) 2021-02-11
CN112349766B (zh) 2026-01-27
CN112349766A (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
JP7404702B2 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
JP7758079B2 (ja) 半導体装置
JP7346889B2 (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
JP7456113B2 (ja) 半導体装置
JP7268743B2 (ja) 半導体装置
JP7613570B2 (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
WO2023063411A1 (ja) 半導体装置
JP7395844B2 (ja) 半導体装置および製造方法
JP7156495B2 (ja) 半導体装置
JPWO2020162013A1 (ja) 半導体装置
WO2022239284A1 (ja) 半導体装置
JP6996621B2 (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
JP2023170200A (ja) 半導体装置
JP2024035557A (ja) 半導体装置
WO2023224059A1 (ja) 半導体装置
JP2024067536A (ja) 半導体装置
US20250351553A1 (en) Semiconductor device
CN118352354A (zh) 半导体装置
JP2024100692A (ja) 半導体装置
JP2024034141A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231127

R150 Certificate of patent or registration of utility model

Ref document number: 7404702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150