JP7447529B2 - 情報処理装置、情報処理方法、および、プログラム - Google Patents

Description

本技術は、情報処理装置に関する。詳しくは、ニューラルネットワークに関する処理を行う情報処理装置、および、情報処理方法ならびに当該方法をコンピュータに実行させるプログラムに関する。

近年、画像認識や音声認識などの分野において、人間の脳神経系の仕組みをコンピュータ上に再現したニューラルネットワークに関する開発や研究が進められてる。例えば、ニューラルネットワークの処理に必要なメモリ量や演算量を求め、画面に表示する情報処理装置が提案されている（例えば、特許文献１参照。）。

国際公開第２０１７／１３８２２０号

上述の従来技術では、メモリ量や演算量の表示により、ニューラルネットワークをハードウェア実装する際の設計支援を図っている。しかしながら、上述の従来技術では、設計効率が低下することがある。例えば、ニューラルネットワーク内の関数の演算順序に関する設定を変更すると、メモリ量や演算量が変動することがある。この場合、メモリ量などを最適化するために、設定変更の操作を繰り返す必要があり、煩雑な操作により設計効率が低下するおそれがある。

本技術はこのような状況に鑑みて生み出されたものであり、ニューラルネットワークに関するハードウェア設計を支援する情報処理装置において、設計効率を向上させることを目的とする。

本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて上記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析部と、上記複数の演算順序のそれぞれについて上記関数の演算に要するコストを求めるコスト取得部と、上記複数の演算順序のそれぞれと上記コストとを対応付けて表示部に表示させる表示制御部とを具備する情報処理装置、および、情報処理方法ならびに当該方法をコンピュータに実行させるプログラムである。これにより、ニューラルネットワークに関するハードウェアの設計効率が向上するという作用をもたらす。

また、この第１の側面において、上記表示制御部は、ユーザの操作に従って上記複数の演算順序のいずれかを選択して上記選択した演算順序と当該演算順序に対応する上記コストと上記結合関係とを表示させてもよい。これにより、選択された演算順序と、コストと、結合関係とが表示されるという作用をもたらす。

また、この第１の側面において、上記表示制御部は、上記複数の演算順序のそれぞれと上記コストとを対応付けたテーブルを表示部に表示させてもよい。これにより、複数の演算順序のそれぞれとコストとを対応付けたテーブルが表示されるという作用をもたらす。

また、この第１の側面において、上記コストは、メモリ容量、メモリアクセス数およびメモリバンド幅の少なくとも１つを含むものであってもよい。これにより、演算順序ごとに、メモリ容量、メモリアクセス数およびメモリバンド幅の少なくとも１つが表示されるという作用をもたらす。

また、この第１の側面において、上記コストは、処理時間を含むものであってもよい。これにより、演算順序ごとに、処理時間が表示されるという作用をもたらす。

また、この第１の側面において、上記コストは、演算器の使用効率と上記演算の並列度との少なくとも１つを含むものであってもよい。これにより、演算順序ごとに、演算器の使用効率と上記演算の並列度との少なくとも１つが表示されるという作用をもたらす。

本技術の第１の実施の形態における設計支援システムの一構成例を示すブロック図である。 本技術の第１の実施の形態における情報処理装置の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるニューラルネットワークの構造の一例を示す図である。 本技術の第１の実施の形態におけるニューラルネットワーク内のレイヤーの結合関係の一例を示す図である。 本技術の第１の実施の形態におけるレイヤー１の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における２番目にレイヤー２の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における３番目にレイヤー３の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における４番目にレイヤー４の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における５番目にレイヤー５の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における２番目にレイヤー４の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における３番目にレイヤー２の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における４番目にレイヤー３の関数を演算した際に保持されるデータ数を説明するための図である。 本技術の第１の実施の形態における演算結果の表示前の画面の一例を示す図である。 本技術の第１の実施の形態における演算結果の表示画面の一例を示す図である。 本技術の第１の実施の形態における別の演算結果の表示画面の一例を示す図である。 本技術の第１の実施の形態における情報処理装置の動作の一例を示すフローチャートである。 本技術の第２の実施の形態における演算結果の表示画面の一例を示す図である。

以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（演算順序ごとにコストを表示する例）
２．第２の実施の形態（演算順序ごとのコストをテーブル表示する例）

＜１．第１の実施の形態＞
［設計支援システムの構成例］
図１は、本技術の第１の実施の形態における設計支援システムの一構成例を示すブロック図である。この設計支援システムは、ニューラルネットワークをハードウェアに実装する際の設計を支援するためのシステムである。設計支援システムは、学習フレームワーク１１０、情報処理装置２００、変換部１２０およびハードウェア設計ツール１３０を備える。

学習フレームワーク１１０は、入力されたデータセットに基づいて、推論モデルを生成するものである。この学習フレームワーク１１０には、画像データや音声データなどのデータセットが入力される。学習フレームワーク１１０は、データセットに基づいて機械学習を行い、入力データが、どのクラスであるかを予測するための推論モデルを生成する。この推論モデルは、例えば、ニューラルネットワークをコンピュータ上に再現するためのプログラムと、係数ファイルとを含む。係数ファイルは、ニューラルネットワーク内のノードに入出力されるデータに対する重み係数を設定したものである。また、ニューラルネットワークとして、例えば、畳み込みニューラルネットワーク（ＣＮＮ：Convolutional Neural Network）が用いられる。

そして、学習フレームワーク１１０は、推論モデル（プログラムおよび係数ファイル）を情報処理装置２００に供給する。

情報処理装置２００は、推論モデルに基づいて、ニューラルネットワーク内の関数の演算順序を求めるものである。この情報処理装置２００は、推論モデルを解析し、関数を演算するための複数の演算順序を全て求める。そして、情報処理装置２００は、演算順序ごとに、演算に要するコストを求めて表示する。ユーザは、表示内容を検討して最適な演算順序を決定し、情報処理装置２００を操作して、その演算順序を定義する演算順序シーケンスをプログラムとともに変換部１２０へ出力させる。

変換部１２０は、コードを機械語に変換するものである。変換部１２０として、例えば、コンパイラが用いられる。この変換部１２０は、プログラムおよび演算順序シーケンスに基づいて、演算順序シーケンスで定義された演算順序で演算を行うためのコードを生成し、そのコードを機械語に変換する。そして、変換部１２０は、機械語をハードウェア設計ツール１３０へ供給する。

ハードウェア設計ツール１３０は、機械語に基づいて、ニューラルネットワークをハードウェア実装した回路を生成するものである。

なお、学習フレームワーク１１０や変換部１２０を情報処理装置２００の外部にも設けているが、これらを情報処理装置２００内に配置することもできる。

［情報処理装置の構成例］
図２は、本技術の第１の実施の形態における情報処理装置２００の一構成例を示すブロック図である。この情報処理装置２００は、解析部２１０、コスト取得部２２０、表示制御部２３０、記憶部２４０、演算順序決定部２５０および表示部２６０を備える。

記憶部２４０は、情報処理装置２００内で用いられるデータを記憶するものである。記憶部２４０として、メモリなどが用いられる。

学習フレームワーク１１０は、ニューラルネットワークプログラム２４１および係数ファイル２４２を出力し、これらは、記憶部２４０内に保持される。

解析部２１０は、ニューラルネットワークプログラム２４１を解析し、関数の演算順序を全て求めるものである。この解析部２１０は、ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて、ノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める。そして、解析部２１０は、それらの演算順序を示すデータをコスト取得部２２０に供給する。

コスト取得部２２０は、演算順序ごとに、関数の演算に要するコストを求めるものである。ここで、コストは、例えば、メモリ容量、メモリアクセス数、メモリバンド幅、処理時間、演算器の使用効率、演算の並列度のうち少なくとも１つを含む。コスト取得部２２０は、ニューラルネットワークプログラム２４１および係数ファイル２４２を記憶部２４０から読み出し、演算順序のそれぞれについて、その順序で所定のハードウェアにより演算した際のコストを求める。そして、コスト取得部２２０は、演算順序のそれぞれを、対応するコストとともに表示制御部２３０に供給する。

表示制御部２３０は、演算順序のそれぞれと、対応するコストとを表示部２６０に表示させるものである。

表示部２６０は、表示制御部２３０の制御に従って、画面を表示するものである。表示部２６０として、液晶モニタなどが用いられる。

演算順序決定部２５０は、ユーザの操作に従って、演算順序を決定するものである。ユーザは、表示部２６０に表示された演算順序ごとのコストを参照して検討し、情報処理装置２００を操作して、最適の演算順序を指定する。演算順序決定部２５０は、ユーザの操作に従って、指定された演算順序を示す演算順序シーケンス定義ファイル２４３を生成し、記憶部２４０に保持させる。ニューラルネットワークプログラム２４１および演算順序シーケンス定義ファイル２４３は、変換部１２０へ出力される。

なお、情報処理装置２００内に記憶部２４０および表示部２６０を配置しているが、これらの少なくとも一方を情報処理装置２００の外部に設けることもできる。記憶部２４０を外部に設ける場合、例えば、ネットワークを介してサーバ内に記憶部２４０を配置することもできる。

［ニューラルネットワークの構成例］
図３は、本技術の第１の実施の形態におけるニューラルネットワークの構造の一例を示す図である。同図は、ニューラルネットワークプログラム２４１により、コンピュータ上に再現されるニューラルネットワークの一例を示す。このニューラルネットワークは、レイヤー１乃至６などの複数のレイヤーにより形成される。また、個々のレイヤー内には、ノード３０１などの複数のノードが設けられる。

また、レイヤーのそれぞれは、少なくとも１つの他のレイヤーに結合されている。例えば、レイヤー１は、レイヤー２および４に結合される。レイヤー２は、レイヤー１および３に結合される。レイヤー３は、レイヤー２および５に結合される。レイヤー４は、レイヤー１および５に結合される。レイヤー５は、レイヤー３および６に結合される。なお、レイヤー間の結合関係は、同図に例示したものに限定されない。

また、例えば、レイヤー１にデータセットが入力され、レイヤー６から結果が出力されるものとする。

図４は、本技術の第１の実施の形態におけるニューラルネットワーク内のレイヤーの結合関係の一例を示す図である。同図は、図３に例示したニューラルネットワークのレイヤー内のノードを省略し、レイヤー内の関数を表記したものである。

「Input Dataset」は、レイヤー１にデータセットが入力されることを示す。レイヤー１において「Convolution Kernelshepe:5,5」は、カーネルを用いる畳み込み演算を示す。カーネルは、フィルタとも呼ばれる。「5,5」は、カーネル（フィルタ）のサイズを示す。「Stride=2」は、カーネルを適用する間隔を示す。このように畳み込み演算を行うニューラルネットワークは、ＣＮＮと呼ばれる。

また、「BatchNormalization」は、中間層のパラメータの分布が適切になるように、層の出力を強制的に適切化するバッチ正規化処理を示す。「ReLU(Rectified Linear Unit)」は、正規化線形関数を利用したユニットを示す。また、「64,14,14」は、マップ数が６４で、特徴マップの個々のサイズが１４×１４であることを示す。

レイヤー４において、「AveragePooling」は、入力された特徴マップを複数のプーリング領域に分割し、各領域の平均値を計算する平均プーリング処理を示す。

レイヤー５において、「Add」は、加算処理を示す。レイヤー６において、「Affine」は、順伝播で行ってきた行列の内積を求めるアフィン変換処理を示す。

なお、レイヤーのそれぞれで実行する処理は、同図に例示したものに限定されない。例えば、レイヤー１では、ステップ関数や線形結合など、正規化線形関数以外の活性化関数を用いることができる。また、レイヤー３では、マックスプーリング処理など、平均プーリング処理以外のプーリング処理を行うことができる。

同図に例示したように、レイヤーのそれぞれにおいては、関数が用いられる。例えば、カーネルを表す関数や正規化線形関数が用いられる。これらの関数の演算順序は、レイヤー間の結合関係に基づいて変更することができる。前述したように同図では、レイヤー２に、その後段のレイヤー３が結合され、レイヤー３および４に、その後段のレイヤー５が結合される。このため、レイヤー３の前にレイヤー２の関数の演算を実行し、レイヤー５の前にレイヤー３および４の関数の演算を行うのであれば、レイヤー２乃至４の演算順序は、任意である。演算順序を変更すると、その演算順序の演算に要するコストが変わることがある。

まず、レイヤー１の後にレイヤー２、３、４の順で演算を行う場合について考える。

図５は、本技術の第１の実施の形態におけるレイヤー１の関数を演算した際に保持されるデータ数を説明するための図である。同図において、「Conv」は、畳み込み演算を示す。「Act」は、バッチ正規化処理や正規化線形関数の演算を示す。レイヤー１の演算により、２００個のデータが出力されたものとする。これらのデータは、レイヤー２および４で用いられるため、記憶部２４０に格納される。

図６は、本技術の第１の実施の形態における２番目にレイヤー２の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー２の関数の演算により、例えば、１５０個のデータが出力されたものとする。これらのデータは、レイヤー３で用いられるため、記憶部２４０に格納される。１５０個のデータの追加により、記憶部２４０内のデータ数は、３５０個となる。

図７は、本技術の第１の実施の形態における３番目にレイヤー３の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー３の関数の演算により、７５個のデータが出力されたものとする。これらのデータは、レイヤー５で用いられるため、記憶部２４０に格納される。７５個のデータの追加により、記憶部２４０内のデータ数は、４２５個となる。そして、レイヤー２で出力された１５０個のデータは、不要となったため、記憶部２４０から削除される。１５０個のデータの削除により、記憶部２４０内のデータ数は、２７５個となる。

図８は、本技術の第１の実施の形態における４番目にレイヤー４の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー４の関数の演算により、５０個のデータが出力されたものとする。これらのデータは、レイヤー５で用いられるため、記憶部２４０に格納される。５０個のデータの追加により、記憶部２４０内のデータ数は、３２５個となる。そして、レイヤー１で出力された２００個のデータは、不要となったため、記憶部２４０から削除される。２００個のデータの削除により、記憶部２４０内のデータ数は、１２５個となる。

図９は、本技術の第１の実施の形態における５番目にレイヤー５の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー５の関数の演算により、７５個のデータが出力されたものとする。これらのデータは、後の演算で用いられるため、記憶部２４０に格納される。７５個のデータの追加により、記憶部２４０内のデータ数は、２００個となる。そして、レイヤー３および５で出力された１２５個のデータは、不要となったため、記憶部２４０から削除される。１２５個のデータの削除により、記憶部２４０内のデータ数は、７５個となる。

図５乃至９に例示したように、レイヤー２、３、４の順で演算を行う場合、記憶部２４０内のデータ数の最大値は、図７でレイヤー３のデータを追加した際の４２５個である。

次に、レイヤー１の後に、レイヤー４、２、３の順で演算を行う場合について考える。

図１０は、本技術の第１の実施の形態における２番目にレイヤー４の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー４の関数の演算により、例えば、５０個のデータが出力されたものとする。これらのデータは、レイヤー５で用いられるため、記憶部２４０に格納される。５０個のデータの追加により、記憶部２４０内のデータ数は、２５０個となる。

図１１は、本技術の第１の実施の形態における３番目にレイヤー２の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー２の関数の演算により、１５０個のデータが出力されたものとする。これらのデータは、レイヤー３で用いられるため、記憶部２４０に格納される。１５０個のデータの追加により、記憶部２４０内のデータ数は、４００個となる。そして、レイヤー１で出力された２００個のデータは、不要となったため、記憶部２４０から削除される。２００個のデータの削除により、記憶部２４０内のデータ数は、２００個となる。

図１２は、本技術の第１の実施の形態における４番目にレイヤー３の関数を演算した際に保持されるデータ数を説明するための図である。このレイヤー３の関数の演算により、７５個のデータが出力されたものとする。これらのデータは、レイヤー５で用いられるため、記憶部２４０に格納される。７５個のデータの追加により、記憶部２４０内のデータ数は、２７５個となる。そして、レイヤー２で出力された１５０個のデータは、不要となったため、記憶部２４０から削除される。１５０個のデータの削除により、記憶部２４０内のデータ数は、１２５個となる。

図１０乃至１２に例示したように、レイヤー４、２、３の順で演算を行う場合、記憶部２４０内のデータ数の最大値は、図１１でレイヤー２のデータを追加した際の４００個である。

図５乃至図１２に例示したように、レイヤー２、３、４の順で演算を行う場合と、レイヤー４、２、３の順で演算を行う場合とでは、記憶部２４０（メモリなど）に保持するデータ数の最大値が異なる。データ数の最大値が異なると、演算に必要なメモリ容量も異なる値となる。例えば、データ数の最大値に、個々のデータサイズを乗算することにより、メモリ容量が求められる。このように、演算順序の変更により、必要なメモリ容量が変わることがある。メモリ容量以外のコスト（処理時間や演算器の使用効率など）についても同様である。

そこで、情報処理装置２００は、レイヤーの結合関係（言い換えれば、ノード間の結合関係）に基づいて、ノードで用いられる関数を演算するための複数の演算順序を全て求める。そして、情報処理装置２００は、図５乃至図１２に例示したように、演算順序ごとにコストを求め、演算順序と対応付けて表示する。

［情報処理装置の表示例］
図１３は、本技術の第１の実施の形態における演算結果の表示前の画面の一例を示す図である。表示画面内には、レイヤーごとに、そのレイヤー名と、レイヤー内の関数とを含むボックス４００が表示される。また、レイヤー同士が結合される場合、対応するボックス４００の間に結合関係を示すライン４０１が配線される。また、演算順序を切り替えるための操作ボタン４２１と、演算結果を表示させるための操作ボタン４２２とが所定の位置に表示される。

なお、情報処理装置２００は、ユーザの操作に従って、ニューラルネットワークの構造を編集することもできる。編集においては、レイヤーの追加や削除、レイヤー間の結合関係の変更、レイヤー内の関数の設定などが行われる。また、情報処理装置２００は、表示されたニューラルネットワークにおいて、ユーザの操作に従って、機械学習を行うこともできる。これらの操作のためのＧＵＩ（Graphical User Interface）は、同図において省略されている。

図１４は、本技術の第１の実施の形態における演算結果の表示画面の一例を示す図である。同図は、図１３で、操作ボタン４２２を操作したときの画面である。操作後において、ボックス４００のそれぞれの近傍に、対応する関数の演算順序を示す数値マーク４１０が表示される。また、所定の位置に、コスト毎に、コスト名とコスト値を示すテーブル４３０が表示される。

同図において、レイヤー１、２、３、４、５および６のボックス４００の近傍に、それぞれ１、２、３、４、５および６の数値マーク４１０が表示される。これは、レイヤー１、２、３、４、５および６の順序で演算が実行されたことを表す。テーブル４３０内のコスト値（Ｘ１など）は、この演算順序で演算が行われた際の値を示す。

図１５は、本技術の第１の実施の形態における別の演算結果の表示画面の一例を示す図である。同図は、ユーザが、図１４の表示画面において、操作ボタン４２１を操作した際に切り替えらえる画面である。図１５の太枠の数値マークは、数値が切り替わった箇所を示す。レイヤー１、２、３、４、５および６のボックス４００の近傍に、それぞれ１、３、４、２、５および６の数値マーク４１０が表示される。これは、レイヤー１、４、２、３、５および６の順序で演算が実行されたことを表す。テーブル４３０内のコスト値は、この演算順序で演算が行われた際の値（Ｘ２など）に切り替えられる。

図１４や図１５に例示したように、情報処理装置２００は、ユーザの操作に従って複数の演算順序のいずれかを選択し、その演算順序と対応するコストと、レイヤー（ノード）間の結合関係とを表示させる。

そして、ユーザは、図１４や図１５の表示画面を比較して、最適な演算順序を決定する。例えば、実装するハードウェアのメモリ容量が比較的少ない場合には、必要なメモリ容量の小さい演算順序が優先的に選択される。そして、ユーザは、情報処理装置２００を操作して、その演算順序を定義する演算順序シーケンスを出力させる。

情報処理装置２００が、演算順序の全てを網羅して、演算順序ごとにコストを求めて表示させるため、ユーザは、その表示画面を参照して最適な演算順序を決定することができる。これにより、設計効率を向上させることができる。

［情報処理装置の動作例］
図１６は、本技術の第１の実施の形態における情報処理装置２００の動作の一例を示すフローチャートである。この動作は、例えば、コストを表示させるための所定のアプリケーションが実行されたときに開始される。

情報処理装置２００は、プログラムを解析して、関数の演算順序の全てを求める（ステップＳ９０１）。そして、情報処理装置２００は、演算順序ごとに、コストを求める（ステップＳ９０２）。続いて、情報処理装置２００は、演算順序や結合関係とともに、コストを表示する（ステップＳ９０３）。情報処理装置２００は、ユーザの操作に従って、演算順序のシーケンスを出力する（ステップＳ９０４）。ステップＳ９０４の後に、情報処理装置２００は、表示のための動作を終了する。

このように、本技術の第１の実施の形態によれば、情報処理装置２００が複数の演算順序のそれぞれについてコストを求めて表示するため、ユーザはその表示画面を参照して最適な演算順序を決定することができる。これにより、ハードウェア実装の際の設計効率を向上させることができる。

＜２．第２の実施の形態＞
上述の第１の実施の形態では、情報処理装置２００が、ユーザの操作に従って選択した演算順序と対応するコストとを表示していたが、この構成では、複数の演算順序を比較する際に、画面を切り替えるための操作を行う必要がある。この第２の実施の形態の情報処理装置２００は、複数の演算順序のそれぞれとコストとを対応付けたテーブルを表示させて、利便性を向上させた点において第１の実施の形態と異なる。

図１７は、本技術の第２の実施の形態における演算結果の表示画面の一例を示す図である。同図に例示するように、複数の演算順序のそれぞれと、コストとを対応付けたテーブルが表示画面に表示される。コマンドライン上での実行であれば、このテーブルは、標準出力で表示される。

演算順序の欄において、レイヤー１乃至６が演算の順序で配列される。また、演算順序ごとに、メモリ容量、処理時間や演算器の使用効率のそれぞれのコスト値が表示される。例えば、レイヤー１、２、３、４、５、６の順で演算する場合、メモリ容量、処理時間、演算器の使用効率は、それぞれ、Ｘ１、Ｙ１、Ｚ１となる。また、レイヤー１、４、２、３、５、６の順で演算する場合、メモリ容量、処理時間、演算器の使用効率は、それぞれ、Ｘ２、Ｙ２、Ｚ２となる。レイヤー１、２、４、３、５、６の順で演算する場合、メモリ容量、処理時間、演算器の使用効率は、それぞれ、Ｘ３、Ｙ３、Ｚ３となる。

また、情報処理装置２００は、ユーザの操作に従って、ユーザの指定したコストの昇順や降順で複数の演算順序をソートすることもできる。例えば、メモリ容量、処理時間、演算器の使用効率のうちユーザがメモリ容量を指定すると、情報処理装置２００は、メモリ容量が低い順に、演算順序をソートする。

また、テーブルの内容は、テキストで表示することもできる。また、情報処理装置２００は、実行結果をファイルに保存することもできる。

同図に例示するように、情報処理装置２００が、複数の演算順序のそれぞれとコストとを対応付けたテーブルを表示することにより、ユーザは、複数の演算順序を比較する際に、画面を切り替える必要がなくなり、利便性を向上させることができる。

なお、情報処理装置２００は、第１の実施の形態の図１３乃至図１６の表示画面上に、第２の実施の形態のテーブル表示に切り替えるための操作ボタンを追加し、ユーザの操作に従って表示を切り替えることもできる。

このように、本技術の第２の実施の形態によれば、情報処理装置２００が複数の演算順序のそれぞれとコストとを対応付けたテーブルを表示するため、ユーザの利便性を向上させることができる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。

なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

なお、本技術は以下のような構成もとることができる。
（１）ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて前記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析部と、
前記複数の演算順序のそれぞれについて前記関数の演算に要するコストを求めるコスト取得部と、
前記複数の演算順序のそれぞれと前記コストとを対応付けて表示部に表示させる表示制御部と
を具備する情報処理装置。
（２）前記表示制御部は、ユーザの操作に従って前記複数の演算順序のいずれかを選択して前記選択した演算順序と当該演算順序に対応する前記コストと前記結合関係とを表示させる前記（１）記載の情報処理装置。
（３）前記表示制御部は、前記複数の演算順序のそれぞれと前記コストとを対応付けたテーブルを表示部に表示させる前記（１）または（２）に記載の情報処理装置。
（４）前記コストは、メモリ容量、メモリアクセス数およびメモリバンド幅の少なくとも１つを含む前記（１）から（３）のいずれかに記載の情報処理装置。
（５）前記コストは、処理時間を含む（１）から（４）のいずれかに記載の情報処理装置。
（６）前記コストは、演算器の使用効率と前記演算の並列度との少なくとも１つを含む（１）から（５）のいずれかに記載の情報処理装置。
（７）ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて前記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析手順と、
前記複数の演算順序のそれぞれについて前記関数の演算に要するコストを求めるコスト取得手順と、
前記複数の演算順序のそれぞれと前記コストとを対応付けて表示部に表示させる表示制御手順と
を具備する情報処理方法。
（８）ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて前記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析手順と、
前記複数の演算順序のそれぞれについて前記関数の演算に要するコストを求めるコスト取得手順と、
前記複数の演算順序のそれぞれと前記コストとを対応付けて表示部に表示させる表示制御手順と
をコンピュータに実行させるためのプログラム。

１１０ 学習フレームワーク
１２０ 変換部
１３０ ハードウェア設計ツール
２００ 情報処理装置
２１０ 解析部
２２０ コスト取得部
２３０ 表示制御部
２４０ 記憶部
２４１ ニューラルネットワークプログラム
２４２ 係数ファイル
２４３ 演算順序シーケンス定義ファイル
２５０ 演算順序決定部
２６０ 表示部

Claims (8)

1. ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて前記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析部と、
   前記複数の演算順序のそれぞれについて前記関数の演算に要するコストを求めるコスト取得部と、
   前記複数の演算順序のそれぞれと前記コストとを対応付けて表示部に表示させる表示制御部と
   を具備し、
   前記ニューラルネットワークは、所定数のレイヤーを含み、
   前記ノードは、前記レイヤー内に設けられ、
   前記表示部は、前記レイヤーの名称を含むボックスを前記レイヤーごとに配置し、前記ボックスの間に前記結合関係を示すラインを配線した所定の表示画面を表示し、
   前記表示制御部は、前記演算順序を示す数字マークを前記ボックスの近傍に表示させるとともに前記コストを前記表示画面に表示させる
   情報処理装置。
2. 前記表示制御部は、ユーザの操作に従って前記複数の演算順序のいずれかを選択して前記選択した演算順序と当該演算順序に対応する前記コストと前記結合関係とを表示させる請求項１記載の情報処理装置。
3. 前記表示制御部は、ユーザの操作に従って前記表示画面と前記複数の演算順序のそれぞれと前記コストとを対応付けたテーブルを含む新たな表示画面とを切り替えさせる
   請求項１記載の情報処理装置。
4. 前記コストは、メモリ容量、メモリアクセス数およびメモリバンド幅の少なくとも１つを含む請求項１記載の情報処理装置。
5. 前記コストは、処理時間を含む請求項１記載の情報処理装置。
6. 前記コストは、演算器の使用効率と前記演算の並列度との少なくとも１つを含む請求項１記載の情報処理装置。
7. ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて前記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析手順と、
   前記複数の演算順序のそれぞれについて前記関数の演算に要するコストを求めるコスト取得手順と、
   前記複数の演算順序のそれぞれと前記コストとを対応付けて表示部に表示させる表示制御手順と
   を具備し、
   前記ニューラルネットワークは、所定数のレイヤーを含み、
   前記ノードは、前記レイヤー内に設けられ、
   前記表示部は、前記レイヤーの名称を含むボックスを前記レイヤーごとに配置し、前記ボックスの間に前記結合関係を示すラインを配線した所定の表示画面を表示し、
   前記表示制御手順において、前記演算順序を示す数字マークを前記ボックスの近傍に表示させるとともに前記コストを前記表示画面に表示させる
   情報処理方法。
8. ニューラルネットワークを形成する複数のノードの互いの結合関係に基づいて前記複数のノードのそれぞれで用いられる関数を演算するための複数の演算順序を求める解析手順と、
   前記複数の演算順序のそれぞれについて前記関数の演算に要するコストを求めるコスト取得手順と、
   前記複数の演算順序のそれぞれと前記コストとを対応付けて表示部に表示させる表示制御手順と
   をコンピュータに実行させるためのプログラムであって、
   前記ニューラルネットワークは、所定数のレイヤーを含み、
   前記ノードは、前記レイヤー内に設けられ、
   前記表示部は、前記レイヤーの名称を含むボックスを前記レイヤーごとに配置し、前記ボックスの間に前記結合関係を示すラインを配線した所定の表示画面を表示し、
   前記表示制御手順において、前記演算順序を示す数字マークを前記ボックスの近傍に表示させるとともに前記コストを前記表示画面に表示させる
   プログラム。

Images