JP7490108B2 - 基板構造化方法 - Google Patents

基板構造化方法 Download PDF

Info

Publication number
JP7490108B2
JP7490108B2 JP2023061536A JP2023061536A JP7490108B2 JP 7490108 B2 JP7490108 B2 JP 7490108B2 JP 2023061536 A JP2023061536 A JP 2023061536A JP 2023061536 A JP2023061536 A JP 2023061536A JP 7490108 B2 JP7490108 B2 JP 7490108B2
Authority
JP
Japan
Prior art keywords
substrate
silicon substrate
resist layer
laser
laser ablation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023061536A
Other languages
English (en)
Other versions
JP2023100622A (ja
Inventor
ハンウェン チェン，
スティーヴン ヴァハヴェルベク，
ギバク パク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023100622A publication Critical patent/JP2023100622A/ja
Priority to JP2024078724A priority Critical patent/JP2024137943A/ja
Application granted granted Critical
Publication of JP7490108B2 publication Critical patent/JP7490108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H10P76/2042—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7424—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self-supporting substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Weting (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

［０００１］本開示の実施形態は、一般に、半導体基板を構造化するための方法および装置に関する。より具体的には、本明細書に記載の実施形態は、マイクロブラストおよびレーザーアブレーション技術を使用して半導体基板を構造化するための方法および装置に関する。
［０００２］小型化された電子デバイスおよびコンポーネントに対する需要が増え続けているため、集積回路は、１つのチップに数百万のトランジスタ、コンデンサ、および抵抗を含めることができる複雑な２．５Ｄおよび３Ｄデバイスに進化した。チップ設計の進化により、回路密度が増加し、集積回路の処理能力と速度が向上した。より高い回路密度でのより高速な処理能力に対する要求は、対応する要求を、そのような集積回路チップの製造に使用される材料、構造、およびプロセスに課す。しかしながら、集積度と性能の向上へのこれらの傾向とともに、製造コストの削減が常に追求されている。
［０００３］従来、集積回路チップは、フィーチャおよびそれを通る接続の形成が容易であり、有機複合材料に関連する比較的低いパッケージ製造コストのために、有機パッケージ基板上に製造されてきた。しかしながら、回路密度が増加し、電子デバイスがさらに小型化されると、デバイスのスケーリングおよび関連する性能要件を維持するための材料構造化の解像度の制限のため、有機パッケージ基板の利用は実用的ではなくなる。最近では、有機パッケージ基板に関連するいくつかの制限を補うために、有機パッケージ基板上に配置されたパッシブシリコンインターポーザを再配線層として利用した、２．５Ｄおよび３Ｄ集積回路が製造されている。シリコンインターポーザの利用は、高度なパッケージング用途における高帯域幅密度、低電力のチップ間通信、および異種統合（ヘテロジニアスインテグレーション）の要件に対する潜在能力によって推進されている。それでも、シリコン貫通ビア（ＴＳＶ）などの、シリコンインターポーザでのフィーチャの形成は、依然として困難でコストがかかる。詳細には、高アスペクト比のシリコンビアエッチング、化学的機械平坦化、および半導体バックエンドオブライン（ＢＥＯＬ）相互接続によって、高いコストが課せられる。
［０００４］したがって、当技術分野で必要とされるのは、高度なパッケージング用途のための基板構造化の改善された方法である。
［０００５］一実施形態では、基板構造化のための方法が提供される。この方法は、第１の接着剤層を用いて基板をキャリアプレートに接合することと、第２の接着剤層を用いて基板上にレジスト層を接合することと、電磁放射を用いてレジスト層をパターニングすることと、を含む。この方法はさらに、パターニングされたレジスト層に対して粉末粒子を推進して、構造化されたパターンを基板に形成することと、基板をエッチングプロセスに曝露して、構造化されたパターンからデブリを除去し、その１つ以上の表面を滑らかにすることと、を含む。第２の接着剤層を解放することによって、レジスト層が基板から剥離され、第１の接着剤層を解放することによって、基板がキャリアプレートから剥離される。
［０００６］一実施形態では、基板構造化のための方法が提供される。この方法は、シリコンソーラー基板上にレジスト層を形成することと、レジスト層を電磁放射に曝露することによってレジスト層をパターニングすることと、高圧下で粉末粒子の流れを基板に向かって推進して、基板から材料を取り外して除去し、構造化されたパターンをその中に形成することと、基板をエッチングプロセスに曝露して、構造化されたパターンからデブリを除去し、基板の１つ以上の表面を滑らかにすることと、を含む。
［０００７］一実施形態では、基板構造化のための方法が提供される。この方法は、第１の接着剤層を用いて基板の第１の表面上に第１のレジスト層を接合することと、第２の接着剤層を用いて基板の第２の表面上に第２のレジスト層を接合することと、第１のレジスト層および第２のレジスト層をパターニングすることと、を含む。この方法はさらに、粉末粒子を基板の第１の表面に向かって推進して、その中に１つ以上のパターニングされた構造を形成することと、粉末粒子を基板の第２の表面に向かって推進して、１つ以上のパターニングされた構造を、第１の表面と第２の表面との間の基板の厚さにわたって延ばすことと、基板をエッチングプロセスに曝露して、基板からデブリを除去し、その１つ以上の表面を滑らかにすることと、を含む。
［０００８］本開示の上記の特徴が詳細に理解されるように、上記で簡単に要約された本開示のより具体的な説明が、いくつかが添付の図面に示されている実施形態を参照することによって行われ得る。しかしながら、添付の図面は、例示的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、他の同等に効果的な実施形態を認めることができることに留意されたい。
本明細書に記載の実施形態による基板構造化プロセスの流れ図を示している。 本明細書に記載の実施形態による、基板構造化プロセスの様々な段階での基板の断面図を概略的に示している。 本明細書に記載の実施形態による、基板構造化プロセスの様々な段階での基板の断面図を概略的に示している。 本明細書に記載の実施形態による、基板構造化プロセスの様々な段階での基板の断面図を概略的に示している。 本明細書に記載の実施形態による基板構造化プロセスの流れ図を示している。 本明細書に記載の実施形態による、基板構造化プロセスの様々な段階での基板の断面図を概略的に示している。
［００１５］理解を容易にするため、可能な場合には、図に共通する同一の要素を示すために同一の参照番号が使用されている。一実施形態の要素および特徴は、さらに列挙することなく、他の実施形態に有益に組み込まれ得ることが企図されている。
［００１６］本開示は、半導体基板を構造化するための方法および装置に関する。一実施形態では、基板構造化の方法は、任意選択でキャリアプレート上に配置された基板にレジスト層を塗布することを含む。レジスト層が、紫外線放射またはレーザーアブレーションを使用してパターニングされる。次に、レジスト層のパターニングされた部分は、マイクロブラストによって基板上に転写され、一方、レジスト層の非曝露または非アブレーション部分は、基板の残りの部分を遮蔽する。次に、基板をエッチングプロセスおよび剥離プロセスに曝露して、レジスト層を除去し、キャリアを解放する。別の実施形態では、所望のフィーチャが、レーザーアブレーションによって基板内に形成される。
［００１７］図１は、基板１０２を構造化するための代表的な方法１００の流れ図を示している。図２Ａ～図２Ｆおよび図３Ａ～図３Ｆは、図１の構造化プロセスの様々な段階での基板１０２の概略断面図を示している。したがって、図２Ａ～図２Ｆおよび図３Ａ～図３Ｆへの参照が、必要に応じて図１および方法１００の説明に含まれる。さらに、基板１０２を構造化するための方法１００は、複数の工程を有する。工程は、任意の順序でまたは同時に実行でき（コンテキストが可能性を除外する場合を除く）、方法は、定義された工程のいずれかの前、２つの定義された工程の間、または全ての定義された工程の後に実行される１つ以上の他の工程を含むことができる（コンテキストが可能性を除外する場合を除く）。
［００１８］一般に、方法１００は、工程１１０で基板１０２にレジスト膜を塗布することを含む。いくつかの実施形態では、基板１０２は、レジスト膜を塗布する前に、任意選択でキャリアプレートに連結される。工程１２０において、方法１００は、基板１０２を電磁放射またはレーザー放射に曝露して、レジスト膜をパターニングすることを含む。工程１３０で、基板１０２は、基板１０２内に、ブラインドビア、貫通ビア、またはキャビティなどの構造を形成するために、マイクロブラストされる。この方法はさらに、工程１４０で、基板１０２をエッチングして、マイクロブラストプロセス中に形成されたデブリおよび表面マイクロクラックを除去し、一方、パターニングされたレジスト膜はそのままであることを含む。続いて、パターニングされたレジスト層が、工程１５０で除去され、その後、基板はさらに、工程１６０で、キャリアプレート剥離プロセスに曝露され得る。
［００１９］基板１０２は、ＩＩＩ－Ｖ化合物半導体材料、シリコン、結晶シリコン（例えば、Ｓｉ＜１００＞またはＳｉ＜１１１＞）、酸化ケイ素、シリコンゲルマニウム、ドープまたは非ドープシリコン、ドープまたは非ドープポリシリコン、窒化ケイ素、石英、ホウケイ酸ガラス、ガラス、サファイア、アルミナ、およびセラミックを含むがこれらに限定されない任意の適切な基板材料で形成される。一実施形態では、基板１０２は、パッケージング基板である。一実施形態では、基板１０２は、単結晶ｐ型またはｎ型シリコン基板である。一実施形態では、基板１０２は、多結晶ｐ型またはｎ型シリコン基板である。別の実施形態では、基板１０２は、ｐ型またはｎ型シリコンソーラー基板である。特に断りのない限り、本明細書に記載の実施形態および実施例は、約５０μｍから約１０００μｍの間、例えば、約９０μｍから約７８０μｍの間の厚さを有する基板を用いて実行される。例えば、基板１０２は、約１００μｍから約３００μｍの間の厚さ、例えば、約１１０μｍから約２００μｍの間の厚さを有する。
［００２０］基板１０２が約２００μｍ未満の厚さ、例えば、約５０μｍの厚さを有する実施形態では、基板１０２は、基板構造化プロセス１００の間、キャリアプレート１０６に連結されている。キャリアプレート１０６は、基板構造化プロセス１００中、基板１０２に機械的支持を提供し、基板１０２が破損するのを防ぐ。キャリアプレート１０６は、ガラス、セラミック、金属などを含むがこれらに限定されない、任意の適切な化学的および熱的に安定な剛性材料で形成されている。キャリアプレート１０６は、約１ｍｍから約１０ｍｍの間の厚さ、例えば、約２ｍｍから約５ｍｍの間の厚さを有する。一実施形態では、キャリアプレート１０６は、テクスチャ表面を有し、その上に基板１０２が連結される。別の実施形態では、キャリアプレート１０６は、研磨された表面を有し、その上に基板１０２が連結される。
［００２１］一実施形態では、基板１０２は、接着剤層１０８を介してキャリアプレート１０６に連結される。接着剤層１０８は、ワックス、グルー、および同様の接着剤を含むがこれらに限定されない任意の適切な一時的接着材料で形成されている。接着剤層１０８は、機械的ローリング、プレス、ラミネーション、スピンコーティング、ドクターブレードなどによってキャリアプレート１０６上に塗布することができる。一実施形態では、接着剤層１０８は、水溶性または溶剤可溶性の接着剤層である。他の実施形態では、接着剤層１０８は、ＵＶ剥離接着剤層である。さらに他の実施形態では、接着剤層１０８は、熱剥離接着剤層である。そのような実施形態では、接着剤層１０８の接着特性は、１１０℃を超える温度、例えば、１５０℃を超える温度への曝露などの、高温への曝露時に低下する。接着剤層１０８は、ライナー、熱剥離接着剤膜、ベース膜、感圧膜などの膜（図示せず）の１つ以上の層、および他の適切な層を、さらに含み得る。
［００２２］図２Ａおよび図３Ａに対応する工程１１０において、レジスト膜が基板１０２に塗布されて、レジスト層１０４を形成する。レジスト層１０４は、後続の処理工程中に所望のパターンを基板１０２に転写するために使用される。工程１２０でパターニングされた後、レジスト層１０４は、工程１３０でのマイクロブラストプロセス中に、下にある基板１０２の選択された領域を保護する。
［００２３］基板１０２は、上にレジスト層１０４が形成され得る１つ以上の実質的に平面の表面を有する。図３Ａに示される実施形態などの一実施形態では、レジスト層１０４は、レジスト接着剤層１０９を介して基板１０２に接合される。レジスト接着剤層１０９は、ポリビニルアルコール、２－エチル－２－（ヒドロキシメチル）－１，３－プロパンジオールを含むトリエステル、および他の水溶性または溶剤可溶性の材料を含むがこれらに限定されない、任意の適切な一時的接着材料から形成される。一実施形態では、レジスト接着剤層１０９は、接着剤層１０８とは異なる材料から形成される。一実施形態では、レジスト接着剤層１０９は、組成が接着剤層１０８と実質的に類似している。レジスト接着剤層１０９は、機械的ローリング、プレス、ラミネーション、スピンコーティング、ドクターブレード、または類似のプロセスによって基板１０２上に塗布することができる。図２Ａに示されるものなどの別の実施形態では、レジスト層１０４は、ポリビニルアルコールなどの一時的接着材料で形成され、したがって、レジスト層１０４を基板１０２の表面に直接塗布して接合することができる。さらにまた、レジスト層１０４は、１つ以上の層、例えば、第１のレジスト層および第２のレジスト層（図示せず）を含んでもよい。
［００２４］図２Ａに示される実施形態などの一実施形態では、レジスト層１０４は、フォトレジストである。レジスト層１０４は、溶媒、フォトレジスト樹脂、および光酸発生剤を含み得る。フォトレジスト樹脂は、任意のポジ型フォトレジスト樹脂または任意のネガ型フォトレジスト樹脂であり得る。代表的なフォトレジスト樹脂には、アクリレート、ノボラック樹脂、ポリ（メチルメタクリレート）、およびポリ（オレフィンスルホン）が含まれる。他のフォトレジスト樹脂も使用することができる。電磁放射に曝露されると、光酸発生剤は、酸性の陽イオンや陰イオンなどの荷電種を生成する。光酸発生剤はまた、分極種を生成し得る。光酸発生剤は、電磁放射に対して樹脂を増感させる。代表的な光酸発生剤には、例えば、スルホネート塩、スルホネートエステル、およびスルホニルオキシケトンなどのスルホネート化合物が含まれる。他の適切な光酸発生剤には、アリールジアゾニウム塩、ハロニウム塩、芳香族スルホニウム塩およびスルホキソニウム塩またはセレン塩などのオニウム塩が含まれる。他の代表的な光酸発生剤には、ニトロベンジルエステル、ｓ－トリアジン誘導体、イオン性ヨードニウムスルホネート、パーフルオロアルカンスルホネート、アリールトリフラートおよびそれらの誘導体および類似体、ピロガロール誘導体、ならびにアルキルジスルホンが含まれる。他の光酸発生剤も使用することができる。
［００２５］図３Ａに示される実施形態などの一実施形態では、レジスト層１０４は、レーザー感受性レジストである。レジスト層１０４は、レーザーアブレーションに適した硬度を有する任意の材料で形成することができる。例えば、レジスト層１０４は、約４０から約９０の間、例えば、約６０から約７０の間のショアＡスケール硬度値を有する材料で形成されている。一実施形態では、レジスト層１０４は、約６５のショアＡスケール硬度値を有する材料で形成されている。さらなる実施形態では、レジスト層４０４は、約０．５ＭＰａから約１０ＭＰａの間、例えば、約１ＭＰａから約８ＭＰａの間の引張強度を有する材料で形成されている。例えば、レジスト層１０４は、約７ＭＰａの引張強度を有する材料で形成されている。いくつかの実施形態では、レジスト層１０４は、ポリジメチルシロキサン材料で形成されている。他の実施形態では、レーザー感受性レジスト層１０４は、ポリビニルアルコール、２－エチル－２－（ヒドロキシメチル）－１，３－プロパンジオールを含むトリエステルなどで形成されている。
［００２６］図２Ｂおよび図３Ｂに対応する工程１２０において、レジスト層１０４が上に形成された基板１０２は、電磁放射に曝露されて、レジスト層１０４をパターニングする。図２Ｂによって示される実施形態では、レジスト層４０４が上に形成された基板１０２は、紫外線（ＵＶ）範囲の電磁放射に曝露される。レジスト層１０４の一部が、選択的に曝露され、レジスト層１０４の一部が、選択的に、ＵＶ放射に曝露されない。図２Ｂに示されるように、ＵＶ放射に曝露されると、レジスト層１０４の選択的に曝露された部分は、構造的に弱くなり、選択的に曝露されていない部分は、それらの構造的完全性を維持する。一実施形態では、所望のパターンを有するマスク１１２が、ＵＶ放射曝露の前に、レジスト層１０４上またはレジスト層１０４に隣接して形成される。いくつかの実施形態では、マスク１１２は、レジスト層１０４とＵＶ放射源との間に配置されたレチクルである。マスク１１２は、ＵＶ放射の所望のパターンをレジスト層１０４に転写するように構成され、ＰＴＦＥ、ＰＶＤＦ、ＦＥＰ、ポリイミドなどを含むがこれらに限定されない任意の適切なポリマー材料で形成されている。
［００２７］図３Ｂに示される実施形態では、レジスト層１０４が上に形成された基板１０２は、ＵＶ放射源の代わりにレーザー源３０３によって生成された電磁放射に曝露される。このように、パターニングは、マスクを使用せずに、ターゲットを絞ったレーザーアブレーションによって達成される。レーザー源３０３は、レーザー感受性レジスト層１０４のパターニングに適した任意のタイプのレーザー源であり得る。いくつかの例では、レーザー源３０３は、フェムト秒緑色レーザーである。他の例では、レーザー源３０３は、フェムト秒ＵＶレーザーである。レーザー源３０３は、レジスト層１０４をパターニングするための連続またはパルスレーザービームを生成する。例えば、レーザー源３０３は、約１００ｋＨｚから約１２００ｋＨｚの間、例えば、約２００ｋＨｚから約１０００ｋＨｚの間の周波数を有するパルスレーザービームを生成することができる。いくつかの実施形態では、工程１２０での電磁放射は、代替的または追加的に、電子ビームまたはイオンビームを含み得ることが、さらに企図される。
［００２８］図２Ｃおよび図３Ｃに対応する工程１３０において、レジスト層１０４が上に形成された基板１０２は、マイクロブラストされて、基板１０２内に所望のパターンを形成する。マイクロブラストプロセス中、粉末粒子２０５の流れが、高圧下で基板１０２に向かって推進されて、基板１０２の露出部分および／またはその上に形成された層を取り外す。マイクロブラストプロセスは、任意の適切な基板研磨システムを使用して実行される。一実施形態では、粉末粒子２０５は、ヘリウム、アルゴン、および窒素を含むがこれらに限定されない不活性ガスの流体流を使用して推進される。別の実施形態では、粉末粒子２０５は、空気の流体流を使用して推進される。
［００２９］マイクロブラストプロセスは、粉末粒子２０５の材料特性、基板１０２の露出表面に衝突する粉末粒子２０５の運動量、ならびに、該当する場合、レジスト層１０４の選択的に曝露された部分とともに、基板１０２の材料特性によって決定される。所望の基板パターニング特性を達成するために、粉末粒子２０５のタイプおよびサイズ、研磨システムのアプリケータノズルのサイズおよび基板１０２までの距離、粉末粒子２０５を推進するために利用される圧力、ならびに流体流中の粉末粒子２０５の密度に対して調整が行われる。例えば、所望の一定のマイクロブラストデバイスのノズルオリフィスサイズにおける、粉末粒子２０５を基板１０２に向かって推進するために使用されるキャリアガスの所望の流体圧力は、基板１０２および粉末粒子２０５の材料に基づいて決定され得る。一実施形態では、基板１０２をマイクロブラストするために利用される流体圧力は、一般に、約５０ｐｓｉから約１５０ｐｓｉの間、例えば、約７５ｐｓｉから約１２５ｐｓｉの間の範囲であり、毎秒約３００メートル（ｍ／ｓ）から約１０００ｍ／ｓの間のキャリアガスおよび粒子速度ならびに／または毎秒約０．００１立方メートル（ｍ３／ｓ）から約０．００２ｍ３／ｓの間の流量を達成する。例えば、マイクロブラスト中に粉末粒子２０５を推進するために利用される不活性ガス（例えば、窒素（Ｎ２）、ＣＤＡ、アルゴン）の流体圧力は、約９５ｐｓｉであり、約２３５０ｍ／ｓのキャリアガスおよび粒子速度を達成する。一実施形態では、基板１０２をマイクロブラストするために利用されるアプリケータノズルは、基板１０２から約１ｍｍ～約５ｍｍ（例えば、約２ｍｍ～約４ｍｍ）の距離に配置された、約０．１ミリメートル（ｍｍ）～約２．５ｍｍの内径を有する。例えば、アプリケータノズルは、マイクロブラストの間、基板１０２から約３ｍｍの距離に配置される。
［００３０］一般に、マイクロブラストプロセスは、基板１０２および／またはその上に形成された任意の層との接触時に粒子が付着するのを防ぐのに十分な硬度および高融点を有する粉末粒子２０５を用いて実行される。例えば、マイクロブラストプロセスは、セラミック材料で形成された粉末粒子２０５を利用して実行される。一実施形態では、マイクロブラストプロセスで利用される粉末粒子２０５は、酸化アルミニウム（Ａｌ２Ｏ３）で形成されている。別の実施形態では、粉末粒子２０５は、炭化ケイ素（ＳｉＣ）で形成されている。粉末粒子２０５のための他の適切な材料もまた企図される。粉末粒子２０５は、一般に、直径が約１５μｍから約６０μｍの間、例えば、直径が約２０μｍから約４０μｍの間の、サイズの範囲である。例えば、粉末粒子２０５は、直径約２７．５μｍの平均粒子サイズである。別の例では、粉末粒子２０５は、直径約２３μｍの平均粒子サイズを有する。
［００３１］工程１２０でのマイクロブラストプロセスの有効性は、レジスト層１０４の材料特性にさらに依存する。ショアＡスケール硬度が高すぎる材料を利用すると、レジスト層１０４の側壁間で粉末粒子２０５の望ましくない跳ね返りが引き起こされ、したがって、粉末粒子２０５が基板１０２に衝突する速度が低下し、最終的に、基板１０２の露出領域を侵食または取り外す際の粉末粒子２０５の有効性を低下させる。逆に、ショアＡスケール硬度が低すぎる材料を利用すると、レジスト層１０４への粉末粒子２０５の望ましくない付着を引き起こす可能性がある。上記のように、約４０から約９０の間のショアＡスケール硬度値が、レジスト層１０４材料に利用されることが企図される。
［００３２］レジスト層１０４が図２Ｃに示されるようなフォトレジストである実施形態では、基板１０２は、工程１３０の開始時に露出していないままである。したがって、粉末粒子２０５は、最初にレジスト層１０４の表面に衝撃を与え、ＵＶに曝露され構造的に弱められたフォトレジストの部分から材料を取り外して除去する。粉末粒子２０５は、最終的に、脆いＵＶ曝露部分を貫通して除去して、レジスト層１０４にボイドを形成し、したがって、基板１０２の所望の領域を露出させ、一方、他の領域は、フォトレジストのＵＶ非曝露部分によって遮蔽されたままである。次に、マイクロブラストは、粉末粒子２０５が基板１０２の露出領域から所望の量または深さの材料を取り外して除去するまで続けられ、こうして、基板１０２に所望のパターンを形成する。
［００３３］図３Ｃに示されるように、レジスト層１０４がレーザーアブレーションによってパターニングされる実施形態では、基板１０２の所望の領域は、工程１３０でのマイクロブラストの前に、レジスト層１０４のボイドを通してすでに露出している。したがって、工程１３０では、マイクロブラストプロセス中に、レジスト層１０４の除去が最小限であるか、またはまったく除去されないと考えられる。一実施形態では、マイクロブラストプロセスは任意選択であり、レーザーアブレーションのみを利用して基板１０２をパターニングすることができる。
［００３４］所望のパターンが基板１０２にマイクロブラストされた後、図２Ｄおよび図３Ｄに対応する工程１４０において、基板１０２は、エッチングプロセスに曝露される。工程１４０でのエッチングプロセスは、基板１０２の表面を滑らかにし、その上の望ましくない機械的欠陥を除去するために利用される。エッチングプロセスは、基板１０２の表面、詳細には工程１３０でマイクロブラストプロセスに曝露された表面を平坦化するために、所定の時間進行する。一態様では、工程１４０でのエッチングプロセスを利用して、工程１３０でのマイクロブラストプロセスから生じて残っている望ましくないデブリを除去する。基板１０２に付着している残った粉末粒子２０５は、工程１４０でのエッチングプロセス中に除去することができる。
［００３５］一実施形態では、工程１４０でのエッチングプロセスは、レジスト層１０４の材料よりも基板表面を優先的にエッチングする緩衝エッチングプロセスを利用するウェットエッチングプロセスである。例えば、緩衝エッチングプロセスは、ポリビニルアルコールに対して選択的であり得る。一実施形態では、エッチングプロセスは、水性エッチングプロセスを利用するウェットエッチングプロセスである。任意の適切なウェットエッチャントまたはウェットエッチャントの組み合わせを、ウェットエッチングプロセスに使用することができる。一実施形態では、基板１０２は、エッチングのためにＨＦエッチング水溶液に浸漬される。他の実施形態では、基板１０２は、エッチングのためにＫＯＨエッチング水溶液に浸漬される。一実施形態では、エッチング溶液は、エッチングプロセス中に、約４０℃から約８０℃の間、例えば、約５０℃から約７０℃の間の温度に加熱される。例えば、エッチング溶液は、約６０℃の温度に加熱される。エッチングプロセスはさらに、等方性または異方性であり得る。一実施形態では、工程１４０でのエッチングプロセスは、ドライエッチングプロセスである。ドライエッチングプロセスの例には、プラズマベースのドライエッチングプロセスが含まれる。
［００３６］図２Ｅおよび図３Ｅに対応する工程１５０で、基板１０２は、レジストストリッピングプロセスに曝露される。工程１５０でのストリッピングプロセスは、基板１０２からレジスト層１０４を剥離するために利用される。一実施形態では、ウェットプロセスを使用して、レジスト接着剤層１０９および／またはレジスト層１０４を溶解／可溶化することによって、基板１０２からレジスト層１０４を剥離する。レジスト接着剤層１９０および／またはレジスト層１０４を解放するために、他のタイプのエッチングプロセスがさらに企図される。一実施形態では、機械的ローリングプロセスを使用して、レジスト層１０４またはレジスト接着剤層１０９を物理的に剥がすことによって、基板１０２からレジスト層１０４を剥離する。一実施形態では、アッシングプロセスを使用して、例えば、酸素プラズマ支援プロセスを使用することによって、基板１０２からレジスト層１０４を除去する。
［００３７］図２Ｆおよび図３Ｆに対応する工程１６０で、基板１０２は、任意選択のキャリア剥離プロセスに曝露される。キャリア剥離プロセスの利用は、基板１０２がキャリアプレート１０６に連結されているかどうか、および基板１０２をそれに連結するために利用される接着材料のタイプに依存する。上記のように、図２Ａ～図２Ｆおよび図３Ａ～図３Ｆに示されるように、基板１０２が約２００μｍ未満の厚さを有する実施形態では、基板は、基板構造化プロセス１００中の機械的支持のためにキャリアプレート１０６に連結されている。いくつかの実施形態では、基板１０２は、接着剤層１０８を介してキャリアプレート１０６に連結されている。したがって、キャリアプレート１０６に連結された基板１０２は、工程１６０で、接着剤層１０８を解放することによって、キャリアプレート１０６から基板１０２を剥離するために、キャリア剥離プロセスに曝露される。
［００３８］一実施形態では、接着剤層１０８は、基板１０２をベークプロセスに曝露することによって解放される。一実施形態では、基板１０２は、約５０℃から約３００℃の間の温度、例えば、約１００℃から約２５０℃の間の温度に曝露される。例えば、基板１０２は、接着剤層１０８を解放するために、約１５０℃から約２００℃の間の温度、例えば約１６０℃に、所望の時間曝露される。他の実施形態では、接着剤層１０８は、基板１０２をＵＶ放射に曝露することによって解放される。
［００３９］図２Ｆおよび図３Ｆは、方法１００の完了後の構造化された基板１０２を示している。図２Ｆおよび図３Ｆに示される基板１０２は、それを通して形成された３つの構造２２０を有する。方法１００は、様々な所望の深さ、寸法、および形状を有するパターニングされた構造２２０を基板１０２内に形成するために利用される。一実施形態では、構造２２０は、基板１０２の厚さに等しい深さを有し、したがって、基板１０２の２つの対向する表面を通る穴を形成する。一実施形態では、構造２２０は、基板１０２の厚さよりも浅い深さを有し、したがって、基板１０２の１つの表面のみに穴を形成する。例えば、基板１０２内に形成された構造２２０は、基板１０２の厚さに応じて、約１０μｍから約６００μｍの間の深さ、例えば、約２５μｍから約２００μｍの間の深さを有し得る。一実施形態では、構造２２０は、基板１０２の寸法に応じて、約２０μｍから約１５ｍｍの間（例えば、約５０μｍから約５ｍｍの間）の範囲の横方向寸法を有する。一実施形態では、基板１０２に形成された構造２２０は、回転楕円体または円錐形状を有する。別の実施形態では、基板１０２に形成された構造２２０は、直方体形状を有する。方法１００によって形成された構造２２０は、基板１０２によって許容されるような任意の所望の形状、寸法、および深さを有し得ることが企図される。
［００４０］図４Ａ～図４Ｅは、上記の実施形態と類似の代替的な構造化シーケンス中の基板１０２の概略断面図を示している。図４Ａから図４Ｅに示される代替シーケンスは、１つの表面のみと比べて、２つの主要な対向する表面上で基板１０２をパターニングすることを含み、したがって、基板１０２の構造化中の効率の向上を可能にする。図４Ａ～図４Ｅに示される基板構造化シーケンスは、図１、図２Ａ～図２Ｆ、および図３Ａ～図３Ｆを参照して説明されたような特徴および工程の実質的に全てを含む。例えば、図４Ａは、工程１１０ならびに図２Ａおよび図３Ａに対応し、図４Ｂは、工程１２０ならびに図２Ｂおよび図３Ｂに対応し、図４Ｃは、工程１３０ならびに図２Ｃおよび図３Ｃに対応し、図４Ｄは、工程１４０ならびに図２Ｄおよび図３Ｄに対応し、図４Ｅは、工程１５０ならびに図２Ｆおよび図３Ｆに対応する。しかしながら、前の実施形態とは異なり、図４Ａ～図４Ｅに示される実施形態は、対向する表面４０５、４０７上に２つのレジスト層１０４が形成された基板１０２を含み、構造化工程が両方の表面４０５、４０７で実行されることを可能にする。
［００４１］例えば、基板１０２の表面４０５上に形成されたレジスト層１０４を、工程１２０で、パターニングのために電磁放射に曝露した後、基板１０２は、図４Ｂに示されるように、基板１０２の反対側の表面４０７上のレジスト層１０４がパターニングのために電磁放射に曝露され得るように、任意選択で反転される（例えば、裏返される）。同様に、基板１０２の表面４０５上で工程１３０のマイクロブラストプロセスを実行した後、基板１０２は、図４Ｃに示されるように、基板１０２の反対側の表面４０７上でマイクロブラストが実行され得るように、任意選択で再び反転され得る。基板１０２の対向する表面４０５、４０７上の２つのレジスト層１０４を利用し、両方の表面に対してマイクロブラストプロセスを実行することによって、マイクロブラスト中に基板１０２の厚さ全体を通って形成された構造の先細りも、低減または排除され得る。
［００４２］図５は、基板１０２を構造化するための別の代表的な方法５００の流れ図を示している。図６Ａ～図６Ｄは、図５の構造化プロセスの様々な段階での基板１０２の概略断面図を示している。したがって、図６Ａ～図６Ｄへの参照が、必要に応じて図５および方法５００の説明に含まれる。上記の方法と同様に、基板１０２を構造化するための方法５００は、複数の工程を有する。工程は、任意の順序でまたは同時に実行でき（コンテキストが可能性を除外する場合を除く）、方法は、定義された工程のいずれかの前、２つの定義された工程の間、または全ての定義された工程の後に実行される１つ以上の他の工程を含むことができる（コンテキストが可能性を除外する場合を除く）。
［００４３］一般に、方法５００は、工程５１０で、レーザーアブレーションシステムのスタンド６０６上に基板１０２を配置することを含む。いくつかの実施形態では、基板１０２は、スタンド６０６上に配置する前に、任意選択でキャリアプレートに連結される。工程５２０で、基板１０２は、基板１０２をパターニングし、その中に所望のフィーチャを形成するために、レーザー放射に曝露される。工程５３０で、基板１０２は、レーザーパターニングによって引き起こされたデブリおよび表面マイクロクラックを除去するためにエッチングプロセスに曝露される。基板１０２がキャリアプレートに連結されている実施形態では、基板１０２は、エッチングプロセスを実行すると、さらに、キャリアプレートから剥離される。
［００４４］図６Ａに示され、工程５１０に対応するように、ソーラー基板などの基板１０２は、レーザーアブレーションシステム（図示せず）のスタンド６０６上に配置される。スタンド６０６は、レーザーアブレーション中に基板１０２に機械的支持を提供するための任意の適切な剛性で平面の表面であり得る。いくつかの実施形態では、スタンド６０６は、基板１０２をスタンド６０６に静電チャッキングするための静電チャックを含む。いくつかの実施形態では、スタンド６０６は、基板１０２をスタンド６０６に真空チャッキングするための真空チャックを含む。
［００４５］基板１０２をスタンド６０６上に配置した後、図６Ｂに示され、工程５２０に対応するように、レーザーアブレーションによって基板１０２内に所望のパターンが形成される。レーザーアブレーションシステムは、基板１０２をパターニングするための任意の適切なタイプのレーザー源６０３を含み得る。いくつかの例では、レーザー源６０３は、赤外線（ＩＲ）レーザーである。いくつかの例では、レーザー源６０３は、ピコ秒ＵＶレーザーである。他の例では、レーザー源６０３は、フェムト秒ＵＶレーザーである。さらに他の例では、レーザー源６０３は、フェムト秒緑色レーザーである。レーザー源６０３は、基板１０２をパターニングするための連続またはパルスレーザービーム６０７を生成する。例えば、レーザー源６０３は、１００ｋＨｚから１２００ｋＨｚの間、例えば、２００ｋＨｚから約１０００ｋＨｚの間の周波数を有するパルスレーザービーム６０７を生成することができる。レーザー源６０３は、キャビティおよびビアを含む任意の所望のパターンおよびフィーチャを、基板１０２内に形成するように構成される。
［００４６］マイクロブラストと同様に、基板１０２の直接レーザーパターニングのプロセスは、チッピングおよびクラッキングを含む望ましくない機械的欠陥を、基板１０２の表面に引き起こす可能性がある。したがって、直接レーザーパターニングによって基板１０２に所望のフィーチャを形成した後、工程５３０で、基板１０２は、工程１４０を参照して説明したエッチングプロセスと実質的に同様のエッチングプロセスに曝露されて、残っているデブリを除去し、基板１０２の表面を滑らかにする。図６Ｃ～図６Ｄは、エッチングプロセスを実行する前後の基板１０２を示し、エッチングプロセスは、３つのフィーチャ６２０（例えば、ビア）が形成された構造化された基板１０２で終了する。
［００４７］本明細書に記載の実施形態は、高度な集積回路パッケージングのための基板構造化の改善された方法を有利に提供する。上記の方法を利用することにより、製造コストを大幅に削減して、ガラスおよび／またはシリコン基板上に高アスペクト比のフィーチャを形成することができ、これは、シリコンインターポーザの安価な代替物として利用できる。
［００４８］上記は、本開示の実施形態に向けられているが、本開示の他のさらなる実施形態が、その基本的な範囲から逸脱することなく考案されることができ、その範囲は、以下の特許請求の範囲によって決定される。

Claims (20)

  1. 基板構造化のための方法であって、
    第１の接着剤層を介してシリコン基板をキャリアプレートに接合することと、
    前記シリコン基板上にレジスト層を形成することと、
    前記レジスト層をパターニングすることと、
    前記シリコン基板をパターニングして、１つ以上のキャビティまたは１つ以上のビアをその中に形成することと、
    前記シリコン基板をエッチングプロセスに曝露して、前記キャビティまたはビアからデブリを除去し、さらに前記シリコン基板の１つ以上の表面を滑らかにすることと、
    前記レジスト層を前記シリコン基板から除去することと、
    前記第１の接着剤層を剥離することによって、前記シリコン基板を前記キャリアプレートからデボンディングすることと、
    を含む方法。
  2. 前記シリコン基板が、マイクロブラスティングまたはレーザーアブレーションによってパターニングされる、請求項１に記載の方法。
  3. 前記マイクロブラスティングが、不活性ガスの流体流を使用して、毎秒約３００メートル（ｍ／ｓ）から約１０００ｍ／ｓの間の速度で、複数の粉末粒子を前記シリコン基板に向かって推進させることを含む、請求項２に記載の方法。
  4. 前記不活性ガスが、ヘリウム、アルゴン、または窒素を含む、請求項３に記載の方法。
  5. 前記粉末粒子が、セラミック材料を含む、請求項３に記載の方法。
  6. 前記粉末粒子が、酸化アルミニウムまたは炭化ケイ素を含む、請求項５に記載の方法。
  7. 前記粉末粒子が、約１５μｍから約６０μｍの間の直径を有する、請求項３に記載の方法。
  8. 前記レーザーアブレーションが、赤外線（ＩＲ）レーザーを用いて行われる、請求項２に記載の方法。
  9. 前記レーザーアブレーションが、ピコ秒紫外線（ＵＶ）レーザーを用いて行われる、請求項２に記載の方法。
  10. 前記レーザーアブレーションが、フェムト秒紫外線（ＵＶ）レーザーを用いて行われる、請求項２に記載の方法。
  11. 前記レーザーアブレーションが、フェムト秒緑色レーザーを用いて行われる、請求項２に記載の方法。
  12. 前記レーザーアブレーションが、約１００ｋＨｚから約１２００ｋＨｚの間の周波数を有するパルスレーザービームを用いて行われる、請求項２に記載の方法。
  13. 前記レーザーアブレーションが、約２００ｋＨｚから約１０００ｋＨｚの間の周波数を有するパルスレーザービームを用いて行われる、請求項１２に記載の方法。
  14. 基板構造化のための方法であって、
    第１の接着剤層を介してシリコン基板をキャリアプレートに接合することと、
    前記シリコン基板上にレジスト層を形成かつパターニングすることと、
    レーザーアブレーションによって前記レジスト層を通って前記シリコン基板をパターニングして、１つ以上の構造化パターンをその中に形成することと、
    前記シリコン基板をエッチングプロセスに曝露して、前記シリコン基板内の前記構造化パターンからデブリを除去することと、
    前記第１の接着剤層を剥離することによって、前記シリコン基板を前記キャリアプレートからデボンディングすることと、
    を含む方法。
  15. 前記レジスト層が、マスクを介したＵＶ放射への選択的な曝露によってパターニングされたフォトレジストである、請求項１４に記載の方法。
  16. 前記レジスト層が、レーザーアブレーションによってパターニングされる、請求項１４に記載の方法。
  17. 前記レーザーアブレーションが、赤外線（ＩＲ）レーザーを用いて行われる、請求項１４に記載の方法。
  18. 前記レーザーアブレーションが、ピコ秒またはフェムト秒紫外線（ＵＶ）レーザーを用いて行われる、請求項１４に記載の方法。
  19. 前記レーザーアブレーションが、フェムト秒緑色レーザーを用いて行われる、請求項１４に記載の方法。
  20. 基板構造化のための方法であって、
    第１の接着剤層を介してシリコン基板をキャリアプレートに接合することと、
    前記シリコン基板上にレジスト層を形成かつパターニングし、当該レジスト層を第２の接着剤層を介して前記シリコン基板に接合することと、
    赤外線（ＩＲ）レーザーアブレーションによって前記シリコン基板をパターニングして、１つ以上のキャビティまたは１つ以上のビアをその中に形成することと、
    前記シリコン基板をエッチングプロセスに曝露して、前記キャビティまたはビアからデブリを除去し、さらに前記シリコン基板の１つ以上の表面を滑らかにすることと、
    前記第２の接着剤層を剥離することによって、前記レジスト層を前記シリコン基板から除去することと、
    前記第１の接着剤層を剥離することによって、前記シリコン基板を前記キャリアプレートからデボンディングすることと、
    を含む方法。
JP2023061536A 2019-05-10 2023-04-05 基板構造化方法 Active JP7490108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024078724A JP2024137943A (ja) 2019-05-10 2024-05-14 基板構造化方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IT102019000006740A IT201900006740A1 (it) 2019-05-10 2019-05-10 Procedimenti di strutturazione di substrati
IT102019000006740 2019-05-10
US16/687,564 US11063169B2 (en) 2019-05-10 2019-11-18 Substrate structuring methods
US16/687,564 2019-11-18
JP2021565709A JP7259083B2 (ja) 2019-05-10 2020-04-06 基板構造化方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021565709A Division JP7259083B2 (ja) 2019-05-10 2020-04-06 基板構造化方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024078724A Division JP2024137943A (ja) 2019-05-10 2024-05-14 基板構造化方法

Publications (2)

Publication Number Publication Date
JP2023100622A JP2023100622A (ja) 2023-07-19
JP7490108B2 true JP7490108B2 (ja) 2024-05-24

Family

ID=67513677

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2021565709A Active JP7259083B2 (ja) 2019-05-10 2020-04-06 基板構造化方法
JP2023061536A Active JP7490108B2 (ja) 2019-05-10 2023-04-05 基板構造化方法
JP2024078724A Pending JP2024137943A (ja) 2019-05-10 2024-05-14 基板構造化方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021565709A Active JP7259083B2 (ja) 2019-05-10 2020-04-06 基板構造化方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024078724A Pending JP2024137943A (ja) 2019-05-10 2024-05-14 基板構造化方法

Country Status (7)

Country Link
US (3) US11063169B2 (ja)
JP (3) JP7259083B2 (ja)
KR (3) KR20240089267A (ja)
CN (3) CN113811982B (ja)
IT (1) IT201900006740A1 (ja)
TW (3) TW202531944A (ja)
WO (1) WO2020231544A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11315890B2 (en) 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US12183684B2 (en) 2021-10-26 2024-12-31 Applied Materials, Inc. Semiconductor device packaging methods
US12094726B2 (en) 2021-12-13 2024-09-17 Applied Materials, Inc. Adapting electrical, mechanical, and thermal properties of package substrates
US12394720B2 (en) * 2022-08-16 2025-08-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package including reinforcement structure and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101384A (ja) 2003-09-26 2005-04-14 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP2014523114A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
JP2020522137A (ja) 2017-05-26 2020-07-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク

Family Cites Families (357)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4073610A (en) 1976-02-05 1978-02-14 Cox Bernard K Apparatus for producing a foldable plastic strip
US4751349A (en) 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JPH0494592A (ja) 1990-08-10 1992-03-26 Cmk Corp プリント配線板におけるスルーホールに対する充填材の充填方法
US5126016A (en) 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5519332A (en) 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5474834A (en) 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
JP2819523B2 (ja) 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5352328A (en) * 1992-12-15 1994-10-04 At&T Bell Laboratories Control of time-dependent haze in the manufacture of integrated circuits
US5367143A (en) 1992-12-30 1994-11-22 International Business Machines Corporation Apparatus and method for multi-beam drilling
JPH06244093A (ja) * 1993-02-17 1994-09-02 Hitachi Ltd 基板保持方法ならびにそれを用いた薄膜多層基板の製造方法および装置
JPH06333816A (ja) * 1993-05-24 1994-12-02 Hitachi Ltd パターン形成方法
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5670262A (en) 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
US5767480A (en) 1995-07-28 1998-06-16 National Semiconductor Corporation Hole generation and lead forming for integrated circuit lead frames using laser machining
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
JPH09254027A (ja) * 1996-03-25 1997-09-30 Chiyoda Kk 研磨用マウンテン材
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
AU3301197A (en) 1996-06-05 1998-01-05 Larry W. Burgess Blind via laser drilling system
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US5841102A (en) 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
EP0974817A4 (en) 1997-04-03 2006-09-13 Yamatake Corp CIRCUIT BOARD, DETECTOR AND METHOD FOR THE PRODUCTION THEREOF
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6388202B1 (en) 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
GB9811328D0 (en) 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
MY144503A (en) 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6039889A (en) 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6117704A (en) 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6599836B1 (en) 1999-04-09 2003-07-29 Micron Technology, Inc. Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
WO2001010177A1 (en) 1999-08-03 2001-02-08 Xsil Technology Limited A circuit singulation system and method
CN100381027C (zh) 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
WO2001026435A1 (de) 1999-09-30 2001-04-12 Siemens Aktiengesellschaft Verfahren und einrichtung zum laserbohren von laminaten
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6392290B1 (en) * 2000-04-07 2002-05-21 Siliconix Incorporated Vertical structure for semiconductor wafer-level chip scale packages
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6927176B2 (en) 2000-06-26 2005-08-09 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
US6593240B1 (en) 2000-06-28 2003-07-15 Infineon Technologies, North America Corp Two step chemical mechanical polishing process
US20020048715A1 (en) 2000-08-09 2002-04-25 Bret Walczynski Photoresist adhesive and method
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
WO2002027786A1 (en) 2000-09-25 2002-04-04 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4108285B2 (ja) 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Industrial Co Ltd Component built-in module and its manufacturing method
CA2436736A1 (en) * 2001-01-31 2002-08-08 Electro Scientific Industries, Inc. Ultraviolet laser ablative patterning of microstructures in semiconductors
JP2001244591A (ja) 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20020112963A1 (en) * 2001-02-22 2002-08-22 Nikon Corporation Methods for fabricating high-precision thermally stable electromagnetic coils
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7160432B2 (en) 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
WO2002076666A2 (en) 2001-03-22 2002-10-03 Xsil Technology Limited A laser machining system and method
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003145426A (ja) * 2001-11-19 2003-05-20 Mtc:Kk マスク用基板リサイクルのためのパターン除去方法およびそのパターン除去装置およびこれらでパターン除去されたマスク用基板
US6677552B1 (en) * 2001-11-30 2004-01-13 Positive Light, Inc. System and method for laser micro-machining
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US7358157B2 (en) 2002-03-27 2008-04-15 Gsi Group Corporation Method and system for high-speed precise laser trimming, scan lens system for use therein and electrical device produced thereby
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
JP3871609B2 (ja) 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
US20030235989A1 (en) * 2002-06-25 2003-12-25 Seagate Technology Llc Process for CMP assisted liftoff
JP3908146B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US7105931B2 (en) 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP2004311788A (ja) 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004335641A (ja) 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
DE60322190D1 (de) 2003-05-15 2008-08-28 Sanyo Electric Co Halbleiteranordnung und entsprechendes Herstellungsverfahren
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
CN1577819A (zh) 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7271012B2 (en) 2003-07-15 2007-09-18 Control Systemation, Inc. Failure analysis methods and systems
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7364985B2 (en) * 2003-09-29 2008-04-29 Micron Technology, Inc. Method for creating electrical pathways for semiconductor device structures using laser machining processes
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JPWO2005052666A1 (ja) * 2003-11-27 2008-03-06 イビデン株式会社 Ｉｃチップ実装用基板、マザーボード用基板、光通信用デバイス、ｉｃチップ実装用基板の製造方法、および、マザーボード用基板の製造方法
JP4081052B2 (ja) 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7309515B2 (en) 2004-02-04 2007-12-18 Industrial Technology Research Institute Method for fabricating an imprint mold structure
JP5305594B2 (ja) * 2004-02-20 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法
TWI256095B (en) 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
US20060000814A1 (en) 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US8571541B2 (en) 2004-07-15 2013-10-29 Avaya Inc. Proximity-based authorization
DE102004038852B4 (de) 2004-08-10 2006-06-29 Webasto Ag Spritzgießmaschine
US20080090095A1 (en) 2004-09-01 2008-04-17 Sumitomo Metal Mining Co., Ltd. Adhesiveless Copper Clad Laminates And Method For Manufacturing Thereof
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060073234A1 (en) 2004-10-06 2006-04-06 Williams Michael E Concrete stamp and method of manufacture
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
TWI301660B (en) 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP2006216713A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216712A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI283553B (en) 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
KR100714196B1 (ko) 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20070042563A1 (en) 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US20070077865A1 (en) 2005-10-04 2007-04-05 Cabot Microelectronics Corporation Method for controlling polysilicon removal
KR100772639B1 (ko) 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
CN100524717C (zh) 2005-11-25 2009-08-05 全懋精密科技股份有限公司 芯片内埋的模块化结构
CN100463128C (zh) 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
JP4358189B2 (ja) * 2006-01-17 2009-11-04 Ｔｄｋ株式会社 基板の加工方法
US7808799B2 (en) 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20080113283A1 (en) 2006-04-28 2008-05-15 Polyset Company, Inc. Siloxane epoxy polymers for redistribution layer applications
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
KR100731112B1 (ko) 2006-07-24 2007-06-22 동부일렉트로닉스 주식회사 포토 레지스트를 제거하기 위한 ｃｍｐ 슬러리
JP5252792B2 (ja) 2006-08-25 2013-07-31 日本ミクロコーティング株式会社 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
JP5329784B2 (ja) * 2006-08-25 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5016876B2 (ja) * 2006-09-06 2012-09-05 株式会社ディスコ ビアホールの加工方法
JP4927484B2 (ja) * 2006-09-13 2012-05-09 株式会社ディスコ 積層用デバイスの製造方法
JP2008068292A (ja) * 2006-09-14 2008-03-27 Disco Abrasive Syst Ltd ビアホールの加工方法
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
KR20080037296A (ko) 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7427562B2 (en) 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7915737B2 (en) 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
TWI330401B (en) 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
KR101030769B1 (ko) 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
CN100561696C (zh) 2007-03-01 2009-11-18 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
US7757196B2 (en) 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008277339A (ja) 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
US8710402B2 (en) 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
WO2009050207A1 (en) 2007-10-15 2009-04-23 Interuniversitair Microelectronica Centrum Vzw Method for producing electrical interconnects and devices made thereof
US8476769B2 (en) 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP5280079B2 (ja) 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
KR20090116168A (ko) 2008-05-06 2009-11-11 삼성전자주식회사 금속 배선 기판, 박막 트랜지스터 기판, 및 금속 배선의형성 방법
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
BRPI0916391A2 (pt) 2008-07-22 2019-03-06 Saint Gobain Abrasifs Sa produtos abrasivos revestidos contendo agregados
US20100062287A1 (en) 2008-09-10 2010-03-11 Seagate Technology Llc Method of polishing amorphous/crystalline glass to achieve a low rq & wq
US20100071765A1 (en) * 2008-09-19 2010-03-25 Peter Cousins Method for fabricating a solar cell using a direct-pattern pin-hole-free masking layer
US7749900B2 (en) * 2008-09-30 2010-07-06 Intel Corporation Method and core materials for semiconductor packaging
TWI519369B (zh) 2008-10-10 2016-02-01 Ｉｐｇ微系統有限公司 雷射加工系統、雷射加工方法及光學頭
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US7982305B1 (en) 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
JP2010109151A (ja) * 2008-10-30 2010-05-13 Takashi Yunogami 使用済み半導体ウエハの再生方法
JP2010152345A (ja) * 2008-11-25 2010-07-08 Asahi Kasei E-Materials Corp 感光性樹脂組成物、及びその用途
JP5111342B2 (ja) 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
KR20100067966A (ko) 2008-12-12 2010-06-22 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
EP2377375B1 (en) 2008-12-13 2016-01-27 M-Solv Limited Method and apparatus for laser machining relatively narrow and relatively wide structures
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
KR20100096879A (ko) * 2009-02-25 2010-09-02 삼성전자주식회사 구리 패드를 포함하는 반도체 소자, 그 적층 구조 및 그 제조 방법
KR101065744B1 (ko) * 2009-02-27 2011-09-19 주식회사 티지솔라 요철구조가 형성된 기판을 이용한 태양전지의 제조방법
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
CN101898405A (zh) 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 模具流道组合
TWI594828B (zh) 2009-05-28 2017-08-11 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
US20100307798A1 (en) 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
EP2461350B1 (en) 2009-07-29 2018-02-28 Nissan Chemical Industries, Ltd. Use of a composition for forming resist underlayer film for nanoimprint lithography
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI418272B (zh) 2009-08-25 2013-12-01 三星電機股份有限公司 處理核心基板之空腔的方法
TW201110285A (en) 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
JP2011086654A (ja) * 2009-10-13 2011-04-28 Seiko Epson Corp 基板の加工方法及び基板
KR101172647B1 (ko) 2009-10-22 2012-08-08 히다치 가세고교 가부시끼가이샤 연마제, 농축 1액식 연마제, 2액식 연마제 및 기판의 연마 방법
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
CN102230991B (zh) 2009-10-23 2013-01-09 鸿富锦精密工业（深圳）有限公司 光纤耦合连接器
JP5700241B2 (ja) 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
WO2011060017A2 (en) 2009-11-11 2011-05-19 Amprius, Inc Intermediate layers for electrode fabrication
EP2339627A1 (en) 2009-12-24 2011-06-29 Imec Window interposed die packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US9275934B2 (en) 2010-03-03 2016-03-01 Georgia Tech Research Corporation Through-package-via (TPV) structures on inorganic interposer and methods for fabricating same
WO2011130300A1 (en) 2010-04-12 2011-10-20 Ikonics Corporation Photoresist film and methods for abrasive etching and cutting
US8970006B2 (en) 2010-06-15 2015-03-03 Stmicroelectronics S.R.L. Vertical conductive connections in semiconductor substrates
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
EP2599583B1 (en) * 2010-07-26 2020-04-01 Hamamatsu Photonics K.K. Substrate processing method
JP2013534367A (ja) 2010-08-02 2013-09-02 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物および非溶融バンプを形成する方法
JP2012069926A (ja) 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI434387B (zh) 2010-10-11 2014-04-11 日月光半導體製造股份有限公司 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
KR101187913B1 (ko) * 2010-11-24 2012-10-05 삼성테크윈 주식회사 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
TWI418269B (zh) 2010-12-14 2013-12-01 欣興電子股份有限公司 嵌埋穿孔中介層之封裝基板及其製法
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
US8329575B2 (en) * 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8536695B2 (en) 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
JP2012195514A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
WO2012142592A1 (en) 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
WO2012160475A1 (en) * 2011-05-23 2012-11-29 Koninklijke Philips Electronics N.V. Fabrication apparatus for fabricating a layer structure
WO2013008415A1 (ja) 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
TWI492680B (zh) 2011-08-05 2015-07-11 欣興電子股份有限公司 嵌埋有中介層之封裝基板及其製法
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
WO2013089754A1 (en) 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
KR20130083721A (ko) * 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US9214353B2 (en) 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
JP2013207006A (ja) 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
JP5981232B2 (ja) 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6029342B2 (ja) 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
DE102012210472B4 (de) 2012-06-21 2024-12-12 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
CN103635017B (zh) 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
KR20150056633A (ko) 2012-09-28 2015-05-26 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 개량된 미세연마 방법
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN102890591B (zh) 2012-09-28 2016-03-09 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
US20140103499A1 (en) * 2012-10-11 2014-04-17 International Business Machines Corporation Advanced handler wafer bonding and debonding
KR101301507B1 (ko) 2012-11-26 2013-09-04 (주)씨엠코리아 반도체 제조장치용 히터 제조방법 및 그에 따라 제조된 히터
KR102072846B1 (ko) 2012-12-18 2020-02-03 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
KR20140083657A (ko) 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
KR101441632B1 (ko) 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JPWO2014106925A1 (ja) 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9704809B2 (en) 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
JP5874675B2 (ja) * 2013-04-08 2016-03-02 信越化学工業株式会社 テクスチャ形成方法及び太陽電池の製造方法
US20160122696A1 (en) 2013-05-17 2016-05-05 Advanced Technology Materials, Inc. Compositions and methods for removing ceria particles from a surface
KR101494413B1 (ko) 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20140353019A1 (en) 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
JP6214930B2 (ja) 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9716066B2 (en) 2013-06-29 2017-07-25 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US8952544B2 (en) 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP6286169B2 (ja) 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
US20160270242A1 (en) 2013-11-14 2016-09-15 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
US9159678B2 (en) 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10014292B2 (en) 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9355881B2 (en) 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
WO2015126438A1 (en) 2014-02-20 2015-08-27 Applied Materials, Inc. Laser ablation platform for solar cells
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
KR101862496B1 (ko) 2014-03-12 2018-05-29 인텔 코포레이션 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
US9499397B2 (en) 2014-03-31 2016-11-22 Freescale Semiconductor, Inc. Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US9326373B2 (en) 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US10074631B2 (en) 2014-04-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Packages and packaging methods for semiconductor devices, and packaged semiconductor devices
US9589786B2 (en) 2014-04-28 2017-03-07 National Center For Advanced Packaging Co., Ltd Method for polishing a polymer surface
US10128177B2 (en) 2014-05-06 2018-11-13 Intel Corporation Multi-layer package with integrated antenna
US8980727B1 (en) * 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN105336670B (zh) 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6394136B2 (ja) 2014-07-14 2018-09-26 凸版印刷株式会社 パッケージ基板およびその製造方法
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20160013706A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
DE202014103794U1 (de) * 2014-08-14 2014-10-29 Intel Corporation Herstellung eines Substrates mit einer eingebetteten Chiplage unter Verwendung von Projektionsstrukturierung und damit verbundenen Paket-Konfigurationen
CN105436718A (zh) 2014-08-26 2016-03-30 安捷利电子科技（苏州）有限公司 一种uv激光钻孔制备具有可控锥度盲孔的方法
WO2016043761A1 (en) 2014-09-18 2016-03-24 Intel Corporation Method of embedding wlcsp components in e-wlb and e-plb
KR102268386B1 (ko) 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
KR20160048277A (ko) 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법
JP6428164B2 (ja) 2014-10-31 2018-11-28 日立化成株式会社 半導体装置及びその製造方法
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
JP6435556B2 (ja) 2014-12-19 2018-12-12 インテル アイピー コーポレーション 改善された相互接続の帯域幅を有する積層半導体デバイスパッケージ
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
DE102015108071B4 (de) * 2015-05-21 2023-06-15 Pictiva Displays International Limited Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9978720B2 (en) 2015-07-06 2018-05-22 Infineon Technologies Ag Insulated die
US20190189561A1 (en) 2015-07-15 2019-06-20 Chip Solutions, LLC Semiconductor device and method with multiple redistribution layer and fine line capability
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
CN105023900A (zh) 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US9601461B2 (en) 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
JP6542616B2 (ja) 2015-08-27 2019-07-10 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
JP2017050315A (ja) 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
WO2017052633A1 (en) 2015-09-25 2017-03-30 Vivek Raghunathan Thin electronic package elements using laser spallation
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US10177083B2 (en) 2015-10-29 2019-01-08 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
TW201717343A (zh) 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component
JP6626697B2 (ja) 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
US10051742B2 (en) 2015-12-10 2018-08-14 Industrial Technology Research Institute Power module and manufacturing method thereof
US9660037B1 (en) * 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
CN105575913B (zh) 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
JP6618843B2 (ja) * 2016-03-24 2019-12-11 Hoya株式会社 フォトマスク用基板のリサイクル方法、フォトマスク用基板の製造方法、フォトマスクブランクの製造方法、フォトマスクの製造方法、及びパターン転写方法
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10553515B2 (en) 2016-04-28 2020-02-04 Intel Corporation Integrated circuit structures with extended conductive pathways
US9859258B2 (en) 2016-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
WO2017200705A1 (en) 2016-05-20 2017-11-23 ARES Materials, Inc. Polymer substrate for flexible electronics microfabrication and methods of use
JP6524594B2 (ja) * 2016-07-07 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10043740B2 (en) 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
US11156788B2 (en) 2016-07-14 2021-10-26 Intel Corporation Semiconductor package with embedded optical die
US9748167B1 (en) 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US10037975B2 (en) 2016-08-31 2018-07-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9887167B1 (en) 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
KR102012443B1 (ko) 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018073890A (ja) 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN106531647B (zh) 2016-12-29 2019-08-09 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
KR102596788B1 (ko) 2016-12-30 2023-10-31 인텔 코포레이션 팬 아웃 스케일링을 위한 필러 및 비아 접속부를 구비한 고밀도 상호접속 층을 가진 패키지 기판
KR102561987B1 (ko) 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
JP2018142631A (ja) * 2017-02-28 2018-09-13 日化精工株式会社 ウェーハの仮止め用サポート基板及びウェーハの仮止め処理方法
KR102019353B1 (ko) 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6827663B2 (ja) 2017-04-24 2021-02-10 株式会社荏原製作所 基板の研磨装置
JP6909430B2 (ja) 2017-05-12 2021-07-28 大日本印刷株式会社 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
TWI645519B (zh) 2017-06-02 2018-12-21 Subtron Technology Co., Ltd. 元件內埋式封裝載板及其製作方法
US10304765B2 (en) 2017-06-08 2019-05-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10163803B1 (en) 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10211072B2 (en) 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
JP6885800B2 (ja) 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
US20190006331A1 (en) * 2017-06-30 2019-01-03 Intel Corporation Electronics package devices with through-substrate-vias having pitches independent of substrate thickness
TWI859122B (zh) 2017-07-24 2024-10-21 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
JP2019040937A (ja) * 2017-08-23 2019-03-14 住友電気工業株式会社 受発光デバイスの製造方法
US10410971B2 (en) 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10515912B2 (en) 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
WO2019066988A1 (en) 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
KR101892869B1 (ko) 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101963292B1 (ko) * 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10515827B2 (en) 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
CN111201711A (zh) * 2017-12-28 2020-05-26 英特尔公司 单个封装中的包括混合滤波器和有源电路的rf前端模块
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
TWI791769B (zh) 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
CN111868920A (zh) 2018-03-15 2020-10-30 应用材料公司 用于半导体器件封装制造工艺的平坦化
US10948818B2 (en) 2018-03-19 2021-03-16 Applied Materials, Inc. Methods and apparatus for creating a large area imprint without a seam
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
JP6997670B2 (ja) * 2018-04-23 2022-01-17 新光電気工業株式会社 配線基板及びその製造方法
US11063007B2 (en) 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10955606B2 (en) 2018-05-30 2021-03-23 Applied Materials, Inc. Method of imprinting tilt angle light gratings
US10424530B1 (en) 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10705268B2 (en) 2018-06-29 2020-07-07 Applied Materials, Inc. Gap fill of imprinted structure with spin coated high refractive index material for optical components
CN111293210B (zh) * 2018-12-07 2024-01-23 茂丞(郑州)超声科技有限公司 晶圆级超声波芯片模块及其制造方法
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101384A (ja) 2003-09-26 2005-04-14 Sanyo Electric Co Ltd 光起電力装置及びその製造方法
JP2014523114A (ja) 2011-06-15 2014-09-08 アプライド マテリアルズ インコーポレイテッド 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング
JP2020522137A (ja) 2017-05-26 2020-07-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハイブリッドレーザスクライビングおよびプラズマエッチングウエハ個片化プロセスのための光吸収マスク

Also Published As

Publication number Publication date
TW202508086A (zh) 2025-02-16
US11063169B2 (en) 2021-07-13
KR20240005994A (ko) 2024-01-12
CN113811982B (zh) 2025-02-21
IT201900006740A1 (it) 2020-11-10
CN120033074A (zh) 2025-05-23
JP2023100622A (ja) 2023-07-19
TWI882921B (zh) 2025-05-01
TWI861102B (zh) 2024-11-11
US20210234060A1 (en) 2021-07-29
US11362235B2 (en) 2022-06-14
KR20210154267A (ko) 2021-12-20
TW202107728A (zh) 2021-02-16
CN113811982A (zh) 2021-12-17
WO2020231544A1 (en) 2020-11-19
CN118866672A (zh) 2024-10-29
JP2024137943A (ja) 2024-10-07
TW202531944A (zh) 2025-08-01
US11837680B2 (en) 2023-12-05
US20200357947A1 (en) 2020-11-12
KR20240089267A (ko) 2024-06-20
JP2022533537A (ja) 2022-07-25
JP7259083B2 (ja) 2023-04-17
KR102619572B1 (ko) 2023-12-28
US20220278248A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
JP7490108B2 (ja) 基板構造化方法
JP7699188B2 (ja) パッケージの構成及び製造の方法
CN111312658B (zh) 晶片的加工方法
TW202406050A (zh) 具有增強的熱機械可靠性的半導體元件封裝
JP7630013B2 (ja) 半導体デバイスのパッケージング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240514

R150 Certificate of patent or registration of utility model

Ref document number: 7490108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150