JP7496208B2 - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
JP7496208B2
JP7496208B2 JP2019232050A JP2019232050A JP7496208B2 JP 7496208 B2 JP7496208 B2 JP 7496208B2 JP 2019232050 A JP2019232050 A JP 2019232050A JP 2019232050 A JP2019232050 A JP 2019232050A JP 7496208 B2 JP7496208 B2 JP 7496208B2
Authority
JP
Japan
Prior art keywords
electrode
photoelectric conversion
substrate
semiconductor layer
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019232050A
Other languages
English (en)
Other versions
JP2021100081A (ja
Inventor
裕行 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019232050A priority Critical patent/JP7496208B2/ja
Priority to PCT/JP2020/044084 priority patent/WO2021131483A1/ja
Priority to CN202080088010.9A priority patent/CN114830340B/zh
Priority to CN202510635485.XA priority patent/CN120500129A/zh
Publication of JP2021100081A publication Critical patent/JP2021100081A/ja
Priority to US17/842,236 priority patent/US12376392B2/en
Application granted granted Critical
Publication of JP7496208B2 publication Critical patent/JP7496208B2/ja
Priority to US18/982,712 priority patent/US20250120196A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/331—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H10F77/334—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers or cold shields for infrared detectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/223—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier
    • H10F30/2235—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PIN barrier the devices comprising Group IV amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、検出装置に関する。
特許文献１には、ＰＩＮフォトダイオード等の光電変換素子が基板上に複数配列された検出装置（特許文献１では、光電変換装置）が記載されている。特許文献１の光電変換素子は、３つのトランジスタと、１つの容量とを含む駆動回路で駆動される。光電変換装置で発生した信号（電荷）は、容量に蓄積される。容量に蓄積された信号に応じた電圧信号が出力トランジスタから出力される。
特開２０１３－１２６９６号公報
検出装置は、トランジスタから出力される信号のばらつきを抑制することが要求される。
本発明は、出力信号のばらつきを抑制することが可能な検出装置を提供することを目的とする。
本発明の一態様の検出装置は、基板と、前記基板に配列された複数の光電変換素子と、半導体層と、前記半導体層と対向するゲート電極と、を含み、複数の前記光電変換素子のそれぞれに対応して設けられた複数のトランジスタと、前記基板に垂直な方向で、前記基板と前記光電変換素子との間に設けられ、絶縁膜を介して対向する第１電極と、第２電極と、を有し、前記第１電極は前記光電変換素子のそれぞれと重なる複数の主部と、隣り合う前記主部を接続する連結部と、を有し、前記第２電極は前記複数の光電変換素子の各々に島状に形成され、前記第１電極は、前記ゲート電極と同層であり、前記第２電極は、前記半導体層と同層である。
本発明の一態様の検出装置は、基板と、前記基板に配列された複数の光電変換素子と、半導体層と、前記半導体層と対向するゲート電極と、前記半導体層と接続されるソース電極と、を含み、複数の前記光電変換素子のそれぞれに対応して設けられた複数のトランジスタと、前記基板に垂直な方向で、前記基板と前記光電変換素子との間に設けられ、絶縁膜を介して対向する第１電極と、第２電極と、を有し、前記第１電極は前記光電変換素子のそれぞれと重なる複数の主部と、隣り合う前記主部を接続する連結部と、を有し、前記第２電極は前記複数の光電変換素子の各々に島状に形成され、前記第１電極は、前記ゲート電極と同層であり、前記第２電極は、前記ソース電極と同層である。
本発明の一態様の検出装置は、基板と、前記基板に配列された複数の光電変換素子と、複数の前記光電変換素子のそれぞれに対応して設けられた複数のトランジスタと、平面視で、前記光電変換素子及び複数の前記トランジスタと重なる領域に設けられ、前記基板に垂直な方向で、絶縁膜を介して対向する第１電極と、第２電極と、を有し、前記第１電極は、前記光電変換素子の上に設けられ、前記第２電極は、前記絶縁膜を介して前記第１電極の上に設けられる。
図１は、第１実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。 図２は、第１実施形態に係る検出装置を示す平面図である。 図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。 図４は、検出素子を示す回路図である。 図５は、検出素子を示す平面図である。 図６は、検出素子を構成するアレイ基板の平面図である。 図７は、図６のＶＩＩ－ＶＩＩ’断面図である。 図８は、第２実施形態に係る検出素子を構成するアレイ基板の平面図である。 図９は、図８のＩＸ－ＩＸ’断面図である。 図１０は、第３実施形態に係る検出素子を示す平面図である。 図１１は、第３実施形態に係る検出素子を構成するアレイ基板の平面図である。 図１２は、図１１のＸＩＩ－ＸＩＩ’断面図である。
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
（第１実施形態）
図１は、第１実施形態に係る検出装置を有する照明装置付き検出機器の概略断面構成を示す断面図である。図１に示すように、照明装置付き検出機器１２０は、検出装置１と、照明装置１２１と、接着層１２５と、カバー部材１２２と、を有する。検出装置１の表面に垂直な方向において、照明装置１２１、検出装置１、接着層１２５、カバー部材１２２の順に積層されている。
照明装置１２１は、光を照射する光照射面１２１ａを有し、光照射面１２１ａから検出装置１に向けて光Ｌ１を照射する。照明装置１２１は、バックライトである。照明装置１２１は、例えば、検出領域ＡＡに対応する位置に設けられた導光板と、導光板の一方端又は両端に並ぶ複数の光源とを有する、いわゆるサイドライト型のバックライトであってもよい。光源として、例えば、所定の色の光を発する発光ダイオード（ＬＥＤ：Light Emitting Diode））が用いられる。また、照明装置１２１は、検出領域ＡＡの直下に設けられた光源（例えば、ＬＥＤ）を有する、いわゆる直下型のバックライトであっても良い。また、照明装置１２１は、バックライトに限定されず、検出装置１の側方や上方に設けられていてもよく、指Ｆｇの側方や上方から光Ｌ１を照射してもよい。
検出装置１は、照明装置１２１の光照射面１２１ａと対向して設けられる。照明装置１２１から照射された光Ｌ１は、検出装置１及びカバー部材１２２を透過する。検出装置１は、指Ｆｇで反射された光Ｌ２を検出することで、指Ｆｇの表面の凹凸（例えば、指紋）を検出できる。又は、検出装置１は、指紋の検出に加え、指Ｆｇの内部で反射した光Ｌ２を検出することで、生体に関する情報を検出してもよい。生体に関する情報は、例えば、静脈等の血管像や脈拍、脈波等である。照明装置１２１からの光Ｌ１の色は、検出対象に応じて異ならせてもよい。
カバー部材１２２は、検出装置１及び照明装置１２１を保護するための部材であり、検出装置１及び照明装置１２１を覆っている。カバー部材１２２は、例えばガラス基板である。なお、カバー部材１２２はガラス基板に限定されず、樹脂基板等であってもよい。また、カバー部材１２２が設けられていなくてもよい。この場合、検出装置１の表面に絶縁膜等の保護層が設けられ、指Ｆｇは検出装置１の保護層に接する。
照明装置付き検出機器１２０は、照明装置１２１に換えて表示パネルが設けられていてもよい。表示パネルは、例えば、有機ＥＬディスプレイパネル（ＯＬＥＤ：Organic Light Emitting Diode）や無機ＥＬディスプレイ（マイクロＬＥＤ、ミニＬＥＤ）であってもよい。或いは、表示パネルは、表示素子として液晶素子を用いた液晶表示パネル（ＬＣＤ：Liquid Crystal Display）や、表示素子として電気泳動素子を用いた電気泳動型表示パネル（ＥＰＤ：Electrophoretic Display）であってもよい。この場合であっても、表示パネルから照射された表示光（光Ｌ１）が検出装置１を透過し、指Ｆｇで反射された光Ｌ２に基づいて、指Ｆｇの指紋や生体に関する情報を検出することができる。また、表示パネルと検出装置１の積層順は逆であってもよい。つまり、検出装置１の上に表示パネルが積層されてもよい。
図２は、第１実施形態に係る検出装置を示す平面図である。図２に示すように、検出装置１は、アレイ基板２（基板２１）と、センサ部１０と、走査線駆動回路１５と、信号線選択回路１６と、検出回路４８と、制御回路１０２と、電源回路１０３と、を有する。
基板２１には、配線基板１１０を介して制御基板１０１が電気的に接続される。配線基板１１０は、例えば、フレキシブルプリント基板やリジット基板である。配線基板１１０には、検出回路４８が設けられている。制御基板１０１には、制御回路１０２及び電源回路１０３が設けられている。制御回路１０２は、例えばＦＰＧＡ（Field Programmable Gate Array）である。制御回路１０２は、センサ部１０、走査線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。電源回路１０３は、電源電位ＶＤＤや基準電位ＶＣＯＭ（図４参照）等の電圧信号をセンサ部１０、走査線駆動回路１５及び信号線選択回路１６に供給する。なお、本実施形態においては、検出回路４８が配線基板１１０に配置される場合を例示したがこれに限られない。検出回路４８は、基板２１の上に配置されても良い。
基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、センサ部１０が有する複数の検出素子３が設けられる領域である。周辺領域ＧＡは、検出領域ＡＡの外側の領域であり、検出素子３が設けられない領域である。すなわち、周辺領域ＧＡは、検出領域ＡＡの外周と基板２１の外縁部との間の領域である。走査線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。
センサ部１０の複数の検出素子３は、それぞれ、センサ素子として光電変換素子３０を有する光センサである。光電変換素子３０は、フォトダイオードであり、それぞれに照射される光に応じた電気信号を出力する。より具体的には、光電変換素子３０は、ＰＩＮ（Positive Intrinsic Negative）フォトダイオードである。また、光電変換素子３０はＯＰＤ（Organic Photo Diode）と言い換えてもよい。検出素子３は、検出領域ＡＡにマトリクス状に配列される。複数の検出素子３が有する光電変換素子３０は、走査線駆動回路１５から供給されるゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）に従って検出を行う。複数の光電変換素子３０は、それぞれに照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。検出装置１は、複数の光電変換素子３０からの検出信号Ｖｄｅｔに基づいて生体に関する情報を検出する。
走査線駆動回路１５及び信号線選択回路１６は、周辺領域ＧＡに設けられる。具体的には、走査線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられ、センサ部１０と検出回路４８との間に設けられる。
なお、第１方向Ｄｘは、基板２１と平行な面内の一方向である。第２方向Ｄｙは、基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、基板２１の法線方向である。
図３は、第１実施形態に係る検出装置の構成例を示すブロック図である。図３に示すように、検出装置１は、さらに検出制御回路１１と検出部４０と、を有する。検出制御回路１１の機能の一部又は全部は、制御回路１０２に含まれる。また、検出部４０のうち、検出回路４８以外の機能の一部又は全部は、制御回路１０２に含まれる。
検出制御回路１１は、走査線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御回路１１は、スタート信号ＳＴＶ、クロック信号ＣＫ等の各種制御信号を走査線駆動回路１５に供給する。また、検出制御回路１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。
走査線駆動回路１５は、各種制御信号に基づいて複数の走査線（読出制御走査線ＧＬｒｄ、リセット制御走査線ＧＬｒｓｔ（図４参照））を駆動する回路である。走査線駆動回路１５は、複数の走査線を順次又は同時に選択し、選択された走査線にゲート駆動信号（例えば、リセット制御信号ＲＳＴ、読出制御信号ＲＤ）を供給する。これにより、走査線駆動回路１５は、走査線に接続された複数の光電変換素子３０を選択する。
信号線選択回路１６は、複数の出力信号線ＳＬ（図４参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御回路１１から供給される選択信号ＡＳＷに基づいて、選択された出力信号線ＳＬと検出回路４８とを接続する。これにより、信号線選択回路１６は、光電変換素子３０の検出信号Ｖｄｅｔを検出部４０に出力する。
検出部４０は、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、記憶回路４６と、検出タイミング制御回路４７と、を備える。検出タイミング制御回路４７は、検出制御回路１１から供給される制御信号に基づいて、検出回路４８と、信号処理回路４４と、座標抽出回路４５と、が同期して動作するように制御する。
検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ、Analog Front End）である。検出回路４８は、少なくとも検出信号増幅回路４２及びＡ／Ｄ変換回路４３の機能を有する信号処理回路である。検出信号増幅回路４２は、検出信号Ｖｄｅｔを増幅する回路であり、例えば、積分回路である。Ａ／Ｄ変換回路４３は、検出信号増幅回路４２から出力されるアナログ信号をデジタル信号に変換する。
信号処理回路４４は、検出回路４８の出力信号に基づいて、センサ部１０に入力された所定の物理量を検出する論理回路である。信号処理回路４４は、指Ｆｇが検出面に接触又は近接した場合に、検出回路４８からの信号に基づいて指Ｆｇや掌の表面の凹凸を検出できる。また、信号処理回路４４は、検出回路４８からの信号に基づいて生体に関する情報を検出してもよい。生体に関する情報は、例えば、指Ｆｇや掌の血管像、脈波、脈拍、血中酸素飽和度等である。
記憶回路４６は、信号処理回路４４で演算された信号を一時的に保存する。記憶回路４６は、例えばＲＡＭ（Random Access Memory）、レジスタ回路等であってもよい。
座標抽出回路４５は、信号処理回路４４において指Ｆｇの接触又は近接が検出されたときに、指Ｆｇ等の表面の凹凸の検出座標を求める論理回路である。また、座標抽出回路４５は、指Ｆｇや掌の血管の検出座標を求める論理回路である。座標抽出回路４５は、センサ部１０の各検出素子３から出力される検出信号Ｖｄｅｔを組み合わせて、指Ｆｇ等の表面の凹凸の形状を示す二次元情報を生成する。なお、座標抽出回路４５は、検出座標を算出せずにセンサ出力Ｖｏとして検出信号Ｖｄｅｔを出力してもよい。
次に、検出装置１の回路構成例について説明する。図４は、検出素子を示す回路図である。図４に示すように、検出素子３は、光電変換素子３０、リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆを有する。また、検出素子３には、検出駆動線（走査線）としてリセット制御走査線ＧＬｒｓｔ及び読出制御走査線ＧＬｒｄが設けられ、信号読出用の配線として出力信号線ＳＬが設けられている。
なお、図４では１つの検出素子３を示しているが、リセット制御走査線ＧＬｒｓｔ、読出制御走査線ＧＬｒｄ及び出力信号線ＳＬは、複数の検出素子３に接続される。具体的には、リセット制御走査線ＧＬｒｓｔ及び読出制御走査線ＧＬｒｄは、第１方向Ｄｘ（図２参照）に延在し、第１方向Ｄｘに配列された複数の検出素子３と接続される。また、出力信号線ＳＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の検出素子３に接続される。
リセットトランジスタＭｒｓｔ、読出トランジスタＭｒｄ及びソースフォロワトランジスタＭｓｆは、１つの光電変換素子３０に対応して設けられる。検出素子３が有する複数のトランジスタは、それぞれｎ型ＴＦＴ（Thin Film Transistor）で構成される。ただし、これに限定されず、各トランジスタは、それぞれｐ型ＴＦＴで構成されてもよい。
光電変換素子３０のアノードには、基準電位ＶＣＯＭが印加される。光電変換素子３０のカソードは、ノードＮ１に接続される。ノードＮ１は、容量Ｃｓ、容量Ｃａｄ、リセットトランジスタＭｒｓｔのソース又はドレインの一方及びソースフォロワトランジスタＭｓｆのゲートに接続される。さらにノードＮ１には、寄生容量Ｃｐが存在する。容量Ｃｓ、容量Ｃａｄは、それぞれ一端側がノードＮ１に接続され、他端側が基準電位ＶＣＯＭに接続される。光電変換素子３０に光が照射された場合、光電変換素子３０から出力された信号（電荷）は、容量Ｃｓ及び容量Ｃａｄに蓄積される。ここで、容量Ｃｓは、例えば、光電変換素子３０に接続された上部電極３４と下部電極３５（図７参照）との間に形成される容量である。容量Ｃａｄは、容量Ｃｓに付加された容量であり、アレイ基板２に設けられた第１電極８１及び第２電極８２（図７参照）の間に形成される容量である。
リセットトランジスタＭｒｓｔのゲートは、リセット制御走査線ＧＬｒｓｔに接続される。リセットトランジスタＭｒｓｔのソース又はドレインの他方には、リセット電位Ｖｒｓｔが供給される。リセットトランジスタＭｒｓｔがリセット制御信号ＲＳＴに応答してオン（導通状態）になると、ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる。基準電位ＶＣＯＭは、リセット電位Ｖｒｓｔよりも低い電位を有しており、光電変換素子３０は、逆バイアス駆動される。
ソースフォロワトランジスタＭｓｆは、電源電位ＶＤＤが供給される端子と読出トランジスタＭｒｄ（ノードＮ２）との間に接続される。ソースフォロワトランジスタＭｓｆのゲートは、ノードＮ１に接続される。ソースフォロワトランジスタＭｓｆのゲートには、光電変換素子３０で発生した信号（電荷）が供給される。これにより、ソースフォロワトランジスタＭｓｆは、光電変換素子３０で発生した信号（電荷）に応じた信号（電圧）を読出トランジスタＭｒｄに出力する。
読出トランジスタＭｒｄは、ソースフォロワトランジスタＭｓｆのソース（ノードＮ２）と出力信号線ＳＬ（ノードＮ３）との間に接続される。読出トランジスタＭｒｄのゲートは、読出制御走査線ＧＬｒｄに接続される。読出トランジスタＭｒｄが読出制御信号ＲＤに応答してオンになると、ソースフォロワトランジスタＭｓｆから出力される信号、すなわち、光電変換素子３０で発生した信号（電荷）に応じた信号電圧が、検出信号Ｖｄｅｔとして出力信号線ＳＬに出力される。
本実施形態では、容量Ｃｓに加え、容量Ｃａｄが付加されることにより、リセット期間（ノードＮ１の電位がリセット電位Ｖｒｓｔにリセットされる期間）と、読出し期間（読出トランジスタＭｒｄがオンになる期間）との間の、露光期間でのノードＮ１の電位の低下を抑制できる。これにより、ノードＮ１の電位のばらつきが抑制され、結果として、ソースフォロワトランジスタＭｓｆから出力される信号（電圧）のばらつきが抑制される。
なお、図４に示す例では、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、それぞれ、２つのトランジスタが直列に接続されて構成されたいわゆるダブルゲート構造である。ただし、これに限定されず、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄは、シングルゲート構造でもよく、３つ以上のトランジスタが直列に接続されてもよい。また、１つの検出素子３の回路は、リセットトランジスタＭｒｓｔ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの３つのトランジスタを有する構成に限定されない。検出素子３は、２つのトランジスタを有していてもよく、４つ以上のトランジスタを有していてもよい。
次に、検出素子３の平面構成及び断面構成について説明する。図５は、検出素子を示す平面図である。図５に示すように、１つの検出素子３は、２つのリセット制御走査線ＧＬｒｓｔと、２つの出力信号線ＳＬとで囲まれた領域に形成される。
複数のリセット制御走査線ＧＬｒｓｔは、それぞれ第１方向Ｄｘに延在し、第２方向Ｄｙに並んで配置される。複数の出力信号線ＳＬは、それぞれ第２方向Ｄｙに延在し、第１方向Ｄｘに並んで配置される。
光電変換素子３０は、第２方向Ｄｙに隣接する２つのリセット制御走査線ＧＬｒｓｔと、第１方向Ｄｘに隣接する２つの出力信号線ＳＬとで囲まれた領域に設けられる。上部電極３４及び下部電極３５は、第３方向Ｄｚで光電変換素子３０を挟んで対向する。具体的には、光電変換素子３０は、各種配線及び各種トランジスタが設けられたアレイ基板２上に下部電極３５を介して配置される。
下部電極３５は、光電変換素子３０及び上部電極３４よりも大きい面積を有する。下部電極３５は、光電変換素子３０及び上部電極３４と重ならない部分で、コンタクトホールＨ２を介してリセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆに電気的に接続される。上部電極３４は、光電変換素子３０を覆って設けられ、コンタクトホールＨ１を介して光電変換素子３０に電気的に接続される。上部電極３４は、接続配線３６を介して基準電位供給線に接続され、基準電位ＶＣＯＭを光電変換素子３０に供給する。なお、基準電位供給線は図示を省略しているが、例えば、出力信号線ＳＬと重なって第２方向Ｄｙに延在して設けられる。
また、光電変換素子３０と重なる領域に、第１電極８１及び第２電極８２が設けられる。第１電極８１と第２電極８２との間に容量Ｃａｄが形成される。なお、光電変換素子３０、第１電極８１及び第２電極８２の詳細な構成については、後述する。
図６は、検出素子を構成するアレイ基板の平面図である。図６は、検出素子３の一部、すなわち、光電変換素子３０よりも上側の部材を除いて、模式的に示す平面図である。
図６に示すように、検出素子３は、さらに読出制御走査線ＧＬｒｄと、２つの信号線（電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔ）とを含む。読出制御走査線ＧＬｒｄは、第１方向Ｄｘに延在し、リセット制御走査線ＧＬｒｓｔと第２方向Ｄｙに並んで配置される。１つの検出素子３において、第２方向Ｄｙに隣接するリセット制御走査線ＧＬｒｓｔと読出制御走査線ＧＬｒｄとの間に、光電変換素子３０、複数のトランジスタ及び容量Ｃａｄが設けられる。また、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔは、それぞれ第２方向Ｄｙに延在し、出力信号線ＳＬと第１方向Ｄｘに並んで配置される。
図５に示した光電変換素子３０は、各種配線及び各種トランジスタが設けられたアレイ基板２上に配置され、各種トランジスタの少なくとも一部と重なって設けられ、また、電源信号線ＳＬｓｆ、リセット信号線ＳＬｒｓｔ及び読出制御走査線ＧＬｒｄの少なくとも一部と重なる領域に設けられる。
図６に示すように、リセットトランジスタＭｒｓｔは、半導体層６１と、ソース電極６２と、ドレイン電極６３と、ゲート電極６４とを有する。半導体層６１の一端は、リセット信号線ＳＬｒｓｔに接続される。半導体層６１の他端は、接続配線ＳＬｃｎに接続される。リセット信号線ＳＬｒｓｔの、半導体層６１と接続される部分がソース電極６２として機能し、接続配線ＳＬｃｎの、半導体層６１と接続される部分がドレイン電極６３として機能する。ゲート電極６４は、半導体層６１と対向する。より具体的には、リセット制御走査線ＧＬｒｓｔには、第２方向Ｄｙに分岐された２つの分岐部が設けられ、半導体層６１は、リセット制御走査線ＧＬｒｓｔの２つの分岐部と交差する。２つの分岐部は第１方向Ｄｘに隣り合って設けられる。リセット制御走査線ＧＬｒｓｔの２つの分岐部の、半導体層６１と重なる部分が、ゲート電極６４として機能する。半導体層６１の、リセット制御走査線ＧＬｒｓｔの２つの分岐部と重なる部分にチャネル領域が形成される。
接続配線ＳＬｃｎは、逆Ｌ字状に形成されており、第１方向Ｄｘに延在する部分と、第２方向Ｄｙに延在する部分とを含む。接続配線ＳＬｃｎの第１方向Ｄｘに延在する部分の端部は、コンタクトホールＨ２（図５参照）を介して、光電変換素子３０のカソード（ｎ型半導体層３３）に接続される。また、リセットトランジスタＭｒｓｔは、接続配線ＳＬｃｎの第２方向Ｄｙに延在する部分を介してソースフォロワトランジスタＭｓｆのゲートに接続される。つまり、接続配線ＳＬｃｎは、図４のノードＮ１に対応する。
ソースフォロワトランジスタＭｓｆは、半導体層６５と、ソース電極６７と、ドレイン電極６６と、ゲート電極６８と、を有する。半導体層６５の一端は、電源信号線ＳＬｓｆに接続される。半導体層６５の他端は、接続配線ＳＬｃｎａを介して読出トランジスタＭｒｄに接続される。電源信号線ＳＬｓｆの、半導体層６５と接続される部分がドレイン電極６６として機能し、接続配線ＳＬｃｎａの、半導体層６５と接続される部分がソース電極６７として機能する。
ゲート電極６８の一端は、コンタクトホールを介して接続配線ＳＬｃｎに接続される。半導体層６５は、ゲート電極６８と交差する。半導体層６５の、ゲート電極６８と交差する部分にチャネル領域が形成される。
このような構成により、光電変換素子３０のカソード（ｎ型半導体層３３）は、接続配線ＳＬｃｎを介して、リセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆと電気的に接続される。
読出トランジスタＭｒｄは、半導体層７１と、ソース電極７３と、ドレイン電極７２と、ゲート電極７４とを有する。半導体層７１の一端は、接続配線ＳＬｃｎａを介して、ソースフォロワトランジスタＭｓｆに接続される。半導体層７１の他端は、出力信号線ＳＬに接続される。出力信号線ＳＬの、半導体層７１と接続される部分がソース電極７３として機能する。接続配線ＳＬｃｎａの、半導体層７１と接続される部分がドレイン電極７２として機能する。読出制御走査線ＧＬｒｄには、第２方向Ｄｙに延在する２つの分岐部が接続される。２つの分岐部は第１方向Ｄｘに隣り合って設けられる。半導体層７１は、読出制御走査線ＧＬｒｄから分岐された２つの分岐部と交差する。読出制御走査線ＧＬｒｄの２つの分岐部が、ゲート電極７４として機能する。このような構成で、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄは、出力信号線ＳＬに接続される。
第１電極８１及び第２電極８２は、平面視で、光電変換素子３０と重なる領域で、かつ、リセットトランジスタＭｒｓｔ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄと重ならない領域に設けられる。第１電極８１は、主部８１ａと、接続部８１ｂと、副部８１ｃと、連結部８１ｄと、を含む。第２電極８２は、主部８２ａと、接続部８２ｂと、副部８２ｃとを含む。主部８１ａと主部８２ａ、接続部８１ｂと接続部８２ｂ、副部８１ｃと副部８２ｃとは、それぞれ重なって設けられる。
主部８１ａと主部８２ａとは、第１電極８１及び第２電極８２を構成する各部のうち、最も大きい面積を有して形成され、出力信号線ＳＬ、接続配線ＳＬｃｎ、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄで囲まれた領域に設けられる。第２電極８２は、主部８２ａの第２方向Ｄｙ側の端部で、４つのコンタクトホールＨ３を介して、接続配線ＳＬｃｎの第１方向Ｄｘに延在する部分に接続される。これにより、第２電極８２は、接続配線ＳＬｃｎ（ノードＮ１）を介して、光電変換素子３０のカソード、リセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆのゲートに電気的に接続される。
接続部８１ｂ及び接続部８２ｂは、接続配線ＳＬｃｎの第２方向Ｄｙに延在する部分と交差して設けられる。接続部８１ｂは、第１方向Ｄｘに隣り合う主部８１ａと副部８１ｃとを接続する。接続部８２ｂは、第１方向Ｄｘに隣り合う主部８２ａと副部８２ｃとを接続する。接続部８１ｂ及び接続部８２ｂの第２方向Ｄｙでの幅は、主部８１ａ及び主部８２ａの第２方向Ｄｙでの幅よりも小さい。
副部８１ｃ及び副部８２ｃは、リセット信号線ＳＬｒｓｔと電源信号線ＳＬｓｆとの間に設けられる。副部８１ｃ及び副部８２ｃの第２方向Ｄｙでの幅は、接続部８１ｂ及び接続部８２ｂの第２方向Ｄｙでの幅よりも大きい。
連結部８１ｄは、第１方向Ｄｘに隣接する検出素子３の主部８１ａと副部８１ｃとを接続する。言い換えると、第１電極８１は、第１方向Ｄｘに配列された複数の検出素子３に重なって、第１方向Ｄｘに延在する。第１電極８１は、任意の箇所で基準電位ＶＣＯＭに接続される。また、第２電極８２は、検出素子３ごとに離隔して設けられる。つまり、第１電極８１及び第２電極８２は、平面視で、光電変換素子３０に重なる。第１電極８１は光電変換素子３０のそれぞれと重なる複数の主部８１ａと、隣り合う主部８１ａを接続する連結部８１ｄと、を有する。また、第２電極８２は、複数の光電変換素子３０の各々に島状に形成される。
このような構成により、第１電極８１及び第２電極８２は、それぞれ、対向する主部８１ａと主部８２ａとの間に容量が形成され、さらに、対向する接続部８１ｂと接続部８２ｂ、対向する副部８１ｃと副部８２ｃとの間にも容量が形成され、全体として容量Ｃａｄが大きく形成される。ただし、これに限定されず、第１電極８１及び第２電極８２は、接続部８１ｂ、８２ｂ、副部８１ｃ、８２ｃを有さなくてもよい。
また、第１電極８１及び第２電極８２は、角部が面取りされた面取り部８１ｅ、８２ｅを有する。つまり、第１電極８１及び第２電極８２の端部には、とがった部分が形成されない。このため、第１電極８１及び第２電極８２の角部が直角に形成された場合に比べて、第１電極８１及び第２電極８２の端部での電界の集中を抑制できる。このため、検出装置１は、アレイ基板２の製造工程でのＥＳＤ（Electro-Static Discharge）の発生を抑制できる。
なお、図５及び図６に示す光電変換素子３０、容量Ｃａｄ及び各トランジスタの平面構成は、あくまで一例であり、適宜変更することができる。例えば、複数のトランジスタの配置は異なっていてもよい。例えば、本実施形態では、半導体層６５及び半導体層７１は、離隔して配置されているが、これに限定されず、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄは、１つの共通の半導体層で形成されていてもよい。
また、各トランジスタの配置に応じて、第１電極８１及び第２電極８２の配置も適切に変更してもよい。また、図５及び図６では、第２電極８２の面積が第１電極８１の面積よりも大きく設けられ、第２電極８２の外周が、第１電極８１の周囲を囲むように配置される。ただし、これに限定されず、第２電極８２と第１電極８１との面積の関係は逆であってもよいし、同じ面積であってもよい。
図７は、図６のＶＩＩ－ＶＩＩ’断面図である。なお、図７では、検出素子３が有する３つのトランジスタのうち、リセットトランジスタＭｒｓｔの断面構成を示しているが、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄの断面構成もリセットトランジスタＭｒｓｔと同様である。
基板２１は絶縁基板であり、例えば、石英、無アルカリガラス等のガラス基板が用いられる。基板２１は、第１主面Ｓ１と、第１主面Ｓ１と反対側の第２主面Ｓ２とを有する。基板２１の第１主面Ｓ１に、リセットトランジスタＭｒｓｔを含む各種トランジスタ、各種配線（走査線及び信号線）、第１電極８１、第２電極８２及び絶縁膜が設けられてアレイ基板２が形成される。光電変換素子３０は、アレイ基板２の上、すなわち、基板２１の第１主面Ｓ１側に配列される。
アンダーコート膜２２は、基板２１の第１主面Ｓ１上に設けられる。アンダーコート膜２２、絶縁膜２３、２４、２５及び絶縁膜２７、２８は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）等である。
リセットトランジスタＭｒｓｔの断面構成において、半導体層６１は、アンダーコート膜２２の上に設けられる。半導体層６１は、例えば、ポリシリコンが用いられる。ただし、半導体層６１は、これに限定されず、微結晶酸化物半導体、アモルファス酸化物半導体、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicone）等であってもよい。
絶縁膜２３は、半導体層６１を覆ってアンダーコート膜２２の上に設けられる。ゲート電極６４は、絶縁膜２３の上に設けられる。なお、ソースフォロワトランジスタＭｓｆのゲート電極６８も、ゲート電極６４と同層に、絶縁膜２３の上に設けられる。絶縁膜２３は、ゲート絶縁膜であり、絶縁膜２３の材料としては、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いることができる。また、リセット制御走査線ＧＬｒｓｔ及び読出制御走査線ＧＬｒｄ（図５参照）もゲート電極６４と同層に設けられる。絶縁膜２４は、ゲート電極６４、６８を覆って絶縁膜２３の上に設けられる。
リセットトランジスタＭｒｓｔは、ゲート電極６４が半導体層６１の上側に設けられたトップゲート構造であるが、ゲート電極６４が半導体層６１の下側に設けられたボトムゲート構造でもよく、ゲート電極６４が半導体層６１の上側及び下側に設けられたデュアルゲート構造でもよい。
絶縁膜２４及び絶縁膜２５は、ゲート電極６４を覆って絶縁膜２３の上に設けられる。ソース電極６２及びドレイン電極６３は、絶縁膜２５の上に設けられる。ソース電極６２及びドレイン電極６３は、それぞれ、絶縁膜２３、２４、２５を貫通するコンタクトホールを介して半導体層６１と接続される。ソース電極６２及びドレイン電極６３は、例えば、チタンとアルミニウムとの積層構造であるＴｉＡｌＴｉ又はＴｉＡｌの積層膜で構成されている。
また、各種信号線（出力信号線ＳＬ（図５参照）、電源信号線ＳＬｓｆ及びリセット信号線ＳＬｒｓｔ）及び接続配線ＳＬｃｎは、ソース電極６２及びドレイン電極６３と同層に設けられる。接続配線ＳＬｃｎは、絶縁膜２４、２５を貫通するコンタクトホールを介してソースフォロワトランジスタＭｓｆのゲート電極６８に接続される。
容量Ｃａｄを形成する第１電極８１及び第２電極８２は、トランジスタ（例えば、リセットトランジスタＭｒｓｔ）を構成する各層のうち２つの層を利用して設けられる。本実施形態では、第１電極８１及び第２電極８２は、第３方向Ｄｚで、基板２１と光電変換素子３０との間に設けられる。第２電極８２は、アンダーコート膜２２の上に設けられ、第３方向Ｄｚで、絶縁膜２３を介して第１電極８１と対向する。第１電極８１は、ゲート電極６４と同層であり、ゲート電極６４と同じ材料で形成される。第２電極８２は、半導体層６１と同層であり、半導体層６１と同じ材料で形成される。第２電極８２は、第１電極８１よりも大きい面積を有し、接続配線ＳＬｃｎと重なる領域まで延在する。第２電極８２は、絶縁膜２３、２４、２５を貫通する４つのコンタクトホールＨ３を介して、接続配線ＳＬｃｎと接続される。
第１電極８１及び第２電極８２が、リセットトランジスタＭｒｓｔと同層に設けられるので、リセットトランジスタＭｒｓｔと異なる層に容量Ｃａｄを形成する構成に比べて、製造工程が簡易であり、検出装置１（アレイ基板２）の薄型化が可能である。
絶縁膜２６は、リセットトランジスタＭｒｓｔ等の各種トランジスタ及び容量Ｃａｄを覆って絶縁膜２５の上に設けられる。絶縁膜２６は、感光性アクリル等の有機材料からなる有機絶縁膜である。絶縁膜２６は、絶縁膜２５よりも厚い。絶縁膜２６は、無機絶縁材料に比べ、段差のカバレッジ性が良好であり、各種トランジスタ及び各種配線で形成される段差を平坦化することができる。
次に、光電変換素子３０の断面構成について説明する。光電変換素子３０は、絶縁膜２６の上に設けられる。具体的には、下部電極３５は、絶縁膜２６の上に設けられ、コンタクトホールＨ２を介して接続配線ＳＬｃｎに電気的に接続される。光電変換素子３０は、下部電極３５に接続される。下部電極３５は、例えば、チタン（Ｔｉ）及び窒化チタン（ＴｉＮ）の積層構造を採用することができる。下部電極３５は、基板２１と、光電変換素子３０との間に設けられるので、下部電極３５は、遮光層として機能し、光電変換素子３０への基板２１の第２主面Ｓ２側からの光の侵入を抑制できる。
光電変換素子３０は、光起電力効果を有する半導体層を含み構成される。具体的には、光電変換素子３０の半導体層は、ｉ型半導体層３１、ｐ型半導体層３２及びｎ型半導体層３３を含む。ｉ型半導体層３１、ｐ型半導体層３２及びｎ型半導体層３３は、例えば、アモルファスシリコン（ａ－Ｓｉ）である。なお、半導体層の材料は、これに限定されず、ポリシリコン、微結晶シリコン等であってもよい。
ｐ型半導体層３２は、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｎ型半導体層３３は、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｉ型半導体層３１は、例えば、ノンドープの真性半導体であり、ｐ型半導体層３２及びｎ型半導体層３３よりも低い導電性を有する。
基板２１の表面に垂直な方向（第３方向Ｄｚ）において、ｉ型半導体層３１は、ｎ型半導体層３３とｐ型半導体層３２との間に設けられる。本実施形態では、下部電極３５の上に、ｎ型半導体層３３、ｉ型半導体層３１及びｐ型半導体層３２の順に積層されている。
これにより、光電変換素子３０のｎ型半導体層３３は、下部電極３５及び接続配線ＳＬｃｎを介してリセットトランジスタＭｒｓｔ及びソースフォロワトランジスタＭｓｆに電気的に接続される。
上部電極３４は、ｐ型半導体層３２の上に設けられる。上部電極３４は、例えばＩＴＯ（Indium Tin Oxide）等の透光性を有する導電材料である。絶縁膜２７は、光電変換素子３０及び上部電極３４を覆って絶縁膜２６の上に設けられる。絶縁膜２７には上部電極３４と重なる領域にコンタクトホールＨ１が設けられる。
接続配線３６は、絶縁膜２７の上に設けられ、コンタクトホールＨ１を介して上部電極３４と電気的に接続される。ｐ型半導体層３２には、接続配線３６を介して基準電位ＶＣＯＭ（図４参照）が供給される。
光電変換素子３０は、絶縁膜２６の上、すなわち、複数のトランジスタ及び容量Ｃａｄの上側に設けられる。言い換えると、容量Ｃａｄを構成する第１電極８１及び第２電極８２は、光電変換素子３０の配置や形状等による規制が少ないので、複数のトランジスタと重ならない領域を利用して大きい面積で形成できる。これにより、容量Ｃａｄの容量値を大きくできる。
絶縁膜２８は、上部電極３４及び接続配線３６を覆って絶縁膜２７の上に設けられる。絶縁膜２８は、光電変換素子３０への水分の侵入を抑制する保護層として設けられる。さらに、絶縁膜２９は、複数の光電変換素子３０を覆って絶縁膜２８の上に設けられる。絶縁膜２９は、有機材料で形成されたハードコート膜である。絶縁膜２９は、光電変換素子３０や接続配線３６で形成された絶縁膜２８の表面の段差を平坦化する。
カバー部材１２２は、接着層１２５を介して各種トランジスタ及び光電変換素子３０を覆って設けられる。接着層１２５は、絶縁膜２９と、カバー部材１２２とを接着する。接着層１２５は、例えば、透光性の光学粘着シート（ＯＣＡ：Optical Clear Adhesive）である。
以上説明したように、本実施形態の検出装置１は、基板２１と、基板２１に配列された複数の光電変換素子３０と、半導体層６１と、半導体層６１と対向するゲート電極６４と、を含み、複数の光電変換素子３０のそれぞれに対応して設けられた複数のトランジスタ（ソースフォロワトランジスタＭｓｆ、リセットトランジスタＭｒｓｔ及び読出トランジスタＭｒｄ）と、基板２１に垂直な方向で、基板２１と光電変換素子３０との間に設けられ、絶縁膜２３を介して対向する第１電極８１と、第２電極８２と、を有する。第１電極８１は、ゲート電極６４と同層であり、第２電極８２は、半導体層６１と同層である。
これによれば、第１電極８１と、第２電極８２との間に容量Ｃａｄが形成されるので、露光期間でのノードＮ１（光電変換素子３０のカソード、ソースフォロワトランジスタＭｓｆのゲート及びリセットトランジスタＭｒｓｔのソース又はドレイン）の電位の低下が抑制される。この結果、検出装置１は、ソースフォロワトランジスタＭｓｆから出力される信号のばらつきを抑制することができる。また、第１電極８１と、第２電極８２は、トランジスタと同層に形成されるので、トランジスタと別層に設ける構成と比べて、検出装置１（アレイ基板２）の薄型化が可能である。
（第２実施形態）
図８は、第２実施形態に係る検出素子を構成するアレイ基板の平面図である。なお、以下の説明では、上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。
図８に示すように、第２実施形態の検出素子３Ａでは、上述した第１実施形態に比べて、容量Ｃａｄを構成する第１電極８１Ａ及び第２電極８２Ａの構成が異なる。具体的には、第１電極８１Ａは、主部８１Ａａと連結部８１Ａｂとを有する。主部８１Ａａは、出力信号線ＳＬと、電源信号線ＳＬｓｆと、リセット制御走査線ＧＬｒｓｔと、ソースフォロワトランジスタＭｓｆ及び読出トランジスタＭｒｄで囲まれた領域に設けられる。連結部８１Ａｂは、各信号線と交差して第１方向Ｄｘに延在し、第１方向Ｄｘに隣り合う主部８１Ａａを接続する。
第２電極８２Ａは、第１電極８１Ａの主部８１Ａａと重なって設けられる。第２電極８２Ａは、接続配線ＳＬｃｎを兼ねる。すなわち、第２電極８２Ａの第２方向Ｄｙの一端側は、リセットトランジスタＭｒｓｔの半導体層６１と接続される。また、第２電極８２Ａの第２方向Ｄｙの一端側は、コンタクトホールＨ２（図５参照）を介して光電変換素子３０のカソードと電気的に接続される。さらに、第２電極８２Ａの第２方向Ｄｙの他端側は、ソースフォロワトランジスタＭｓｆのゲート電極６８に電気的に接続される。
第２実施形態においても、第１電極８１Ａは、基準電位ＶＣＯＭに接続される。第２電極８２Ａは、ノードＮ１として機能する。また、第１電極８１Ａには、面取り部８１Ａｅが設けられる。なお、第２電極８２Ａも面取り部が形成されていてもよい。
図９は、図８のＩＸ－ＩＸ’断面図である。図９に示すように、第２実施形態の検出装置１Ａにおいて、第１電極８１Ａと、第２電極８２Ａとは、絶縁膜２４、２５を介して対向する。第１電極８１Ａは、ゲート電極６４と同層であり、ゲート電極６４と同じ材料で形成される。第２電極８２Ａは、ソース電極６２及びドレイン電極６３と同層であり、ソース電極６２及びドレイン電極６３と同じ材料で形成される。
また、本実施形態においても、第１電極８１Ａ及び第２電極８２Ａは、第３方向Ｄｚで、基板２１と、光電変換素子３０との間に設けられる。また、第１電極８１Ａ及び第２電極８２Ａは、平面視で、複数のトランジスタと重ならない領域に設けられる。
なお、第２実施形態では、第１実施形態の構成と組み合わせてもよい。つまり、図９では、第１電極８１Ａと基板２１との間に、アンダーコート膜２２及び絶縁膜２３が積層されており、電極は設けられていないが、第１実施形態と同様に、半導体層６１と同層に第１電極８１Ａと対向する第１電極８１が設けられていてもよい。この場合、容量Ｃａｄは、第１電極８１Ａと第２電極８２Ａとの間に形成される容量と、第１電極８１Ａと第１電極８１との間に形成される容量とが並列に接続される。これにより、検出素子３Ａの面積が小さい場合であっても、容量Ｃａｄを確保できる。
（第３実施形態）
図１０は、第３実施形態に係る検出素子を示す平面図である。図１０に示すように、第３実施形態の検出素子３Ｂは、第２電極８２Ｂを有する。なお、図１０では、図面を見やすくするために、第２電極８２Ｂを二点鎖線で示している。
第２電極８２Ｂは、上部電極３４と重なって設けられ、対向する第２電極８２Ｂと、上部電極３４とで容量Ｃａｄが形成される。つまり、上部電極３４は、上述した第１実施形態及び第２実施形態の第１電極８１、８１Ａに対応する。上部電極３４は、第１電極８１、８１Ａと同様に基準電位ＶＣＯＭに接続される。また、第２電極８２Ｂは、隣接する２つの出力信号線ＳＬと、隣接する２つのリセット制御走査線ＧＬｒｓｔとで囲まれた領域のほとんどの領域を占めるように矩形状に形成される。また、第２電極８２Ｂは、平面視で、光電変換素子３０よりも大きい面積で形成され、コンタクトホールＨ２Ａを介して接続配線ＳＬｃｎ（図１１参照）に接続される。
図１１は、第３実施形態に係る検出素子を構成するアレイ基板の平面図である。図１１では、第２電極８２Ｂ及び上部電極３４の位置関係を二点鎖線で示している。図１１に示すように、第２電極８２Ｂ及び上部電極３４は、ソースフォロワトランジスタＭｓｆ、読出トランジスタＭｒｄ及びリセットトランジスタＭｒｓｔと重なる領域に設けられる。言い換えると、容量Ｃａｄを形成する電極は、複数のトランジスタと異なる層に設けられ、アレイ基板２側には設けられていない。第２電極８２Ｂ及び上部電極３４は、出力信号線ＳＬと、リセット制御走査線ＧＬｒｓｔとで囲まれた領域ごとに、離隔して設けられる。
図１２は、図１１のＸＩＩ－ＸＩＩ’断面図である。図１２に示すように、上部電極３４は、光電変換素子３０の上に設けられ、第２電極８２Ｂは、絶縁膜２８を介して上部電極３４の上に設けられる。第２電極８２Ｂは、光電変換素子３０と重ならない領域まで延在し、絶縁膜２７、２８を貫通するコンタクトホールＨ２Ａを介して、接続配線ＳＬｃｎと接続される。第２電極８２Ｂは、上部電極３４と同様に、例えばＩＴＯ等の透光性を有する導電材料で形成される。
第２電極８２Ｂは、リセットトランジスタＭｒｓｔ等の複数のトランジスタと重なる領域に設けられ、複数のトランジスタ及び各種配線による制約が少ない。このため、本実施形態では、上述した第１実施形態及び第２実施形態に比べて、第２電極８２Ｂの面積を大きくすることができる。すなわち、容量Ｃａｄを大きく形成することができる。
また、本実施形態では、上述した第１実施形態及び第２実施形態の少なくとも１つと組み合わせることができる。すなわち、光電変換素子３０と基板２１との間であって、複数のトランジスタと重ならない領域に、絶縁膜を介して対向する第１電極と第２電極とを設けてもよい。
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
１、１Ａ 検出装置
２ アレイ基板
３、３Ａ、３Ｂ 検出素子
１０ センサ部
１５ 走査線駆動回路
１６ 信号線選択回路
２１ 基板
２２ アンダーコート膜
２３、２４、２５、２６、２７、２８、２９ 絶縁膜
３０ 光電変換素子
８１ 第１電極
８２ 第２電極
ＡＡ 検出領域
Ｃｓ、Ｃａｄ 容量
Ｃｐ 寄生容量
ＧＡ 周辺領域
ＧＬｒｓｔ リセット制御走査線
ＧＬｒｄ 読出制御走査線
ＳＬ 出力信号線
ＳＬｓｆ 電源信号線
ＳＬｒｓｔ リセット信号線
Ｍｒｓｔ リセットトランジスタ
Ｍｓｆ ソースフォロワトランジスタ
Ｍｒｄ 読出トランジスタ

Claims (10)

  1. 基板と、
    前記基板に配列された複数の光電変換素子と、
    半導体層と、前記半導体層と対向するゲート電極と、を含み、複数の前記光電変換素子のそれぞれに対応して設けられた複数のトランジスタと、
    前記基板に垂直な方向で、前記基板と前記光電変換素子との間に設けられ、絶縁膜を介して対向する第１電極と、第２電極と、を有し、
    前記第１電極は前記光電変換素子のそれぞれと重なる複数の主部と、隣り合う前記主部を接続する連結部と、を有し、
    前記第２電極は前記複数の光電変換素子の各々に島状に形成され、
    前記第１電極は、前記ゲート電極と同層であり、
    前記第２電極は、前記半導体層と同層であり、
    前記第１電極及び前記第２電極の少なくとも一方は、平面視で、角部が面取りされた面取り部を有する
    検出装置。
  2. 基板と、
    前記基板に配列された複数の光電変換素子と、
    半導体層と、前記半導体層と対向するゲート電極と、前記半導体層と接続されるソース電極と、を含み、複数の前記光電変換素子のそれぞれに対応して設けられた複数のトランジスタと、
    前記基板に垂直な方向で、前記基板と前記光電変換素子との間に設けられ、絶縁膜を介して対向する第１電極と、第２電極と、を有し、
    前記第１電極は前記光電変換素子のそれぞれと重なる複数の主部と、隣り合う前記主部を接続する連結部と、を有し、
    前記第２電極は前記複数の光電変換素子の各々に島状に形成され、
    前記第１電極は、前記ゲート電極と同層であり、
    前記第２電極は、前記ソース電極と同層であり、
    前記第１電極及び前記第２電極の少なくとも一方は、平面視で、角部が面取りされた面取り部を有する
    検出装置。
  3. 前記第１電極及び前記第２電極は、平面視で、複数の前記トランジスタと重ならない領域に設けられ、
    前記第１電極及び前記第２電極は、平面視で、前記光電変換素子に重なる
    請求項１又は請求項２に記載の検出装置。
  4. 複数の前記光電変換素子は、第１方向に並んで配列され、
    前記第１電極の前記連結部は、前記第１方向に隣り合う前記主部を電気的に接続する
    請求項１から請求項３のいずれか１項に記載の検出装置。
  5. 基板と、
    前記基板に配列された複数の光電変換素子と、
    複数の前記光電変換素子のそれぞれに対応して設けられた複数のトランジスタと、
    平面視で、前記光電変換素子及び複数の前記トランジスタと重なる領域に設けられ、前記基板に垂直な方向で、絶縁膜を介して対向する第１電極と、第２電極と、を有し、
    前記第１電極は、前記光電変換素子の上に設けられ、
    前記第２電極は、前記絶縁膜を介して前記第１電極の上に設けられる
    検出装置。
  6. 複数の前記トランジスタを覆う有機絶縁膜と、
    前記基板に垂直な方向で、前記有機絶縁膜と前記光電変換素子との間に設けられ、前記光電変換素子と電気的に接続される下部電極と、を有し、
    前記第２電極は、前記光電変換素子と重ならない領域に延在し、前記絶縁膜を貫通するコンタクトホールを介して前記下部電極と電気的に接続される
    請求項５に記載の検出装置。
  7. 複数の前記トランジスタに接続される複数の信号線と、複数の走査線とを有し、
    前記光電変換素子、前記第１電極及び前記第２電極は、複数の前記信号線と、複数の前記走査線とで囲まれた領域ごとに設けられる
    請求項５又は請求項６に記載の検出装置。
  8. 前記第１電極は、基準電位に接続され、
    前記第２電極は、前記トランジスタ及び前記光電変換素子に電気的に接続される
    請求項１から請求項７のいずれか１項に記載の検出装置。
  9. 複数の前記トランジスタは、ソースフォロワトランジスタ、リセットトランジスタ及び読出トランジスタを含み、
    前記第２電極は、前記リセットトランジスタのソース又はドレインの一方、及び、前記ソースフォロワトランジスタのゲートに電気的に接続される
    請求項１から請求項８のいずれか１項に記載の検出装置。
  10. 前記光電変換素子は、前記基板の上に積層されたｎ型半導体層と、ｉ型半導体層と、ｐ型半導体層と、を含む
    請求項１から請求項９のいずれか１項に記載の検出装置。
JP2019232050A 2019-12-23 2019-12-23 検出装置 Active JP7496208B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019232050A JP7496208B2 (ja) 2019-12-23 2019-12-23 検出装置
PCT/JP2020/044084 WO2021131483A1 (ja) 2019-12-23 2020-11-26 検出装置
CN202080088010.9A CN114830340B (zh) 2019-12-23 2020-11-26 检测装置
CN202510635485.XA CN120500129A (zh) 2019-12-23 2020-11-26 检测装置
US17/842,236 US12376392B2 (en) 2019-12-23 2022-06-16 Detection device
US18/982,712 US20250120196A1 (en) 2019-12-23 2024-12-16 Detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019232050A JP7496208B2 (ja) 2019-12-23 2019-12-23 検出装置

Publications (2)

Publication Number Publication Date
JP2021100081A JP2021100081A (ja) 2021-07-01
JP7496208B2 true JP7496208B2 (ja) 2024-06-06

Family

ID=76541404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019232050A Active JP7496208B2 (ja) 2019-12-23 2019-12-23 検出装置

Country Status (4)

Country Link
US (2) US12376392B2 (ja)
JP (1) JP7496208B2 (ja)
CN (2) CN120500129A (ja)
WO (1) WO2021131483A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7626687B2 (ja) * 2021-08-19 2025-02-04 株式会社ジャパンディスプレイ 検出装置
JP7751416B2 (ja) * 2021-08-23 2025-10-08 株式会社ジャパンディスプレイ 検出装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340777A (ja) 1999-05-26 2000-12-08 Minolta Co Ltd 受光素子およびその製造方法
JP2008085029A (ja) 2006-09-27 2008-04-10 Seiko Epson Corp 光電変換装置
JP2013012696A (ja) 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置
JP2013205140A (ja) 2012-03-28 2013-10-07 Sony Corp 撮像装置および撮像表示システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109684B2 (ja) * 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
KR101094288B1 (ko) * 2010-01-27 2011-12-19 삼성모바일디스플레이주식회사 엑스레이 검출 장치
KR20120027708A (ko) * 2010-09-13 2012-03-22 삼성모바일디스플레이주식회사 Ｘ-선 검출기 패널
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
JP2012227316A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp フォトセンサ
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP6099035B2 (ja) * 2012-10-12 2017-03-22 Ｎｌｔテクノロジー株式会社 光電変換装置及びその製造方法並びにｘ線画像検出装置
WO2015087586A1 (ja) * 2013-12-10 2015-06-18 シャープ株式会社 半導体装置およびその製造方法
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019041018A (ja) * 2017-08-25 2019-03-14 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340777A (ja) 1999-05-26 2000-12-08 Minolta Co Ltd 受光素子およびその製造方法
JP2008085029A (ja) 2006-09-27 2008-04-10 Seiko Epson Corp 光電変換装置
JP2013012696A (ja) 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置
JP2013205140A (ja) 2012-03-28 2013-10-07 Sony Corp 撮像装置および撮像表示システム

Also Published As

Publication number Publication date
CN114830340B (zh) 2025-05-16
CN114830340A (zh) 2022-07-29
CN120500129A (zh) 2025-08-15
US20220328539A1 (en) 2022-10-13
WO2021131483A1 (ja) 2021-07-01
US20250120196A1 (en) 2025-04-10
JP2021100081A (ja) 2021-07-01
US12376392B2 (en) 2025-07-29

Similar Documents

Publication Publication Date Title
JP7664447B2 (ja) 検出装置
JP7642116B2 (ja) 検出装置
JP7529455B2 (ja) 検出装置
CN216435906U (zh) 检测装置
US20220366720A1 (en) Biometric authentication device
US20250120196A1 (en) Detection device
CN114342079B (zh) 检测装置
JP7443077B2 (ja) 検出装置
JP7550952B2 (ja) 検出装置
JP2022029179A (ja) 検出装置
JP7633006B2 (ja) 検出装置
JP7598710B2 (ja) 検出装置
US12457815B2 (en) Detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240527

R150 Certificate of patent or registration of utility model

Ref document number: 7496208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350