JP7500525B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7500525B2
JP7500525B2 JP2021150894A JP2021150894A JP7500525B2 JP 7500525 B2 JP7500525 B2 JP 7500525B2 JP 2021150894 A JP2021150894 A JP 2021150894A JP 2021150894 A JP2021150894 A JP 2021150894A JP 7500525 B2 JP7500525 B2 JP 7500525B2
Authority
JP
Japan
Prior art keywords
heat treatment
nitrogen
oxide film
silicon carbide
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021150894A
Other languages
English (en)
Other versions
JP2023043338A (ja
Inventor
達雄 清水
幸雄 中林
俊秀 伊藤
千春 太田
茂人 深津
譲司 西尾
良介 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021150894A priority Critical patent/JP7500525B2/ja
Priority to US17/653,688 priority patent/US20230084127A1/en
Publication of JP2023043338A publication Critical patent/JP2023043338A/ja
Application granted granted Critical
Publication of JP7500525B2 publication Critical patent/JP7500525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H10P14/6514—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
例えば、炭化珪素を用いてＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を形成する場合、キャリアの移動度の低下や、閾値電圧の変動が生じるという問題がある。キャリアの移動度の低下や閾値電圧の変動が生じる一つの要因は、ゲート絶縁層中に存在する窒素欠陥や炭素欠陥であると考えられている。
Ｋ．Ｔａｃｈｉｋｉ ｅｔ ａｌ．，"Ｆｏｒｍａｔｉｏｎ ｏｆ ｈｉｇｈ－ｑｕａｌｉｔｙ ＳｉＣ（０００１）／ＳｉＯ２ ｓｔｒｕｃｔｕｒｅｓ ｂｙ ｅｘｃｌｕｄｉｎｇ ｏｘｉｄａｔｉｏｎ ｐｒｏｃｅｓｓ ｗｉｔｈ Ｈ２ ｅｔｃｈｉｎｇ ｂｅｆｏｒｅ ＳｉＯ２ ｄｅｐｏｓｉｔｉｏｎ ａｎｄ ｈｉｇｈ－ｔｅｍｐｅｒａｔｕｒｅ Ｎ２ ａｎｎｅａｌｉｎｇ"，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ １３，１２１００２（２０２０）． Ｋ．Ｔａｃｈｉｋｉ ｅｔ ａｌ．，"Ｍｏｂｉｌｉｔｙ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ４Ｈ－ＳｉＣ（０００１）ＭＯＳＦＥＴｓ ｂｙ ｔｈｒｅｅ－ｓｔｅｐ ｐｒｏｃｅｓｓ ｏｆ Ｈ２ ｅｔｃｈｉｎｇ, ＳｉＯ２ ｄｅｐｏｓｉｔｉｏｎ， ａｎｄ ｉｎｔｅｒｆａｃｅ ｎｉｔｒｉｄａｔｉｏｎ"，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ １４，０３１００１（２０２１）．
本発明が解決しようとする課題は、絶縁層中の窒素欠陥及び炭素欠陥の量を低減する半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、炭化珪素層の表面に酸化シリコン膜を形成し、前記酸化シリコン膜を形成した後に、窒素ガスを含む雰囲気で、１２００℃以上１６００℃以下の温度で第１の熱処理を行い、前記第１の熱処理の後に、窒素酸化物ガスを含む雰囲気で、７５０℃以上１０５０℃以下の温度で第２の熱処理を行い、前記第１の熱処理の雰囲気中の前記窒素ガスの分圧は９９％以上である。
第１の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の製造方法で製造される半導体装置の元素濃度分布の一例を示す図。 第１の実施形態の半導体装置の製造方法で製造される半導体装置の窒素原子の結合状態を示す模式図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 窒素欠陥の説明図。 第１の比較例の半導体装置の製造方法の工程フロー図。 第１の比較例の半導体装置の製造方法で製造される半導体装置の元素濃度分布の一例を示す図。 第２の比較例の半導体装置の製造方法の工程フロー図。 第２の比較例の半導体装置の製造方法で製造される半導体装置の元素濃度分布の一例を示す図。 第２の実施形態の半導体装置の製造方法の工程フロー図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳやＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
炭化珪素層中のシリコン原子、炭素原子、窒素原子、及び、酸素原子の結合状態は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで同定できる。また、各種結合状態の濃度、及び、濃度の大小関係は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで決定できる。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、炭化珪素層の表面に酸化シリコン膜を形成し、酸化シリコン膜を形成した後に、窒素ガスを含む雰囲気で、１２００℃以上１６００℃以下の温度で第１の熱処理を行い、第１の熱処理の後に、窒素酸化物ガスを含む雰囲気で、７５０℃以上１０５０℃以下の温度で第２の熱処理を行う。
図１は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ゲート絶縁層２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面終端領域４０を備える。
炭化珪素層１０は、ドレイン領域１２、ドリフト領域１４、ｐウェル領域１６、ソース領域１８、ｐウェルコンタクト領域２０を備える。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、ソース電極３４とドレイン電極３６との間に位置する。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００－１｝面と表記する。カーボン面の最表面には炭素原子（Ｃ）が配列している。
一方、六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるa面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
以下、炭化珪素層１０の表面がシリコン面に対し０度以上８度以下傾斜した面、裏面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。炭化珪素層１０の表面がシリコン面に対し０度以上８度以下のオフ角を備える。
ドレイン領域１２は、ｎ＋型のＳｉＣである。ドレイン領域１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域１２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１４は、ドレイン領域１２の上に設けられる。ドリフト領域１４は、ｎ－型のＳｉＣである。ドリフト領域１４は、例えば、窒素をｎ型不純物として含む。
ドリフト領域１４のｎ型不純物濃度は、ドレイン領域１２のｎ型不純物濃度より低い。ドリフト領域１４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１４は、例えば、ドレイン領域１２の上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域１６は、ドリフト領域１４の一部表面に設けられる。ｐウェル領域１６は、ｐ型のＳｉＣである。ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型のＳｉＣである。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ＋型のＳｉＣである。
ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層２８は、炭化珪素層１０とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６と、ゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８は、酸化シリコンである。
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。ゲート絶縁層２８の厚さは、例えば、４０ｎｍ以上５０ｎｍ以下である。
界面終端領域４０は、炭化珪素層１０とゲート絶縁層２８との間に位置する。界面終端領域４０は、ドリフト領域１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面終端領域４０は、炭化珪素層１０のダングリングボンドを終端する終端元素として窒素（Ｎ）を含む。
界面終端領域４０の窒素濃度は、例えば、１×１０２１ｃｍ－３以上である。
図３は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の元素濃度分布の一例を示す図である。図３は、ゲート絶縁層２８、界面終端領域４０、及び、炭化珪素層１０の中の、元素濃度分布を示す図である。図３は、窒素と炭素の濃度分布を示す。
窒素の濃度分布は、界面終端領域４０にピークを有する。ピークの窒素濃度は、例えば、１×１０２２ｃｍ－３以上である。窒素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。窒素は、炭化珪素層１０とゲート絶縁層２８との間の界面に偏析している。
窒素の濃度分布のピークからゲート絶縁層２８の側に１ｎｍ離れた第１の位置Ｘにおける窒素濃度は、例えば、１×１０１８ｃｍ－３以下である。また、窒素の濃度分布のピークから炭化珪素層１０の側に１ｎｍ離れた第２の位置Ｙにおける窒素濃度は、例えば、１×１０１８ｃｍ－３以下である。
図４は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の窒素原子の結合状態を示す模式図である。図４（ａ）は窒素原子が３配位の場合、図４（ｂ）は窒素原子が４配位の場合である。
図４（ａ）に示す３配位の場合、窒素原子は３個のシリコン原子と結合する。図４（ｂ）に示す４配位の場合、窒素原子は４個のシリコン原子と結合する。
界面終端領域４０において、３個のシリコン原子と結合する窒素原子の量が、４個のシリコン原子と結合する窒素原子の量よりも多い。言い換えれば、界面終端領域４０において、３配位の窒素原子の量が、４配位の窒素原子の量よりも多い。
例えば、界面終端領域４０に存在する窒素原子の９０％以上が、３配位の窒素原子である。３配位の窒素原子の濃度は、例えば、１×１０２２ｃｍ－３以上である。
界面終端領域４０に存在する３配位の窒素原子は、炭化珪素層１０の表面のダングリングボンドを終端している。
窒素原子は炭化珪素層１０の最上層を構成するバイレイヤの炭素原子を置換する。終端元素である窒素は、炭化珪素層１０と３配位で結合している。窒素原子は、炭化珪素の結晶構造の炭素原子の位置にある。炭化珪素層１０の最表面のシリコン原子の一部がゲート絶縁層２８を構成することになり、窒素原子は、炭化珪素層１０のシリコン原子と３配位することになる。
炭化珪素層１０のバルク中に存在し、炭化珪素の結晶構造の炭素サイトを置換している窒素原子は、４配位となる。４配位の窒素原子は、ｎ型のドーパントになる。したがって、４配位の窒素原子はＭＯＳＦＥＴ１００の閾値電圧を低下させる。
第２の位置Ｙにおける４個のシリコン原子と結合する窒素原子の濃度は、例えば、１×１０１８ｃｍ－３以下である。言い換えれば、第２の位置Ｙにおける４配位の窒素原子の濃度は、例えば、１×１０１８ｃｍ－３以下である。
炭素の濃度分布は、界面終端領域４０からゲート絶縁層２８に向かって減少する。第１の位置Ｘにおける炭素濃度は、例えば、１×１０１８ｃｍ－３以下である。
ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、炭化珪素層１０との間にゲート絶縁層２８を挟む。ゲート電極３０は、ドリフト領域１４との間にゲート絶縁層２８を挟む。ゲート電極３０は、ｐウェル領域１６との間にゲート絶縁層２８を挟む。
ゲート電極３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ソース電極３４は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、ニッケル（Ｎｉ）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ又はＮｉ２Ｓｉである。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極３６は、炭化珪素層１０のソース電極３４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、例えば、ニッケルである。ニッケルは、ドレイン領域１２と反応して、ニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ又はＮｉ２Ｓｉである。
なお、第１の実施形態のＭＯＳＦＥＴ１００において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態のＭＯＳＦＥＴ１００において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法について説明する。
図５は、第１の実施形態の半導体装置の製造方法の工程フロー図である。
図５に示すように、第１の実施形態の半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０１）、ｎ型不純物イオン注入（ステップＳ１０２）、ｐ型不純物イオン注入（ステップＳ１０３）、活性化アニール（ステップＳ１０４）、酸化シリコン膜形成（ステップＳ１０５）、第１の熱処理（ステップＳ１０６）、第２の熱処理（ステップＳ１０７）、ゲート電極形成（ステップＳ１０８）、層間絶縁膜形成（ステップＳ１０９）、ソース電極形成（ステップＳ１１０）、及び、ドレイン電極形成（ステップＳ１１１）を備える。
ステップＳ１００では、炭化珪素層１０を準備する。炭化珪素層１０は、ｎ＋型のドレイン領域１２とｎ－型のドリフト領域１４を備える。ドリフト領域１４は、例えば、ドレイン領域１２上にエピタキシャル成長法により形成される。
ドレイン領域１２は、ｎ型不純物として窒素を含む。ドレイン領域１２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１４は、ｎ型不純物として、窒素を含む。ドリフト領域１４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ステップＳ１０１では、最初に、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウム（Ａｌ）をドリフト領域１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
ステップＳ１０２では、最初に、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物であるリン（Ｐ）をドリフト領域１４にイオン注入し、ソース領域１８を形成する。
ステップＳ１０３では、最初に、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウム（Ａｌ）をドリフト領域１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。
次に、炭化珪素層１０の表面に炭素膜を形成する。炭素膜は、例えば、スパッタ法により形成される。炭素膜は、次に行われる活性化アニールの際に、炭化珪素層１０の表面が荒れることを抑制する。
ステップＳ１０４では、活性化アニールを行う。活性化アニールにより、炭化珪素層１０にイオン注入したｐ型不純物及びｎ型不純物を活性化する。活性化アニールは、例えば、アルゴン雰囲気中で行われる。活性化アニールの温度は、例えば、１６００℃以上１８００℃以下である。
次に、炭化珪素層１０の表面の炭素膜を除去する。炭素膜は、例えば、酸素プラズマを用いたアッシング処理により除去される。
ステップＳ１０５では、炭化珪素層１０の表面に酸化シリコン膜を形成する。酸化シリコン膜は、最終的に、ゲート絶縁層２８となる。
酸化シリコン膜は、例えば、気相成長により形成される。酸化シリコン膜は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）、又は、Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＰＶＤ法）により形成される。酸化シリコン膜は、堆積膜である。酸化シリコン膜の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。酸化シリコン膜の厚さは、例えば、４０ｎｍ以上５０ｎｍ以下である。
酸化シリコン膜は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。また、酸化シリコン膜は、例えば、ジクロロシランガス（ＳｉＨ２Ｃｌ２）と一酸化二窒素ガス（Ｎ２Ｏ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
酸化シリコン膜は、例えば、６００℃以下の温度で形成される。
ステップＳ１０６では、第１の熱処理が行われる。第１の熱処理は、窒素ガス（Ｎ２）を含む雰囲気で行われる。
第１の熱処理の雰囲気中の窒素ガスの分圧は、例えば、９９％以上である。
第１の熱処理の雰囲気中の酸素を含むガスの分圧は、例えば、１０ｐｐｍ以下である。第１の熱処理の雰囲気中の酸素ガスの分圧は、例えば、１０ｐｐｍ以下である。
例えば、炭化珪素層１０が入れられた反応炉に、窒素ガス（Ｎ２）を供給して第１の熱処理を行う。第１の熱処理において、反応炉には酸素を含むガスを積極的には供給しない。
第１の熱処理の温度は、例えば、１２００℃以上１６００℃以下である。
第１の熱処理により、窒素を含む界面終端領域４０が、炭化珪素層１０と酸化シリコン膜との界面に形成される。
第１の熱処理は、酸化シリコン膜のデンシファイアニールとしても機能する。第１の熱処理により、酸化シリコン膜が高密度な膜となる。
第１の熱処理に、例えば、窒素ガスと不活性ガスの混合ガスを用いることも可能である。第１の熱処理に、例えば、窒素ガスとアルゴンガスの混合ガスを用いることも可能である。
ステップＳ１０７では、第２の熱処理が行われる。第２の熱処理は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる。窒素酸化物ガスは、例えば、一酸化窒素ガス（ＮＯ）である。また、窒素酸化物ガスは、例えば、一酸化二窒素ガス（Ｎ２Ｏ）である。
例えば、炭化珪素層１０が入れられた反応炉に、窒素酸化物ガス（ＮＯｘ）を供給して第２の熱処理を行う。
第２の熱処理の温度は、７５０℃以上１０５０℃以下である。第２の熱処理の温度は、第１の熱処理の温度よりも低い。
第２の熱処理の雰囲気の窒素酸化物ガスの分圧は、例えば、１０％以上である。
第２の熱処理により、酸化シリコン膜の中の窒素が除去される。第２の熱処理により、窒素欠陥の低減された酸化シリコン膜が形成される。
ステップＳ１０８では、ゲート絶縁層２８の上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ステップＳ１０９では、ゲート電極３０の上に、層間絶縁膜３２が形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ステップＳ１１０で、ソース電極３４が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０の上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
ステップＳ１１１では、ドレイン電極３６が形成される。ドレイン電極３６は、炭化珪素層１０の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
次に、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
第１の実施形態の製造方法で製造されるＭＯＳＦＥＴ１００は、窒素濃度の高い界面終端領域４０を備える。界面終端領域４０は、窒素ガス（Ｎ２）を含む雰囲気で行われる第１の熱処理（ステップＳ１０６）で形成される。したがって、第１の実施形態の製造方法により、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。
また、第１の実施形態の製造方法で製造されるＭＯＳＦＥＴ１００は、ゲート絶縁層２８の中の窒素欠陥及び炭素欠陥の量が低減されている。ゲート絶縁層２８の中の窒素欠陥の量は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる第２の熱処理（ステップＳ１０７）で、低減される。また、ゲート絶縁層２８の中の炭素欠陥の量は、界面終端領域４０の形成に、窒素ガス（Ｎ２）を含む雰囲気で行われる第１の熱処理（ステップＳ１０６）を用いることで低減されている。したがって、ゲート絶縁層２８の中の窒素欠陥や炭素欠陥に起因する、キャリアの移動度の低下、閾値電圧の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下が抑制されたＭＯＳＦＥＴが実現される。
以下、詳述する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面準位（ｉｎｔｅｒｓｕｒｆａｃｅ ｓｔａｔｅ）であると考えられている。界面準位は、炭化珪素層の表面に存在するダングリングボンドによって生じると考えられる。
また、炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度の低下や、閾値電圧の変動が生じるという問題がある。また、ゲート絶縁層のリーク電流が増大したり、ゲート絶縁層の信頼性が低下したりするという問題がある。上記の問題が生じる一つの要因は、ゲート絶縁層の中に存在する窒素欠陥や炭素欠陥であると考えられている。
窒素欠陥や炭素欠陥は、ゲート絶縁層の中にトラップ準位を形成することで、上記の問題を生じさせる要因となると考えられる。
絶縁層中の窒素欠陥には、様々な形態がある。
図６は、窒素欠陥の説明図である。図６（ａ）は、酸素原子に結合する炭素原子と、酸素原子に結合する窒素原子を含む複合体を示す。図６（ａ）は、Ｃ－Ｏ－Ｎ結合を示す。Ｃ－Ｏ－Ｎ結合の炭素原子及び窒素原子は、酸化シリコンのシリコンサイトに入っている。
図６（ｂ）は、窒素原子が少なくとも２個のシリコン原子に結合する構造を含む窒素欠陥である。図６（ｂ）の窒素欠陥では、酸化シリコンの酸素サイトに窒素原子が入っている。
炭素欠陥には、様々な形態がある。例えば、炭素原子同士の二重結合、３個のシリコン原子が配位した三配位炭素、炭素原子に酸素原子が二重結合した構造などである。これらの炭素欠陥は、Ｐｚ軌道に起因するトラップ準位を形成することが、発明者らの第一原理計算により明らかになっている。これらの炭素欠陥は、酸化シリコンの酸素サイトに炭素原子が入ることにより形成される。
図７は、第１の比較例の半導体装置の製造方法の工程フロー図である。第１の比較例の半導体装置の製造方法は、第１の実施形態の半導体装置の製造方法の第１の熱処理（ステップＳ１０６）が省略されている。また、第２の熱処理（ステップＳ１０７）にかえて、熱処理（ステップＳ９０１）を行う。
ステップＳ９０１の熱処理は、第２の熱処理（ステップＳ１０７）と同様、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる。窒素酸化物ガスは、例えば、一酸化窒素ガス（ＮＯ）である。また、窒素酸化物ガスは、例えば、一酸化二窒素ガス（Ｎ２Ｏ）である。
熱処理（ステップＳ９０１）は、第２の熱処理（ステップＳ１０７）よりも高温の熱処理である。熱処理の温度は、例えば、１１００℃以上１４５０℃以下である。
ステップＳ９０１の熱処理により、窒素を含む界面終端領域が炭化珪素層と酸化シリコン膜との界面に形成される。
図８は、第１の比較例の半導体装置の製造方法で製造される半導体装置の元素濃度分布の一例を示す図である。第１の比較例の半導体装置の製造方法で製造される半導体装置は、図７に示す製造方法で製造されたＭＯＳＦＥＴである。
図８は、ゲート絶縁層、界面終端領域、及び、炭化珪素層の中の、元素濃度分布を示す図である。図８は、窒素と炭素の濃度分布を示す。
窒素の濃度分布は、界面終端領域にピークを有する。ピークの窒素濃度は、例えば、１×１０２１ｃｍ－３以上１×１０２２ｃｍ－３未満である。窒素は、炭化珪素層と、ゲート絶縁層との間の界面に偏析している。
第１の比較例の窒素酸化物ガスを含む雰囲気中での高温の熱処理（ステップＳ９０１）では、炭化珪素層の表面の酸化と窒化が同時に起こる。酸化により酸化シリコン膜と炭化珪素層の界面が炭化珪素層側に移動する。このため、界面終端領域の窒素濃度が高くならず、窒素濃度が１×１０２２ｃｍ－３未満に抑制されてしまう。窒素濃度が、１×１０２２ｃｍ－３未満の場合、界面に界面準位が残留し、キャリアの移動度の劣化を招くおそれがある。
第１の比較例のＭＯＳＦＥＴは、ゲート絶縁層の中の窒素濃度が高い。例えば、図８に示すように、窒素の濃度分布のピークからゲート絶縁層の側に１ｎｍ離れた第１の位置Ｘにおける窒素濃度は１×１０１８ｃｍ－３より高い。
ゲート絶縁層の中の窒素は、熱処理（ステップＳ９０１）の窒素酸化物ガスに由来する。ゲート絶縁層の中の窒素は、窒素欠陥を形成する。
第１の比較例のＭＯＳＦＥＴは、ゲート絶縁層の中の炭素濃度が高い。例えば、図８に示すように、窒素の濃度分布のピークからゲート絶縁層の側に１ｎｍ離れた第１の位置Ｘにおける炭素濃度は１×１０１８ｃｍ－３より高い。
ゲート絶縁層の中の炭素は、熱処理（ステップＳ９０１）で炭化珪素層の表面が酸化される際に、炭化珪素層から放出される炭素に由来すると考えられる。また、窒素酸化物ガスの窒素が、炭化珪素層から放出される炭素と結合し、Ｃ－Ｏ－Ｎ結合を形成することで、ゲート絶縁層の中に残留すると考えられる。ゲート絶縁層の中の炭素は、炭素欠陥を形成する。
第１の比較例のＭＯＳＦＥＴでは、ゲート絶縁層の中の窒素欠陥や炭素欠陥に起因するトラップにより、キャリアの移動度の低下、閾値電圧の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下が問題となる。
第１の比較例のＭＯＳＦＥＴは、炭化珪素層の中の窒素濃度が高い。例えば、図８に示すように、窒素の濃度分布のピークから炭化珪素層の側に１ｎｍ離れた第２の位置Ｙにおける窒素濃度は１×１０１８ｃｍ－３より高い。
熱処理（ステップＳ９０１）において、炭化珪素層の表面が酸化され、炭化珪素層中の炭素が抜けて炭素空孔が生じる。生じた炭素空孔中に窒素原子が入る。炭素空孔中に入った窒素原子は、ｎ型のドーパントとして機能し、ＭＯＳＦＥＴの閾値電圧を低下させる。
以上のように、第１の比較例の半導体装置の製造方法で製造されるＭＯＳＦＥＴでは、界面終端領域の窒素濃度不足により残留している界面準位、及びゲート絶縁層の中の窒素欠陥や炭素欠陥に起因するトラップにより、キャリアの移動度の低下、閾値電圧の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下が問題となる。
図９は、第２の比較例の半導体装置の製造方法の工程フロー図である。第２の比較例の半導体装置の製造方法は、第１の実施形態の半導体装置の製造方法の第２の熱処理（Ｓ１０７）が省略されている。
図１０は、第２の比較例の半導体装置の製造方法で製造される半導体装置の元素濃度分布の一例を示す図である。第２の比較例の半導体装置の製造方法で製造される半導体装置は、図９に示す製造方法で製造されたＭＯＳＦＥＴである。
図１０は、ゲート絶縁層、界面終端領域、及び、炭化珪素層の中の、元素濃度分布を示す図である。図１０は、窒素と炭素の濃度分布を示す。
窒素の濃度分布は、界面終端領域にピークを有する。ピークの窒素濃度は、例えば、１×１０２２ｃｍ－３以上である。窒素は、炭化珪素層と、ゲート絶縁層との間の界面に偏析している。
第１の熱処理（ステップＳ１０６）が窒素ガス雰囲気中で行われることにより、第１の比較例の製造方法よりも、界面終端領域の窒素濃度を高くできる。第１の熱処理（ステップＳ１０６）が、酸素を含まない窒素ガス雰囲気中で行われるため、炭化珪素層の表面の酸化が抑制されるためである。したがって、第２の比較例のＭＯＳＦＥＴでは、界面準位に起因するキャリアの移動度の低下は、第１の比較例のＭＯＳＦＥＴに比べ抑制される。
第２の比較例のＭＯＳＦＥＴは、第１の比較例のＭＯＳＦＥＴに比べ、ゲート絶縁層の中の窒素濃度が高い。窒素の濃度分布のピークからゲート絶縁層の側に１ｎｍ離れた第１の位置Ｘにおける窒素濃度は、例えば、１×１０１８ｃｍ－３より高い。特に、膜中全体に亘って、窒素が大量に分布しており、例えば、１×１０２２ｃｍ－３以上になっている。
第２の比較例のＭＯＳＦＥＴは、ゲート絶縁層の中の窒素濃度が、第１の比較例のＭＯＳＦＥＴに比べ非常に高い。第２の比較例の製造方法では、第１の熱処理（ステップＳ１０６）の際の雰囲気中の窒素濃度が、第１の比較例の製造方法の熱処理（ステップＳ９０１）と比べ高濃度になるため、ゲート絶縁層の中の窒素濃度が高くなる。ゲート絶縁層の中の窒素は、窒素欠陥を形成する。
第２の比較例のＭＯＳＦＥＴは、ゲート絶縁層の中の炭素濃度が低い。例えば、図１０に示すように、窒素の濃度分布のピークからゲート絶縁層の側に１ｎｍ離れた第１の位置Ｘにおける炭素濃度は１×１０１８ｃｍ－３より低い。炭素の濃度分布は、界面終端領域からゲート絶縁層に向かって減少する。
第２の比較例の製造方法では、炭化珪素層の表面は酸化されず、炭化珪素層から炭素が放出されない。このため、ゲート絶縁層の中の炭素濃度は、第１の比較例のＭＯＳＦＥＴより低下する。このため、第２の比較例のＭＯＳＦＥＴは、第１の比較例のＭＯＳＦＥＴよりも、ゲート絶縁層の中の炭素欠陥が低減する。さらに、ゲート絶縁層の中の炭素濃度が低いため、Ｃ－Ｏ－Ｎ結合を有する窒素欠陥も、第１の比較例のＭＯＳＦＥＴより低減する。
したがって、第２の比較例のＭＯＳＦＥＴでは、ゲート絶縁層の中の炭素欠陥やＣ－Ｏ－Ｎ結合を有する窒素欠陥に起因するキャリアの移動度の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下の問題は、第１の比較例のＭＯＳＦＥＴに比べて抑制される。しかし、ゲート絶縁層の中の窒素欠陥に起因するキャリアの移動度の低下、閾値電圧の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下の問題は、第１の比較例のＭＯＳＦＥＴに比べ悪化する。
第２の比較例のＭＯＳＦＥＴは、炭化珪素層の中の窒素濃度が低い。例えば、図１０に示すように、窒素の濃度分布のピークから炭化珪素層の側に１ｎｍ離れた第２の位置Ｙにおける窒素濃度は１×１０１８ｃｍ－３より低い。
第２の比較例の製造方法では、界面終端領域の形成に酸化性ガスを用いない。このため、炭化珪素層の表面は酸化されず、炭化珪素層から炭素が放出されない。
したがって、第２の比較例の製造方法では、第１の比較例の製造方法と比較して、炭化珪素層の中の炭素空孔の形成が抑制され、炭化珪素層の中の窒素濃度が低下する。よって、第２の比較例のＭＯＳＦＥＴの閾値電圧の低下が抑制される。
以上のように、第２の比較例の製造方法では、第１の比較例の製造方法と比較して、界面終端領域の窒素濃度を高くできる。また、ゲート絶縁層の中の炭素欠陥やＣ－Ｏ－Ｎ結合を有する窒素欠陥は低減できる。しかし、ゲート絶縁層の中の窒素欠陥の量は、多くなる。よって、ゲート絶縁層の中の窒素欠陥に起因する、キャリアの移動度の低下、閾値電圧の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下が問題となる。
第１の実施形態の製造方法では、ステップＳ１０５で酸化シリコン膜を形成した後に、ステップＳ１０６で第１の熱処理が行われる。第１の熱処理は、窒素ガス（Ｎ２）を含む雰囲気で行われる。
第１の熱処理により界面終端領域４０が形成された直後の元素濃度分布は、図１０に示した第２の比較例のＭＯＳＦＥＴの元素濃度分布と同様である。
ステップＳ１０６の第１の熱処理の直後は、酸化シリコン膜の中の窒素濃度が高い。酸化シリコン膜の中の窒素は、例えば、窒素原子が少なくとも２個のシリコン原子に結合する構造を含む窒素欠陥を形成している。この窒素欠陥では、窒素原子が酸化シリコンの酸素サイトを置換している
第１の実施形態の製造方法では、第１の熱処理の後に、ステップＳ１０７で第２の熱処理が行われる。第２の熱処理は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる。
第２の熱処理の雰囲気中に窒素酸化物ガス（ＮＯｘ）を含むことにより、酸化シリコン膜の中の窒素欠陥が低減される。酸化シリコンの酸素サイトを置換している窒素原子が、窒素酸化物ガス（ＮＯｘ）の酸素原子で置換され、窒素原子が窒素ガス（Ｎ２）となって酸化シリコン膜中から放出されると考えられる。
したがって、第２の熱処理により、酸化シリコン膜の中の窒素欠陥が低減され、酸化シリコン膜の窒素濃度が低減する。
第２の熱処理の温度は、１０５０℃以下である。第２の熱処理の温度は低いため、第２の熱処理による炭化珪素層１０の表面の酸化の進行は抑制される。したがって、第２の熱処理により、酸化シリコン膜の中の炭素濃度が増加することが抑制される。また、界面終端に寄与していた窒素が、酸化シリコン膜の中に拡散してしまい、界面終端領域の窒素濃度が減少してしまうことが抑制される。つまり、界面終端領域の窒素濃度は保たれる。
第１の実施形態の製造方法で製造されるＭＯＳＦＥＴ１００は、図３に示すように、第２の比較例のＭＯＳＦＥＴと同様、界面終端領域４０の窒素濃度が高い。したがって、キャリアの移動度の低下が抑制される。
また、第１の実施形態の製造方法で製造されるＭＯＳＦＥＴ１００は、図３に示すように、ゲート絶縁層２８の中の窒素濃度や炭素濃度が、第１の比較例のＭＯＳＦＥＴに比べて低い。また、ゲート絶縁層２８の中の窒素濃度が、第２の比較例のＭＯＳＦＥＴに比べて低い。したがって、ゲート絶縁層２８の中の炭素欠陥及び窒素欠陥の量が、第１の比較例のＭＯＳＦＥＴ及び第２の比較例のＭＯＳＦＥＴに比べ少ない。
よって、第１の実施形態のＭＯＳＦＥＴ１００では、ゲート絶縁層の中の窒素欠陥及び炭素欠陥に起因するキャリアの移動度の低下、閾値電圧の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下が抑制される。
第１の実施形態の製造方法によれば、界面終端領域４０の窒素濃度が高く、かつ、ゲート絶縁層２８の中の窒素欠陥及び炭素欠陥の量が低減されたＭＯＳＦＥＴ１００が実現できる。
第１の熱処理は、１３００℃以上であることが好ましく、１４００℃以上であることがより好ましい。第１の熱処理の温度を高くすることで、界面終端領域４０の窒素濃度を更に高くできる。
第１の熱処理の雰囲気中の窒素ガスの分圧は９９％以上であることが好ましく、９９．９％以上であることがより好ましく、１００％であることが更に好ましい。第１の熱処理の雰囲気中の窒素ガスの分圧を高くすることにより、界面終端領域４０の窒素濃度を更に高くできる。
第１の熱処理の時間は１時間以上であることが好ましく、２時間以上であることがより好ましい。第１の熱処理の時間を長くすることにより、界面終端領域４０の窒素濃度を更に高くできる。一方で、第１の熱処理の長時間化は、ゲート絶縁層２８中の窒素欠陥量を増やすことになる。つまり、第１の熱処理の長時間化により、界面終端領域４０の窒素濃度を高くできるが、ゲート絶縁層２８中の窒素欠陥量を増やすことになる。第１の熱処理の処理時間の調整だけでは、界面終端領域４０の窒素濃度の向上とゲート絶縁層中の窒素濃度の低減との両立はできない。第２の熱処理により、界面終端を維持しつつ、膜中の窒素欠陥を取り除くことができるため、第１の熱処理の長時間化による界面終端領域４０の窒素濃度の向上を維持しつつ、ゲート絶縁層中の窒素濃度の低減を実現可能となった。
第２の熱処理の温度は、８００℃以上であることが好ましく、８５０℃以上であることがより好ましく、９２５℃以上であることが更に好ましい。第２の熱処理の温度を高くすることにより、酸化シリコン膜の中の窒素欠陥を更に低減できる。
第２の熱処理は、９５０℃、３０分以上の処理を行うことが好ましく、９５０℃、1時間以上の処理を行うことがより好ましく、９５０℃、２時間以上の処理を行うことが更に好ましい。上記条件で熱処理を行うことで、酸化シリコン膜の中の窒素濃度を更に低減できる。
また、第２の熱処理の温度は、１０００℃以下であることが好ましく、９５０℃以下であることがより好ましい。第２の熱処理の温度を低くすることで、炭化珪素層１０の酸化を更に抑制することができる。
第２の熱処理の窒素酸化物ガスは、酸化力の高い一酸化二窒素ガス（Ｎ２Ｏ）であることが好ましい。酸化力の高い窒素酸化物ガスを用いることにより、酸化シリコン膜の中の窒素欠陥を更に低減できる。
第１の実施形態の半導体装置の製造方法において、ステップＳ１０５で形成される酸化シリコン膜は、気相成長により形成されることが好ましい。熱酸化ではなく気相成長で形成することで、炭化珪素層の酸化を更に抑制できる。よって、酸化シリコン膜の中の炭素濃度を更に低減することができる。
酸化シリコン膜は、６００℃以下の温度で形成することが好ましく、５００℃以下の温度で形成することがより好ましく、４５０℃以下の温度で形成することが更に好ましい。酸化シリコン膜を低温で形成することにより、炭化珪素層の表面の酸化が抑制され、酸化シリコン膜中の炭素濃度が更に低減される。
ステップＳ１０５で形成される酸化シリコン膜は、成長時の酸素分圧を低くすることで、膜全体がシリコンリッチな酸化シリコン膜とすることが好ましい。ＳｉＯ２－δとして、０．０１≦δ≦０．１が好ましい。つまり、酸素欠損が０．５％以上、５％以下となるように調整することが好ましい。第１の熱処理において、余分な酸素が酸化シリコン膜中にあると、高温処理の際に、基板酸化の恐れがあるので、余分な酸素がない状態とすることが好ましいためである。第２の熱処理を行うことで、絶縁膜中の酸素欠損に酸素が供給されるので、最終的には、酸素欠損のない、良好な酸化シリコン膜となる。
以上、第１の実施形態によれば、界面終端領域の窒素濃度が高く、かつ、絶縁層中の窒素欠陥及び炭素欠陥の量が低減する半導体装置の製造方法が実現される。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、酸化シリコン膜を形成する前に、炭化珪素層に、水素ガスを含む雰囲気中で、第１の温度で第３の熱処理を行う点で、第１の実施形態の半導体装置の製造方法と異なる。また、第２の実施形態の半導体装置の製造方法は、酸化シリコン膜を形成した後、第１の熱処理の前に、炭化珪素層に、水素ガスを含む雰囲気中で、第２の温度で第４の熱処理を行う点で、第１の実施形態の半導体装置の製造方法と異なる。また、第２の実施形態の半導体装置の製造方法は、酸化シリコン膜を形成する前に、炭化珪素層に、アルミニウム（Ａｌ）及び炭素（Ｃ）のイオン注入を行う点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１１は、第２の実施形態の半導体装置の製造方法の工程フロー図である。第２の実施形態の半導体装置の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
図１１に示すように、第２の実施形態の半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０１）、炭素イオン注入（ステップＳ２０１）、ｎ型不純物イオン注入（ステップＳ１０２）、ｐ型不純物イオン注入（ステップＳ１０３）、活性化アニール（ステップS１０４）、第３の熱処理（ステップＳ２０２）、酸化シリコン膜形成（ステップＳ１０５）、第４の熱処理（ステップＳ２０３）、第１の熱処理（ステップＳ１０６）、第２の熱処理（ステップＳ１０７）、ゲート電極形成（ステップＳ１０８）、層間絶縁膜形成（ステップＳ１０９）、ソース電極形成（ステップＳ１１０）、及び、ドレイン電極形成（ステップＳ１１１）を備える。
第２の実施形態の半導体装置の製造方法は、第１の実施形態の半導体装置の製造方法に加えて、炭素イオン注入（ステップＳ２０１）、第３の熱処理（ステップＳ２０２）、及び第４の熱処理（ステップＳ２０３）を行う。
ステップＳ１０１では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウム（Ａｌ）をドリフト領域１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
ステップＳ１０５で酸化シリコン膜を形成する前に、炭化珪素層に対して、アルミニウム（Ａｌ）及び炭素（Ｃ）のイオン注入が行われる。ｐウェル領域１６には、アルミニウム（Ａｌ）及び炭素（Ｃ）が含まれることになる。
ステップＳ２０２では、第３の熱処理が行われる。第３の熱処理は、酸化シリコン膜を形成する前に、第１の温度で行われる。第３の熱処理は、活性化アニールの後に行われる。
第３の熱処理は、プラズマ化した水素ガス（Ｈ２）を含む雰囲気で行われる。第３の熱処理の雰囲気中の水素ガスの分圧は、例えば、０．１％以上、４％以下である。０．２％以上、１％以下が好ましく、０．３％以上、０．５％以下が更に好ましい。典型的には、０．３％程度を用いる。アルゴンガス、ヘリウムガス、窒素ガスなどで希釈する。
例えば、炭化珪素層１０が入れられた反応炉に、プラズマ化した水素ガス（Ｈ２）を供給して熱処理を行う。
第３の熱処理の第１の温度は、例えば、０℃以上、１５０℃以下である。１０℃以上、１００℃以下が好ましく、２０℃以上５０℃以下が更に好ましい。典型的には５０℃程度である。プラズマ化した水素の濃度を４％以下に抑えているので、１５０℃以下では基板表面エッチングが抑制され、１００℃以下では基板エッチングはほぼ起こらず、５０℃以下では基板エッチングが全く起こらない。
水素濃度と処理温度には相関があり、水素濃度が高ければ高いほど、低温での処理が必要になる。たとえば、水素濃度が４％以下では、処理温度５０℃以下が好ましい。水素濃度が１％以下では、処理温度１００℃以下が好ましい。水素濃度が０．５％以下では、処理温度１５０℃以下が好ましい。
また、処理温度は、高いほどプラズマがエネルギーを持つので、有効である。０℃以上であり、１０℃以上が好ましく、２０℃以上がより好ましい。典型的には、プラズマ化した水素の濃度０．３％、５０℃を用いる。
第３の熱処理により、炭化珪素層１０の表面から炭素が脱離し、炭化珪素層１０の表面がシリコンに富んだ表面となる。
水素濃度が０．１％より低いと炭素を十分に離脱させることが困難であり、０．２％以上が好ましく、０．３％以上がより好ましい。１％を超えるとシリコンも離脱し、基板表面がエッチングされ始め、４％を超えると、基板表面が大きくエッチングされてしまう。つまり、０．１％以上、４％以下であり、０．２％以上、１％以下が好ましく、０．３％以上、１％以下がより好ましい。典型的には０．３％程度を用いる。第３の熱処理では、表面のエッチングを起こさせず、表面がシリコンに富んだ表面を得る。
プラズマ化した水素は、表面にてＣを剥ぎ取り、主にＣＨ４ガスとして表面から離脱する。水素は優先的にＣと反応するため、Ｓｉを残留させることになる。プラズマ化した水素は、表面近傍でＣと反応して失活するので、膜表面を荒らすことなく、表面のＣを選択的に取り除くことができる。シリコンに富んだ表面が１ｎｍ～５ｎｍ程度できた後、シリコンに富んだ表面にて、プラズマ化した水素は失活するので、シリコンに富んだ表面よりも奥には影響を及ぼさず、反応がストップする。必要な熱処理時間は０．５分以上、２５分以下であり、それ以上続けても変化はない。よって、典型的な処理時間は、たとえば３０分である。
表面のシリコンに富んだ層を形成したことで、その後の酸化シリコン形成時の酸化剤（酸素、水、オゾンなど）、及び、第１熱処理時に酸化シリコン膜中の余分な酸素、による、基板酸化を防ぐことができる。そして、余ったシリコンは、第２の熱処理を行うことで、酸素が供給されるので、最終的には、酸素欠損のない、良好な酸化シリコン膜へと変換される。余ったシリコンは、第２の熱処理によって酸化シリコンに変換されるので、表面のシリコンに富んだ層の中のシリコン量は、余裕をもって多めに作っておけば良い。
ステップＳ２０３では、第４の熱処理が行われる。第４の熱処理は、酸化シリコン膜を形成した後、第１の熱処理の前に第２の温度で行われる。
第４の熱処理は、水素ガス（Ｈ２）を含む雰囲気で行われる。第４の熱処理の雰囲気中の水素ガスの分圧は、例えば、０．１％以上、１０％以下である。０．２％以上、５％以下が好ましく、０．３％以上、５％以下がより好ましい。
例えば、炭化珪素層１０が入れられた反応炉に、水素ガス（Ｈ２）を供給して熱処理を行う。
第４の熱処理の第２の温度は、例えば、１２００℃以上１６００℃以下である。第２の温度は、例えば、第１の温度より高い。
第４の熱処理により、酸化シリコン膜の中から一部の酸素を脱離させる。酸化シリコン膜は、酸素が不足した膜となる。
低温で成膜したシリコン酸化膜中には、シリコンと弱く結合した余分な酸素が残っている可能性がある。シリコンと弱く結合した酸素は、第１の熱処理中に基板に到達し、基板を酸化する危険性があるが、第４の熱処理により弱く結合した酸素をシリコン酸化膜中から離脱させることが可能である。こうして、酸化シリコン膜は、酸素が不足した膜となる。酸化シリコン膜を、酸素が不足した膜とすることで、第１の熱処理中に基板が酸化されることを抑制することができる。
水素濃度が０．０１％より低いと酸化膜中の酸素を十分に離脱させることが困難であり、０．０３％以上が好ましく、０．０５％以上が更に好ましい。５％を超えると、シリコン酸化膜自体が極微量であるがエッチングされはじめ、１０％を超えるとシリコン酸化膜が大きくエッチングされてしまう。つまり、０．０１％以上、１０％以下であり、０．０３％以上、５％以下が好ましく、０．０５％以上、５％以下がより好ましい。
温度が高ければ高いほど、水素濃度は低くすることが好ましい。水素は高温ほど装置チャンバーなどへダメージを与えるため、低濃度の水素が求められる。１５００℃以上では、Ｈ２濃度は０．１％以下が好ましい。１３５０℃以上では、Ｈ２濃度は０．５％以下が好ましい。１２００℃以上では、Ｈ２濃度は１．０％以下が好ましい。
本プロセスにて作成した、低温堆積酸化膜中では、シリコンのダングリングボンドが大量にあり、水素への電子供給がなされ、水素は解離して反応性が高まるため、低温、低濃度での処理で十分な効果がある。典型的には１２５０℃、０．３％を用いる。第４の熱処理では、シリコン酸化膜のエッチングを起こさせず、シリコン酸化膜中の弱く結合した酸素を離脱させ、酸素の不足したシリコン酸化膜を得る。
酸素の不足したシリコン酸化膜は、言い換えれば、シリコンリッチな酸化膜である。酸素の不足したシリコン酸化膜を形成したことで、その後の第１熱処理時に酸化シリコン膜中の余分な酸素による、基板酸化を防ぐことができる。一方で、第１熱処理時には、余ったシリコンは窒化されやすく、より多くの窒素がシリコン酸化膜中に導入されることになる。しかし、第２の熱処理を行うことで、不足した酸素が供給され、窒素は酸素により置換され、窒素は外部に放出される。最終的には、窒素欠陥がなく、酸素欠損のない、良好な酸化シリコン膜へと変換される。余ったシリコンがあるために、第１熱処理による酸化膜中の窒素は多くなるが、第２の熱処理によって窒素が取り除かれるので、第４の熱処理によって、シリコン酸化膜中の弱く結合した酸素を確実に取り除き、十分にシリコンリッチなシリコン酸化膜を作ることが望ましい。
炭素イオン注入（ステップＳ２０１）、第３の熱処理（ステップＳ２０２）、及び第４の熱処理（ステップＳ２０３）以外の製造方法は、第１の実施形態の半導体装置の製造方法と同様である。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
次に、第２の実施形態の半導体装置の製造方法の作用及び効果について説明する。
ｐ型不純物イオン注入（ステップＳ１０１）で、炭化珪素層中にアルミニウム（Ａｌ）をイオン注入する際、イオンの運動エネルギーにより炭化珪素層中に炭素空孔が形成される。
炭化珪素層中に炭素空孔が存在すると、炭化珪素層中のキャリアのホール移動度（Ｈａｌｌ ｍｏｂｉｌｉｔｙ）が低下する。ホール移動度が低下するとＭＯＳＦＥＴのオン抵抗が増大する。
第２の実施形態の半導体装置の製造方法は、炭素イオン注入（ステップＳ２０１）を備える。炭化珪素層中に炭素を導入することで、活性化アニールの際に炭素空孔に炭素原子が入りやすくなる。したがって、炭化珪素層中の炭素空孔の量が低減する。よって、ＭＯＳＦＥＴのオン抵抗の増大が抑制される。
ステップＳ１０５で酸化シリコン膜を形成する際、炭化珪素層の表面が酸化される。例えば、酸化シリコン膜を低温の気相成長で形成する場合でも、雰囲気中に存在する酸素により、炭化珪素層の表面が酸化される。炭化珪素層が酸化されると、炭化珪素層中に炭素空孔が形成される。
炭化珪素層中に炭素空孔が形成されると、例えば、窒素ガスを含む雰囲気で行われる第１の熱処理で、炭素空孔に窒素が入りｎ型のドーパントとなる。したがって、ＭＯＳＦＥＴの閾値電圧が低下する。
第２の実施形態の半導体装置の製造方法は、第３の熱処理（ステップＳ２０２）を備える。第３の熱処理は、酸化シリコン膜を形成する前に、水素ガス（Ｈ２）を含む雰囲気で行われる。
第３の熱処理により、炭化珪素層１０の表面から炭素が脱離し、炭化珪素層１０の表面がシリコンに富んだ表面となる。炭化珪素層１０の表面がシリコンに富んだ表面となることで、酸化シリコン膜を形成する際、炭化珪素層に炭素空孔が形成されることが抑制される。したがって、ＭＯＳＦＥＴの閾値電圧の低下が抑制される。
酸素が炭化珪素層の表面に達した際、シリコンが優先的に酸化されるため、シリコンに富んだ表面では、炭化珪素層が酸化されるまでに猶予が与えられる。その猶予期間の中で絶縁膜形成が終了すれば、炭化珪素層が酸化されることなく、よって、炭化珪素層に炭素空孔が形成されることなく、酸化シリコン膜を形成することができる。
第３の熱処理の雰囲気中の水素ガスの分圧は、０．１％以上であることが好ましく、０．２％であることがより好ましく、０．３％以上であることが更に好ましい。雰囲気中の水素ガスの分圧が高くなることで、炭化珪素層１０の表面からの炭素の脱離が更に促進される。
窒素ガスを含む雰囲気で行われる第１の熱処理で、ステップＳ１０５で形成された酸化シリコン膜の中の酸素（特に、シリコンに弱く結合した余分な酸素）が炭化珪素層の表面に達し、炭化珪素層１０の表面が酸化されることが考えられる。炭化珪素層１０の表面が酸化されると、炭化珪素層の表面に炭素空孔が形成される。炭化珪素層中に炭素空孔が形成されると、炭素空孔に窒素が入りｎ型のドーパントとなる。したがって、ＭＯＳＦＥＴの閾値電圧が低下する。
第２の実施形態の半導体装置の製造方法は、第４の熱処理（ステップＳ２０４）を備える。第４の熱処理は、第１の熱処理を行う前に、水素ガス（Ｈ２）を含む雰囲気で行われる。
第４の熱処理により、ステップＳ１０５で形成された酸化シリコン膜の中から一部の酸素を脱離させる。第４の熱処理により、酸化シリコン膜の中の酸素量が低減する。酸化シリコン膜は、酸素が不足した膜となる。酸化シリコン膜には酸素空孔が形成される。
酸化シリコン膜の中の酸素量が低減することにより、窒素ガスを含む雰囲気で行われる第１の熱処理の際の、炭化珪素層１０の表面の酸化が抑制される。したがって、炭化珪素層の表面に炭素空孔が形成されることが抑制される。したがって、ＭＯＳＦＥＴの閾値電圧の低下が抑制される。
なお、第４の熱処理により酸化シリコン膜に形成された酸素空孔には、窒素ガスを含む雰囲気で行われる第１の熱処理の際に窒素が入り、窒素欠陥を形成する。形成された窒素欠陥は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる第２の熱処理により低減される。
また、第４の熱処理を備えることで、第１の実施形態の半導体装置の製造方法と比較して、第１の熱処理の温度を高くしたり、時間を長くしたりすることができる。第１の熱処理の際の炭化珪素層１０の表面の酸化が抑制されるためである。第１の熱処理の温度を高くしたり、時間を長くしたりすることで、界面終端領域４０の窒素濃度を、更に高くすることが可能となる。
第４の熱処理の雰囲気中の水素ガスの分圧は、０．１％であることが好ましく、０．２％以上であることがより好ましく、０．３％以上であることが更に好ましい。雰囲気中の水素ガスの分圧が高くなることで、酸化シリコン膜の中の酸素の脱離が更に促進される。
第４の熱処理の第２の温度は、１２００℃以上であることが好ましく、１３００℃以上であることがより好ましく、１４００℃以上であることが更に好ましい。第１の温度を上記範囲とすることで、酸化シリコン膜の中の酸素の脱離が更に促進される。
第４の熱処理の第２の温度は、１６００℃以下であることが好ましく、１５００℃以下であることがより好ましい。第２の温度を上記範囲とすることで、酸化シリコン膜の膜厚の減少が抑制される。
第４の熱処理の第２の温度は、第３の熱処理の第１の温度よりも高いことが好ましい。第２の温度を高くすることで、酸化シリコン膜の膜厚がより減少するが、酸化シリコン膜中の余分な酸素を確実に取り除くことができる。
第３の熱処理によって、十分な量のシリコンが余った、シリコンに富んだ酸化珪素基板表面を形成することが好ましい。第４の熱処理によって、十分な量のシリコンが余った、シリコンに富んだ酸化シリコン膜を形成することが好ましい。それぞれ、第１の熱処理の時に、炭化珪素基板表面の酸化を防ぐ効果があるため、第１の熱処理のより長時間の処理が可能となり、界面窒素量の増加をもたらす。一方で、第１の熱処理の時に、酸化シリコン膜中の窒素量も増えるが、第２の熱処理により、界面窒素量を変えることなく、酸化シリコン膜中の窒素を取り除くことができる。第１の熱処理の後にも、界面や酸化シリコン膜中にシリコンが余らせるように第３の熱処理、第４の熱処理を行うことが好ましい。余ったシリコンは、第２の熱処理により酸化され酸化シリコンに変換される。
以上、第２の実施形態によれば、界面終端領域の窒素濃度が高く、かつ、絶縁層中の窒素欠陥及び炭素欠陥の量が低減する半導体装置の製造方法が実現される。
以上、第１及び第２の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１及び第２の実施形態では、炭化珪素層のシリコン面、又は、ｍ面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、a面、（０－３３－８）面などにゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。
また、第１及び第２の実施形態では、プレーナゲート構造のＭＯＳＦＥＴの製造方法を例に説明したが、ゲート電極が炭化珪素層のトレンチ内に形成されるトレンチゲート構造のＭＯＳＦＥＴの製造方法に本発明を適用することが可能である。
また、第１及び第２の実施形態では、ｎチャネル型のＭＯＳＦＥＴの製造方法を例に説明したが、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）の製造方法にも本発明を適用することは可能である。
また、第１及び第２の実施形態では、ｎチャネル型のＭＯＳＦＥＴの製造方法を例に説明したが、ｎチャネル型に限らず、ｐチャネル型のＭＯＳＦＥＴ又はｐチャネル型のＩＧＢＴの製造方法にも本発明を適用することは可能である。
また、第１及び第２の実施形態では、ＭＯＳＦＥＴの製造方法を例に説明したが、例えば、素子領域の周囲に設けられる終端領域の製造方法にも本発明を適用することは可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
２８ ゲート絶縁層
３０ ゲート電極
４０ 界面終端領域
１００ ＭＯＳＦＥＴ（半導体装置）

Claims (10)

  1. 炭化珪素層の表面に酸化シリコン膜を形成し、
    前記酸化シリコン膜を形成した後に、窒素ガスを含む雰囲気で、１２００℃以上１６００℃以下の温度で第１の熱処理を行い、
    前記第１の熱処理の後に、窒素酸化物ガスを含む雰囲気で、７５０℃以上１０５０℃以下の温度で第２の熱処理を行い、
    前記第１の熱処理の雰囲気中の前記窒素ガスの分圧は９９％以上である、半導体装置の製造方法。
  2. 前記酸化シリコン膜は、気相成長により形成する請求項１記載の半導体装置の製造方法。
  3. 前記酸化シリコン膜を形成する前に、前記炭化珪素層に、プラズマ化した水素ガスを含む雰囲気中で、第１の温度で第３の熱処理を更に行う、請求項１又は請求項２いずれか一項記載の半導体装置の製造方法。
  4. 前記第１の温度は０℃以上１５０℃以下である請求項３記載の半導体装置の製造方法。
  5. 前記酸化シリコン膜を形成した後、前記第１の熱処理の前に、前記炭化珪素層に、水素ガスを含む雰囲気中で、第２の温度で第４の熱処理を更に行う、請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  6. 前記第２の温度は１２００℃以上１６００℃以下である請求項５記載の半導体装置の製造方法。
  7. 前記酸化シリコン膜を形成する前に、プラズマ化した水素ガスを含む雰囲気中で、前記炭化珪素層に、第１の温度で第３の熱処理を更に行い、
    前記酸化シリコン膜を形成した後、前記第１の熱処理の前に、前記炭化珪素層に、水素ガスを含む雰囲気中で、前記第１の温度よりも高い第２の温度で第４の熱処理を更に行う、請求項１又は請求項２記載の半導体装置の製造方法。
  8. 前記酸化シリコン膜を形成する前に、前記炭化珪素層に、アルミニウム（Ａｌ）及び炭素（Ｃ）のイオン注入を更に行う請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
  9. 前記酸化シリコン膜の厚さは３０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 前記酸化シリコン膜の上にゲート電極を更に形成する請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法。
JP2021150894A 2021-09-16 2021-09-16 半導体装置の製造方法 Active JP7500525B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021150894A JP7500525B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法
US17/653,688 US20230084127A1 (en) 2021-09-16 2022-03-07 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021150894A JP7500525B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023043338A JP2023043338A (ja) 2023-03-29
JP7500525B2 true JP7500525B2 (ja) 2024-06-17

Family

ID=85478715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021150894A Active JP7500525B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20230084127A1 (ja)
JP (1) JP7500525B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023206109B4 (de) * 2023-06-28 2026-02-19 Infineon Technologies Ag Siliziumcarbidvorrichtung und herstellungsverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177073A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2021048198A (ja) 2019-09-17 2021-03-25 株式会社東芝 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP7760850B2 (ja) * 2021-07-15 2025-10-28 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015177073A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2021048198A (ja) 2019-09-17 2021-03-25 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2023043338A (ja) 2023-03-29
US20230084127A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US9893153B2 (en) Semiconductor device and method of manufacturing the same
US11764269B2 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, driver device, vehicle, and elevator
JP5524103B2 (ja) 半導体装置
JP7242488B2 (ja) 半導体装置の製造方法
JP7346369B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP5763154B2 (ja) 半導体素子及びその製造方法
JP6189261B2 (ja) 半導体装置およびその製造方法
JP6072122B2 (ja) 半導体素子
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JP7346368B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP4842527B2 (ja) 半導体装置の製造方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
JP7500525B2 (ja) 半導体装置の製造方法
JP2025100916A (ja) 半導体装置の製造方法
JP7771025B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20250098231A1 (en) Semiconductor device manufacturing method and semiconductor device
JP7771117B2 (ja) 半導体装置の製造方法
JP2025042573A (ja) 半導体装置の製造方法及び半導体装置
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2023111333A (ja) 窒化ガリウム半導体装置の製造方法及び窒化ガリウム半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240605

R150 Certificate of patent or registration of utility model

Ref document number: 7500525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150