JP7501341B2 - ３相ｌｌｃコンバータ - Google Patents

Description

本発明は、３相ＬＬＣコンバータに関する。

特許文献１に記載された３相ＬＬＣコンバータにおいて、一次巻線をスター結線でインターリーブさせること、及び共振コンデンサを分割させる例が示されている。

しかし、このようにすると、各相に流れる電流が歪むため、トランスに高調波電流が流れる。この高調波電流を回避するために、共振コンデンサを分割して、高調波電流を入力の共通電位に流し、トランスの高調波電流に起因する損失を低減することについては、記載がない。

米国特許出願公開第２０１１／０００７５２７号明細書

しかしながら、共振コンデンサの分割率を変えると、各相の電流バランスが変わってくる。このため、負荷条件等によって、電流バランスを実現するための最適な分割率が存在することになる。

本発明の課題は、共振回路の部品定数がばらついても各相の電流バランスを最適にすることができる共振コンデンサの分割率を得ることができる３相ＬＬＣコンバータを提供する。

上記課題を解決するために、本発明に係る３相ＬＬＣコンバータは、直流電源の両端に第１スイッチと第２スイッチとが直列に接続されたスイッチ回路と、前記第１スイッチと前記第２スイッチとが接続される接続端に一端が接続される共振リアクトル、第１共振コンデンサ、第２共振コンデンサ及びトランスの１次巻線からなる共振回路と、前記第１スイッチと前記第２スイッチとを交互にオンオフさせる制御回路と、前記トランスの２次巻線の電圧を整流平滑する整流平滑回路とを有し、１２０°の位相差を有する３相で動作させる３個のＬＬＣ共振コンバータを備え、前記第１共振コンデンサは、一端を前記共振リアクトルと前記トランスの１次巻線との直列回路のいずれか一端に接続し、他端を各相共通の中性点に接続し、前記第２共振コンデンサは、前記第１共振コンデンサの一端に接続し、他端を入力の共通電位に接続し、共振コンデンサＣｒを、前記第１共振コンデンサ（１－α）Ｃｒと前記第２共振コンデンサαＣｒとに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αを０．３≦α≦０．８に設定することを特徴とする。

本発明によれば、共振コンデンサＣｒを、第１共振コンデンサ（１－α）Ｃｒと前記第２共振コンデンサαＣｒとに分割した場合に、共振リアクトルと共振コンデンサＣｒと負荷の定数に基づき分割率αを検証し、その範囲を設定するので、各相の電流バランスを最適にすることができる。

本発明の第１の実施形態に係る３相ＬＬＣコンバータの回路図である。 図１に対してインピーダンスで表記した簡略化した等価３相回路である。 回路定数に基づき共振定数に±１０％の誤差を与え、αを変化させたときの各相の共振電流実効値をプロットした図である。 フェーズ１の回路だけ動作させ、フェーズ２，３の２回路を停止させた３相ＬＬＣコンバータの回路図である。 ３相動作から１相動作に切り替えた時の分割率αに対する周波数増分Δfを示す図である。 ＬＬＣ－ＩＣを制御コアとして分周器により３相ゲート信号を得ている制御部の回路図である。 プロトタイプの自然空冷での出力電力に対する効率を示す図である。 図８（ａ）は１相動作の共振電流の波形であり、図８（ｂ）は３相動作の共振電流の波形である。 図９（ａ）は１相動作から３相動作へ切り替え時の共振電流と出力電圧の波形である。図９（ｂ）は３相動作から１相動作へ切り替え時の共振電流と出力電圧の波形である。 第２の実施形態に係る３相ＬＬＣコンバータでトランスの二次側をスター結線した図である。 本発明の第３の実施形態に係る３相ＬＬＣコンバータの分割Ｃｒのスター結線の回路図である。 本発明の第３の実施形態に係る３相ＬＬＣコンバータの３倍周波数の励起のための回路図である。 第３の実施形態に係る３相ＬＬＣコンバータの一次側共振電流と二次側整流電流を示す図である。 第４の実施形態に係る３相ＬＬＣコンバータの回路図である。 第４の実施形態に係る３相ＬＬＣコンバータの３倍周波数の励起のための回路図である。 第４の実施形態に係る３相ＬＬＣコンバータの相異常検知のための回路図である。 第４の実施形態に係る３相ＬＬＣコンバータの相異常検知のための共振電流と検出抵抗電圧の波形図である。 第５の実施形態に係る３相ＬＬＣコンバータの回路図である。 第６の実施形態に係る３相ＬＬＣコンバータの回路図である。

以下、本発明の実施の形態に係る３相ＬＬＣコンバータについて、図面を参照しながら詳細に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る３相ＬＬＣコンバータの回路図である。図１に示す３相ＬＬＣコンバータは、入力及び出力側が並列に接続され、３６０°/３の位相差を有する３相で動作させる３個のハーフブリッジ型のＬＬＣ共振コンバータを備えている。

３相ＬＬＣ共振コンバータは、入力側が直流電源Ｖｉｎに並列に接続され、出力側が並列に接続されて出力電圧Ｖｏを出力する。

３相ＬＬＣ共振コンバータは、直流電源Ｖｉｎの両端にスイッチＱ１１とスイッチＱ１２とが直列に接続されたスイッチ回路と、スイッチＱ１１とスイッチＱ１２とが接続される接続端に一端が接続される共振リアクトルＬｒ１、第１共振コンデンサ（１－α）Ｃｒ１、第２共振コンデンサαＣｒ１及びトランスＴ１の１次巻線Ｐ１からなる共振回路と、スイッチＱ１１とスイッチＱ１２とを交互にオンオフさせる制御回路１０と、トランスＴ１の２次巻線Ｓ１ａ，Ｓ１ｂの電圧を整流平滑する整流回路Ｄ１ａ，Ｄ１ｂとを有している。

また、３相ＬＬＣ共振コンバータは、直流電源Ｖｉｎの両端にスイッチＱ２１とスイッチＱ２２とが直列に接続されたスイッチ回路と、スイッチＱ２１とスイッチＱ２２とが接続される接続端に一端が接続される共振リアクトルＬｒ２、第１共振コンデンサ（１－α）Ｃｒ２、第２共振コンデンサαＣｒ２及びトランスＴ２の１次巻線Ｐ２からなる共振回路と、スイッチＱ２１とスイッチＱ２２とを交互にオンオフさせる制御回路１０と、トランスＴ２の２次巻線Ｓ２ａ，Ｓ２ｂの電圧を整流平滑する整流平滑回路Ｄ２ａ，Ｄ２ｂとを有している。

さらに、３相ＬＬＣ共振コンバータは、直流電源Ｖｉｎの両端にスイッチＱ３１とスイッチＱ３２とが直列に接続されたスイッチ回路と、スイッチＱ３１とスイッチＱ３２とが接続される接続端に一端が接続される共振リアクトルＬｒ３、第１共振コンデンサ（１－α）Ｃｒ３、第２共振コンデンサαＣｒ３及びトランスＴ３の１次巻線Ｐ３からなる共振回路と、スイッチＱ３１とスイッチＱ３２とを交互にオンオフさせる制御回路１０と、トランスＴ３の２次巻線Ｓ３ａ，Ｓ３ｂの電圧を整流平滑する整流平滑回路Ｄ３ａ，Ｄ３ｂとを有している。

スイッチＱ１１，Ｑ２１，Ｑ３１とスイッチＱ１２，Ｑ２２，Ｑ３２とは、ＭＯＳＦＥＴからなる。制御回路１０は、スイッチＱ１１及びスイッチＱ１２と、スイッチＱ２１及びＱ２２と、スイッチＱ３１及びスイッチＱ３２とを、３６０°／３の位相差を有する３相で動作させる。

第１共振コンデンサ（１－α）Ｃｒ１は、一端を共振リアクトルＬｒ１とトランスＴ１の１次巻線Ｐ１との直列回路に接続し、他端を各相共通の中性点Ｋに接続している。第２共振コンデンサαＣｒ１は、一端を共振リアクトルＬｒ１とトランスＴ１の１次巻線Ｐ１との直列回路に接続し、他端を入力の共通電位に接続する。ここでは、入力の共通電位は、グランドである。

第１共振コンデンサ（１－α）Ｃｒ２は、一端を共振リアクトルＬｒ２とトランスＴ２の１次巻線Ｐ２との直列回路に接続し、他端を各相共通の中性点Ｋに接続している。第２共振コンデンサαＣｒ２は、一端を共振リアクトルＬｒ２とトランスＴ２の１次巻線Ｐ２との直列回路に接続し、他端を入力の共通電位に接続する。

第１共振コンデンサ（１－α）Ｃｒ３は、一端を共振リアクトルＬｒ３とトランスＴ３の１次巻線Ｐ３との直列回路に接続し、他端を各相共通の中性点Ｋに接続している。第２共振コンデンサαＣｒ３は、一端を共振リアクトルＬｒ３とトランスＴ３の１次巻線Ｐ３との直列回路に接続し、他端を入力の共通電位に接続する。

即ち、共振コンデンサを第１共振コンデンサ（１－α）Ｃｒ１，（１－α）Ｃｒ２，（１－α）Ｃｒ３と第２共振コンデンサαＣｒ１，αＣｒ２，αＣｒ３に分割している。

各ＬＬＣ共振コンバータは、各相の共振リアクトルＬｒ１，Ｌｒ２，Ｌｒ３とトランスＴ１，Ｔ２，Ｔ３の１次巻線Ｐ１，Ｐ２，Ｐ３と第１共振コンデンサ（１－α）Ｃｒ１，（１－α）Ｃｒ２，（１－α）Ｃｒ３で第１の共振回路を形成する。さらに各相の共振リアクトルＬｒ１，Ｌｒ２，Ｌｒ３とトランスＴ１，Ｔ２，Ｔ３の１次巻線Ｐ１，Ｐ２，Ｐ３と第２共振コンデンサとαＣｒ１，αＣｒ２，αＣｒ３で第２の共振回路を形成する。

また、図１では入力Ｇがマイナス側としているが、入力Ｇがプラス側にしてよい。即ち、入力の共通電位は、入力のプラス側であってもよい。

各トランスＴ１，Ｔ２…の一次巻線Ｐ１，Ｐ２…は、各第１共振コンデンサ（１－α）Ｃｒ１，（１－α）Ｃｒ２，（１－α）Ｃｒ３…を介してスター結線され、各相に流れる電流がバランスされる。また、第２共振コンデンサαＣｒ１，αＣｒ２，αＣｒ３は、それぞれのコンバータの一次巻線Ｐ１，Ｐ２…と共振リアクトルＬｒ１，Ｌｒ２…との直列回路と、入力Ｇに接続される。

αは、共振コンデンサＣｒを、第１共振コンデンサ（１－α）Ｃｒ１と第２共振コンデンサαＣｒ１とに分割したときの分割率であり、０≦α≦１である。α＝０は電気的に浮遊した中性点Ｋを持つ３相ＬＬＣコンバータである。α＝１のときは独立した３つのＬＬＣコンバータである。全ての共振部品の誤差はないとすれば、中性点Ｋの平均電圧はゼロであり、共振周波数frは式（１）で表される。

図２は図１に対してインピーダンスで表記した簡略化した等価３相回路である。式（２）にあるように分割された共振コンデンサＣｒは中性点ＫにつながるＣｒＮと電源ラインにつながるＣｒｇで定義される。トランスＴの巻数比はＮ (＝１次側巻数ｎｐ／ ２次側巻数ｎｓ)である。図２に示す等価３相回路は、式（２）で表される。

行列を式（３）で定義する。

図２の回路網はＫＶＬ（キルヒホッフボルティジループ）、ＫＣＬ（キルヒホッフカレントループ）を適用して式（４），（５）)と、それぞれの相の総電流の式（６）を得る。

（平衡状態）
次に、式（６）において、共振部品の誤差がないものとして、Ｚ１＝Ｚ２＝Ｚ３＝Ｚ，ＺＣ１＝ＺＣ２＝ＺＣ３＝ＺＣとする。α＝０では中性点Ｋが電気的に浮遊している状態を表し、式（７）を得る。

入力電圧の振幅は等しく１２０°位相がシフトしているため、入力電圧の関係は式（８）で示される。

式（７）と式（８）から平衡回路の３相電流は式（９）として計算できる。

即ち、単純に単相等価モデルとして検討できる。また、α＝１のときには、他の相に干渉せずに完全に独立で３つのＬＬＣコンバータが動作している状態を表す式（１０）である。

計算結果は式（９）と等しくなる。以上のように平衡状態では単相動作と同義である。

（不平衡状態）
不平衡状態において共振コンデンサＣｒの適切な分割率αを考える。例えば、フェーズ１において共振インダクタＬｒ、あるいは励磁インダクタンスＬｍに誤差があり、他の部品誤差はないものとする。よって、フェーズ１のインピーダンスＺ１はＺ’に置き換えられて、式（１１），式（１２），式（１３）から不平衡状態の式（１４）を得る。

式（１４）と式（１０）が等しければ、電流平衡は成立する。式（１５）から物理的に有限値を得る分割率αとして式（１６）を見つける。

式（１７）を使って正規化すると、複素数を得る。

分割率αは実数であるから、実数部を抜き出して式（１８）を得る。以上のように、提案された３相ＬＬＣコンバータは電流バランスできる共振コンデンサＣｒの分割率αを得ることができる。

次に、図１のトポロジを用いてＳＣＡＴ回路シミュレータで確認する。図３は以下の回路定数に基づき、共振定数に±１０％の誤差を与え、αを変化させたときの各相の共振電流実効値をプロットしている。具体的には、共振インダクタＬｒに誤差を与えた時の分割率αに対するフェーズ１、フェーズ２、フェーズ３のシミュレータによる共振電流実効値を示す。フェーズ１：Ｌｒ＋１０％、フェーズ２：Ｌｒ＋０％、フェーズ３：Ｌｒ－１０％とした。

回路定数は、入力電圧Ｖｉｎ ３８０Ｖ、出力電圧Ｖｏ ４８Ｖ、出力電流 ４２Ａ、出力電力Ｗｏ ２０００Ｗ、巻数比Ｎ＝Ｎｐ／Ｎｓ ４、磁気インダクタンス ２８５μＨである。図３（ａ）では、共振インダクタンスＬｒ ２５μＨ、共振キャパシタＣｒ ２００ｎＦである。図３（ｂ）では、共振インダクタンスＬｒ ５０μＨ、共振キャパシタＣｒ １００ｎＦである。図３（ｃ）では、共振インダクタンスＬｒ １００μＨ、共振キャパシタＣｒ ５０ｎＦである。

式（１８）で計算された分割率αが点線で示される。図３（ａ）では、分割率αは、０．３９９である。図３（ｂ）では、分割率αは、０．５５９である。図３（ｃ）では、分割率αは、０．７２３である。

αはシミュレータの結果とよく合致している。電気的に浮遊している中性点α＝０にくらべて、式（１８）で得た分割率αのＣｒの方がバランス特性は良く、計算精度の妥当性を示している。また、αは、Ｌｍ,Ｌｒ,Ｃｒ,Ｒａｃを含んだ形で表されるので、いずれの部品に誤差が生じても最適な分割率αを知ることができる。

ここで、分割率αの物理意味を考える。式（１６）にあるようにインピーダンス比、あるいはインピーダンス分圧比で示される分割比αは、マイナス符号が付加されている点が特徴である。αは負性インピーダンスによって導出されることを示している。これによって式（２）の回路パラメータや動作周波数により、図３にあるように、あるポイントで相電流の大きさが逆転し、そのときの交差点が電流平衡を得る分割率αであることが分かる。回路インピーダンスが異なるＬＬＣコンバータの描くゲインカーブは異なり、ゆえにゲインが高い回路に電力集中して不平衡状態となる。電流集中するにつれ、回路はＱが高く、ゲインが下がり、ゲインの低下率が大きくなるために電力集中する回路が入れ替わるポイントがある。このときが電流平衡を得る分割率αである。このことから、Ｌｍ,Ｌｒ,Ｃｒ,Ｒａｃの値によっては電流平衡を得る分割率αを見つけることができないケースが考えられる。

電流平衡を得る分割率αを得られないケースとしてα＞１の状態が示される。Ｑが高くなるほどαは１に近付き、電流バランスが難しい。重負荷でＱを設定し、αを決定することが現実的である。部品温度上昇不均一を抑制するために、重負荷での電流平衡を獲得することが望ましい。以上のことから、電流バランスを実現するためには、分割率αは、図３（ａ）～（ｃ）などのように実設計範囲として０．３≦α≦０．８が望ましい。

文献１は、電気的に浮遊している中性点α＝０の状態であり、中性点での合計電流がゼロになる制約と、中性点接続された共振コンデンサ電圧の充放電電圧によりトランス印加電圧が調整されて、電流バランスが保たれている。

本発明はコンデンサ分圧された回路インピーダンスが負性インピーダンスになることで、トランス印加電圧が調整されて電流バランスを保つ。

（フェーズ切替え）
３相ＬＬＣコンバータは回路を停止するだけで簡単にフェーズを切替えることができる。図４（ａ）では、制御回路１０が、フェーズ１の回路だけ動作させ、フェーズ２，３の２回路を停止させている。共振コンデンサネットワークは、フェーズ１から見ると、図４（ｂ）に示すように、一つの共振コンデンサＣｒphase1として扱うことができる。共振コンデンサＣｒphase1 は式（１９）で表される。

３相動作時の周波数の式（１）に対する周波数増分Δfは式（２０）で表される。

図５に分割率αに対する周波数増分Δfを示す。α＝０のとき周波数は無限大になる。α＝１は他の相と接続しない独立したＬＬＣコンバータである。ここでは、図３（ｂ）としてα＝０．５, ＣｒN:Crg=４７ｎＦ：４７ｎＦに分割したので、３相動作に比べて１５％ほどの周波数上昇で単相で動作する。

図６は、制御回路１０の詳細な内部構成を示す図である。制御回路１０では、ＬＬＣ－ＩＣ１０１を制御コアとして分周器１０２と６つのオア回路１０３ａ～１０３ｅと６つのアンド回路１０４ａ～１０４ｅにより３相ゲート信号Ｈｏ１～Ｈｏ３（Ｑ１１，Ｑ２１，Ｑ３１のためのゲート信号），Ｌｏ１～Ｌｏ３（Ｑ１２，Ｑ２２，Ｑ３２のためのゲート信号）を得ている。

また、エラーアンプ１０５は、出力電圧Ｖｏと基準電圧との誤差電圧を増幅し、ＬＬＣ－ＩＣ１０１は、エラーアンプ１０５からの誤差電圧に基づき出力電圧が所定電圧になるようにハイレベルＨｏとローレベルＬｏからなる制御信号を生成し、制御信号をオア回路１０６を介して分周器１０２に出力する。

制御回路１０は、微小負荷効率（軽負荷効率）を上げるためにバースト機能（間欠的な動作）を有している。また、分周器１０２は、３相分のゲート信号を生成する。

ヒステリシスコンパレータ１０７は、出力抵抗Ｒｏに流れる電流に基づく電圧が基準電圧Ｖｒ以上になったときにハイレベルを２，３相のアンド回路１０４ｂ，１０４ｃ，１０４ｄ，１０４ｅに出力し、ゲート信号を２，３相に出力することで、３相動作させる。ヒステリシスコンパレータ１０７は、出力抵抗Ｒｏに流れる出力電流に基づく電圧が基準電圧Ｖｒ未満になったときにローレベルを２，３相のアンド回路１０４ｂ，１０４ｃ，１０４ｄ，１０４ｅに出力し、フェーズ１の１相動作させる。即ち、ヒステリシスコンパレータ１０７が、出力電流が小さくなる軽負荷時に、３相動作を１相動作に切り替えることで、効率を向上させることができる。ヒステリシスコンパレータ１０７は、出力電流と基準電圧とに基づき１相動作と３相動作とをヒステリシス動作させて切り替える。

１相動作させて出力電力が例えば、４２２Ｗとなったきに１相動作から３相動作に切り替える。これに対して、３相動作させている場合には、出力電力が２２０Ｗとなったきに３相動作から１相動作に切り替えるヒステリシス動作を行う。即ち、出力電力が４２２Ｗの場合は重負荷であり、出力電力が２２０Ｗの場合は軽負荷であるので、ヒステリシス動作を行うことで、重負荷と軽負荷との切り替えが効率良く行える。

図７は、プロトタイプの自然空冷での出力電力に対する効率を示す図である。図７では、直流電圧Ｖｉｎが３８０Ｖで、出力電圧が４８Ｖのプロトタイプの自然空冷での効率曲線を示している。

３相主回路の効率はピーク９９．５７％である。コントローラやゲート駆動回路の電力を含んだ全体効率はピーク９９．４１％を得た。主回路の効率に示すように３相動作の方が高いピーク効率を得ている。単相動作では磁気結合トランスの磁路が大きくなる不利があるが、３相動作では前述した磁気部品の磁束キャンセルによる鉄損低減が効いていることがわかる。そして、５Ｗ／ｃｃながらもファンレス、放熱フィンレスを実現している。

図８（ａ）は１相動作の共振電流の波形であり、図８（ｂ）は３相動作の共振電流の波形である。図９（ａ）は１相動作から３相動作へ切り替え時の共振電流と出力電圧の波形である。図９（ｂ）は３相動作から１相動作へ切り替え時の共振電流と出力電圧の波形である。図８（ａ）、図８（ｂ）、図９（ａ）、図９（ｂ）からもわかるように、良好に自動電流が共有され、出力電圧変動も１％程度に抑えられている。

（第２の実施形態）
直流電圧を使用する負荷には、例えば自動車用のモータなどのように、高い電圧を必要とする用途もある。このような用途に最適な方式が第２の実施形態である。

図１０は、本発明の第２の実施形態に係る３相ＬＬＣコンバータの回路構成図である。図１０に示す第２の実施形態に係る３相ＬＬＣコンバータは、トランスＴ１，Ｔ２，Ｔ３の二次側をスター結線したものである。
コンデンサＣ１とコンデンサＣ２との直列回路は、出力電圧Ｖｏ側に接続され、コンデンサＣ１とコンデンサＣ２との接続端には、二次巻線Ｓ１，Ｓ２，Ｓ３の一端が接続される。

スイッチＱ４１とスイッチＱ４２との直列回路は、出力電圧Ｖｏ側に接続され、スイッチＱ４１とスイッチＱ４２との接続端には、二次巻線Ｓ１の他端が接続される。スイッチＱ５１とスイッチＱ５２との直列回路は、出力電圧Ｖｏ側に接続され、スイッチＱ５１とスイッチＱ５２との接続端には、二次巻線Ｓ２の他端が接続される。スイッチＱ６１とスイッチＱ６２との直列回路は、出力電圧Ｖｏ側に接続され、スイッチＱ６１とスイッチＱ６２との接続端には、二次巻線Ｓ３の他端が接続される。

なお、コンデンサＣ１のみでも良く、コンデンサＣ２のみでもよい。

以上の構成により、制御回路１０により、１相動作と３相動作との切替が可能となる。

従来のハーフブリッジのＬＬＣコンバータでは トランスの一次巻線Ｎｐ、二次巻線Ｎｓとして出力電圧
Ｖｏ＝（Ｖｉｎ・Ｎｓ）／（２・Ｎｐ）である。
図１０に示すように、３相マルチフェーズ動作させて、トランス２次側巻線をスター結線すると、二つのフェーズのスイッチング矩形波が加算されるので、
Ｖｏ＝｛Ｖｉｎ・（Ｎｓ／２）・２｝／（２・Ｎｐ）
となって、従来のハーフブリッジＬＬＣコンバータのトランスの２次側巻線よりも巻数を半分にすることができる。

また、軽負荷時に２相、３相の回路を停止させると、コンデンサＣ１，Ｃ２、スイッチＱ４１，Ｑ４２によって２倍電圧整流となって、３相動作と同様に出力電圧Ｖｏを得ることができる。

このように第２の実施形態に係る３相ＬＬＣコンバータによれば、高圧電圧出力時には軽負荷、過重負荷ともに２次側巻数を増やすことなく、トランスの小型化を図ることができる。

なお、第１の実施形態の二次巻線の整流回路はセンタタップによる全波整流を並列接続しているが、第２の実施形態では全波整流をスター結線し、コンデンＣ１とコンデンサＣ２の少なくとも一方のコンデンサを接続してもよい。

（第３の実施形態）
図１１は、本発明の第３の実施形態に係る３相ＬＬＣコンバータの分割Ｃｒのスター結線の回路図である。図１１に示すように、共振リアクトルＬｒ１，Ｌｒ２，Ｌｒ３のそれぞれについて、共振コンデンサＣｒが第１共振コンデンサ（８／９）×Ｃｒと第２共振コンデンサＣｒ／９に分割されている。３つの第１共振コンデンサ（８／９）Ｃｒはスター結線されている。

共振コンデンサＣｒの分割を調整すると、３相ＬＬＣコンバータの相互接続による３倍高調波電流を励起し、素子の電流ピークを抑えて実効電流を低減できる。簡単のため、図１１に示すようにスター結線された３相ＬＬＣコンバータのＣｒの分割を示す。

３相ＬＬＣコンバータの共振電流の周波数は、以下の式で表される。
ｆｒ＝１／｛２π（Ｌｒ×Ｃｒ）^１／２｝
一方、中性点は、合成されて、図１２に示すような３倍周波数成分を励起する電源を持つ。中性点をもう一つの電源と見なせば、電源ラインに接続されるＣｒとＬｒとの共振回路が見えてくる。電源ラインに接続されるＣｒを以下のように設定すれば、３倍共振周波数を同調する。
３ｆｒ＝３／｛２π（Ｌｒ×Ｃｒ）^１／２｝
＝１／｛２π（Ｌｒ×Ｃｒ／９）^１／２｝
より、Ｃｒ／９である。このため、分割率は、１／９である。このため、３倍共振周波数を得るためには、分割率αは、
０．０９＜α≦０．１３であることがのぞましい。

よって、スイッチング周波数ｆｒを保持するためには、中性点に接続するコンデンサは、８×Ｃｒ／９であればよい。このようにコンデンサ容量を設定すると、第３高調波が励起してピーク電流を低減させる。このため、図１３に示すように、一次側共振電流と二次側整流電流のピークが下がり、実効電流を低減することができる。太い実線で示す波形は、第３高調波電流を重畳した場合、細い実線で示す波形は、第３高調波電流を重畳しない場合である。

第３高調波電流を重畳した場合には、共振リアクトルＬｒやトランスの巻線電流の銅損を低減させることができる。

（第４の実施形態）
図１４は、第４の実施形態に係る３相ＬＬＣコンバータの回路図である。図１４に示すように、第１共振コンデンサ（１－α）Ｃｒ／３は、デルタ接続されている。具体的には、第１共振コンデンサ（１－α）Ｃｒ／３は、一端を共振リアクトルＬｒとトランスの１次巻線との直列回路のいずれか一端に接続し、他端を隣接する相の第１及び第２共振コンデンサの一端に接続している。

第２共振コンデンサαＣｒは、第１共振コンデンサ（１－α）Ｃｒ／３の一端に接続し、他端を入力の共通電位に接続している。

共振コンデンサＣｒを、第１共振コンデンサ（１－α）Ｃｒ／３と第２共振コンデンサαＣｒとに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αを０．３≦α≦０．８に設定している。

デルタ結線されたコンデンサの容量は、スター結線に比べて１／３でよく、第１共振コンデンサ（１－α）Ｃｒ／３に流れる電流は、１／√３となって小型化できる。この場合にも１相動作と３相動作との切り替えが可能である。１相動作時の周波数は、式（１９）で表され、周波数変化量は、式（２０）で表される。

また、３倍高調波を得るための回路を図１５に示す。この場合には、図１１に示す第１共振コンデンサ８／９Ｃｒをさらに、１／３にして、図１５に示す第１共振コンデンサは、８／２７Ｃｒとなる。

また、図１６に示すように、Ｃｒコンデンサネットワークの接続点から、容量の数十～数百分の一程度のコンデンサＣｓを多角形接続（スター接続）する。コンデンサＣｓに数十～数百Ωの検出抵抗Ｒｓを介して電源ラインに接続する。これにより、相異常の検出が行える。

図１７に示すように、３相が正常動作しているときには、３相の共振電流が合成されて検出抵抗Ｒｓに発生するＲｓ電圧は、小さい。しかし、欠相などの相異常が発生すると、３相の共振電流のバランスが崩れて検出抵抗Ｒｓに大きな電圧が発生する。これにより、パルスバイパルスで直ちに相異常が発生したことを検出することができる。

（第５の実施形態）
入力範囲が広い場合、特に入力電圧が低い時、あるいは出力電圧を上げる場合などは共振コンデンサに充電する昇圧期間が増え、周波数が下がる。

即ち、出力電流のピーク電流は上昇し、電流実効値も上昇する。これによって、低入力電圧時などにスイッチの電流マージンがなくなったり、実効値が上昇するため、効率が悪化することがあった。

図１８は第５の実施形態に係る３相ＬＬＣコンバータの回路図である。第５の実施形態に係る３相ＬＬＣコンバータは、図１に示す第１の実施形態に係る３相ＬＬＣコンバータに対して、以下の構成が異なる。

第１共振コンデンサ（１－α）Ｃｒは、一端を共振リアクトルＬｒ１～Ｌｒ３とトランスＴ１～Ｔ３の１次巻線Ｐ１～Ｐ３との直列回路のいずれか一端に接続し、他端を各相共通の第１中性点Ｋに接続している。

第２共振コンデンサβＣｒは、第１共振コンデンサ（１－α）Ｃｒの一端に接続し、他端をグランドに接続している。

第３共振コンデンサ（α－β）Ｃｒは、第１共振コンデンサ（１－α）Ｃｒの一端に接続し、他端を各相共通の第２中性点Ｍと第３スイッチＳＷの一方に接続している。第３スイッチＳＷの他端はグランドに接続している。

第２中性点ＭにはダイオードＤのアノードが接続され、ダイオードＤのカソードは、直流電源Ｖｉｎの正極に接続されている。ダイオードＤは、スイッチＳＷがオフ時の回生ダイオードとして機能する。

共振コンデンサＣｒを、第１共振コンデンサ（１－α）Ｃｒと、第２コンデンサ（α-β）Ｃｒと、第３共振コンデンサβＣｒに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αを設定している。

βの数値は規定しない。β＞０でさえあればよい。即ち、共振コンデンサ（１－α）Ｃｒと、第２コンデンサ（α-β）Ｃｒと、第３共振コンデンサβＣｒの総和は１である。

制御回路１１は、第１制御部１２と第２制御部１３とを備える。第１制御部１２は、図１に示す制御回路１０と同一の機能を有し、スイッチＱ１１，Ｑ２１，Ｑ３１とスイッチＱ１２，Ｑ２２，Ｑ３２とを交互にオンオフさせる。

第２制御部１３は、直流電源Ｖｉｎの正極に接続され、直流電源Ｖｉｎの入力電圧に応じて第３スイッチＳＷをオンオフさせる。

このように構成された第５の実施形態に係る３相ＬＬＣコンバータによれば、第１中性点Ｋ、第２中性点Ｍに高調波電流を流し、共振電流のピーク値を低減することができる。具体的には、共振電流のピーク値が大きくなる低入力電圧時に第３スイッチＳＷをオンさせ、それ以外の入力電圧時には第３スイッチＳＷをオフさせる。即ち、第２制御部１３は、直流電源Ｖｉｎの入力電圧に応じて第３スイッチＳＷをオンオフさせることで広い入力範囲で高効率を維持することができる。

（第６の実施形態）
図１９は第６の実施形態に係る３相ＬＬＣコンバータの回路図である。第６の実施形態に係る３相ＬＬＣコンバータは、図１４に示す第４の実施形態に係る３相ＬＬＣコンバータと図１８に示す第５の実施形態に係る３相ＬＬＣコンバータとを組み合わせたものである。

この第６の実施形態に係る３相ＬＬＣコンバータによれば、第４の実施形態に係る３相ＬＬＣコンバータの効果と図１８に示す第５の実施形態に係る３相ＬＬＣコンバータの効果が得られる。

即ち、デルタ結線されたコンデンサの容量は、スター結線に比べて１／３でよく、第１共振コンデンサ（１－α）Ｃｒ／３に流れる電流は、１／√３となって小型化できる。

また、直流電源Ｖｉｎの入力電圧に応じて第３スイッチＳＷをオンオフさせることで広い入力範囲で高効率を維持することができる。

Ｖｉｎ 直流電源
Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２ スイッチ
ＳＷ スイッチ
（１－α）Ｃｒ１，（１－α）Ｃｒ２，（１－α）Ｃｒ３ 第１共振コンデンサ
αＣｒ１，αＣｒ２，αＣｒ３ 第２共振コンデンサ
Ｌｒ１，Ｌｒ２，Ｌｒ３ 共振リアクトル
Ｔ１，Ｔ２，Ｔ３ トランス
Ｐ１，Ｐ２，Ｐ３ 一次巻線
Ｓ１ａ，Ｓ１ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ３ａ，Ｓ３ｂ 二次巻線
Ｄ１ａ，Ｄ１ｂ，Ｄ２ａ，Ｄ２ｂ，Ｄ３ａ，Ｄ３ｂ，Ｄ ダイオード
Ｒｏ 出力抵抗
１０ 制御回路
１０１ ＬＬＣ－ＩＣ
１０２ 分周器
１０３ａ～１０３ｆ，１０６ オア回路
１０４ａ～１０４ｆ アンド回路
１０７ ヒステリシスコンパレータ
１０５ エラーアンプ

Claims (8)

1. 直流電源の両端に第１スイッチと第２スイッチとが直列に接続されたスイッチ回路と、
   前記第１スイッチと前記第２スイッチとが接続される接続端に一端が接続される共振リアクトル、第１共振コンデンサ、第２共振コンデンサ及びトランスの１次巻線からなる共振回路と、
   前記第１スイッチと前記第２スイッチとを交互にオンオフさせる制御回路と、
   前記トランスの２次巻線の電圧を整流平滑する整流平滑回路とを有し、１２０°の位相差を有する３相で動作させる３個のＬＬＣ共振コンバータを備え、
   前記第１共振コンデンサは、一端を前記共振リアクトルと前記トランスの１次巻線との直列回路のいずれか一端に接続し、他端を各相共通の中性点に接続し、
   前記第２共振コンデンサは、前記第１共振コンデンサの一端に接続し、他端を入力の共通電位に接続し、
   共振コンデンサＣｒを、前記第１共振コンデンサ（１－α）Ｃｒと前記第２共振コンデンサαＣｒとに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αを０．３≦α≦０．８に設定することを特徴とする３相ＬＬＣ共振コンバータ。
2. 前記制御回路は、軽負荷時には、３相動作を１相動作に切り替えることを特徴とする請求項１に記載の３相ＬＬＣ共振コンバータ。
3. 前記制御回路は、出力電流と基準電圧とに基づき前記１相動作と前記３相動作とをヒステリシス動作させて切り替えるヒステリシスコンパレータを備えることを特徴とする請求項２に記載の３相ＬＬＣ共振コンバータ。
4. 直流電源の両端に第１スイッチと第２スイッチとが直列に接続されたスイッチ回路と、
   前記第１スイッチと前記第２スイッチとが接続される接続端に一端が接続される共振リアクトル、第１共振コンデンサ、第２共振コンデンサ及びトランスの１次巻線からなる共振回路と、
   前記第１スイッチと前記第２スイッチとを交互にオンオフさせる制御回路と、
   前記トランスの２次巻線の電圧を整流平滑する整流平滑回路とを有し、１２０°の位相差を有する３相で動作させる３個のＬＬＣ共振コンバータを備え、
   前記第１共振コンデンサは、一端を前記共振リアクトルと前記トランスの１次巻線との直列回路のいずれか一端に接続し、他端を各相共通の中性点に接続し、
   前記第２共振コンデンサは、前記第１共振コンデンサの一端に接続し、他端を入力の共通電位に接続し、
   共振コンデンサＣｒを、前記第１共振コンデンサ（１－α）Ｃｒと前記第２共振コンデンサαＣｒとに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αを設定し、前記中性点に高調波電流を流し、共振電流のピーク値を低減することを特徴とする３相ＬＬＣ共振コンバータ。
5. 前記中性点に流す高調波電流は、３倍であり、前記分割率は、０．０９＜α≦０．１３であることを特徴とする請求項４に記載の３相ＬＬＣ共振コンバータ。
6. 直流電源の両端に第１スイッチと第２スイッチとが直列に接続されたスイッチ回路と、
   前記第１スイッチと前記第２スイッチとが接続される接続端に一端が接続される共振リアクトル、第１共振コンデンサ、第２共振コンデンサ及びトランスの１次巻線からなる共振回路と、
   前記第１スイッチと前記第２スイッチとを交互にオンオフさせる制御回路と、
   前記トランスの２次巻線の電圧を整流平滑する整流平滑回路とを有し、１２０°の位相差を有する３相で動作させる３個のＬＬＣ共振コンバータを備え、
   前記第１共振コンデンサは、一端を前記共振リアクトルと前記トランスの１次巻線との直列回路のいずれか一端に接続し、他端を隣接する相の第１及び第２共振コンデンサの一端に接続し、
   前記第２共振コンデンサは、前記第１共振コンデンサの一端に接続し、他端を入力の共通電位に接続し、
   共振コンデンサＣｒを、前記第１共振コンデンサ（１－α）Ｃｒ／３と前記第２共振コンデンサαＣｒとに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αを０．３≦α≦０．８に設定することを特徴とする３相ＬＬＣ共振コンバータ。
7. 直流電源の両端に第１スイッチと第２スイッチとが直列に接続されたスイッチ回路と、
   前記第１スイッチと前記第２スイッチとが接続される接続端に一端が接続される共振リアクトル、第１共振コンデンサ、第２共振コンデンサ、第３共振コンデンサ及びトランスの１次巻線からなる共振回路と、
   前記第１スイッチと前記第２スイッチとを交互にオンオフさせる制御回路と、
   前記トランスの２次巻線の電圧を整流平滑する整流平滑回路とを有し、１２０°の位相差を有する３相で動作させる３個のＬＬＣ共振コンバータを備え、
   前記第１共振コンデンサは、一端を前記共振リアクトルと前記トランスの１次巻線との直列回路のいずれか一端に接続し、他端を各相共通の第１中性点に接続し、
   前記第２共振コンデンサは前記第１共振コンデンサの一端に接続し、他端を各相共通の第２中性点と第３スイッチの一方に接続し、
   前記第３共振コンデンサは、前記第１共振コンデンサの一端に接続し、他端を入力の共通電位に接続し、前記第３スイッチの他端は入力の前記共通電位に接続し、
   共振コンデンサＣｒを、前記第１共振コンデンサ（１－α）Ｃｒと、前記第２共振コンデンサ（α-β）Ｃｒと、第３共振コンデンサβＣｒとに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αとβを設定し、
   前記制御回路は、前記第３スイッチを前記直流電源の入力電圧に応じてオンオフさせることを特徴とする３相ＬＬＣ共振コンバータ。
8. 直流電源の両端に第１スイッチと第２スイッチとが直列に接続されたスイッチ回路と、
   前記第１スイッチと前記第２スイッチとが接続される接続端に一端が接続される共振リアクトル、第１共振コンデンサ、第２共振コンデンサ、第３共振コンデンサ及びトランスの１次巻線からなる共振回路と、
   前記第１スイッチと前記第２スイッチとを交互にオンオフさせる制御回路と、
   前記トランスの２次巻線の電圧を整流平滑する整流平滑回路とを有し、１２０°の位相差を有する３相で動作させる３個のＬＬＣ共振コンバータを備え、
   前記第１共振コンデンサは、一端を前記共振リアクトルと前記トランスの１次巻線との直列回路のいずれか一端に接続し、他端を隣接する相の第１及び第２共振コンデンサの一端に接続し、
   前記第２共振コンデンサは前記第１共振コンデンサの一端に接続し、他端を各相共通の中性点と第３スイッチの一方に接続し、
   前記第３共振コンデンサは、前記第１共振コンデンサの一端に接続し、他端を入力の共通電位に接続し、前記第３スイッチの他端は入力の共通電位に接続し、
   共振コンデンサＣｒを、前記第１共振コンデンサ（１－α）Ｃｒ／３と前記第２共振コンデンサ（α-β）Ｃｒ、前記第３共振コンデンサβＣｒに分割した場合に、共振回路インピーダンスと負荷の定数に基づき分割率αとβを設定し、
   前記制御回路は、前記第３スイッチを前記直流電源の入力電圧に応じてオンオフさせることを特徴とする３相ＬＬＣ共振コンバータ。

Images