JP7516200B2 - エッチング方法、半導体チップの製造方法及び物品の製造方法 - Google Patents

エッチング方法、半導体チップの製造方法及び物品の製造方法 Download PDF

Info

Publication number
JP7516200B2
JP7516200B2 JP2020171411A JP2020171411A JP7516200B2 JP 7516200 B2 JP7516200 B2 JP 7516200B2 JP 2020171411 A JP2020171411 A JP 2020171411A JP 2020171411 A JP2020171411 A JP 2020171411A JP 7516200 B2 JP7516200 B2 JP 7516200B2
Authority
JP
Japan
Prior art keywords
etching
layer
mask layer
semiconductor
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020171411A
Other languages
English (en)
Other versions
JP2022063074A (ja
Inventor
尚之 田嶋
和人 樋口
進 小幡
光雄 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020171411A priority Critical patent/JP7516200B2/ja
Priority to US17/357,350 priority patent/US20220115238A1/en
Priority to FR2107218A priority patent/FR3115155B1/fr
Publication of JP2022063074A publication Critical patent/JP2022063074A/ja
Application granted granted Critical
Publication of JP7516200B2 publication Critical patent/JP7516200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/64Wet etching of semiconductor materials
    • H10P50/642Chemical etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/69Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices

Landscapes

  • Weting (AREA)
  • Dicing (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、エッチング方法、半導体チップの製造方法及び物品の製造方法に関する。
半導体ウエハに孔や溝を形成する方法として、エッチングが知られている。
エッチング方法としては、例えば、半導体ウエハにマスク層を形成し、レーザスクライビングによってマスク層をパターニングし、パターニングしたマスク層をエッチングマスクとして使用して、半導体ウエハをプラズマエッチングする方法が知られている。
また、エッチングとして、MacEtch(Metal-Assisted Chemical Etching)法が知られている。MacEtch法は、例えば、貴金属を触媒として用いて半導体基板をエッチングする方法である。
特開2015-57840号公報 特表2015-509283号公報
本発明が解決しようとする課題は、エッチング後に残留する部分が多孔質になるのを抑制することにある。
第1側面によれば、半導体基板の表面に、逆テーパ状の断面形状を有する凸部を含んだ凹凸構造を形成することと、貴金属を含む触媒層を、前記表面のうち前記凸部の上面に形成することと、前記触媒層へエッチング液を供給して、前記貴金属の触媒としての作用のもとで前記半導体基板をエッチングすることとを含んだエッチング方法が提供される。
第2側面によれば、半導体ウエハを第1側面に係るエッチング方法によりエッチングして半導体チップへと個片化することを含み、前記表面は前記半導体ウエハの表面である半導体チップの製造方法が提供される。
第3側面によれば、第1側面に係るエッチング方法により、前記表面をエッチングすることを含んだ物品の製造方法が提供される。
実施形態に係るエッチング方法における第1マスク層形成工程を概略的に示す断面図。 実施形態に係るエッチング方法における半導体層形成工程を概略的に示す断面図。 実施形態に係るエッチング方法における第1マスク層除去工程を概略的に示す断面図。 実施形態に係るエッチング方法における第2マスク層形成工程を概略的に示す断面図。 実施形態に係るエッチング方法における触媒層形成工程を概略的に示す断面図。 実施形態に係るエッチング方法におけるエッチング工程開始状態を概略的に示す断面図。 図6に示す状態から一定時間経過後の状態を概略的に示す断面図。 比較例においてエッチングする半導体基板を概略的に示す断面図。 比較例における触媒層形成工程を概略的に示す断面図。 比較例におけるエッチング工程を概略的に示す断面図。 実施形態に係るエッチング方法においてエッチングする半導体基板を概略的に示す断面図。 実施形態に係るエッチング方法における触媒層形成方法を概略的に示す断面図。 実施形態に係るエッチング方法におけるエッチング工程を概略的に示す断面図。 第1マスク層形成工程の一例における、無機材料層を含んだ半導体基板を概略的に示す断面図。 図14に示す半導体基板にレジスト層を形成して得られる構造を概略的に示す断面図。 図15に示す無機材料層をエッチングして得られる構造を概略的に示す断面図。 図16に示す半導体基板からレジスト層を除去して得られる構造を概略的に示す断面図。 階段状の側壁を有する第1マスク層形成工程における、レジスト層と無機材料層とを含んだ半導体基板を概略的に示す断面図。 図18に示す半導体基板からレジスト層を除去して得られる構造を概略的に示す断面図。 図19に示す半導体基板にレジスト層を形成して得られる構造を概略的に示す断面図。 図20に示す無機材料層をエッチングして得られる構造を概略的に示す断面図。 図21に示す半導体基板からレジスト層を除去して得られる構造を概略的に示す断面図。 図22に示す半導体基板にレジスト層を形成して得られる構造を概略的に示す断面図。 図23に示す無機材料層をエッチングして得られる構造を概略的に示す断面図。 図24に示す半導体基板からレジスト層を除去して得られる構造を概略的に示す断面図。 図3に示す半導体基板の上面を概略的に示す平面図。 図26に示す半導体基板のXXVII-XXVII線に沿った断面図。 凸部と第2マスク層と触媒層とを形成したシリコン基板の断面を示す顕微鏡写真。 図28に示す構造物をエッチングして得られる構造の断面を示す顕微鏡写真。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照符号を付し、重複する説明は省略する。
本明細書及び特許請求の範囲においては、用語を以下のように定義する。即ち、用語「顕微鏡写真」は、走査電子顕微鏡写真を意味することとする。また、用語「開口部」は、層の一方の面から他方の面まで伸びた空間、例えば、貫通孔又は溝を意味することとする。用語「順テーパ状」は、開口部等の実体を有していない構造については、開口から奥に向かって先細りした形状、即ち、表面側から下地側へ向かって先細りした形状を表すのに使用する。また、用語「順テーパ状」は、マスク層等の実体を有する構造については、下面から上面に向かって先細りした形状、即ち、下地側から表面側へ向かって先細りした形状を表すのに使用する。
先ず、図1乃至図7を参照しながら、一実施形態に係るエッチング方法について説明する。
この方法では、先ず、図1に示す半導体基板1を準備する。
半導体基板1の表面の少なくとも一部は、半導体からなる。半導体は、例えば、シリコン(Si);ゲルマニウム(Ge);ヒ化ガリウム(GaAs)及び窒化ガリウム(GaN)などのIII族元素とV族元素との化合物からなる半導体;並びに炭化シリコン(SiC)から選択される。一例によれば、半導体基板1は、シリコンを含んでいる。なお、ここで使用する用語「族」は、短周期型周期表の「族」である。
半導体基板1は、例えば、半導体ウエハである。半導体ウエハには、不純物がドープされていてもよく、トランジスタやダイオードなどの半導体素子が形成されていてもよい。また、半導体ウエハの主面は、半導体の何れの結晶面に対して平行であってもよい。
次に、図1に示すように、半導体基板1の表面に、第1マスク層2を形成する。
第1マスク層2は、半導体基板1の表面に、後述する半導体層3をパターン状に形成するための層である。第1マスク層2は、順テーパ状の断面形状を有する開口部を1以上有している。
第1マスク層2の材料としては、後述する半導体層3の成膜プロセスに対して十分な耐性を有しているものであれば、任意の材料を用いることができる。第1マスク層2の材料は、半導体基板1及び半導体層3と比較して高いエッチングレートで除去できるものが望ましい。第1マスク層2の材料は、例えば、酸化シリコンなどの無機材料である。
第1マスク層2は、例えば、既存の半導体プロセスによって形成することができる。第1マスク層2は、例えば、上記の無機材料からなる層の形成と、フォトリソグラフィによるレジストパターンの形成と、レジストパターンをエッチングマスクとして用いた反応性イオンエッチングによる無機材料層のパターニングとによって成形することができる。第1マスク層2の形成方法の具体例については後述する。
第1マスク層2の厚さは、0.2μm乃至1μmの範囲内にあることが好ましく、0.35μm乃至0.5μmの範囲内にあることがより好ましい。第1マスク層2の薄すぎると、後述する凸部4の高さを大きくすることが難しい。第1マスク層2の厚さの上限は、特に限定されないが、例えば3μm以下である。
次に、図2に示すように、半導体基板1の表面上であって第1マスク層2の開口部の位置に、これら開口部の少なくとも下側部分を充填する半導体層3を形成する。半導体層3は、半導体基板1の上記表面のうち第1マスク層2によって覆われていない領域の全体を被覆するように形成する。このようにして、半導体層3のうち第1マスク層2の開口部内に位置した各部分を、凸部4として得る。
半導体層3は、例えば、半導体からなる。半導体は、半導体基板1の材料として例示した半導体であってもよい。半導体層3の材料は、半導体基板1の材料と同一であってもよい。半導体層3の材料は、半導体基板1をエッチングするためのエッチング条件下でエッチング可能であれば、半導体基板1の材料とは異なっていてもよい。
半導体層3は、例えば、エピタキシャル成長によって形成することができる。一例によれば、半導体層3は、シリコンをエピタキシャル成長させることで形成することができる。
次に、図3に示すように、第1マスク層2を除去する。第1マスク層2は、例えば、エッチングによって除去することができる。
次に、図4に示すように、半導体基板1の表面に第2マスク層5を形成する。なお、第1マスク層2を除去せずに、第1マスク層2を第2マスク層5として用いてもよい。
第2マスク層5は、凸部4の位置に開口部を有している。第2マスク層5は、半導体基板1の上記表面のうち半導体層3によって覆われていない領域の全体を被覆し、且つ、凸部4の側壁の全体が各開口部の側壁と接するように形成する。第2マスク層5は、凸部4の上面と高さが等しいか又はそれよりも高さが高い上面を有している。
第2マスク層5は、半導体基板1をエッチングするためのエッチング液に対してエッチング耐性を有している。
第2マスク層5の材料としては任意の材料を使用することができる。第2マスク層5の材料は、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料であることが望ましい。
第2マスク層5は、液状レジストを使用して形成することが好ましい。液状レジストは、例えば、上述した有機材料を含む。液状レジストを使用すると、凸部4の側壁と第2マスク層5の開口部の側壁との間に隙間が生じ難くすることが容易である。そのような隙間を生じると、後述する触媒層を利用したエッチングにおいて、不所望な方向へエッチングが進行するのを抑制する効果が小さくなる。
液状レジストとしては、ポジ型のフォトレジストを使用することが好ましい。凸部4の側壁は、凸部4が逆テーパ状の断面形状を有するように傾斜しているので、レジスト層のうち凸部4の側壁の下に位置する部分は、感光させることが難しい。ポジ型のフォトレジストを使用すると、レジスト層のうち凸部4の側壁の下に位置する部分を感光させる必要がないため、第2マスク層5を高い形状精度で形成することができる。
次に、図5に示すように、貴金属を含む触媒層7を、凸部4の上面に形成する。触媒層7は、例えば、貴金属粒子6を含む。貴金属は、例えば、Au、Ag、Pt、Pd、Ru及びRhからなる群より選ばれる1以上の金属である。
触媒層7の厚さは、0.01μm乃至0.3μmの範囲内にあることが好ましく、0.05μm乃至0.2μmの範囲内にあることがより好ましい。触媒層7が厚すぎると、後述するエッチング液8が半導体基板1に到達し難いため、エッチングが進行し難い。触媒層7が薄すぎると、エッチングすべき面積に対する、貴金属粒子6の表面積の合計の比が小さすぎるため、エッチングが進行し難い。
なお、触媒層7の厚さは、その厚さ方向に対して平行な断面を走査電子顕微鏡にて観察した画像における、触媒層7の上面から凸部4の上面までの距離である。
触媒層7は、凸部4の上面を少なくとも部分的に被覆している。触媒層7は不連続部を有していてもよい。
貴金属粒子6の形状は、球状であることが好ましい。貴金属粒子6の形状は、例えば、棒状または板状などの他の形状であってもよい。貴金属粒子6は、それと接している半導体表面の酸化反応の触媒として働く。
貴金属粒子6の粒径は、0.001μm乃至1μmの範囲内にあることが好ましく、0.01μm乃至0.5μmの範囲内にあることがより好ましい。
なお、ここで、「粒径」は、以下の方法により得られる値である。先ず、触媒層7の主面を走査電子顕微鏡で撮影する。倍率は、10000倍乃至100000倍の範囲内とする。次に、画像の中から、貴金属粒子6の各々について面積を求める。次いで、各貴金属粒子6が球形であると仮定し、先の面積から貴金属粒子6の直径を求める。この直径を、貴金属粒子6の「粒径」とする。
触媒層7は、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。触媒層7は、貴金属粒子6を含む分散液の塗布、又は、蒸着及びスパッタリング法などの気相堆積法を用いて形成してもよい。これら手法の中でも、置換めっきは、凸部4上に貴金属を直接的且つ一様に析出させることができるため特に好ましい。以下、一例として、置換めっきによる触媒層7の形成について記載する。
置換めっきによる貴金属の析出には、例えば、テトラクロロ金(III)酸塩水溶液又は硝酸銀溶液を用いることができる。以下に、このプロセスの一例を説明する。
置換めっき液は、例えば、テトラクロロ金(III)酸四水和物の水溶液と弗化水素酸との混合液である。弗化水素酸は、半導体基板1の表面の自然酸化膜を除去する作用を有している。
半導体基板1を置換めっき液中に浸漬させると、半導体基板1の表面の自然酸化膜が除去されるのに加え、凸部4の上面に、貴金属、ここでは金が析出する。これにより、触媒層7が得られる。
置換めっき液中におけるテトラクロロ金(III)酸四水和物の濃度は、0.0001mol/L乃至0.01mol/Lの範囲内にあることが好ましい。また、置換めっき液中における弗化水素濃度は、0.1mol/L乃至6.5mol/Lの範囲内にあることが好ましい。
なお、置換めっき液は、硫黄系錯化剤を更に含んでいてもよい。或いは、置換めっき液は、グリシン及びクエン酸を更に含んでいてもよい。
次に、図6に示すように、触媒層7へエッチング液8を供給する。例えば、凸部4と第2マスク層5と触媒層7とを形成した半導体基板1をエッチング液8に浸漬させる。エッチング液8は、例えば、腐食剤と酸化剤とを含んでいる。エッチング液8は、弗化アンモニウムを更に含んでいてもよい。
エッチング液8が半導体基板1の表面に接触すると、酸化剤がその表面のうち貴金属粒子6が近接した部分を酸化させ、腐食剤がその酸化物を溶解除去する。そのため、エッチング液8は、図7に示すように、触媒層7の触媒としての作用のもとで、半導体基板1の表面を垂直方向(即ち、上記の厚さ方向)にエッチングする。
腐食剤は、上記酸化物を溶解させる。この酸化物は、例えば、SiOである。腐食剤は、例えば、弗化水素酸である。
エッチング液8における弗化水素濃度は、0.4mol/L乃至20mol/Lの範囲内にあることが好ましく、0.8mol/L乃至16mol/Lの範囲内にあることがより好ましく、2mol/L乃至10mol/Lの範囲内にあることが更に好ましい。弗化水素濃度が低すぎると、高いエッチングレートを達成することが難しい。弗化水素濃度が高すぎると、加工方向(例えば、半導体基板1の厚さ方向)のエッチングの制御性が低下する可能性がある。
エッチング液8における酸化剤は、例えば、過酸化水素、硝酸、AgNO、KAuCl、HAuCl、KPtCl、HPtCl、Fe(NO、Ni(NO、Mg(NO、Na、K、KMnO及びKCrから選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング液8における過酸化水素などの酸化剤の濃度は、0.2mol/L乃至8mol/Lの範囲内にあることが好ましく、0.5mol/L乃至5mol/Lの範囲内にあることがより好ましく、0.5mol/L乃至4mol/Lの範囲内にあることが更に好ましい。酸化剤の濃度が低すぎると、高いエッチングレートを達成することが難しい。酸化剤の濃度が過剰に高すぎると、過剰なサイドエッチングを生じる可能性がある。
なお、上述したエッチング方法によると、半導体基板1に針状残留部が生じることがある。
針状残留部は、例えば、ウェットエッチング及びドライエッチングのうち少なくとも一方を用いて除去してもよい。ウェットエッチングにおけるエッチング液は、例えば、弗化水素酸と硝酸と酢酸との混合液、テトラメチルアンモニウムヒドロキシド(TMAH)、及びKOH等から選択することができる。ドライエッチングとしては、例えば、SF、CF、C、C、CClF、CCl、PCl、又はCBrFなどのガスを用いたプラズマエッチングが挙げられる。
なお、触媒層7へのエッチング液8の供給は、第2マスク層5を取り除いてから行ってもよい。
図1乃至図7に示す方法では、以上のようにして、半導体基板1のエッチングを行う。
ところで、凸部4を含む凹凸構造を設けることなしに半導体基板1をエッチングすると、エッチング後に残留する部分が多孔質になりやすい。以下に、これについて説明する。
凸部4を含む凹凸構造を設けないこと以外は、図1乃至図7を用いて説明したのと同様のエッチング方法では、第2マスク層5の開口部の輪郭から比較的遠くに位置した貴金属粒子6によって促進されるエッチングは、半導体基板1の厚さ方向に進行する。それ故、それら貴金属粒子6は、エッチングの進行に伴って、半導体基板1の厚さ方向へ移動する。
しかしながら、第2マスク層5の開口部の輪郭近傍に位置した貴金属粒子6の一部によって促進されるエッチングは、半導体基板1の厚さ方向に進行しない。その結果、これら貴金属粒子6の一部は、半導体基板1の表面領域のうち、第2マスク層5の真下に位置した部分へ移動する。第2マスク層5の真下に位置した部分へ移動した貴金属粒子6が促進するエッチングの進行方向は、これまでのエッチングの進行方向と半導体基板1の結晶構造とが影響を及ぼす。このため、第2マスク層5の真下に位置した部分では、様々な方向へエッチングが進行する。その結果、エッチング後に残留する部分、即ち、第2マスク層5の真下に位置した部分は多孔質になり易い。
凸部4の断面形状が矩形状であること以外は、図1乃至図7を用いて説明したのと同様のエッチング方法によると、以下に説明するように、エッチング後に残留する部分は多孔質になり難い。即ち、そのようなエッチング方法では、エッチングの初期段階において、貴金属粒子6が促進するエッチングは、凸部4の側壁によって囲まれた範囲内でしか生じない。それ故、第2マスク層5の開口部の輪郭から比較的遠くに位置した貴金属粒子6によって促進されるエッチングだけでなく、第2マスク層5の開口部の輪郭近傍に位置した貴金属粒子6によって促進されるエッチングも、半導体基板1の厚さ方向に進行する。
エッチングの初期段階において、エッチングの進行方向が一方向に規制されると、その後のエッチングも上記方向へ進行し得る。即ち、断面形状が矩形状の凸部4を設けると、エッチングは、その初期段階において、半導体基板1の厚さ方向へ進行するように方向づけられ、その後の段階においても、貴金属粒子6は第2マスク層5の真下に位置した部分へ移動し難い。このため、エッチング後に残留する部分、即ち、第2マスク層5の真下に位置した部分が多孔質になり難い。
しかしながら、矩形状の断面形状を有する凸部4を形成する設計を採用した場合、製造のばらつきによって、図8に示すような順テーパ状の断面形状を有する凸部4(以下、順テーパ状凸部)が得られることがある。
図9に示すように、このような断面形状を有する凸部4上に、図5を用いて説明した方法により触媒層7を形成し、図6及び図7を用いて説明した方法によってエッチングすると、エッチングは図10に示すように進行する。即ち、凸部4は順テーパ状の断面形状を有しているため、エッチングの初期段階において、第2マスク層5の開口部の輪郭近傍に位置した貴金属粒子6の一部によって促進されるエッチングは、半導体基板1の厚さ方向に対して傾いた方向、例えば、順テーパ状凸部の側壁に沿った方向へ進行し得る。それ故、エッチングの初期段階において、第2マスク層5の開口部の輪郭近傍に位置した貴金属粒子6の一部は、半導体基板1の厚さ方向に対して傾いた方向、例えば、順テーパ状凸部の側壁に沿った方向へ移動する。これら貴金属粒子6の一部は、エッチングが更に進行するのに伴い、半導体基板1の表面領域のうち第2マスク層5の真下に位置した部分に移動する。その結果、凸部4を省略した場合ほどではないにしろ、エッチング後に残留する部分、即ち、半導体基板1の表面領域のうち第2マスク層5の真下に位置した部分は多孔質になり易い。
一方、図1乃至図7を参照しながら説明したエッチング方法によると、エッチング後に残留する部分は多孔質になり難い。以下に、これについて説明する。
先ず、図1乃至図4を用いて説明した方法によって、図11に示す構造が得られる。次に、図5を用いて説明した方法によって、図11に示す構造物に触媒層7を形成すると、図12に示す構造が得られる。
次に、図6及び図7を用いて説明した方法によって、図12に示す構造物をエッチングすると、図13に示す構造が得られる。エッチングの初期段階においては、貴金属粒子6が促進するエッチングは、凸部4の側壁によって囲まれた範囲内でしか生じない。そして、凸部4は逆テーパ状の断面形状を有しているため、第2マスク層5の開口部の輪郭近傍に位置した貴金属粒子6は、その後の段階においても、半導体基板1の表面領域のうち第2マスク層5の真下に位置した部分へ移動し難い。そして、凸部4が逆テーパ状の断面形状を有する設計を採用した場合、製造のばらつきを生じたとしても、順テーパ状の断面形状を有する凸部4が形成される可能性は低い。従って、図1乃至図7を参照しながら説明したエッチング方法によると、エッチング後に残留する部分は多孔質になり難い。
上述したエッチング方法において、第1マスク層2は、例えば、以下の方法により形成することができる。
先ず、図14に示すように、半導体基板1の表面に無機材料層9を形成する。無機材料層9の材料は、例えば、酸化シリコンなどの無機材料である。無機材料層9は、例えば、気相体積法による成膜や、半導体基板1の表面領域の酸化又は窒化によって形成することができる。
次に、図15に示すように、図14に示す無機材料層9の表面の一部にレジスト層10を形成する。レジスト層10の材料は、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料である。レジスト層10は、例えば、フォトリソグラフィによって形成することができる。
次に、図16に示すように、レジスト層10をエッチングマスクとして用いて、図15に示す無機材料層9をエッチングする。エッチングは、例えば、反応性イオンエッチングである。反応性イオンエッチングにおいては、フルオロカーボン系のガスを含むエッチングガスを用い、このガスから生じるフルオロカーボンポリマーを、エッチングによって形成される開口部の側壁に、下方になるほど厚くなるように堆積させる。エッチング時の高周波出力や被エッチング材へのバイアス電圧を調整して、エッチングガス本来の等方的エッチングによるエッチング量と、エッチングガスから発生するイオンのエネルギーに起因する異方性エッチングによるエッチング量との比を制御する。以上の制御によって、図16に示すような順テーパ状の断面形状を有する開口部を形成することができる。このようにエッチング条件によってエッチング量の比率を制御する場合、高周波出力を低くすることで、深さ方向のエッチング量を減らすと、テーパ角を小さくすることができる。なお、このような開口部の形成方法は、以下の特許文献にも記載されている。
特開平10-7082号公報
国際公開第2010/150720号
次に、図17に示すように、図16に示す構造物からレジスト層10を除去する。レジスト層10は、例えば、エッチングによって除去することができる。
このようにしてパターニングされた無機材料層9を第1マスク層2として得る。
図14乃至図17を参照しながら説明した第1マスク層2の形成方法では、第1マスク層2の側壁は傾斜面であったが、第1マスク層2の側壁は階段状であってもよい。第1マスク層2の側壁が階段状であると、階段状の側壁を有する凸部4を形成することができる。以下、階段状の側壁を有する第1マスク層2の形成方法の具体例について述べる。
先ず、図15に示す構造物を準備する。次に、図18に示すように、レジスト層10をエッチングマスクとして用いて、図15に示す無機材料層9の一部をエッチングする。具体的には、エッチングによる厚さの減少分が、エッチング前の無機材料層9の厚さよりも小さくなるようにエッチングする。即ち、無機材料層9のうちレジスト層10によって被覆されていない部分が完全には除去されないように、無機材料層9をエッチングする。エッチングは、例えば、反応性イオンエッチングである。以下、無機材料層9のエッチングは、反応性イオンエッチングによって行うとする。
次に、図19に示すように、図18に示す構造物からレジスト層10を除去する。
次に、図20に示すように、図19に示す無機材料層9の表面の一部にレジスト層10Aを形成する。レジスト層10Aは、無機材料層9のうち、図15においてレジスト層10が被覆していた部分と、図18を用いて説明したエッチングによって厚さを減じた部分の周縁部とを被覆するように形成する。即ち、レジスト層10Aは、無機材料層9のうち図18を用いて説明したエッチングによって厚さを減じた部分の中央部の位置に開口を有するように形成する。レジスト層10A及び後述するレジスト層10Bに使用する材料及びそれらの形成方法は、レジスト層10について説明したのと同様である。
次に、図21に示すように、レジスト層10Aをエッチングマスクとして用いて、図20に示す無機材料層9の一部をエッチングする。具体的には、エッチングによる厚さの減少分が、エッチング前の無機材料層9の厚さよりも小さくなるようにエッチングする。即ち、無機材料層9のうちレジスト層10Aによって被覆されていない部分が完全には除去されないように、無機材料層9をエッチングする。
次に、図22に示すように、図21に示す構造物からレジスト層10Aを除去する。
次に、図23に示すように、図22に示す無機材料層9の表面の一部にレジスト層10Bを形成する。レジスト層10Bは、無機材料層9のうち、図20においてレジスト層10Aが被覆していた部分と、図21を用いて説明したエッチングによって厚さを減じた部分の周縁部とを被覆するように形成する。即ち、レジスト層10Bは、無機材料層9のうち図21を用いて説明したエッチングによって厚さを減じた部分の中央部の位置に開口を有するように形成する。
次に、図24に示すように、レジスト層10Bをエッチングマスクとして用いて、図23に示す無機材料層9をエッチングする。具体的には、無機材料層9のうちレジスト層10Bによって被覆されていない部分を完全に除去するように、無機材料層9をエッチングする。
次に、図25に示すように、図24に示す構造物からレジスト層10を除去する。
このようにしてパターニングされた無機材料層9を、階段状の側壁を有する第1マスク層2として得る。
上述したエッチング方法において、凸部4の寸法及び第2マスク層5の寸法は、以下の通りにすることが好ましい。以下、凸部4の寸法について図26及び図27を用いて説明する。
図26は、図3に示す半導体基板の上面を概略的に示す平面図である。図26において、参照符号O1は、半導体基板1の表面に平行な平面への凸部4の上面の第1正射影を表している。また、図26において、参照符号O2は、半導体基板1の表面に平行な平面への凸部4の最下部の第2正射影を表している。凸部4の最下部とは、凸部4のうち、半導体基板1と接している部分のことである。図26に示す距離dは、第1正射影O1の輪郭から第2正射影O2の輪郭までの距離である。
図27は、図26に示す半導体基板のXXVII-XXVII線に沿った断面図である。図27に示す高さhは、凸部4の高さである。図27に示すように、凸部4の高さhは凸部4の上面から凸部4の最下部までの距離である。
凸部4の高さhは、0.15μm乃至0.5μmの範囲内にあることが好ましく、0.25μm乃至0.4μmの範囲内にあることがより好ましい。高さhが小さすぎると、触媒層7を利用するエッチング工程において、半導体基板1の表面領域のうち第2マスク層5の真下に位置した部分へ貴金属粒子6が移動しやすくなる。高さhの上限は、特に限定されないが、通常10μm以下である。
なお、ここで、「高さh」は、以下の方法により得られる値である。先ず、凸部4を含む半導体基板1の断面を走査電子顕微鏡で撮影する。倍率は、10000倍乃至100000倍の範囲内とする。次に、画像の中の凸部4について高さを測定する。具体的には、凸部4の左側の側壁の高さと凸部4の右側の側壁の高さとを測定する。凸部4の左右の側壁の高さが同じであった場合、何れか一方の側壁の高さを「高さh」とする。凸部4の左右の側壁の高さが異なる場合、より低い方の側壁の高さを「高さh」とする。
距離dは、0.04μm乃至0.5μmの範囲内にあることが好ましく、0.05μm乃至0.3μmの範囲内にあることがより好ましい。凸部4は逆テーパ状の断面形状を有しているので、エッチングが進行するのに伴って、触媒層7のうち凸部4の側壁近傍に位置した部分において貴金属粒子6の量が増加する。距離dが大きすぎると、この増加量が過剰となり、エッチングの均一性が低下する可能性がある。距離dを小さくすると、製造のばらつきによって凸部4の断面形状が順テーパ状になる可能性がある。
距離dは、10000倍乃至100000倍の倍率で、走査電子顕微鏡で凸部4を含む半導体基板1の断面を撮影することで得られた画像から求めることができる。
距離dに対する高さhの比h/dは、1乃至12の範囲内にあることが好ましく、2乃至7の範囲内にあることがより好ましい。比h/dが小さすぎると、エッチングの進行に伴う凸部4の側壁近傍における貴金属粒子6の量の増加が過剰となり、エッチングの均一性が低下する可能性がある。比h/dを大きくすると、製造のばらつきによって凸部4の断面形状が順テーパ状になる可能性が高まる。
また、第2マスク層5の厚さtは、0.15μm乃至10μmの範囲内にあることが好ましく、0.25μm乃至1μmの範囲内にあることがより好ましい。第2マスク層5が薄すぎると、触媒層7が、凸部4の上面だけでなく、凸部4の側壁にも形成される。触媒層7のうち凸部4の側壁上に位置した部分は、半導体基板1の厚さ方向のエッチングに寄与しない。
なお、ここで「厚さt」は、第2マスク層5の厚さ方向に対して平行な断面を走査電子顕微鏡にて観察した画像における、第2マスク層5の上面から第2マスク層5の下面までの距離である。
厚さtと高さhとの比t/hは、1以上であることが好ましく1.5以上であることがより好ましい。比t/hが1未満である場合、凸部4の上面だけでなく、凸部4の側壁にも触媒層7が形成される。上記の通り、触媒層7のうち凸部4の側壁上に位置した部分は、半導体基板1の厚さ方向のエッチングに寄与しない。半導体基板1の比t/hの上限は、特に限定されないが、通常は5以下である。
上述したエッチング方法は、様々な物品の製造に利用することができる。また、上述したエッチング方法は、凹部若しくは貫通孔の形成、又は、半導体ウエハなどの構造物の分割に利用することもできる。一例によると、上述したエッチング方法は、半導体装置の製造に利用することができる。他の例によると、上述したエッチング方法は、半導体ウエハの表面をエッチングし、半導体ウエハを半導体チップへと個片化しすることを含んだ、半導体チップの製造に利用することができる。
以下、実施例及び比較例について説明する。
<実施例>
以下の方法により、シリコン基板に、凸部と第2マスク層と触媒層とを形成し、触媒層を利用した凸部及びシリコン基板のエッチングを行った。そして、エッチング後に、シリコン基板のうち第2マスク層の真下に位置した部分が多孔質になるかを調べた。
先ず、シリコン基板の表面に第1マスク層を形成した。具体的には、シリコン基板としては、上記主面が(100)面であるシリコンウェハを使用した。第1マスク層を形成するに当たり、先ず、シリコン基板上に、酸化シリコンからなる無機材料層を形成した。無機材料層は、化学気相堆積(CVD)によって形成した。無機材料層の厚さは0.42μmとした。次に、無機材料層上に、フォトリソグラフィを利用してレジスト層を形成した。次いで、このレジスト層をマスクとして用いて、無機材料層を反応性イオンエッチングによりパターニングした。反応性イオンエッチングは、エッチングガスにCHFとArとを用い、CHF及びArの流量をそれぞれ20sccm及び40sccmとし、圧力を3Paとし、高周波出力を200Wとして行った。
このようにして、断面形状が順テーパ状の開口部を有する第1マスク層を形成した。ここでは、第1マスク層に設けた開口部は、スリット状とした。開口部の側壁の傾斜角、即ち、開口部の側壁がシリコン基板の表面に対して成す角度は、82°であった。
次に、第1マスク層の開口部に対応した領域に、エピタキシャル成長によって半導体層を形成した。半導体層の厚さ、即ち凸部の高さhは0.33μmであった。また、シリコン基板の表面に平行な平面への凸部の上面の第1正射影の輪郭から、上記平面への凸部の最下部の第2正射影の輪郭までの距離dは、0.05μmであった。従って、距離dに対する高さhの比h/dは、6.7であった。
次に、第1マスク層を除去し、凸部の位置に開口部を有する第2マスク層をシリコン基板に形成した。第2マスク層はフォトリソグラフィによって形成した。
次に、テトラクロロ金(III)酸四水和物の水溶液と弗化水素酸を含む50mLのめっき液を調製した。
次に、凸部と第2マスク層とを形成したシリコン基板を室温で60秒間めっき液に浸漬させて、凸部の上面に触媒層を形成した。浸漬は、シリコン基板を回転させずに行った。図28に、触媒層を形成したシリコン基板の顕微鏡写真を示す。図28の顕微鏡写真は、触媒層を形成したシリコン基板の厚さ方向に平行な断面を走査電子顕微鏡で撮像することにより得られたものである。
次に、27.5mLの弗化水素酸と8.6mLの過酸化水素と63.9mLの水とを混合して100mlのエッチング液を調製した。このエッチング液に、凸部と第2マスク層と触媒層とを形成したシリコン基板を25℃で30分間浸漬させて、これをエッチングした。図29に、エッチング後のシリコン基板の走査電子顕微鏡写真を示す。
図29は、図28に示す構造物をエッチングして得られる構造物の断面を示す顕微鏡写真である。図29に示すように、実施例に係るエッチング方法によると、シリコン基板のうち第2マスク層の真下に位置した部分は多孔質にならなかった。
<比較例>
第1マスク層に設ける開口部の断面形状を逆テーパ状とし、その側壁の傾斜角を100°としたこと以外は実施例と同様の方法により、凸部と第2マスク層と触媒層とをシリコン基板に形成し、触媒層を利用した凸部及びシリコン基板のエッチングを行った。
このエッチング後におけるシリコン基板の厚さ方向に平行な断面を、走査電子顕微鏡で観察した。その結果、シリコン基板のうち第2マスク層の真下に位置した部分は多孔質であった。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…半導体基板、2…第1マスク層、3…半導体層、4…凸部、5…第2マスク層、6…貴金属粒子、7…触媒層、8…エッチング液、9…無機材料層、10…レジスト層、10A…レジスト層、10B…レジスト層。

Claims (14)

  1. 半導体基板の表面に、逆テーパ状の断面形状を有する凸部を含んだ凹凸構造を形成することと、
    貴金属を含む触媒層を、前記表面のうち前記凸部の上面に形成することと、
    前記触媒層へエッチング液を供給して、前記貴金属の触媒としての作用のもとで前記半導体基板をエッチングすることと
    を含んだエッチング方法。
  2. 前記表面に平行な平面への前記凸部の上面の第1正射影の輪郭から、前記平面への前記凸部の最下部の第2正射影の輪郭までの距離dに対する、前記凸部の高さhの比h/dは、1乃至12の範囲内にある請求項1に記載のエッチング方法。
  3. 前記凸部の高さは、0.15μm乃至0.5μmの範囲内にある請求項1又は2に記載のエッチング方法。
  4. 前記凹凸構造の形成は、
    順テーパ状の断面形状を有する開口部を含んだ第1マスク層を前記表面に形成することと、
    前記表面上であって前記開口部の位置に、前記開口部の少なくとも下側部分を充填する半導体層を形成することと
    を含んだ請求項1乃至3の何れか1項に記載のエッチング方法。
  5. 前記半導体層をエピタキシャル成長法によって形成する請求項4に記載のエッチング方法。
  6. 前記半導体層はSiを含む請求項4又は5に記載のエッチング方法。
  7. 前記半導体層を形成した後に、前記第1マスク層を除去することと、
    前記第1マスク層を除去した後に、前記凸部の位置で開口し且つ前記凸部の上面と高さが等しいか又はそれよりも高さが高い上面を有する第2マスク層を形成することとを更に含み、
    前記触媒層の形成は、前記第2マスク層の存在下で行われる請求項4乃至6の何れか1項に記載のエッチング方法。
  8. 前記触媒層への前記エッチング液の供給は、前記第2マスク層を残したまま行う請求項7に記載のエッチング方法。
  9. 前記第2マスク層は、前記凸部と比較して、前記エッチング液に対するエッチング耐性がより高い請求項8に記載のエッチング方法。
  10. 前記エッチング液は腐食剤と酸化剤とを含む請求項1乃至9の何れか1項に記載のエッチング方法。
  11. 前記腐食剤は、弗化水素酸を含み、
    前記酸化剤は、過酸化水素、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO33、Ni(NO32、Mg(NO32、Na228、K228、KMnO4、及びK2Cr27のうち少なくとも1つを含んだ請求項10に記載のエッチング方法。
  12. 前記貴金属はAuである請求項1乃至11の何れか1項に記載のエッチング方法。
  13. 半導体ウエハを請求項1乃至12の何れか1項に記載のエッチング方法によりエッチングして半導体チップへと個片化することを含み、前記表面は前記半導体ウエハの表面である半導体チップの製造方法。
  14. 請求項1乃至12の何れか1項に記載のエッチング方法により、前記表面をエッチングすることを含んだ物品の製造方法。
JP2020171411A 2020-10-09 2020-10-09 エッチング方法、半導体チップの製造方法及び物品の製造方法 Active JP7516200B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020171411A JP7516200B2 (ja) 2020-10-09 2020-10-09 エッチング方法、半導体チップの製造方法及び物品の製造方法
US17/357,350 US20220115238A1 (en) 2020-10-09 2021-06-24 Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
FR2107218A FR3115155B1 (fr) 2020-10-09 2021-07-02 Procédé de gravure, procédé de fabrication d'une puce à semi–conducteur, et procédé de fabrication d'un article

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020171411A JP7516200B2 (ja) 2020-10-09 2020-10-09 エッチング方法、半導体チップの製造方法及び物品の製造方法

Publications (2)

Publication Number Publication Date
JP2022063074A JP2022063074A (ja) 2022-04-21
JP7516200B2 true JP7516200B2 (ja) 2024-07-16

Family

ID=77226929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020171411A Active JP7516200B2 (ja) 2020-10-09 2020-10-09 エッチング方法、半導体チップの製造方法及び物品の製造方法

Country Status (3)

Country Link
US (1) US20220115238A1 (ja)
JP (1) JP7516200B2 (ja)
FR (1) FR3115155B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7555860B2 (ja) * 2021-03-18 2024-09-25 株式会社東芝 エッチング方法
CN115472678B (zh) * 2022-10-11 2026-03-20 江苏第三代半导体研究院有限公司 待刻蚀半导体器件及其制备方法
CN117877973B (zh) * 2024-03-08 2024-06-04 合肥晶合集成电路股份有限公司 一种半导体结构的制造方法
JP2026036720A (ja) * 2024-08-21 2026-03-06 東京エレクトロン株式会社 窪み構造形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509283A (ja) 2011-12-23 2015-03-26 ネグゼオン・リミテッドNexeon Ltd エッチングされたシリコン、エッチングされたシリコン構造を形成する方法及びその使用
JP2017201660A (ja) 2016-05-04 2017-11-09 株式会社ザイキューブ 半導体基板への孔の形成方法及びそれに用いるマスク構造
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2020136567A (ja) 2019-02-22 2020-08-31 セイコーエプソン株式会社 貫通孔の形成方法及び電子デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH107082A (ja) 1996-06-21 1998-01-13 Zexel Corp 循環式呼吸装置の呼吸袋
US8193095B2 (en) * 2010-05-28 2012-06-05 National Taiwan University Method for forming silicon trench
TWI505348B (zh) * 2010-10-08 2015-10-21 華康半導體股份有限公司 And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
JP6036200B2 (ja) * 2012-11-13 2016-11-30 富士電機株式会社 炭化珪素半導体装置の製造方法
KR20160060223A (ko) * 2014-11-19 2016-05-30 삼성디스플레이 주식회사 미세 패턴 형성 방법
US9768303B2 (en) * 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for FinFET device
JP6081647B1 (ja) * 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
US10903329B2 (en) * 2018-02-13 2021-01-26 Wisconsin Alumni Research Foundation Contact photolithography-based nanopatterning using photoresist features having re-entrant profiles
JP7508071B2 (ja) * 2019-09-25 2024-07-01 東京エレクトロン株式会社 基板のパターン化処理

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015509283A (ja) 2011-12-23 2015-03-26 ネグゼオン・リミテッドNexeon Ltd エッチングされたシリコン、エッチングされたシリコン構造を形成する方法及びその使用
JP2017201660A (ja) 2016-05-04 2017-11-09 株式会社ザイキューブ 半導体基板への孔の形成方法及びそれに用いるマスク構造
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2020136567A (ja) 2019-02-22 2020-08-31 セイコーエプソン株式会社 貫通孔の形成方法及び電子デバイスの製造方法

Also Published As

Publication number Publication date
FR3115155A1 (fr) 2022-04-15
JP2022063074A (ja) 2022-04-21
FR3115155B1 (fr) 2022-10-14
US20220115238A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
JP7516200B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
US10854466B2 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
US9701902B2 (en) Etching method, method of manufacturing article, and etching solution
US10134599B2 (en) Self-anchored catalyst metal-assisted chemical etching
KR102017076B1 (ko) 에칭 방법, 반도체 칩의 제조 방법 및 물품의 제조 방법
KR20240002897A (ko) 인듐 함유 화합물 반도체의 후공정
JP6444805B2 (ja) 半導体チップの製造方法
JP2015095501A (ja) パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
JP7757096B2 (ja) エッチング方法
JP2020053520A (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
KR101503535B1 (ko) 반도체 장치의 제조 방법
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP7735210B2 (ja) 構造体の製造方法及びコンデンサの製造方法
JP6363245B2 (ja) エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
CN118629948A (zh) 一种半导体器件的制造方法
JP7592570B2 (ja) エッチング装置及びエッチング方法
JP2025047175A (ja) エッチング方法
KR102890995B1 (ko) 웨이퍼 식각방법
JP2005136097A (ja) 半導体装置の製造方法
KR20050002010A (ko) 반도체 소자의 콘택홀 형성방법
CN115023795A (zh) 合金膜蚀刻
CN120933154A (zh) 一种凸起区窗口的制备方法
CN117116755A (zh) 氧化物层的刻蚀方法及半导体结构的形成方法
JP2001102528A (ja) 半導体装置の製造方法
JP2005303055A (ja) エッチング方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240703

R150 Certificate of patent or registration of utility model

Ref document number: 7516200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150