JP7523625B2 - 映像処理装置、映像処理方法、及び制御プログラム - Google Patents
映像処理装置、映像処理方法、及び制御プログラム Download PDFInfo
- Publication number
- JP7523625B2 JP7523625B2 JP2023075152A JP2023075152A JP7523625B2 JP 7523625 B2 JP7523625 B2 JP 7523625B2 JP 2023075152 A JP2023075152 A JP 2023075152A JP 2023075152 A JP2023075152 A JP 2023075152A JP 7523625 B2 JP7523625 B2 JP 7523625B2
- Authority
- JP
- Japan
- Prior art keywords
- frame rate
- video signal
- video
- screen
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
以下、本発明の一実施形態について、図1~図3を参照して説明する。本実施形態においては、複数の映像信号が示す各映像を、同一の画面に表示させる場合におけるフレームレートの設定例について説明する。なお、本明細書においては、上述した場合におけるフレームレートを、共通フレームレートと適宜呼称する。
図1は、本実施形態に係るテレビジョン受像機1の機能ブロック図である。図1に示す通り、テレビジョン受像機1は、映像処理装置10、テレビ制御部2、OSD生成部4、及び表示部5を備える。
以下、本実施形態の基本となる共通フレームレートの設定例であって、複数の映像信号の示す映像を同一画面に表示させる場合における共通フレームレートの設定例について、図2を参照して説明する。
図1の構成を用いた本実施形態における処理の流れについて、図1~図3を参照してステップごとに説明する。図3は、本実施形態の処理の流れを示すフローチャートである。
ステップS101において、取得部12は、各映像信号を取得する。具体的には、取得部12は、映像出力装置100から、映像出力装置100が出力する第1の映像信号であって、フレーム間隔が変動し得る第1の映像信号を取得し、OSD生成部4が生成した、OSD画面を示す第2の映像信号であって、固定フレームレートの第2の映像信号を取得する。
続いて、ステップS102において、フレームレート設定部13は、ステップS101において取得部12が取得した各映像信号の共通フレームレートを、図2(c)に示すように、第2の映像信号のフレームレートに設定する。
続いて、ステップS103において、装置制御部11は、各映像信号が示す映像を同一画面に表示させた映像を示す映像信号をテレビ制御部2に供給する。
続いて、ステップS104において、表示制御部3は、ステップS103において装置制御部11から供給された映像信号が示す映像を表示部5に表示させる。
以下、共通フレームレートの第2の設定例であって、映像処理装置10に、複数の固定フレームレートの映像信号が入力される場合の共通フレームレートの設定例について説明する。なお、本例及び以降のフレームレートの設定例において説明する、上記共通フレームレートを設定する処理は、上述のステップS102の処理に相当する。また、本例に係る取得部12は、第1の映像信号及び第2の映像信号に加え、固定フレームレートの第3の映像信号を取得する。なお、第3の映像信号の取得元は、テレビジョン受像機1の内部と外部とのどちらでもよい。
以下、共通フレームレートの第3の設定例について、図1及び図5を参照して説明する。本例においては、共通フレームレートを所定の閾値以上に設定する構成について説明する。
ステップS101において、取得部12は、各映像信号を取得する。具体的には、取得部12は、映像出力装置100から、映像出力装置100が出力する第1の映像信号であって、フレーム間隔が変動し得る第1の映像信号を取得し、OSD生成部4が生成した、OSD画面を示す第2の映像信号であって、固定フレームレートの第2の映像信号を取得する。本ステップの処理が実行されたのち、続いて、ステップS202の処理が実行される。
続いて、ステップS202においては、装置制御部11が、第2の映像信号のフレームレートの周波数の値であるnが所定の閾値N以上であるか否かを判定する。ここで、n及びNは1以上の整数である。第2の映像信号のフレームレートnが閾値N以上である場合、続いてステップS203の処理が実行され、閾値Nに満たない場合、続いてステップS204の処理が実行される。
ステップS203においては、フレームレート設定部13が、第1の映像信号及び第2の映像信号の共通フレームレートを、第2の映像信号のフレームレートに設定する。本ステップの処理が実行されたのち、続いてステップS103の処理が実行される。
ステップS204においては、フレームレート設定部13が、第1の映像信号及び第2の映像信号の共通フレームレートを、引き続き第1の映像信号のフレームレートに設定する。本ステップの処理が実行されたのち、続いてステップS103の処理が実行される。
続いて、ステップS103において、装置制御部11は、各映像信号が示す映像を同一画面に表示させた映像を示す映像信号をテレビ制御部2に供給する。
続いて、ステップS104において、表示制御部3は、ステップS103において装置制御部11から供給された映像信号が示す映像を表示部5に表示させる。
フレームレートの設定例3において上述した処理の流れにおいて、図5(b)に示すように、ステップS204に代わり、以下のステップS205が実行される構成でもよい。
ステップS205においては、フレームレート設定部13が、第1の映像信号及び第2の映像信号の共通フレームレートを、事前に設定された所定の固定フレームレートに設定する。そして装置制御部11は、第1の映像信号及び第2の映像信号が示す映像を同一画面に表示させる場合の映像を示す映像信号をテレビ制御部2に供給する。本ステップの処理が実行されたのち、続いてステップS103の処理が実行される。
フレームレートの設定例3において上述した処理の流れにおいて、図6に示すように、ステップS204に代わり、以下のステップS206及びステップS207が実行される構成でもよい。
ステップS206において、フレームレート設定部13は、第2の映像信号のフレームレートn及び所定の閾値Nに関して、k・n>=Nを満たす最小のkの値を算出する。なおkは2以上の整数である。
続いてステップS207において、フレームレート設定部13は、第1の映像信号及び第2の映像信号の共通フレームレートを、ステップS206におけるk・nの値に設定する。本ステップの処理が実行されたのち、続いてステップS103の処理が実行される。
本発明の第2の実施形態について、図1、図7及び図8を参照して説明する。本実施形態においては、共通フレームレートを、各映像信号が示す映像の面積比に応じて設定する構成について説明する。なお便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、説明を省略する。
本実施形態においても図1に示す構成を用いる。ただし、本実施形態に係る装置制御部11は、入力される複数の映像信号の示す映像を同一画面に表示させる場合における、各映像が画面に占める面積比を算出する機能を有する。
本実施形態における処理の流れについて、図1、図7及び図8を参照してステップごとに説明する。図7は、本実施形態における処理の流れを示すフローチャートである。
ステップS101においては、実施形態1と同様の処理が実行される。本ステップの処理が実行されたのち、続いて、ステップS302の処理が実行される。
続いて、ステップS302において、装置制御部11は、ステップS101において取得部12が取得した第1の映像信号及び第2の映像信号が示す映像を同一画面に表示させる場合における、各映像が画面に占める面積比を算出する。なお、装置制御部11が当該面積比を算出する方法は、特定の方法に限定されない。例えば、装置制御部11は、各映像信号に含まれるメタデータ、又は、各映像信号に付随して取得する映像信号を参照し、当該面積比を算出してもよい。
続いて、ステップS303において、装置制御部11は、ステップS302において算出した、各映像が画面に占める面積比を比較し、何れの映像の面積比が大きいかを判定する。図8の各図は、本実施形態に係る画面の表示例を示す図である。図8の各図において、Video1は、第1の映像信号が示す映像を対応し、Video2は、第2の映像信号が示す映像に対応する。図8の各図に示すように、各映像の画面の形状は必ずしも矩形でなくともよい。
なお、各映像の面積比が等しい場合には、続いてステップS304とステップS305との何れのステップの処理が実行されてもよい。
ステップS304において、フレームレート設定部13は、第1の映像信号及び第2の映像信号の共通フレームレートを、第1の映像信号のフレームレートに設定する。そして装置制御部11は、第1の映像信号及び第2の映像信号が示す映像を同一画面に表示させる場合の映像を示す映像信号をテレビ制御部2に供給する。
ステップS305において、フレームレート設定部13は、第1の映像信号及び第2の映像信号の共通フレームレートを、第2の映像信号のフレームレートに設定する。
ステップS103及びステップS104においては、実施形態1と同様の処理が実行される。
本実施形態においては、共通フレームレートを、複数の画面あるいは映像からなる結合映像に対応する映像信号のフレームレートに設定する構成について説明する。なお便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、説明を省略する。
また、表示画面内に上述した結合映像が複数存在する場合、フレームレート設定部13は、共通フレームレートを、最も多くの映像信号に対応する結合映像のフレームレートに設定してもよい。上記の構成によれば、上記結合映像の映像品位の低下を抑制できる。
本実施形態においては、共通フレームレートを、ユーザの操作対象である画面あるいは映像に対応する映像信号のフレームレートに設定する構成について説明する。便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、説明を省略する。
映像処理装置10の制御ブロック(特に取得部12およびフレームレート設定部13)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
本発明の態様1に係る映像処理装置10は、取得部12と、フレームレート設定部13とを備えた映像処理装置10であって、取得部12は、フレーム間隔が変動し得る第1の映像信号と、フレーム間隔が変動しない第2の映像信号とを含む複数の映像信号を取得し、フレームレート設定部13は、上記複数の映像信号の示す映像を同一画面に表示させる場合のフレームレートを、上記複数の映像信号が示す何れかのフレーム間隔に対応するフレームレート、又は、当該フレームレートを定数倍して得られるフレームレートに設定する構成である。上記の構成によれば、ユーザがより注視する画面の映像品位の低下を抑制することができる。
2 テレビ制御部
3 表示制御部
4 OSD生成部
5 表示部
10 映像処理装置
11 装置制御部
12 取得部
13 フレームレート設定部
100 映像出力装置
Claims (3)
- 取得部と、フレームレート設定部とを備えた映像処理装置であって、
上記取得部は、フレーム間隔が変動し得る第1の映像信号と、フレーム間隔が変動しない第2の映像信号とを含む複数の映像信号を取得し、
上記フレームレート設定部は、上記複数の映像信号の示す映像を同一の画面に表示させる場合において、
上記第1の映像信号が示す映像の上記画面に占める面積比が、上記第2の映像信号が示す映像の上記画面に占める面積比よりも大きいときは、上記第1の映像信号及び上記第2の映像信号の共通フレームレートを、上記第1の映像信号のフレームレートに設定し、
上記第2の映像信号が示す映像の上記画面に占める面積比が、上記第1の映像信号が示す映像の上記画面に占める面積比よりも大きいときは、上記共通フレームレートを、上記第2の映像信号のフレームレートに設定する
ことを特徴とする映像処理装置。 - 装置によって実行され、取得ステップと、フレームレート設定ステップとを含む映像処理方法であって、
上記取得ステップでは、フレーム間隔が変動し得る第1の映像信号と、フレーム間隔が変動しない第2の映像信号とを含む複数の映像信号が取得され、
上記フレームレート設定ステップでは、上記複数の映像信号の示す映像を同一の画面に表示させる場合において、
上記第1の映像信号が示す映像の上記画面に占める面積比が、上記第2の映像信号が示す映像の上記画面に占める面積比よりも大きいときは、上記第1の映像信号及び上記第2の映像信号の共通フレームレートは、上記第1の映像信号のフレームレートに設定され、
上記第2の映像信号が示す映像の上記画面に占める面積比が、上記第1の映像信号が示す映像の上記画面に占める面積比よりも大きいときは、上記共通フレームレートは、上記第2の映像信号のフレームレートに設定される
ことを特徴とする映像処理方法。 - 請求項1に記載の映像処理装置としてコンピュータを機能させるための制御プログラムであって、上記取得部及び上記フレームレート設定部としてコンピュータを機能させるための制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023075152A JP7523625B2 (ja) | 2018-04-11 | 2023-04-28 | 映像処理装置、映像処理方法、及び制御プログラム |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018076372A JP7273460B2 (ja) | 2018-04-11 | 2018-04-11 | 映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体 |
| JP2023075152A JP7523625B2 (ja) | 2018-04-11 | 2023-04-28 | 映像処理装置、映像処理方法、及び制御プログラム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018076372A Division JP7273460B2 (ja) | 2018-04-11 | 2018-04-11 | 映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023095936A JP2023095936A (ja) | 2023-07-06 |
| JP7523625B2 true JP7523625B2 (ja) | 2024-07-26 |
Family
ID=68337684
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018076372A Active JP7273460B2 (ja) | 2018-04-11 | 2018-04-11 | 映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体 |
| JP2023075152A Active JP7523625B2 (ja) | 2018-04-11 | 2023-04-28 | 映像処理装置、映像処理方法、及び制御プログラム |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018076372A Active JP7273460B2 (ja) | 2018-04-11 | 2018-04-11 | 映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP7273460B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7273460B2 (ja) * | 2018-04-11 | 2023-05-15 | シャープ株式会社 | 映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体 |
| JP7787706B2 (ja) * | 2021-12-17 | 2025-12-17 | シャープ株式会社 | 表示装置 |
| CN114613314B (zh) * | 2022-05-10 | 2022-08-26 | 深圳市时代华影科技股份有限公司 | 画面显示控制方法、装置、设备与介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020078338A (ko) | 2001-04-09 | 2002-10-18 | 엘지전자 주식회사 | 디지털티브이의화면동기장치및방법 |
| JP2003099173A (ja) | 2001-09-21 | 2003-04-04 | Canon Inc | 表示画面制御装置 |
| JP2006203334A (ja) | 2005-01-18 | 2006-08-03 | Canon Inc | 画像記録装置及びその制御方法、並びにプログラム |
| JP2009111936A (ja) | 2007-11-01 | 2009-05-21 | Hitachi Ltd | 映像表示装置 |
| JP2012118563A (ja) | 2012-02-03 | 2012-06-21 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
| JP2015195572A (ja) | 2014-03-28 | 2015-11-05 | パナソニックIpマネジメント株式会社 | コンテンツ処理装置およびコンテンツ処理方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100515069C (zh) * | 2004-09-16 | 2009-07-15 | 株式会社Ntt都科摩 | 视频评价装置及方法、帧速率确定装置、及视频处理装置 |
| JP5202193B2 (ja) * | 2007-11-06 | 2013-06-05 | キヤノン株式会社 | 画像処理装置及び方法 |
| JP7273460B2 (ja) * | 2018-04-11 | 2023-05-15 | シャープ株式会社 | 映像処理装置、映像処理方法、テレビジョン受像機、制御プログラム、及び記録媒体 |
-
2018
- 2018-04-11 JP JP2018076372A patent/JP7273460B2/ja active Active
-
2023
- 2023-04-28 JP JP2023075152A patent/JP7523625B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020078338A (ko) | 2001-04-09 | 2002-10-18 | 엘지전자 주식회사 | 디지털티브이의화면동기장치및방법 |
| JP2003099173A (ja) | 2001-09-21 | 2003-04-04 | Canon Inc | 表示画面制御装置 |
| JP2006203334A (ja) | 2005-01-18 | 2006-08-03 | Canon Inc | 画像記録装置及びその制御方法、並びにプログラム |
| JP2009111936A (ja) | 2007-11-01 | 2009-05-21 | Hitachi Ltd | 映像表示装置 |
| JP2012118563A (ja) | 2012-02-03 | 2012-06-21 | Casio Comput Co Ltd | 映像出力装置、及び映像出力方法 |
| JP2015195572A (ja) | 2014-03-28 | 2015-11-05 | パナソニックIpマネジメント株式会社 | コンテンツ処理装置およびコンテンツ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7273460B2 (ja) | 2023-05-15 |
| JP2019186767A (ja) | 2019-10-24 |
| JP2023095936A (ja) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7523625B2 (ja) | 映像処理装置、映像処理方法、及び制御プログラム | |
| EP3232669B1 (en) | Video frame processing method, video processing chip, motion estimation and motion compensation chip | |
| US20180007311A1 (en) | Image data output device, image data output method, integrated circuit, and image display device | |
| US9875522B2 (en) | Display control apparatus | |
| US8593575B2 (en) | Video display apparatus for shortened-delay processing of a video signal and video processing method | |
| EP3603059B1 (en) | Display diagnostics for enhancing performance of display devices | |
| EP3099081A1 (en) | Display apparatus and control method thereof | |
| JP6362116B2 (ja) | 表示装置及びその制御方法、プログラム、記憶媒体 | |
| JP4691193B1 (ja) | 映像表示装置および映像処理方法 | |
| US11282483B2 (en) | Full-screen displays | |
| JP6190482B1 (ja) | 表示制御装置、表示装置、テレビジョン受像機、表示制御装置の制御方法、制御プログラム、及び記録媒体 | |
| WO2012107985A1 (ja) | 映像信号処理装置および映像信号処理方法 | |
| US10212316B2 (en) | Video processing apparatus | |
| US8570435B2 (en) | Video processing method and device thereof | |
| KR20150081687A (ko) | 영상표시장치, 영상표시장치의 구동방법 및 영상표시방법 | |
| US20120008692A1 (en) | Image processing device and image processing method | |
| JPWO2018003665A1 (ja) | 画像処理装置、画像処理方法、制御プログラム、および記録媒体 | |
| CN107743710A (zh) | 显示装置及其控制方法 | |
| CN114630090B (zh) | 图像处理装置以及图像处理方法 | |
| US10121265B2 (en) | Image processing device and method to calculate luminosity of an environmental light of an image | |
| US8730398B2 (en) | Video output apparatus and control method therefor, and non-transitory recording (storing) medium that records program | |
| US11189254B2 (en) | Video processing device, display device, video processing method, and recording medium | |
| JP5259867B2 (ja) | 映像表示装置及び映像処理方法 | |
| WO2017163805A1 (ja) | 画像提供装置、画像表示システム、画像提供方法、および、プログラム | |
| US10341600B2 (en) | Circuit applied to television and associated image display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7523625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |