JP7531292B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7531292B2
JP7531292B2 JP2020045603A JP2020045603A JP7531292B2 JP 7531292 B2 JP7531292 B2 JP 7531292B2 JP 2020045603 A JP2020045603 A JP 2020045603A JP 2020045603 A JP2020045603 A JP 2020045603A JP 7531292 B2 JP7531292 B2 JP 7531292B2
Authority
JP
Japan
Prior art keywords
lead frame
extension
connector member
conductive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020045603A
Other languages
English (en)
Other versions
JP2021150334A (ja
Inventor
克哉 佐藤
翔 山口
哲也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020045603A priority Critical patent/JP7531292B2/ja
Priority to US17/110,437 priority patent/US11367675B2/en
Priority to EP20211846.9A priority patent/EP3882960A1/en
Priority to TW109143266A priority patent/TWI747652B/zh
Publication of JP2021150334A publication Critical patent/JP2021150334A/ja
Application granted granted Critical
Publication of JP7531292B2 publication Critical patent/JP7531292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07602—Connecting or disconnecting of strap connectors using an auxiliary member
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/641—Dispositions of strap connectors
    • H10W72/642—Dispositions of strap connectors being orthogonal to a side surface of the chip, e.g. in parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/641—Dispositions of strap connectors
    • H10W72/646—Dispositions of strap connectors the connected ends being on auxiliary connecting means on bond pads, e.g. on a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/681—Auxiliary members, e.g. flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

実施形態は、半導体装置の製造方法に関する。
従来から、半導体装置において、半導体チップを外部の配線に容易に接続できるように、ダイパッド上に半導体チップを設け、半導体チップにおける２つの端子とこれらに対応する２つのリードフレームとの間をそれぞれ導電部材で電気的に接続する構造が知られている。このような半導体装置においては、２つの導電部材が近接した状態で接合される場合がある。
特開２００９－２６７０５４号公報
実施形態は、２つの導電部材が近接することを抑制できる半導体装置の製造方法を提供することを目的とする。
実施形態に係る半導体装置の製造方法は、リードフレームの第１部分に半導体チップを固定する工程と、前記半導体チップの第１端子及び第２端子、並びに、前記リードフレームの第２部分及び第３部分に、一つのコネクタ部材を接合する工程と、前記半導体チップ、並びに、前記コネクタ部材における前記第１端子との接合部、前記第２端子との接合部、前記第２部分との接合部、及び前記第３部分との接合部を覆い、前記コネクタ部材の一部、及び前記リードフレームの一部を露出させる封止部材を形成する工程と、前記コネクタ部材における前記封止部材から露出した部分の少なくとも一部を除去することにより、前記コネクタ部材における前記第１端子及び前記第２部分に接合された第１導電部分と、前記コネクタ部材における前記第２端子及び前記第３部分に接合された第２導電部分とを分離する工程と、を備える。
第１の実施形態に係る半導体装置を示す斜視図である。 第１の実施形態に係る半導体装置を示す上面図である。 図２のＡ－Ａ’線における断面図である。 第１の実施形態に係る半導体装置の製造時に用いられる複数のリードフレームを示す上面図である。 一つのリードフレーム及びその周辺を拡大して示す上面図である。 一つのリードフレーム及びその周辺を示す斜視図である。 第１の実施形態に係る半導体装置の製造方法を示す上面図である。 第１の実施形態に係る半導体装置の製造方法を示す上面図である。 第１の実施形態に係る半導体装置の製造方法を示す上面図である。 第１の実施形態に係る半導体装置の製造方法における中間体を示す斜視図である。 中間体を示す上面図である。 図１１のＢ－Ｂ’線における端面図である。 第１の実施形態に係る半導体装置の製造方法を示す上面図である。 第１の実施形態に係る半導体装置の製造方法を示す上面図である。 第１の実施形態に係る半導体装置の製造方法を示す上面図である。 第２の実施形態に係る半導体装置の製造方法における一つのリードフレーム及びその周辺を示す斜視図である。 第２の実施形態に係る半導体装置の製造方法における中間体を示す斜視図である。 中間体を示す上面図である。 図１８のＣ－Ｃ’線における端面図である。 第２の実施形態に係る半導体装置を示す上面図である。 図２０のＤ－Ｄ’線における端面図である。 第３の実施形態に係る半導体装置の製造方法における一つのリードフレーム及びその周辺を示す斜視図である。 第３の実施形態に係る半導体装置の製造方法における中間体を示す斜視図である。 中間体を示す上面図である。 図２４のＥ－Ｅ’線における端面図である。 第３の実施形態に係る半導体装置を示す上面図である。 図２６のＦ－Ｆ’線における端面図である。
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を示す斜視図である。
図２は、本実施形態に係る半導体装置を示す上面図である。
図３は、図２のＡ－Ａ’線における断面図である。
本実施形態に係る半導体装置１００は、図１を参照して概説すると、第１リードフレーム１１０と、第２リードフレーム１２０と、第３リードフレーム１３０と、半導体チップ１４０と、第１導電部材１５０と、第２導電部材１６０と、封止部材１７０と、を備える。なお、一部の図において、半導体装置１００の内部構造をわかりやすくするために、封止部材１７０は２点鎖線で示している。
以下、半導体装置１００の各部について詳述する。以下の説明では、ＸＹＺ直交座標系を用いる。図１～図３に示すように、第１リードフレーム１１０における本体部１１１から半導体チップ１４０に向かう方向を「Ｚ方向」又は「上方向」という。上方向の反対方向を「下方向」という。図２に示すように、Ｚ方向と直交し、かつ、上面視で本体部１１１から第２リードフレームに向かう方向を「Ｘ方向」という。Ｚ方向及びＸ方向と直交し、第３リードフレーム１３０から第２リードフレーム１２０に向かう方向を「Ｙ方向」という。
第１リードフレーム１１０は、銅等の導電性材料からなる。図１及び図２に示すように、第１リードフレーム１１０は、本体部１１１と、突出部１１２と、を有する。
本体部１１１は、例えばダイパッドである。本体部１１１の形状は、板状である。本体部１１１の表面は、上面１１１ａと、上面１１１ａの反対側に位置する下面１１１ｂと、上面１１１ａと下面１１１ｂとの間に位置する側面１１１ｃと、を含む。上面１１１ａ及び下面１１１ｂはＸ方向及びＹ方向に平行である。
突出部１１２は、図２に示すように、上面視において本体部１１１からＸ方向に突出しており、第２リードフレーム１２０と第３リードフレーム１３０との間に位置する。図３に示すように、突出部１１２は、第１延伸部１１２ａと、第２延伸部１１２ｂと、を有する。
第１延伸部１１２ａは、本体部１１１に接続されている。第１延伸部１１２ａは、Ｘ方向に向かうにつれて上方向に向かうように、Ｚ方向及びＸ方向に対して傾斜した方向に沿って延びている。第２延伸部１１２ｂは、第１延伸部１１２ａに接続されており、第１延伸部１１２ａからＸ方向に沿って延びている。第２延伸部１１２ｂの上面１１２ｃは、Ｘ方向及びＹ方向に平行である。ただし、第１リードフレーム１１０に突出部１１２は設けられていなくてもよい。
第２リードフレーム１２０は、銅等の導電性材料からなる。図１に示すように、第２リードフレーム１２０は、第１リードフレーム１１０と離隔している。本実施形態では、第２リードフレーム１２０は、平板部１２１と、第１延伸部１２２と、第２延伸部１２３と、第３延伸部１２４と、を有する。
平板部１２１は、本体部１１１の上面１１１ａよりも上方に位置する。また、図２に示すように、上面視において平板部１２１は、本体部１１１からＸ方向に離隔している。図３に示すように、平板部１２１の上面１２１ａは、Ｘ方向及びＹ方向に平行である。
第１延伸部１２２は、平板部１２１に接続されており、平板部１２１からＸ方向に沿って延びている。第１延伸部１２２は、平板部１２１よりも上方に突出している。そのため、平板部１２１と第１延伸部１２２との間には、上方向に起立する段差１２５が形成されている。第２延伸部１２３は、第１延伸部１２２に接続されている。第２延伸部１２３は、Ｘ方向に向かうにつれて下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。第３延伸部１２４は、第２延伸部１２３に接続されており、Ｘ方向に沿って延びている。
第３リードフレーム１３０は、銅等の導電性材料からなる。図１に示すように、第３リードフレーム１３０は、第１リードフレーム１１０から離隔している。また、第２リードフレーム１２０及び第３リードフレーム１３０は、Ｙ方向に配列されており、Ｙ方向において互いに離隔している。本実施形態では、第３リードフレーム１３０は、平板部１３１と、第１延伸部１３２と、第２延伸部１３３と、第３延伸部１３４と、を有する。
平板部１３１は、本体部１１１の上面１１１ａよりも上方に位置する。図２に示すように、上面視において平板部１３１は、本体部１１１からＸ方向に離隔している。図１に示すように、平板部１３１の上面１３１ａは、Ｘ方向及びＹ方向に平行である。Ｚ方向において、上面１３１ａは、第２リードフレーム１２０の平板部１２１の上面１２１ａと概ね同じ位置に位置する。
第１延伸部１３２は、平板部１３１に接続されており、平板部１３１からＸ方向に平行に延びている。第１延伸部１３２は、平板部１３１よりも上方に突出している。そのため、平板部１３１と第１延伸部１３２との間には、上方向に起立する段差１３５が形成されている。第２延伸部１３３は、第１延伸部１３２に接続されている。第２延伸部１３３は、Ｘ方向に向かうにつれ下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。第３延伸部１３４は、第２延伸部１３３に接続されており、Ｘ方向に沿って延びている。
半導体チップ１４０は、本実施形態では、ＭＯＳＦＥＴ (Metal-Oxide Semiconductor Field Effect Transistor）である。半導体チップ１４０は、第１リードフレーム１１０の本体部１１１上に配置されている。半導体チップ１４０と本体部１１１との間には、半田等の導電性の接合部材１８１が設けられており、半導体チップ１４０と本体部１１１とが接合部材１８１により接合されている。半導体チップ１４０は、第１端子１４１と、第２端子１４２と、第３端子１４３と、を有する。
第１端子１４１は、半導体チップ１４０の上面に設けられている。第１端子１４１は、本実施形態ではゲート電極に相当する。第２端子１４２は、半導体チップ１４０の上面に設けられている。第２端子１４２は、本実施形態ではソース電極に相当する。第１端子１４１及び第２端子１４２は、例えばＹ方向に配列されている。
第３端子１４３は、半導体チップ１４０の下面に設けられている。第３端子１４３は、本実施形態ではドレイン電極に相当する。図３に示すように、第３端子１４３は、接合部材１８１を介して第１リードフレーム１１０に電気的に接続されている。
ただし、半導体チップ１４０は、ＭＯＳＦＥＴではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等であってもよい。例えば半導体チップ１４０がＩＧＢＴである場合、第１端子１４１はゲート電極に相当し、第２端子１４２はエミッタ電極に相当し、第３端子１４３はコレクタ電極に相当する。
第１導電部材１５０は、図１に示すように、半導体チップ１４０における第１端子１４１と第２リードフレーム１２０とを電気的に接続する。第１導電部材１５０は、銅等の導電性材料からなる。第１導電部材１５０は、第１部分１５１と、第２部分１５２と、第３部分１５３と、第４部分１５４と、を有する。
第１部分１５１は、第１端子１４１上に配置されている。第１部分１５１と第１端子１４１との間には、半田等の導電性の接合部材１８２が配置されており、第１部分１５１と第１端子１４１とが接合部材１８２により接合されている。
第２部分１５２は、第２リードフレーム１２０における平板部１２１上に設けられている。したがって、第２部分１５２は、第１部分１５１よりも上方に位置する。第２部分１５２と平板部１２１との間には、半田等の導電性の接合部材１８３が配置されており、第２部分１５２と平板部１２１とが接合部材１８３により接合されている。第２部分１５２の形状は、板状である。
第３部分１５３は、第１部分１５１と第２部分１５２とを接続している。第３部分１５３は、Ｘ方向及びＺ方向に対して傾斜する方向に沿って延びている。
第４部分１５４は、第２部分１５２に接続されており、第２部分１５２からＸ方向に沿って延びている。図２に示すように、上面視において第４部分１５４は、第２リードフレーム１２０の第１延伸部１２２と突出部１１２との間に位置する。
図３に示すように、本実施形態では、第１導電部材１５０において接合部材１８３に対向する面（第２部分１５２及び第４部分１５４の下面１５５）は、Ｘ方向及びＹ方向に平行である。Ｚ方向において、下面１５５は、第２リードフレーム１２０の平板部１２１の上面１２１ａよりも若干上方に位置し、突出部１１２の上面１１２ｃと概ね同じ位置に位置する。ただし、第１導電部材１５０の具体的な形状は、上記に限定されない。
第２導電部材１６０は、図１に示すように、半導体チップ１４０における第２端子１４２と第３リードフレーム１３０とを電気的に接続する。第２導電部材１６０は、銅等の導電性材料からなる。第１導電部材１５０及び第２導電部材１６０は、Ｙ方向に配列されており、Ｙ方向において互いに離隔している。第２導電部材１６０は、第１部分１６１と、第２部分１６２と、第３部分１６３と、第４部分１６４と、を有する。
第１部分１６１は、第２端子１４２上に配置されている。第１部分１６１と第２端子１４２との間には、半田等の導電性の接合部材１８４が配置されており、第１部分１６１と第２端子１４２とが接合部材１８４により接合されている。
第２部分１６２は、第３リードフレーム１３０における平板部１３１上に設けられている。そのため、第２部分１６２は、第１部分１６１よりも上方に位置する。第２部分１６２と平板部１３１との間には、半田等の導電性の接合部材１８５が配置されており、第２部分１６２と平板部１３１とが接合部材１８５により接合されている。第２部分１６２の形状は、板状である。
第３部分１６３は、第１部分１６１と第２部分１６２とを接続している。第３部分１６３は、Ｘ方向及びＺ方向に対して傾斜する方向に沿って延びている。
第４部分１６４は、第２部分１６２に接続されており、第２部分１６２からＸ方向に沿って延びている。図２に示すように、上面視において第４部分１６４は、第３リードフレーム１３０の第１延伸部１３２と突出部１１２との間に位置する。
封止部材１７０は、樹脂材料からなる。封止部材１７０の形状は、図１に示すように、本実施形態では直方体である。ただし、封止部材１７０の形状は上記に限定されない。
封止部材１７０は、第１リードフレーム１１０と半導体チップ１４０との接合部、第１端子１４１と第１導電部材１５０との接合部、第１導電部材１５０と第２リードフレーム１２０との接合部、第２端子１４２と第２導電部材１６０との接合部、及び、第２導電部材１６０と第３リードフレーム１３０との接合部を封止している。具体的には、図１～図３に示すように、封止部材１７０は、第１リードフレーム１１０における本体部１１１の上面１１１ａ及び側面１１１ｃ、並びに、突出部１１２の第１延伸部１１２ａ及び第２延伸部１１２ｂの一の部分を覆っている。また、封止部材１７０は、第２リードフレーム１２０における平板部１２１及び第１延伸部１２２の一の部分を覆っている。また、封止部材１７０は、第３リードフレーム１３０における平板部１３１及び第１延伸部１３２の一の部分を覆っている。
封止部材１７０は、第１リードフレーム１１０の一部、第２リードフレーム１２０の一部、及び第３リードフレーム１３０の一部を露出させる。具体的には、図２及び図３に示すように、封止部材１７０は、第１リードフレーム１１０における本体部１１１の下面１１１ｂ及び突出部１１２の第２延伸部１１２ｂの他の部分を露出させる。また、封止部材１７０は、第２リードフレーム１２０における第１延伸部１２２の他の部分、第２延伸部１２３及び第３延伸部１２４を露出させる。また、封止部材１７０は、第３リードフレーム１３０における第１延伸部１３２の他の部分、第２延伸部１３３及び第３延伸部１３４を露出させる。半導体装置１００の使用時においては、本体部１１１の下面１１１ｂ、第２リードフレーム１２０における第３延伸部１２４、及び第３リードフレーム１３０における第３延伸部１３４が外部の配線に電気的に接続される。
ただし、第１リードフレーム１１０、第２リードフレーム１２０、及び第３リードフレーム１３０のそれぞれにおいて封止部材１７０から露出する部分は、上記に限定されない。例えば、封止部材１７０は、第１リードフレーム１１０のＸ方向と反対方向の端部を露出させてもよい。また、第１リードフレーム１１０の第２延伸部１１２ｂの端面１１２ｄは、封止部材１７０の側面と面一であってもよい。
封止部材１７０は、図２に示すように、第１導電部材１５０における第４部分１５４の端面１５０ａ及び第２導電部材１６０における第４部分１６４の端面１６０ａを露出させる。なお図２では、第１導電部材１５０の第４部分１５４及び第２導電部材１６０の第４部分１６４は、封止部材１７０からＸ方向に突出している。ただし、第１導電部材１５０における第４部分１５４の端面１５０ａ及び第２導電部材１６０における第４部分１６４の端面１６０ａは、封止部材１７０の側面と面一であってもよい。
図２に示すように、第１導電部材１５０において封止部材１７０から露出する部分のＸ方向に沿う寸法Ｌ１、第２導電部材１６０において封止部材１７０から露出する部分のＸ方向に沿う寸法Ｌ２、及び突出部１１２において封止部材１７０から露出する部分のＸ方向に沿う寸法Ｌ３は、概ね同じである。また、第２リードフレーム１２０において封止部材１７０から露出する部分のＸ方向に沿う寸法Ｌ４及び第３リードフレーム１３０において封止部材１７０から露出する部分のＸ方向に沿う寸法Ｌ５は、概ね同じである。寸法Ｌ１、Ｌ２、Ｌ３は、本実施形態では、寸法Ｌ４、Ｌ５よりも短い。
次に、本実施形態に係る半導体装置１００の製造方法について説明する。
図４は、本実施形態に係る半導体装置の製造時に用いられる複数のリードフレームを示す上面図である。
図５は、一つのリードフレーム及びその周辺を拡大して示す上面図である。
図６は、一つのリードフレーム及びその周辺を示す斜視図である。
先ず、複数のリードフレーム１０を準備する。本実施形態では、図４に示すように、複数のリードフレーム１０は、Ｘ方向及びＹ方向に配列されており、一つの導電部材１０ａにより一体的に形成されている。以下では、複数のリードフレーム１０のうちの一つのリードフレーム１０を用いた製造方法について説明する。ただし、以下の手順は、一つの導電部材１０ａにおける各リードフレーム１０に対して行うことができる。
図５及び図６に示すように、リードフレーム１０は、第１部分１１と、第２部分１２と、第３部分１３と、第４部分１４と、上面視においてこれらを囲む枠部１５と、を有する。
第１部分１１は、半導体装置１００において第１リードフレーム１１０における本体部１１１となる部分である。第１部分１１の形状は、板状である。図６に示すように、第１部分１１の表面は、上面１１ａと、上面１１ａの反対側に位置する下面１１ｂと、上面１１ａと下面１１ｂとの間に位置する側面１１ｃと、を有する。上面１１ａ及び下面１１ｂは、Ｘ方向及びＹ方向に平行である。
第２部分１２の少なくとも一部は、半導体装置１００において第２リードフレーム１２０となる部分である。第２部分１２は、第１部分１１と離隔している。第２部分１２は、平板部１２ａと、第１延伸部１２ｂと、第２延伸部１２ｃと、第３延伸部１２ｄと、を有する。
図５に示すように、上面視において平板部１２ａは、第１部分１１からＸ方向に離隔している。図６に示すように、平板部１２ａは、第１部分１１の上面１１ａよりも上方に位置する。平板部１２ａの上面１２ｆは、Ｘ方向及びＹ方向に平行である。
第１延伸部１２ｂは、平板部１２ａに接続されており、平板部１２ａからＸ方向に沿って延びている。第１延伸部１２ｂは、平板部１２ａよりも上方に突出している。そのため、平板部１２ａと第１延伸部１２ｂとの間には、上方向に起立する段差１２ｅが形成されている。第２延伸部１２ｃは、第１延伸部１２ｂに接続されている。第２延伸部１２ｃは、Ｘ方向に向かうにつれて下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。第３延伸部１２ｄは、第２延伸部１２ｃ及び枠部１５に接続されており、Ｘ方向に沿って延びている。
第３部分１３の少なくとも一部は、半導体装置１００において第３リードフレーム１３０となる部分である。第３部分１３は、第１部分１１と離隔している。また、第２部分１２及び第３部分１３は、Ｙ方向に配列しており、互いに離隔している。第３部分１３は、平板部１３ａと、第１延伸部１３ｂと、第２延伸部１３ｃと、第３延伸部１３ｄと、を有する。
図５に示すように、上面視において平板部１３ａは、第１部分１１からＸ方向に離隔している。図６に示すように、平板部１３ａは、第１部分１１の上面１１ａよりも上方に位置する。平板部１３ａの上面１３ｆは、Ｘ方向及びＹ方向に平行である。
第１延伸部１３ｂは、平板部１３ａに接続されており、平板部１３ａからＸ方向に沿って延びている。第１延伸部１３ｂは、平板部１３ａよりも上方に突出している。そのため、平板部１３ａと第１延伸部１３ｂとの間には、上方向に起立する段差１３ｅが形成されている。第２延伸部１３ｃは、第１延伸部１３ｂに接続されている。第２延伸部１３ｃは、Ｘ方向に向かうにつれ下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。第３延伸部１３ｄは、第２延伸部１３ｃ及び枠部１５に接続されており、Ｘ方向に沿って延びている。
第４部分１４の少なくとも一部は、半導体装置１００において第１リードフレーム１１０における突出部１１２となる部分である。第４部分１４は、第１延伸部１４ａと、第２延伸部１４ｂと、第３延伸部１４ｃと、第４延伸部１４ｄと、を有する。
第１延伸部１４ａは、第１部分１１に接続されている。第１延伸部１４ａは、Ｘ方向に向かうにつれ上方向に向かうように、Ｚ方向及びＸ方向に対して傾斜した方向に沿って延びている。
第２延伸部１４ｂは、第１延伸部１４ａに接続されており、第１延伸部１４ａからＸ方向に沿って延びている。第２延伸部１４ｂの上面１４ｅは、Ｘ方向及びＹ方向に平行である。上面１４ｅは、第２部分１２の平板部１２ａの上面１２ｆ及び第３部分１３の平板部１３ａの上面１３ｆよりも若干上方に位置する。
第３延伸部１４ｃは、第２延伸部１４ｂに接続されている。第３延伸部１４ｃは、Ｘ方向に向かうにつれ下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。
第４延伸部１４ｄは、第３延伸部１４ｃ及び枠部１５に接続されており、Ｘ方向に沿って延びている。ただし、リードフレーム１０の形状は、上記に限定されない。例えば、リードフレーム１０に第４部分１４は設けられていなくてもよい。
図７～図９は、本実施形態に係る半導体装置の製造方法を示す上面図である。
次に、図７に示すように、リードフレーム１０における第１部分１１の上面１１ａにリフロー前の半田１８１Ｆを配置する。
次に、図８に示すように、半田１８１Ｆ上に半導体チップ１４０を配置する。これにより、半導体チップ１４０が第１部分１１に固定される。この際、半導体チップ１４０は、第３端子１４３が第１部分１１と対向するように配置される。これにより、第１端子１４１及び第２端子１４２が半導体チップ１４０の上面において露出する。
次に、図９に示すように、半導体チップ１４０の第１端子１４１上にリフロー前の半田１８２Ｆを配置する。また、各半導体チップ１４０の第２端子１４２上にリフロー前の半田１８４Ｆを配置する。また、リードフレーム１０の第２部分１２における平板部１２ａ上にリフロー前の半田１８３Ｆを配置する。また、リードフレーム１０の第３部分１３における平板部１３ａ上にリフロー前の半田１８５Ｆを配置する。これらの半田１８２Ｆ～１８５Ｆを配置する順番は、特に限定されない。
図１０は、本実施形態に係る半導体装置の製造方法における中間体を示す斜視図である。
図１１は、中間体を示す上面図である。
図１２は、図１１のＢ－Ｂ’線における端面図である。
次に、図１０に示すように、これらの半田１８２Ｆ～１８５Ｆ上に一つのコネクタ部材２０を配置する。
コネクタ部材２０は、銅等の導電性材料からなる。コネクタ部材２０は、第１導電部分２１と、第２導電部分２２と、接続部２３と、を有する。半田１８２Ｆ及び半田１８３Ｆ上にコネクタ部材２０の第１導電部分２１が配置され、半田１８４Ｆ及び半田１８５Ｆ上にコネクタ部材２０における第２導電部分２２が配置される。
第１導電部分２１は、第１部分２１ａと、第２部分２１ｂと、第３部分２１ｃと、を有する。第１部分２１ａは、半田１８２Ｆ上に配置される。第２部分２１ｂは、半田１８３Ｆ上に配置される。第２部分２１ｂの形状は、板状である。図１０及び図１１に示すように、第２部分２１ｂは、Ｘ方向においてリードフレーム１０における段差１２ｅよりも第１部分１１に近い位置に配置される。第３部分２１ｃは、第１部分２１ａと第２部分２１ｂとを接続しており、Ｘ方向及びＺ方向に対して傾斜する方向に沿って延びている。
第２導電部分２２は、第１部分２２ａと、第２部分２２ｂと、第３部分２２ｃと、を有する。第１部分２２ａは、半田１８４Ｆ上に配置される。第２部分２２ｂは、半田１８５Ｆ上に配置されている。第２部分２２ｂの形状は、板状である。図１０及び図１１に示すように、第２部分２２ｂは、Ｘ方向においてリードフレーム１０における段差１３ｅよりも第１部分１１に近い位置に配置される。第３部分２２ｃは、第１部分２２ａと第２部分２２ｂとを接続しており、Ｘ方向及びＺ方向に対して傾斜する方向に沿って延びている。
接続部２３は、第１導電部分２１と第２導電部分２２とを接続している。具体的には、接続部２３は、第１延伸部２３ａと、第２延伸部２３ｂと、第３延伸部２３ｃと、を備える。第１延伸部２３ａは、第１導電部分２１の第２部分２１ｂに接続され、第２部分２１ｂからＸ方向に沿って延びている。第２延伸部２３ｂは、第２導電部分２２の第２部分２２ｂに接続され、第２部分２２ｂからＸ方向に沿って延びている。第３延伸部２３ｃは、第１延伸部２３ａ及び第２延伸部２３ｂに接続されており、Ｙ方向に沿って延びている。
図１２に示すように、接続部２３の第３延伸部２３ｃとリードフレーム１０の第４部分１４における第２延伸部１４ｂとは、Ｚ方向において接している。
次に、リードフレーム１０、半導体チップ１４０、半田１８１Ｆ～１８５Ｆ、及びコネクタ部材２０を含む中間体３０を、リフロー炉内に配置し、半田１８１Ｆ～１８５Ｆを加熱し、半田１８１Ｆ～１８５Ｆを溶融させる。その後、半田１８１Ｆ～１８５Ｆを冷却し、凝固する。これにより、第１部分１１と半導体チップ１４０とが接合される。また、これにより、コネクタ部材２０における第１導電部分２１が半導体チップ１４０の第１端子１４１及びリードフレーム１０の第２部分１２に接合される。また、これにより、コネクタ部材２０における第２導電部分２２が半導体チップ１４０の第２端子１４２及びリードフレーム１０の第３部分１３に接合される。
リフロー炉による加熱中、半田１８１Ｆ～１８５Ｆが一時的に溶融し、流動する場合がある。また、リフロー炉内で熱風を中間体３０当てることにより加熱を行う場合、リフロー炉内に空気の流れが発生する場合がある。また、ボイドの発生を抑制するためにリフロー炉内を減圧して真空に近づけた場合も、減圧時にリフロー炉内に空気の流れが発生する場合がある。本実施形態では、第１導電部分２１と第２導電部分２２とは、接続部２３により接続されているため、このような状況下でも第１導電部分２１と第２導電部分２２との位置関係が変化することを抑制できる。このように、本実施形態では、第１導電部分２１と第２導電部分２２とが一つのコネクタ部材２０により一体的に形成されているため、第１導電部分２１と第２導電部分２２とが近接することを抑制できる。
また、第１導電部分２１と第２導電部分２２とが分離している場合、リフロー炉内で発生した空気の流れにより、第１導電部分２１又は第２導電部分２２の少なくとも一方が吹き飛ばされる可能性がある。これに対し、本実施形態では、第１導電部分２１及び第２導電部分２２は一つのコネクタ部材２０により一体的に形成されているため、リフロー炉内に生じた空気の流れにより、吹き飛ばされ難い。
また、図１０及び図１１に示すように、リードフレーム１０における段差１２ｅ及び段差１３ｅにより、コネクタ部材２０が半導体チップ１４０の第１端子１４１及び第２端子１４２からＸ方向に離隔することを抑制できる。
また、図１２に示すように、接続部２３とリードフレーム１０における第４部分１４とは、Ｚ方向において接している。そのため、接続部２３と第４部分１４との間に作用する摩擦力により、コネクタ部材２０がリードフレーム１０に対して位置ずれすることを抑制できる。
図１３～図１５は、本実施形態に係る半導体装置の製造方法を示す上面図である。
図１３～図１５では、リフロー後の半田１８１Ｆを符号１８１で表し、リフロー後の半田１８２Ｆを符号１８２で表し、リフロー後の半田１８３Ｆを符号１８３で表し、リフロー後の半田１８４Ｆを符号１８４で表し、リフロー後の半田１８５Ｆを符号１８５で表す。
次に、図１３に示すように、封止部材１７０を形成する。封止部材１７０は、半導体チップ１４０、並びに、コネクタ部材２０における第１端子１４１との接合部、第２端子１４２との接合部、第２部分１２との接合部、及び第３部分１３との接合部を覆うように形成される。
具体的には、封止部材１７０は、リードフレーム１０の第１部分１１の上面１１ａ及び側面１１ｃを覆うように形成される。また、封止部材１７０は、リードフレーム１０の第２部分１２の平板部１２ａ及び第１延伸部１２ｂの一の部分を覆うように形成される。また、封止部材１７０は、リードフレーム１０の第３部分１３の平板部１３ａ及び第１延伸部１３ｂの一の部分を覆うように形成される。また、封止部材１７０は、リードフレーム１０の第４部分１４の第１延伸部１４ａ及び第２延伸部１４ｂの一の部分を覆うように形成される。また、封止部材１７０は、コネクタ部材２０における第１導電部分２１、第２導電部分２２、並びに、接続部２３における第１延伸部２３ａの一の部分及び第２延伸部２３ｂの一の部分を覆うように形成される。また、封止部材１７０は、接合部材１８１～１８５を覆うように形成される。
また、封止部材１７０は、コネクタ部材２０の一部、及びリードフレーム１０の一部を露出するように形成される。具体的には、封止部材１７０は、リードフレーム１０の第１部分１１における下面１１ｂを露出するように形成される。また、封止部材１７０は、リードフレーム１０の第２部分１２における第１延伸部１２ｂの他の部分、第２延伸部１２ｃ及び第３延伸部１２ｄを露出するように形成される。また、封止部材１７０は、リードフレーム１０の第３部分１３における第１延伸部１３ｂの他の部分、第２延伸部１３ｃ及び第３延伸部１３ｄを露出するように形成される。また、封止部材１７０は、リードフレーム１０の第４部分１４における第２延伸部１４ｂの他の部分、第３延伸部１４ｃ及び第４延伸部１４ｄを露出するように形成される。また、封止部材１７０は、コネクタ部材２０の接続部２３における第１延伸部２３ａの他の部分、第２延伸部２３ｂの他の部分、及び第３延伸部２３ｃを露出するように形成される。
次に、図１４及び図１５に示すように、リードフレーム１０における第２部分１２の少なくとも一部及び第３部分１３の少なくとも一部を枠部１５から分離する。具体的には、図１４の破線Ｐ１沿って第２部分１２における第３延伸部１２ｄを切断し、破線Ｐ２に沿って第３部分１３における第３延伸部１３ｄを切断する。
その結果、図１５に示すように、第２部分１２における平板部１２ａ、第１延伸部１２ｂ、第２延伸部１２ｃ及び第３延伸部１２ｄの一部により、第２リードフレーム１２０が形成される。また、第３部分１３における平板部１３ａ、第１延伸部１３ｂ、第２延伸部１３ｃ及び第３延伸部１３ｄの一部により、第３リードフレーム１３０が形成される。
また、図１４及び図１５に示すように、コネクタ部材２０における封止部材１７０から露出した部分の少なくとも一部を除去することにより、第１導電部分２１と第２導電部分２２とを分離する。また、リードフレーム１０における第４部分１４の少なくとも一部を枠部１５から分離する。具体的には、図１４の破線Ｐ３沿って、接続部２３の第１延伸部２３ａ及び第２延伸部２３ｂ、並びに、第４部分１４の第２延伸部１４ｂを切断する。
その結果、図１５に示すように、第１導電部分２１における第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃ、並びに、接続部２３における第１延伸部２３ａの一部により、第１導電部材１５０が形成される。また、第２導電部分２２における第１部分２２ａ、第２部分２２ｂ及び第３部分２２ｃ、並びに、接続部２３における第２延伸部２３ｂの一部により、第２導電部材１６０が形成される。また、第１部分１１により、第１リードフレーム１１０の本体部１１１が形成される。また、第４部分１４の第１延伸部１４ａ及び第２延伸部１４ｂの一部により、第１リードフレーム１１０の突出部１１２が形成される。
なお、コネクタ部材２０のうち封止部材１７０から露出する部分の少なくとも一部を除去する工程は、リードフレーム１０における第２部分１２及び第３部分１３を枠部１５から分離する工程の前に行ってもよいし、同時に行ってもよい。また、コネクタ部材２０のうち封止部材１７０から露出する部分の少なくとも一部を除去する工程は、第４部分１４を枠部１５から分離する工程と同時に行ってもよいし、別に行ってもよい。
また、本実施形態では、第４部分１４が第１部分１１及び枠部１５に接続されている例を説明した。しかし、第４部分１４は、第１部分１１に接続されておらず枠部１５にのみ接続され、第１部分１１は別途枠部１５に接続されていてもよい。この場合、封止部材１７０を形成する際に第１部分１１と枠部１５との接続部を露出させておき、封止部材１７０を形成する工程の後に、第１部分１１の少なくとも一部を枠部１５から分離してもよい。
次に、本実施形態の効果について説明する。
本実施形態に係る半導体装置１００の製造方法では、まず、リードフレーム１０の第１部分１１に半導体チップ１４０を固定する。次に、半導体チップ１４０の第１端子１４１及び第２端子１４２、並びに、リードフレーム１０の第２部分１２及び第３部分１３に、一つのコネクタ部材２０を接合する。次に、半導体チップ１４０、並びに、コネクタ部材２０における第１端子１４１との接合部、第２端子１４２との接合部、第２部分１２との接合部、及び第３部分１３との接合部を覆い、コネクタ部材２０の一部、及びリードフレーム１０の一部を露出させる封止部材１７０を形成する。次に、コネクタ部材２０における封止部材１７０から露出した部分の少なくとも一部を除去することにより、コネクタ部材２０における第１端子１４１及び第２部分１２に接合された第１導電部分２１と、コネクタ部材２０における第２端子１４２及び第３部分１３に接合された第２導電部分２２とを分離する。このように、本実施形態では、第１導電部分２１を第１端子１４１及び第２部分１２に接合し、第２導電部分２２を第２端子１４２及び第３部分１３に接合する工程において、第１導電部分２１と第２導電部分２２とが一つのコネクタ部材２０により一体的に形成されている。そのため、第１導電部分２１と第２導電部分２２とが近接することを抑制できる。その結果、半導体チップ１４０における第１端子１４１と第２端子１４２とが電気的に接続され、短絡することを抑制できる。
このような製造方法によって製造された半導体装置１００では、封止部材１７０は、半導体チップ１４０、第１端子１４１と第１導電部材１５０との接合部、第２端子１４２と第２導電部材１６０との接合部、第２リードフレーム１２０と第１導電部材１５０との接合部、及び、第３リードフレーム１３０と第２導電部材１６０との接合部を覆い、第１リードフレーム１１０の一部、第２リードフレーム１２０の一部、第３リードフレーム１３０の一部、第１導電部材１５０の端面、及び第２導電部材１６０の端面を露出させる。
また、コネクタ部材２０を接合する工程は、第１端子１４１とコネクタ部材２０との間、第２部分１２とコネクタ部材２０との間、第２端子１４２とコネクタ部材２０との間、第３部分１３とコネクタ部材２０との間に、それぞれ半田１８２Ｆ～１８５Ｆを配置する工程と、リフロー炉内で半田１８２Ｆ～１８５Ｆを加熱する工程と、を有する。この際、半田１８２Ｆ～１８５Ｆが一時的に溶融し、流動する場合がある。本実施形態では、このような状況下でも第１導電部分２１と第２導電部分２２とが一つのコネクタ部材２０により一体的に形成されているため、第１導電部分２１と第２導電部分２２とが近接することを抑制できる。
また、コネクタ部材２０を接合する工程において、コネクタ部材２０は、リードフレーム１０において第２部分１２と第３部分１３との間に位置する第４部分１４と一の方向（Ｚ方向）において接している。このため、コネクタ部材２０と第４部分１４との間に作用する摩擦力により、コネクタ部材２０がリードフレーム１０に対して位置ずれすることを抑制できる。
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図１６は、本実施形態に係る半導体装置の製造方法における一つのリードフレーム及びその周辺を示す斜視図である。
図１７は、本実施形態に係る半導体装置の製造方法における中間体を示す斜視図である。
図１８は、中間体を示す上面図である。
図１９は、図１８のＣ－Ｃ’線における端面図である。
本実施形態に係る半導体装置２００の製造方法は、リードフレーム２１０における第４部分２１４の形状及びコネクタ部材２２０における接続部２２３の形状において、第１の実施形態に係る半導体装置１００の製造方法と相違する。以下では、第１の実施形態との相違点のみを説明する。以下で説明する事項以外は、第１の実施形態と同様である。
先ず、リードフレーム２１０を準備する。リードフレーム２１０における第４部分２１４は、第１延伸部２１４ａと、第２延伸部２１４ｂと、第３延伸部２１４ｃと、第４延伸部２１４ｄと、を有する。
第１延伸部２１４ａは、第１部分１１に接続されている。第１延伸部２１４ａは、Ｘ方向に向かうにつれ上方向に向かうように、Ｚ方向及びＸ方向に対して傾斜した方向に沿って延びている。
第２延伸部２１４ｂは、第１延伸部２１４ａに接続されており、第１延伸部２１４ａからＸ方向に沿って延びている。第２延伸部２１４ｂの上面２１４ｅは、Ｘ方向及びＹ方向に平行である。上面２１４ｅは、第２部分１２の平板部１２ａの上面１２ｆ及び第３部分１３の平板部１３ａの上面１３ｆよりも上方に位置する。
第３延伸部２１４ｃは、第２延伸部２１４ｂに接続されている。第３延伸部２１４ｃは、Ｘ方向に向かうにつれ下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。
第４延伸部２１４ｄは、第３延伸部２１４ｃ及び枠部１５に接続されており、Ｘ方向に沿って延びている。
次に、リードフレーム２１０における第１部分１１上にリフロー前の半田１８１Ｆを配置する。
次に、半田１８１Ｆ上に半導体チップ１４０を配置する。これにより、半導体チップ１４０が第１部分１１に固定される。
次に、半導体チップ１４０の第１端子１４１上にリフロー前の半田１８２Ｆを配置する。また、各半導体チップ１４０の第２端子１４２上にリフロー前の半田１８４Ｆを配置する。また、リードフレーム１０の第２部分１２における平板部１２ａ上にリフロー前の半田１８３Ｆを配置する。また、リードフレーム１０の第３部分１３における平板部１３ａ上にリフロー前の半田１８５Ｆを配置する。
次に、図１７に示すように、これらの半田１８２Ｆ～１８５Ｆ上に一つのコネクタ部材２２０を配置する。
コネクタ部材２２０は、銅等の導電性材料からなる。図１７及び図１９に示すように、コネクタ部材２２０における接続部２２３は、第１延伸部２２３ａと、第２延伸部２２３ｂと、第３延伸部２２３ｃと、第４延伸部２２３ｄと、第５延伸部２２３ｅと、第６延伸部２２３ｆと、第７延伸部２２３ｇと、を有する。
第１延伸部２２３ａは、第１導電部分２１に接続されており、Ｘ方向に沿って延びている。第２延伸部２２３ｂは、第２導電部分２２に接続されており、Ｘ方向に沿って延びている。
第３延伸部２２３ｃは、第１延伸部２２３ａに接続されており、第１延伸部２２３ａから第２延伸部２２３ｂに向かって、Ｙ方向に沿って延びている。図１９に示すように、第４延伸部２２３ｄは、第３延伸部２２３ｃに接続されており、第３延伸部２２３ｃから上方向に延びている。第５延伸部２２３ｅは、第４延伸部２２３ｄに接続されており、Ｙ方向に沿って延びている。第６延伸部２２３ｆは、第５延伸部２２３ｅに接続されており、第５延伸部２２３ｅから下方向に向かって延びている。図１７及び図１９に示すように、第７延伸部２２３ｇは、第６延伸部２２３ｆ及び第２延伸部２２３ｂに接続されている。
第４延伸部２２３ｄにおいて第６延伸部２２３ｆと対向する面と、第５延伸部２２３ｅの下面とは、段差２２４を形成している。また、第５延伸部２２３ｅの下面と第６延伸部２２３ｆにおいて第４延伸部２２３ｄと対向する面とは、段差２２５を形成している。このように接続部２２３の下面には、一対の段差２２４、２２５が設けられている。
図１７及び図１９に示すように、コネクタ部材２２０をリフロー前の半田１８２Ｆ～１８５Ｆ上に配置する際、一対の段差２２４、２２５の間に、リードフレーム２１０の第４部分２１４における第２延伸部２１４ｂを配置する。これにより、コネクタ部材２２０とリードフレーム２１０の第４部分２１４とが係合する。「係合」とは、コネクタ部材がリードフレームに対して相対的に位置ずれしようとした場合に、コネクタ部材とリードフレームの第４部分２１４とが少なくとも２方向で接触することにより、コネクタ部材とリードフレームとの相対的な位置ずれが規制されていることを意味する。本実施形態では、下方向、第１導電部分２１から第２導電部分２２に向かう方向（Ｙ方向の反対方向）、及び第２導電部分２２から第１導電部分２１に向かう方向（Ｙ方向）の３方向においてコネクタ部材２２０とリードフレーム２１０との相対的な位置ずれが規制されている。
次に、リードフレーム２１０、半導体チップ１４０、半田１８１Ｆ～１８５Ｆ、及びコネクタ部材２２０を含む中間体２３０を、リフロー炉内に配置し、半田１８１Ｆ～１８５Ｆを加熱し、半田１８１Ｆ～１８５Ｆを溶融する。その後、半田１８１Ｆ～１８５Ｆを冷却し、凝固させる。本実施形態では、コネクタ部材２２０とリードフレーム２１０における第４部分２１４とが係合している。そのため、コネクタ部材２２０がリードフレーム２１０に対して位置ずれすることを抑制できる。
以降の手順は、第１の実施形態における半導体装置１００の製造方法と同様であるため、その説明を省略する。
図２０は、本実施形態に係る半導体装置を示す上面図である。
図２１は、図２０のＤ－Ｄ’線における端面図である。
このようにして製造された半導体装置２００では、図２０に示すように、第１導電部分２１及び接続部２２３における第１延伸部２２３ａの少なくとも一部により、第１導電部材２５０が形成される。また、第２導電部分２２及び接続部２２３における第２延伸部２２３ｂの少なくとも一部により、第２導電部材２６０が形成される。また、第４部分２１４における第１延伸部２１４ａ及び第２延伸部２１４ｂの一部により、突出部２１２が形成される。そして、図２１に示すように、第１導電部材２５０において接合部材１８３に接続されている下面２５５は、突出部２１２において封止部材１７０から露出している部分の上面２１２ｃよりも下方に位置する。
次に、本実施形態の効果について説明する。
本実施形態では、コネクタ部材２２０を接合する工程において、コネクタ部材２２０と第４部分２１４とは、係合している。そのため、コネクタ部材２２０がリードフレーム１０に対して位置ずれすることを抑制できる。
更に、コネクタ部材２２０を接合する工程において、第４部分２１４は、コネクタ部材２２０に設けられた一対の段差２２４、２２５の間に配置されることにより、コネクタ部材２２０と係合している。そのため、少なくとも３方向においてコネクタ部材２２０がリードフレーム１０に対して位置ずれすることを抑制できる。
＜第３の実施形態＞
次に、第３の実施形態について説明する。
図２２は、本実施形態に係る半導体装置の製造方法における一つのリードフレーム及びその周辺を示す斜視図である。
図２３は、本実施形態に係る半導体装置の製造方法における中間体を示す斜視図である。
図２４は、中間体を示す上面図である。
図２５は、図２４のＥ－Ｅ’線における端面図である。
本実施形態に係る半導体装置３００の製造方法は、リードフレーム３１０における第４部分３１４の形状において、第１の実施形態に係る半導体装置１００の製造方法と相違する。
先ず、リードフレーム３１０を準備する。リードフレーム３１０における第４部分３１４は、第１延伸部３１４ａと、第２延伸部３１４ｂと、第３延伸部３１４ｃと、第４延伸部３１４ｄと、を有する。
第１延伸部３１４ａは、第１部分１１に接続されている。第１延伸部３１４ａは、Ｘ方向に向かうにつれ上方向に向かうように、Ｚ方向及びＸ方向に対して傾斜した方向に沿って延びている。
第２延伸部３１４ｂは、第１延伸部３１４ａに接続されており、第１延伸部３１４ａからＸ方向に沿って延びている。第２延伸部３１４ｂの上面３１５は、図２５に示すように、第１延伸部３１４ａの上面に接し、Ｘ方向及びＹ方向に平行な第１領域３１５ａと、第１領域３１５ａに接し、Ｚ方向に平行な第２領域３１５ｂと、第２領域３１５ｂに接し、Ｘ方向及びＹ方向に平行な第３領域３１５ｃと、を含む。そのため、第２領域３１５ｂと第３領域３１５ｃとにより、段差３１６が形成されている。
第３延伸部３１４ｃは、第２延伸部３１４ｂに接続されている。第３延伸部３１４ｃは、Ｘ方向に向かうにつれ下方向に向かうように、Ｘ方向及びＺ方向に対して傾斜した方向に沿って延びている。
第４延伸部３１４ｄは、第３延伸部３１４ｃ及び枠部１５に接続されており、Ｘ方向に沿って延びている。
次に、図２２に示すように、リードフレーム２１０における第１部分１１上にリフロー前の半田１８１Ｆを配置する。
次に、半田１８１Ｆ上に半導体チップ１４０を配置する。これにより、半導体チップ１４０が第１部分１１に固定される。
次に、半導体チップ１４０の第１端子１４１上にリフロー前の半田１８２Ｆを配置する。また、各半導体チップ１４０の第２端子１４２上にリフロー前の半田１８４Ｆを配置する。また、リードフレーム１０の第２部分１２における平板部１２ａ上にリフロー前の半田１８３Ｆを配置する。また、リードフレーム１０の第３部分１３における平板部１３ａ上にリフロー前の半田１８５Ｆを配置する。
次に、図２３に示すように、これらの半田１８２Ｆ～１８５Ｆ上に一つのコネクタ部材２０を配置する。
図２３及び図２５に示すように、コネクタ部材２０をリフロー前の半田１８２Ｆ～１８５Ｆ上に配置する際、段差３１６に、コネクタ部材２０の接続部２３における第３延伸部２３ｃを配置する。これにより、コネクタ部材２０とリードフレーム３１０の第４部分３１４とが係合する。本実施形態では、段差３１６により、下方向及びリードフレーム３１０における第１部分１１に近づく方向（Ｘ方向の反対方向）の２方向においてコネクタ部材２２０とリードフレーム２１０との相対的な位置ずれが規制されている。
次に、リードフレーム３１０、半導体チップ１４０、半田１８１Ｆ～１８５Ｆ、及びコネクタ部材２０を含む中間体３３０を、リフロー炉内に配置し、半田１８１Ｆ～１８５Ｆを加熱し、半田１８１Ｆ～１８５Ｆを溶融する。その後、半田１８１Ｆ～１８５Ｆを冷却し、凝固させる。本実施形態では、コネクタ部材２０とリードフレーム３１０における第４部分３１４とが係合している。そのため、コネクタ部材２０がリードフレーム３１０に対して位置ずれすることを抑制できる。
以降の手順は、第１の実施形態における半導体装置１００の製造方法と同様であるため、その説明を省略する。
図２６は、本実施形態に係る半導体装置を示す上面図である。
図２７は、図２６のＦ－Ｆ’線における端面図である。
このようにして製造された半導体装置３００では、図２６に示すように、第４部分３１４における第１延伸部３１４ａ及び第２延伸部３１４ｂの一部により、突出部３１２が形成される。そして、図２７に示すように、第１導電部材１５０において接合部材１８３に接続されている下面１５５は、突出部３１２において封止部材１７０から露出している部分の上面３１２ｃよりも下方に位置する。
次に、本実施形態の効果について説明する。
本実施形態では、コネクタ部材２０を接合する工程において、コネクタ部材２０は、第４部分３１４に設けられた段差３１６に配置されることにより、第４部分３１４と係合している。そのため、少なくとも２方向においてコネクタ部材２０がリードフレーム３１０に対して位置ずれすることを抑制できる。
なお、第２の実施形態と第３の実施形態と組み合わせ、コネクタ部材に一対の段差を設け、かつ、リードフレームにおける第４部分に段差を設け、コネクタ部材と第４部分とを係合させてもよい。
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１０、２１０、３１０：リードフレーム
１１：第１部分
１２：第２部分
１３：第３部分
１４、２１４、３１４：第４部分
１５：枠部
２０、２２０：コネクタ部材
２１：第１導電部分
２２：第２導電部分
２３、２２３：接続部
３０、２３０、３３０：中間体
１００、２００、３００：半導体装置
１１０：第１リードフレーム
１１１：本体部
１１２、２１２、３１２：突出部
１１２ｄ：端面
１２０：第２リードフレーム
１３０：第３リードフレーム
１４０：半導体チップ
１４１：第１端子
１４２：第２端子
１４３：第３端子
１５０、２５０：第１導電部材
１５０ａ：端面
１６０、２６０：第２導電部材
１６０ａ：端面
１７０：封止部材
１８１～１８５：接合部材
１８１Ｆ～１８５Ｆ：半田
２２４、２２５：段差
３１６：段差

Claims (5)

  1. リードフレームの第１部分に半導体チップを固定する工程と、
    前記半導体チップの第１端子及び第２端子、並びに、前記リードフレームの第２部分及び第３部分に、一つのコネクタ部材を接合する工程と、
    前記半導体チップ、並びに、前記コネクタ部材における前記第１端子との接合部、前記第２端子との接合部、前記第２部分との接合部、及び前記第３部分との接合部を覆い、前記コネクタ部材の一部、及び前記リードフレームの一部を露出させる封止部材を形成する工程と、
    前記コネクタ部材における前記封止部材から露出した部分の少なくとも一部を除去することにより、前記コネクタ部材における前記第１端子及び前記第２部分に接合された第１導電部分と、前記コネクタ部材における前記第２端子及び前記第３部分に接合された第２導電部分とを分離する工程と、
    を備え、
    前記コネクタ部材を接合する工程において、前記コネクタ部材は、前記リードフレームにおいて前記第２部分と前記第３部分との間に位置する第４部分と一の方向において接している、半導体装置の製造方法。
  2. 前記コネクタ部材を接合する工程は、
    前記第１端子と前記コネクタ部材との間、前記第２部分と前記コネクタ部材との間、前記第２端子と前記コネクタ部材との間、前記第３部分と前記コネクタ部材との間に、それぞれ半田を配置する工程と、
    リフロー炉内で前記半田を加熱する工程と、
    を有する、請求項１に記載の半導体装置の製造方法。
  3. 前記コネクタ部材を接合する工程において、前記コネクタ部材と前記第４部分とは、係合している請求項１または２に記載の半導体装置の製造方法。
  4. 前記コネクタ部材を接合する工程において、前記コネクタ部材は、前記第４部分に設けられた段差に配置されることにより、前記第４部分と係合している請求項３に記載の半導体装置の製造方法。
  5. 前記コネクタ部材を接合する工程において、前記第４部分は、前記コネクタ部材に設けられた一対の段差の間に配置されることにより、前記コネクタ部材と係合している請求項３または４に記載の半導体装置の製造方法。
JP2020045603A 2020-03-16 2020-03-16 半導体装置の製造方法 Active JP7531292B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020045603A JP7531292B2 (ja) 2020-03-16 2020-03-16 半導体装置の製造方法
US17/110,437 US11367675B2 (en) 2020-03-16 2020-12-03 Method for manufacturing semiconductor device including a semiconductor chip and lead frame
EP20211846.9A EP3882960A1 (en) 2020-03-16 2020-12-04 Semiconductor device and method for manufacturing same
TW109143266A TWI747652B (zh) 2020-03-16 2020-12-08 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020045603A JP7531292B2 (ja) 2020-03-16 2020-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021150334A JP2021150334A (ja) 2021-09-27
JP7531292B2 true JP7531292B2 (ja) 2024-08-09

Family

ID=73726625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020045603A Active JP7531292B2 (ja) 2020-03-16 2020-03-16 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11367675B2 (ja)
EP (1) EP3882960A1 (ja)
JP (1) JP7531292B2 (ja)
TW (1) TWI747652B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN217280758U (zh) * 2022-04-08 2022-08-23 力特半导体（无锡）有限公司 分立功率半导体封装
CN117810183A (zh) * 2022-09-30 2024-04-02 力特半导体（无锡）有限公司 半导体封装件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5653556Y2 (ja) * 1976-08-09 1981-12-14
US6475834B2 (en) 2000-12-04 2002-11-05 Semiconductor Components Industries Llc Method of manufacturing a semiconductor component and semiconductor component thereof
JP2004031516A (ja) * 2002-06-24 2004-01-29 Toshiba Components Co Ltd コネクター型半導体素子
JP3118385U (ja) 2005-11-07 2006-01-26 キヤノンマシナリー株式会社 クリップボンダ
JP2008016529A (ja) 2006-07-04 2008-01-24 Renesas Technology Corp 半導体装置
JP2009267054A (ja) 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8076183B2 (en) * 2009-10-27 2011-12-13 Alpha And Omega Semiconductor, Inc. Method of attaching an interconnection plate to a semiconductor die within a leadframe package
JP5745238B2 (ja) * 2010-07-30 2015-07-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置およびその製造方法
US9209120B2 (en) * 2014-03-11 2015-12-08 Freescale Semiconductor, Inc. Semiconductor package with lead mounted power bar
CN105097749B (zh) * 2014-04-15 2019-01-08 恩智浦美国有限公司 组合的qfn和qfp半导体封装
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package

Also Published As

Publication number Publication date
TWI747652B (zh) 2021-11-21
US20210287969A1 (en) 2021-09-16
EP3882960A1 (en) 2021-09-22
JP2021150334A (ja) 2021-09-27
US11367675B2 (en) 2022-06-21
TW202137419A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US7279789B2 (en) Thermally enhanced three-dimensional package and method for manufacturing the same
CN102437138B (zh) 半导体装置
CN110199579B (zh) 电子模块以及电子模块的制造方法
CN110520983A (zh) 半导体装置
JP7531292B2 (ja) 半導体装置の製造方法
CN103972277B (zh) 半导体装置及其制造方法
JP2019083294A (ja) 半導体装置とその製造方法
JP2012104709A (ja) リードフレーム及び半導体装置
TW202238888A (zh) 半導體裝置
JP6466625B1 (ja) 半導体装置
JP7255254B2 (ja) 半導体モジュールの製造方法および組立冶具セット
CN113363228A (zh) 半导体装置
JP2020188127A (ja) 配線基板、電子装置、及び配線基板の製造方法
JP7274954B2 (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP5696676B2 (ja) 電子部品実装方法
JP7749501B2 (ja) 半導体デバイス及び半導体デバイスの製造方法
JP2022183503A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP6063835B2 (ja) 半導体チップの実装方法、半導体装置、及び実装治具
JP2021125635A (ja) 半導体装置
JP7537077B2 (ja) 電力用半導体モジュールの製造方法
CN111095545B (zh) 半导体装置
JP2025054986A (ja) 半導体装置の製造方法
JP6808849B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230315

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240730

R150 Certificate of patent or registration of utility model

Ref document number: 7531292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150