JP7541642B2 - 温度勾配反転手段を備える半導体基板の製造装置及び半導体基板の製造方法 - Google Patents
温度勾配反転手段を備える半導体基板の製造装置及び半導体基板の製造方法 Download PDFInfo
- Publication number
- JP7541642B2 JP7541642B2 JP2021511518A JP2021511518A JP7541642B2 JP 7541642 B2 JP7541642 B2 JP 7541642B2 JP 2021511518 A JP2021511518 A JP 2021511518A JP 2021511518 A JP2021511518 A JP 2021511518A JP 7541642 B2 JP7541642 B2 JP 7541642B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- heating
- temperature gradient
- heating chamber
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
- C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0431—Apparatus for thermal treatment
- H10P72/0432—Apparatus for thermal treatment mainly by conduction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
- H10P72/0602—Temperature monitoring
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
例えば、特許文献1には、内部空間側にタンタルカーバイド層、及びタンタルシリサイド層が設けられた収容容器内にSiC基板を収容し、Siの蒸気圧下で加熱するSiC基板のエッチング方法が記載されている。
近年の半導体材料の需要増加に伴い、同一の装置系で半導体基板のエッチング及び成長を行う方法、並びにそのための装置が求められている。
半導体基板、及び前記半導体基板と原子を輸送し合う送受体を収容した熱処理空間を、前記半導体基板と送受体との間に温度勾配が形成されるよう加熱する第1加熱工程と、
前記温度勾配の高低を反転させ加熱する第2加熱工程と、を含む、半導体基板の製造方法である。
本発明の半導体基板の製造方法によれば、この半導体基板と送受体との間の温度勾配の高低を反転させることで、成長とエッチングを同一装置系でスイッチすることができる。
準閉鎖空間で加熱することで、半導体基板、及び送受体の意図しない反応を抑制することができる。
半導体基板を収容する本体容器と、
前記本体容器を収容する加熱室と、前記半導体基板と送受体との間に温度勾配を形成するよう加熱する加熱手段とを有する加熱炉と、を備え、
前記温度勾配の高低を反転させる温度勾配反転手段を有する、半導体基板の製造装置である。
本発明の製造装置によれば、半導体基板のエッチング及び成長を、同一装置系で行うことができる。
このような高融点容器を備えることで、半導体基板、及び本体容器の意図しない反応を抑制することができる。
半導体基板、及び前記半導体基板と原子を輸送し合う送受体を収容する本体容器と、
前記本体容器を収容する加熱室と、前記半導体基板と前記送受体との間に温度勾配を形成するよう加熱する加熱手段とを有する加熱炉と、を備え、
前記加熱室として、少なくとも第1加熱室及び第2加熱室を有し、
前記第2加熱室の温度勾配の高低が、前記第1加熱室の温度勾配の高低と反対となるよう構成されてなる、半導体基板の製造装置である。
本発明の製造装置によれば、半導体基板のエッチング及び成長を、同一装置系で行うことができる。
このような形態とすることで、第1加熱室の温度勾配と第2加熱室の温度勾配の高低を反対にさせることができる。
このような形態とすることで、第1加熱室の温度勾配と第2加熱室の温度勾配の高低を反対にさせることができる。
本発明の半導体基板の製造方法(以下、単に製造方法という)は、半導体基板と、半導体基板と原子を輸送し合う送受体とを、熱処理を行う空間(熱処理空間)に収容する。そして、半導体基板と送受体との間に温度勾配が形成されるよう加熱する第1加熱工程を備える。
本明細書中において、送受体とは、半導体基板を構成する原子種を含む材料であって、熱処理空間を加熱することで、半導体基板に原子を送る、又は原子を受け取る材料の総称を意味する。
具体的には、第1加熱工程において、半導体基板を相対的に低温で加熱し、送受体を相対的に高温で加熱した場合に、第2加熱工程では、半導体基板を相対的に高温で加熱し、送受体を相対的に低温で加熱する。
本実施形態の製造方法は、主面11を備える半導体基板10を、本体容器20内の熱処理空間S20に収容する。
なお、本明細書中において主面とは、半導体基板10の成長、又はエッチングが行われる面をいう。
主面としては、(0001)面や(000-1)面から0.4~8°のオフ角を設けた表面を例示できる。
また、本実施形態において、本体容器20は、多結晶SiCを含む材料で構成され、半導体基板10の主面11と相対する本体容器20の一部が、送受体21としての役割を備える。
熱処理空間S20を、1400℃以上2300℃以下の温度範囲で加熱し、半導体基板10を温度勾配の低温側に配置し、送受体21を温度勾配の高温側に配置することで、以下1)~5)の反応が進行し、主面11上に成長層12が形成される。
2) 2C(s)+Si(v)→SiC2(v)
3) C(s)+2Si(v)→Si2C(v)
4) Si(v)+SiC2(v)→2SiC(s)
5) Si2C(v)→Si(v)+SiC(s)
2)及び3)の説明:Si原子(Si(v))が脱離することで主面11に残存したC(C(s))は、本体容器20内のSi蒸気(Si(v))と反応することで、Si2C又はSiC2等となって本体容器20内に昇華する。
4)及び5)の説明:昇華したSi2C又はSiC2等が、温度勾配によって主面11のテラスに到達・拡散し、ステップに到達することで送受体21の多形を引き継いで成長層12が成長する(ステップフロー成長)。
2) 2C(s)+Si(v)→SiC2(v)
3) C(s)+2Si(v)→Si2C(v)
4) Si(v)+SiC2(v)→2SiC(s)
5) Si2C(v)→Si(v)+SiC(s)
2)及び3)の説明:Si原子(Si(v))が脱離することで主面11に残存したC(C(s))は、本体容器20内のSi蒸気(Si(v))と反応することで、Si2C又はSiC2等となって本体容器20内に昇華する(C原子昇華工程)。
4)及び5)の説明:昇華したSi2C又はSiC2等が、温度勾配によって本体容器20(多結晶SiC)に到達し成長する。
すなわち、第1加熱工程により、半導体基板の成長、又はエッチングを行い、温度勾配を反転させた第2加熱工程により、第1加熱工程で起きた反応とは逆の反応を起こす。
このように、本発明の製造方法によれば、温度勾配の高低により半導体基板の挙動を制御することが可能であり、成長とエッチングを同一装置系で行うことができる。
半導体基板として、好ましくは気相法による成長が可能な半導体基板を用いる。
例えば、本体容器の内部に、本体容器とは別に半導体基板を構成する原子種を含む材料を収容する形態であってもよい。すなわち、加熱工程は、半導体基板を構成する原子種を含む雰囲気下で行えばよい。なお、半導体基板を構成する原子種を含む雰囲気下とは、加熱により、半導体基板を構成する原子種が発生する雰囲気下も含まれる。
熱処理空間は、準閉鎖空間であることが好ましい。準閉鎖空間は、例えば本体容器20内に半導体基板10と送受体21を収容することで形成できる。
なお、本明細書における準閉鎖空間とは、容器内の真空引きは可能であるが、容器内に発生した上記の少なくとも一部を閉じ込め可能な空間のことをいう。
準閉鎖空間とすることで、半導体基板、及び送受体の意図しない反応を抑制することができる。
成長工程において、本体容器20内にドーパントガスを供給することにより、成長層12のドーピング濃度を調整することができる。
すなわち、ドーパントガスを供給しない場合には、本体容器20のドーピング濃度を引きついで成長層12が形成される。一方で、ドーパントガスを供給することで成長層12中のドーピング濃度を高めることができ、これにより、所望のドーピング濃度を有する成長層12を形成することができる。
そして、本体容器の主面11が送受体21と相対するよう配置した場合において、本体容器の底面が低温側、本体容器の天面(送受体21)を高温側となるように加熱すると、上述の通り、主面11が低温側、送受体21が高温側の温度勾配が形成し、主面11上には成長層12が成長する。
次いで、半導体基板10を反転させ、主面11(成長層12)を本体容器20の底面と相対するよう配置し、同様に本体容器の底面が低温側、本体容器の天面(送受体21)を高温側となるように加熱すると、本体容器の底面側が低温側、主面11(成長層12)が高温側の温度勾配が形成され、主面11のエッチングが進行する。
以下、上述した半導体基板の製造方法と共通する事項について説明を省略しつつ、本発明の半導体基板の製造装置(以下、単に製造装置という)について説明を加える。
半導体基板と送受体を収容する本体容器と、
前記本体容器を収容する加熱室と、半導体基板と送受体との間に温度勾配を形成するよう加熱する加熱手段とを有する加熱炉とを備え、
前記温度勾配の高低を反転させる温度勾配反転手段を有する。
半導体基板、及び前記半導体基板と原子を輸送し合う送受体を収容する本体容器と、
前記本体容器を収容する加熱室と、半導体基板と送受体との間に温度勾配を形成するよう加熱する加熱手段とを有する加熱炉と、を備え、
前記加熱室として、少なくとも第1加熱室及び第2加熱室を有し、
前記第2加熱室の温度勾配の高低が、前記第1加熱室の温度勾配の高低と反対となるよう構成されてなる。
具体的には、第2加熱室は、加熱手段により、第1加熱室に収容される半導体基板と送受体との間に形成される温度勾配に対して、温度勾配の高低が反対となるよう構成されてなる。
図4には、温度勾配反転手段として温度制御手段を備える実施例1に係る製造装置を示す。
実施例1に係る製造装置100は、半導体基板10を収容可能であって、半導体基板10を構成する原子種を含む材料を含む本体容器20を備える。実施例1において、本体容器20の一部は、送受体21となる。
また、製造装置100は、本体容器20を収容する高融点容器30と、高融点容器30を収容する本加熱室41、及び半導体基板10と送受体21との間に温度勾配を形成する加熱手段44を有する加熱炉40を備える。
このような高融点容器30を備えることで、半導体基板、及び本体容器の意図しない炭化を抑制することができる。
このように急速昇温及び急速降温が行えるため、従来の装置では困難であった、昇温中及び降温中の低温成長履歴を持たない表面形状を観察することが可能である。
また、図1においては、本加熱室41の下方に予備加熱室42を配置しているが、これに限られず、何れの方向に配置しても良い。
また、不活性ガス注入用バルブ46は、本体容器20内にドーパントガスを供給可能なドーパントガス供給手段である。すなわち、不活性ガスにドーパントガス(例えば、N2等)を選択することにより、成長層12にドーパントをドープしてドーピング濃度を高めることができる。
実施例1においては、上部加熱手段44a及び下部加熱手段44bの発熱量をそれぞれ個別に調節することができる。そのため、上部加熱手段44a及び下部加熱手段44bの発熱量に差異を設けることで、本加熱室41内に温度勾配を形成することができる。
この場合には、当該加熱手段の上下方向の位置関係を反転することにより、温度勾配を反転させることができる。
このような加熱手段の反転機構を備える形態においては、それぞれの加熱手段の発熱量を変更することを要せず、半導体基板10と送受体21との間に形成された温度勾配の高低を反転させることができる。
実施例1との共通事項については省略しつつ、実施例2の製造装置について説明を加える。
図6には、実施例2に係る本体容器制御手段を備える製造装置101を示す。
加熱手段44がこのように配設されている場合、本加熱室41内の温度勾配は、本加熱室の高さ方向における中心付近の温度が最も高く、中心付近から上方向、又は下方向に向かうにつれて温度が低くなる。
一方で、半導体基板10を本加熱室41の中心付近に位置するよう移動させることで、半導体基板10が高温側、送受体21が低温側となる温度勾配を形成することができ、半導体基板10のエッチングを行うことができる。
実施例1及び2との共通事項については省略しつつ、実施例3の製造装置について説明を加える。
図7には、実施例3に係る放熱手段を備える製造装置102を示す。
開閉部48が開いた状態では、本加熱室41内の熱が、吸熱体に放出される。
この、開閉部48の開閉状態を制御することによって、本加熱室41内の温度勾配を制御することが可能となり、ひいては半導体基板10と送受体21との温度勾配の高低を制御することができる。
実施例1~3で説明した事項については省略しつつ、実施例4の製造装置について説明を加える。
図8に、温度制御手段及び本体容器制御手段を備える製造装置103を示す。
この状態では、底面加熱手段44dより底面側からも加熱されていること、及び半導体基板10が側面加熱手段の上下方向の長さに対して中心に位置することで、半導体基板10が高温側、送受体21が低温側の温度勾配が形成される。
この状態では、側面加熱手段の上下方向の長さに対して中心に位置する送受体21が高温側、半導体基板10が低温側の温度勾配となり、図5(a)の状態に対して半導体基板10と送受体21との間に形成する温度勾配の高低が反転する。
実施例1~4で説明した事項については省略しつつ、実施例5の製造装置について説明を加える。
図9に、複数の本加熱室を備える製造装置104を示す。
製造装置104は、本加熱室として、第1加熱室41a-1と、第2加熱室41b-1を備え、第1加熱室41a-1と第2加熱室41b-1との間には、加熱手段44が備えられている。すなわち、第1加熱室41a-1及び第2加熱室41b-1は、加熱手段44を介して隣接している。
図10に、断熱材の厚さが異なる第1加熱室及び第2加熱室を備える製造装置105を示す。
図11の第1加熱室41a-3及び第2加熱室41b-3は、それぞれ独立した加熱手段44c及び44dを備える。
加熱手段44cは、第1加熱室41a-3の天面側に配設され、加熱手段44dは、第2加熱室41b-3の底面側に配設される。このように、第1加熱室41a-2における加熱手段44cの配設位置に対して、第2加熱室41b-3においては、加熱手段44cと対向する位置に加熱手段44dを配設することで、それぞれの本加熱室で前記半導体基板10と前記送受体21との間に形成される温度勾配の高低に対して温度勾配の高低が反転するよう構成することができる。
11 主面
20 本体容器
21 送受体
22 上容器
23 下容器
24 間隙
30 高融点容器
31 上容器
32 下容器
33 間隙
34 蒸気供給源
40 加熱炉
41 本加熱室
42 予備加熱室
43 移動手段
44 加熱手段
45 真空形成用バルブ
46 不活性ガス注入用バルブ
47 真空計
48 開閉部
49 吸熱体
50 断熱材
100~106 半導体基板の製造装置
Claims (15)
- SiC半導体基板を、多結晶SiCを含む材料で構成される本体容器であって、前記SiC半導体基板と原子を輸送し合う送受体として機能する前記本体容器に収容する工程と、
前記本体容器内の熱処理空間を、前記SiC半導体基板と前記送受体との間に温度勾配が形成されるよう加熱する第1加熱工程と、
前記温度勾配の高低を反転させ加熱する第2加熱工程と、を含み、
前記第1加熱工程は、前記SiC半導体基板を成長させる工程、又はエッチングする工程であり、
前記第2加熱工程は、
前記第1加熱工程が前記SiC半導体基板を成長させる工程である場合には、前記SiC半導体基板をエッチングする工程であり、
前記第1加熱工程が前記SiC半導体基板をエッチングする工程である場合には、前記SiC半導体基板を成長させる工程であり、
前記第1加熱工程及び第2加熱工程は、1400℃以上2300℃以下の温度範囲で加熱することを含む、半導体基板の製造方法。 - 前記第1加熱工程及び第2加熱工程を、準閉鎖空間で行う、請求項1に記載の半導体基板の製造方法。
- 前記第1加熱工程及び第2加熱工程を、前記SiC半導体基板を構成する原子種を含む雰囲気下で行うことを特徴とする、請求項1又は2に記載の半導体基板の製造方法。
- SiC半導体基板を収容する多結晶SiCを含む材料で構成される本体容器であって、前記SiC半導体基板と原子を輸送し合う送受体として機能する前記本体容器と、
前記本体容器を収容する加熱室と、前記SiC半導体基板と前記送受体との間に温度勾配を形成するよう加熱する加熱手段とを有する加熱炉と、
前記温度勾配の高低を反転させる温度勾配反転手段と、を備え、
前記温度勾配反転手段は、前記SiC半導体基板と前記送受体との間に生じる温度勾配の高低により、前記SiC半導体基板の成長とエッチングを切り替え可能である、半導体基板の製造装置。 - 前記温度勾配反転手段が、前記加熱手段における前記本体容器内の温度を制御する温度制御手段である、請求項4に記載の半導体基板の製造装置。
- 前記温度制御手段として、加熱手段の発熱量を制御する手段を含む、請求項5に記載の半導体基板の製造装置。
- 前記温度制御手段として、加熱手段の位置又は向きを制御する手段を含む、請求項5又は6に記載の半導体基板の製造装置。
- 前記温度勾配反転手段が、前記本体容器の位置又は向きを制御する本体容器制御手段である、請求項4に記載の半導体基板の製造装置。
- 前記温度勾配反転手段が、前記加熱室内の熱を加熱室外に放出する放熱手段である、請求項4に記載の半導体基板の製造装置。
- 前記温度勾配反転手段として、前記加熱手段における前記本体容器内の温度を制御する温度制御手段、前記本体容器の位置又は向きを制御する本体容器制御手段、及び前記加熱室内の熱を加熱室外に放出する放熱手段から選ばれる2種以上の温度勾配反転手段を備える、請求項4に記載の半導体基板の製造装置。
- さらに、前記本体容器を収容する高融点容器を備える、請求項4~10の何れか一項に記載の製造装置。
- SiC半導体基板を収容する多結晶SiCを含む材料で構成される本体容器であって、前記SiC半導体基板と原子を輸送し合う送受体として機能する前記本体容器と、
前記本体容器を収容する加熱室と、前記SiC半導体基板と前記送受体との間に温度勾配を形成するよう加熱する加熱手段とを有する加熱炉と、を備え、前記加熱室として、少なくとも第1加熱室及び第2加熱室を有し、
前記第2加熱室の温度勾配の高低が、前記第1加熱室の温度勾配の高低と反対となるよう構成されてなり、
前記第1加熱室における温度勾配は、前記SiC半導体基板が成長する温度勾配、又は前記SiC半導体基板がエッチングする温度勾配であり、
前記第2加熱室における温度勾配は、
前記第1加熱室における温度勾配が、前記SiC半導体基板が成長する温度勾配である場合には、前記SiC半導体基板がエッチングする温度勾配であり、
前記第1加熱室における温度勾配が、前記SiC半導体基板がエッチングする温度勾配である場合には、前記SiC半導体基板が成長する温度勾配である、
半導体基板の製造装置。 - 前記第1加熱室及び第2加熱室は、加熱手段を介して隣接する、請求項12に記載の半導体基板の製造装置。
- 前記第1加熱室及び第2加熱室は、それぞれ独立した加熱手段を備える、請求項12に記載の半導体基板の製造装置。
- 前記第1加熱室及び前記第2加熱室内に、それぞれ厚さが異なる断熱材を備える、請求項12~14の何れか一項に記載の製造装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019069278 | 2019-03-29 | ||
| JP2019069278 | 2019-03-29 | ||
| PCT/JP2020/013202 WO2020203516A1 (ja) | 2019-03-29 | 2020-03-25 | 温度勾配反転手段を備える半導体基板の製造装置及び半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020203516A1 JPWO2020203516A1 (ja) | 2020-10-08 |
| JP7541642B2 true JP7541642B2 (ja) | 2024-08-29 |
Family
ID=72668171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021511518A Active JP7541642B2 (ja) | 2019-03-29 | 2020-03-25 | 温度勾配反転手段を備える半導体基板の製造装置及び半導体基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US12014939B2 (ja) |
| EP (1) | EP3951026A4 (ja) |
| JP (1) | JP7541642B2 (ja) |
| CN (1) | CN114174570B (ja) |
| TW (1) | TWI827826B (ja) |
| WO (1) | WO2020203516A1 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013075789A (ja) | 2011-09-30 | 2013-04-25 | Fujikura Ltd | 化合物半導体単結晶の製造装置および製造方法 |
| WO2014199615A1 (ja) | 2013-06-13 | 2014-12-18 | 学校法人関西学院 | SiC基板の表面処理方法 |
| WO2016079983A1 (ja) | 2014-11-18 | 2016-05-26 | 東洋炭素株式会社 | SiC基板のエッチング方法及び収容容器 |
| JP2017066019A (ja) | 2015-09-30 | 2017-04-06 | 住友電気工業株式会社 | 炭化珪素単結晶の製造方法 |
| WO2017188381A1 (ja) | 2016-04-28 | 2017-11-02 | 学校法人関西学院 | 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法 |
| WO2018174105A1 (ja) | 2017-03-22 | 2018-09-27 | 東洋炭素株式会社 | 改質SiCウエハの製造方法、エピタキシャル層付きSiCウエハ、その製造方法、及び表面処理方法 |
| JP2018158858A (ja) | 2017-03-22 | 2018-10-11 | 日本電信電話株式会社 | 結晶成長方法および装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989340A (en) * | 1995-11-14 | 1999-11-23 | Siemens Aktiengesellschaft | Process and device for sublimation growing of silicon carbide monocrystals |
| JP3698109B2 (ja) * | 2002-02-21 | 2005-09-21 | 住友電気工業株式会社 | Ii−vi族化合物半導体結晶の成長方法 |
| DE112009003667B4 (de) * | 2008-12-08 | 2024-04-25 | Ii-Vi Inc. | Verbessertes axial-gradient-transport- (agt-) züchtungsverfahren und -apparat unter anwendung von resistivem erhitzen |
| JP5806734B2 (ja) * | 2010-06-30 | 2015-11-10 | クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. | 熱勾配制御による窒化アルミニウム大単結晶成長 |
| JP5875143B2 (ja) | 2011-08-26 | 2016-03-02 | 学校法人関西学院 | 半導体ウエハの製造方法 |
| JP6372310B2 (ja) * | 2014-10-30 | 2018-08-15 | 株式会社デンソー | 化学気相成長装置に用いられるサセプタおよびそれを備えた化学気相成長装置 |
| EP4407079A3 (en) | 2015-09-24 | 2024-10-30 | Pallidus, Inc. | Vapor deposition apparatus and techniques using high purity polymer derived silicon carbide |
-
2020
- 2020-03-25 EP EP20783505.9A patent/EP3951026A4/en active Pending
- 2020-03-25 CN CN202080024455.0A patent/CN114174570B/zh active Active
- 2020-03-25 JP JP2021511518A patent/JP7541642B2/ja active Active
- 2020-03-25 WO PCT/JP2020/013202 patent/WO2020203516A1/ja not_active Ceased
- 2020-03-25 US US17/600,087 patent/US12014939B2/en active Active
- 2020-03-27 TW TW109110378A patent/TWI827826B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013075789A (ja) | 2011-09-30 | 2013-04-25 | Fujikura Ltd | 化合物半導体単結晶の製造装置および製造方法 |
| WO2014199615A1 (ja) | 2013-06-13 | 2014-12-18 | 学校法人関西学院 | SiC基板の表面処理方法 |
| WO2016079983A1 (ja) | 2014-11-18 | 2016-05-26 | 東洋炭素株式会社 | SiC基板のエッチング方法及び収容容器 |
| JP2017066019A (ja) | 2015-09-30 | 2017-04-06 | 住友電気工業株式会社 | 炭化珪素単結晶の製造方法 |
| WO2017188381A1 (ja) | 2016-04-28 | 2017-11-02 | 学校法人関西学院 | 気相エピタキシャル成長方法及びエピタキシャル層付き基板の製造方法 |
| WO2018174105A1 (ja) | 2017-03-22 | 2018-09-27 | 東洋炭素株式会社 | 改質SiCウエハの製造方法、エピタキシャル層付きSiCウエハ、その製造方法、及び表面処理方法 |
| JP2018158858A (ja) | 2017-03-22 | 2018-10-11 | 日本電信電話株式会社 | 結晶成長方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI827826B (zh) | 2024-01-01 |
| JPWO2020203516A1 (ja) | 2020-10-08 |
| CN114174570B (zh) | 2024-04-30 |
| CN114174570A (zh) | 2022-03-11 |
| EP3951026A4 (en) | 2022-12-21 |
| US12014939B2 (en) | 2024-06-18 |
| EP3951026A1 (en) | 2022-02-09 |
| US20220189797A1 (en) | 2022-06-16 |
| WO2020203516A1 (ja) | 2020-10-08 |
| TW202044373A (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7518325B2 (ja) | SiC基板の製造方法及びその製造装置 | |
| JP5213095B2 (ja) | 単結晶炭化ケイ素基板の表面平坦化方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板 | |
| JP7464808B2 (ja) | SiC基板の製造方法及びその製造装置及びSiC基板の加工変質層を低減する方法 | |
| JP7464807B2 (ja) | SiC基板の製造方法及びその製造装置及びSiC基板のマクロステップバンチングを低減する方法 | |
| TWI887213B (zh) | 碳化矽半導體基板、碳化矽半導體基板的製造方法、碳化矽半導體基板的製造裝置以及碳化矽半導體基板的階排列方法 | |
| JP7733281B2 (ja) | SiC単結晶の製造方法、SiC単結晶の製造装置及びSiC単結晶ウェハ | |
| TWI627671B (zh) | 容納容器、容納容器之製造方法、半導體之製造方法、及半導體製造裝置 | |
| JP7541642B2 (ja) | 温度勾配反転手段を備える半導体基板の製造装置及び半導体基板の製造方法 | |
| JP7557701B2 (ja) | SiC基板の製造方法、その製造装置、及び、エピタキシャル成長方法 | |
| JP7648860B2 (ja) | 大口径半導体基板に適用可能な半導体基板の製造装置 | |
| JP5224256B2 (ja) | 単結晶炭化ケイ素基板の処理方法、半導体素子の製造方法 | |
| WO2017104133A1 (ja) | 溶液成長法、台座、及び単結晶SiCの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7541642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |