JP7548181B2

JP7548181B2 - 積層セラミックコンデンサ

Info

Publication number: JP7548181B2
Application number: JP2021161110A
Authority: JP
Inventors: 匠圓道; 翔渡邉; 昭人森; 誠寛若島
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2021-09-30
Filing date: 2021-09-30
Publication date: 2024-09-10
Anticipated expiration: 2041-09-30
Also published as: JP2023050813A; US11984265B2; US20230099467A1; US12322551B2; CN115910609B; US20240274356A1; CN115910609A

Description

本発明は、積層セラミックコンデンサに関する。

セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサが知られている。このような積層セラミックコンデンサにおいて、更なる小型化、高容量化、および信頼性の向上が求められている。このため、誘電体層の薄層化、内部電極層の薄層化、およびこれらの層の積層数の増加が試みられている。

特許文献１には、誘電体層が薄層化されると、内部電極層の間の短絡不良が生じる課題が開示されている。そして、特許文献１には、内部電極層の間に導電層を含むことにより、この課題を解決し、信頼性の低下を抑制する発明が開示されている。

特開２０１３－４２１１０号公報

ところで、内部電極層が薄層化されると、内部電極層に複数の貫通孔（誘電体柱）が形成される。複数の貫通孔の各々には、隣接する誘電体層の一部が充填されることから、本出願では、内部電極層に形成される貫通孔を誘電体柱と称する。また、内部電極層が薄層化されると、積層セラミックコンデンサの寿命、すなわち信頼性、が低下することがある。

本発明は、信頼性の低下を抑制する積層セラミックコンデンサを提供することを目的とする。

本願発明者らは、鋭意検討の結果、内部電極層が薄層化されると、内部電極層の主成分金属粒子の玉化に起因して、誘電体層において局所的に電界強度が増大してしまい、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、が低下してしまうとの新たな知見を得た。そして、本願発明者らは、鋭意検討の結果、内部電極層の主成分金属をＳでコーティングすることにより、内部電極層の主成分金属の玉化が抑制され、誘電体層において局所的な電界強度の増大が抑制され、その結果、積層セラミックコンデンサの寿命、すなわち信頼性、の低下が抑制されるとの新たな知見を得た。このように、内部電極層の主成分金属をＳでコーティングすると、内部電極層に形成された誘電体柱と内部電極層との界面に、Ｓが固溶した固溶層が形成された積層セラミックコンデンサが得られる。

そこで、本発明に係る積層セラミックコンデンサは、セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサであって、前記複数の内部電極層の各々には、複数の誘電体柱が形成されており、前記誘電体柱と前記内部電極層との界面には、Ｓが固溶した誘電体柱界面固溶層が形成されている。

本発明によれば、積層セラミックコンデンサの信頼性の低下を抑制することができる。

本実施形態に係る積層セラミックコンデンサを示す斜視図である。図１に示す積層セラミックコンデンサのII-II線断面図（ＬＴ断面）である。図１に示す積層セラミックコンデンサのIII-III線断面図（ＷＴ断面）である。図２に示す積層セラミックコンデンサのIV部分の拡大断面図である。図４に示す積層セラミックコンデンサのV部分の内部電極層の撮像画像の一例である。図５におけるＳ成分画像の一例である。

以下、添付の図面を参照して本発明の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。

<積層セラミックコンデンサ>
図１は、本実施形態に係る積層セラミックコンデンサを示す斜視図であり、図２は、図１に示す積層セラミックコンデンサのII-II線断面図であり、図３は、図１に示す積層セラミックコンデンサのIII-III線断面図である。図１～図３に示す積層セラミックコンデンサ１は、積層体１０と外部電極４０とを備える。外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。

図１～図３には、ＸＹＺ直交座標系が示されている。Ｘ方向は積層セラミックコンデンサ１および積層体１０の長さ方向Ｌであり、Ｙ方向は積層セラミックコンデンサ１および積層体１０の幅方向Ｗであり、Ｚ方向は積層セラミックコンデンサ１および積層体１０の積層方向Ｔである。これにより、図２に示す断面はＬＴ断面とも称され、図３に示す断面はＷＴ断面とも称される。

なお、長さ方向Ｌ、幅方向Ｗおよび積層方向Ｔは、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。

積層体１０は、略直方体形状であり、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する。

積層体１０の角部および稜線部には、丸みがつけられていると好ましい。角部は、積層体１０の３面が交る部分であり、稜線部は、積層体１０の２面が交る部分である。

図２および図３に示すように、積層体１０は、積層方向Ｔに積層された複数の誘電体層２０と複数の内部電極層３０とを有する。また、積層体１０は、積層方向Ｔにおいて、内層部１００と、内層部１００を挟み込むように配置された第１の外層部１０１および第２の外層部１０２とを有する。

内層部１００は、複数の誘電体層２０の一部と複数の内部電極層３０とを含む。内層部１００では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１００は、静電容量を発生させ実質的にコンデンサとして機能する部分である。

第１の外層部１０１は、積層体１０の第１の主面ＴＳ１側に配置されており、第２の外層部１０２は、積層体１０の第２の主面ＴＳ２側に配置されている。より具体的には、第１の外層部１０１は、複数の内部電極層３０のうち第１の主面ＴＳ１に最も近い内部電極層３０と第１の主面ＴＳ１との間に配置されており、第２の外層部１０２は、複数の内部電極層３０のうち第２の主面ＴＳ２に最も近い内部電極層３０と第２の主面ＴＳ２との間に配置されている。第１の外層部１０１および第２の外層部１０２は、内部電極層３０を含まず、複数の誘電体層２０のうち内層部１００のための一部以外の部分をそれぞれ含む。第１の外層部１０１および第２の外層部１０２は、内層部１００の保護層として機能する部分である。

誘電体層２０の材料としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、またはＣａＺｒＯ_３等を主成分として含む誘電体セラミックを用いることができる。また、誘電体層２０の材料としては、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、またはＮｉ化合物等を副成分として添加されてもよい。
より具体的には、誘電体層２０は、複数の誘電体グレインを含む。誘電体グレインは、Ｂａ、Ｔｉを含むペロブスカイト型化合物などのチタン酸バリウム系セラミックである。誘電体グレインは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、ＬｕおよびＹのうち少なくとも１種を副成分として含んでいてもよい。

誘電体層２０の厚さは、特に限定されないが、例えば０．４０μｍ以上０．５０μｍ以下であると好ましく、０．４０μｍ以上０．４５μｍ以下であるとより好ましい。誘電体層２０の枚数は、特に限定されないが、例えば１００枚以上２０００枚以下であると好ましい。なお、この誘電体層２０の枚数は、内層部の誘電体層の枚数と外層部の誘電体層の枚数との総数である。

複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を含む。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに交互に配置されている。

第１の内部電極層３１は、対向電極部３１１と引出電極部３１２とを含み、第２の内部電極層３２は、対向電極部３２１と引出電極部３２２とを含む。

対向電極部３１１と対向電極部３２１とは、積層体１０の積層方向Ｔにおいて誘電体層２０を介して互いに対向している。対向電極部３１１および対向電極部３２１の形状は、特に限定されず、例えば略矩形状であればよい。対向電極部３１１と対向電極部３２１とは、静電容量を発生させ実質的にコンデンサとして機能する部分である。

引出電極部３１２は、対向電極部３１１から積層体１０の第１の端面ＬＳ１に向けて延在し、第１の端面ＬＳ１において露出している。引出電極部３２２は、対向電極部３２１から積層体１０の第２の端面ＬＳ２に向けて延在し、第２の端面ＬＳ２において露出している。引出電極部３１２および引出電極部３２２の形状は、特に限定されず、例えば略矩形状であればよい。

これにより、第１の内部電極層３１は第１の外部電極４１に接続され、第１の内部電極層３１と、積層体１０の第２の端面ＬＳ２、すなわち第２の外部電極４２、との間にはギャップが存在する。また、第２の内部電極層３２は第２の外部電極４２に接続され、第２の内部電極層３２と、積層体１０の第１の端面ＬＳ１、すなわち第１の外部電極４１、との間にはギャップが存在する。

第１の内部電極層３１および第２の内部電極層３２は、金属Ｎｉを主成分として含む。また、第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｃｕ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。更に、第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０に含まれるセラミックと同一組成系の誘電体の粒子を主成分以外の成分として含んでいてもよい。なお、本明細書において、主成分の金属とは、最も重量％が高い金属成分であると定める。

第１の内部電極層３１および第２の内部電極層３２の厚さは、特に限定されないが、例えば０．３０μｍ以上０．４０μｍ以下であると好ましく、０．３０μｍ以上０．３５μｍ以下であるとより好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、特に限定されないが、例えば１０枚以上１０００枚以下であると好ましい。

図３に示すように、積層体１０は、幅方向Ｗにおいて、内部電極層３０が対向する電極対向部Ｗ３０と、電極対向部Ｗ３０を挟み込むように配置された第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２とを有する。第１のサイドギャップ部ＷＧ１は、電極対向部Ｗ３０と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、電極対向部Ｗ３０と第２の側面ＷＳ２との間に位置する。より具体的には、第１のサイドギャップ部ＷＧ１は、内部電極層３０の第１の側面ＷＳ１側の端と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、内部電極層３０の第２の側面ＷＳ２側の端と第２の側面ＷＳ２との間に位置する。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０を含まず、誘電体層２０のみを含む。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０の保護層として機能する部分である。なお、第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、Ｗギャップともいう。

図２に示すように、積層体１０は、長さ方向Ｌにおいて、内部電極層３０の第１の内部電極層３１と第２の内部電極層３２とが対向する電極対向部Ｌ３０と、第１のエンドギャップ部ＬＧ１と、第２のエンドギャップ部ＬＧ２とを有する。第１のエンドギャップ部ＬＧ１は、電極対向部Ｌ３０と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、電極対向部Ｌ３０と第２の端面ＬＳ２との間に位置する。より具体的には、第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２の第１の端面ＬＳ１側の端と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１の第２の端面ＬＳ２側の端と第２の端面ＬＳ２との間に位置する。第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２を含まず、第１の内部電極層３１および誘電体層２０を含み、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１を含まず、第２の内部電極層３２および誘電体層２０を含む。第１のエンドギャップ部ＬＧ１は、第１の内部電極層３１の第１の端面ＬＳ１への引出電極部として機能する部分であり、第２のエンドギャップ部ＬＧ２は、第２の内部電極層３２の第２の端面ＬＳ２への引出電極部として機能する部分である。第１のエンドギャップ部ＬＧ１および第２のエンドギャップ部ＬＧ２は、Ｌギャップともいう。

なお、電極対向部Ｌ３０には、上述した第１の内部電極層３１の対向電極部３１１および第２の内部電極層３２の対向電極部３２１が位置する。また、第１のエンドギャップ部ＬＧ１には、上述した第１の内部電極層３１の引出電極部３１２が位置し、第２のエンドギャップ部ＬＧ２には、上述した第２の内部電極層３２の引出電極部３２２が位置する。

上述した積層体１０の寸法は、特に限定されないが、例えば長さ方向Ｌの長さが０．０５ｍｍ以上１．００ｍｍ以下であり、幅方向Ｗの幅が０．１０ｍｍ以上０．５０ｍｍ以下であり、積層方向Ｔの厚さが０．１０ｍｍ以上０．５０ｍｍ以下であると好ましい。

なお、誘電体層２０および内部電極層３０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向の複数個所の測定値の平均値であってもよいし、更に積層方向の複数個所の測定値の平均値であってもよい。

同様に、積層体１０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面、または、研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向または幅方向の複数個所の測定値の平均値であってもよい。
同様に、積層体１０の長さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
同様に、積層体１０の幅の測定方法としては、例えば研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。

外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。

第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第１の内部電極層３１に接続されている。第１の外部電極４１は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第１の外部電極４１は、第１の端面ＬＳ１から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。

第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されており、第２の内部電極層３２に接続されている。第２の外部電極４２は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第２の外部電極４２は、第２の端面ＬＳ２から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。

第１の外部電極４１は、第１の下地電極層４１５と第１のめっき層４１６とを有し、第２の外部電極４２は、第２の下地電極層４２５と第２のめっき層４２６とを有する。なお、第１の外部電極４１は第１のめっき層４１６のみから構成されていてもよいし、第２の外部電極４２は第２のめっき層４２６のみから構成されていてもよい。

第１の下地電極層４１５および第２の下地電極層４２５は、金属とガラスとを含む焼成層であってもよい。ガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉ等から選ばれる少なくとも１つを含むガラス成分が挙げられる。具体例として、ホウケイ酸ガラスを用いることができる。金属としては、Ｃｕを主成分として含む。また、金属としては、例えばＮｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。

焼成層は、金属およびガラスを含む導電性ペーストをディップ法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、焼成層は、複数層であってもよい。

或いは、第１の下地電極層４１５および第２の下地電極層４２５は、導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層は、上述した焼成層上に形成されてもよいし、焼成層を形成せずに積層体に直接形成されてもよい。

樹脂層は、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、樹脂層は、複数層であってもよい。

焼成層または樹脂層としての第１の下地電極層４１５および第２の下地電極層４２５の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。

或いは、第１の下地電極層４１５および第２の下地電極層４２５は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の薄膜層であってもよい。

第１のめっき層４１６は、第１の下地電極層４１５の少なくとも一部を覆い、第２のめっき層４２６は、第２の下地電極層４２５の少なくとも一部を覆う。第１のめっき層４１６および第２のめっき層４２６としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金から選ばれる少なくとも１つを含む。

第１のめっき層４１６および第２のめっき層４２６の各々は複数層により形成されていてもよい。好ましくは、ＮｉめっきおよびＳｎめっきの２層構造である。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。

第１のめっき層４１６および第２のめっき層４２６の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。

<<内部電極層>>
次に、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、について更に説明する。図４は、図２に示す積層セラミックコンデンサのIV部分の拡大断面図である。図５は、図４に示す積層セラミックコンデンサのV部分の内部電極層の撮像画像の一例であり、図６は、図５におけるＳ成分画像の一例である。図５の撮像画像および図６のＳ成分画像の取得方法としては、例えば波長分散型Ｘ線分析（ＷＤＸ）またはエネルギー分散型Ｘ線分析（ＥＤＸ）と、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）とを用いることが挙げられる。

例えば内部電極層３０の薄膜化により、図４に示すように、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、の各々には、積層方向に貫通する複数の貫通孔３０Ａが形成される。貫通孔３０Ａには、隣接する誘電体層２０および２０の一部が充填されていることから、本出願では、内部電極層３０に形成される貫通孔を誘電体柱３０Ａと称する。換言すれば、内部電極層３０の各々には、複数の誘電体柱３０Ａが形成されている。

ここで、内部電極層３０に誘電体柱３０Ａが形成されると、誘電体柱３０Ａにおいて電界の集中が生じ、積層セラミックコンデンサ１の寿命、すなわち信頼性、が低下することがある。

この点に関し、図４～図６に示すように、誘電体柱３０Ａと内部電極層３０との界面には、Ｓが偏析し固溶した固溶層（誘電体柱界面固溶層）３０Ｂが形成されている。具体的には、内部電極層３０における誘電体柱３０Ａとの界面に、Ｓの固溶層３０Ｂが形成されている。

図６によれば、誘電体柱３０Ａには、積層方向Ｔに複数の節３０Ｄが形成されており、節３０Ｄには、Ｓが偏析し固溶している。誘電体柱３０Ａと内部電極層３０との界面の固溶層３０Ｂの中でも、節３０Ｄに対応する箇所３０ＢＤにおいて、Ｓの含有量が多い。

誘電体柱３０Ａとの界面にＳの固溶層３０Ｂが形成されると、固溶層３０Ｂが形成された誘電体柱３０Ａの縁近傍において絶縁性が向上し、誘電体柱３０Ａにおいて電界の集中を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

また、例えば誘電体層２０の薄膜化により、１層あたりに加わる電界強度が増大し、積層セラミックコンデンサ１の寿命、すなわち信頼性、が低下することがある。

この点に関し、図４に示すように、誘電体層２０と内部電極層３０との境界にも、Ｓが偏析し固溶した固溶層（誘電体層界面固溶層）３０Ｃが形成されていてもよい。具体的には、内部電極層３０における誘電体層２０との界面にも、Ｓの固溶層３０Ｃが形成されていてもよい。なお、固溶層３０ＢにおけるＳの含有量は、固溶層３０ＣにおけるＳの含有量よりも高い。

誘電体層２０との界面にＳの固溶層３０Ｃが形成されると、固溶層３０Ｃが形成された誘電体層２０との界面において絶縁性が向上し、誘電体層２０において電界強度の増大を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

また、内部電極層３０における主成分金属Ｎｉの結晶界面にも、Ｓが偏析し固溶していてもよい。例えば、後述するように、内部電極層３０用の導電性ペーストにおいて、主成分金属ＮｉをＳでコーティングしてもよい。

主成分金属ＮｉをＳでコーティングすることにより、脱脂時に生じる内部電極層３０の金属粒子Ｎｉのネッキング、換言すれば玉化、を抑制することができ、内部電極層３０の平滑性を向上することができる。詳説すれば、内部電極層３０が局所的に太り、誘電体層２０が局所的に薄くなることを抑制することができる。これにより、誘電体層２０において局所的に電界強度が増大することを抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

また、主成分金属ＮｉをＳでコーティングすることにより、脱脂時に、Ｎｉ_３Ｃの発生を抑制することができ、その結果、Ｎｉ_３Ｃの発生に起因する内部電極層３０の体積膨張を抑制することができ、内部電極層３０の割れ、および、内部電極層３０および誘電体層２０の層間剥離などの構造欠陥を防止することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

内部電極層３０におけるＳの含有量（モル比）、すなわち誘電体柱３０Ｓとの界面の固溶層３０ＢにおけるＳの含有量（モル比）、誘電体層２０との界面の固溶層３０ＣにおけるＳの含有量（モル比）、およびＮｉの結晶面におけるＳの含有量（モル比）の総和は、内部電極層３０の主成分金属Ｎｉ１００ｍｏｌに対して、内部電極の幅方向中央部においては、０．０６ｍｏｌ％以上０．１８ｍｏｌ％以下であり、０．１０ｍｏｌ％以上０．１３ｍｏｌ％以下であることが好ましい。また、内部電極の幅方向端部から５μｍ内側の領域で０．４ｍｏｌ％以上０．７ｍｏｌ％以下であり、０．５ｍｏｌ％以上０．６ｍｏｌ％以下であることが好ましい。内部電極端部近傍のＳの量を、内部電極の幅方向中央部のＳの量より大きくすることで、内部電極端部近傍の剥離を効果的に防止することが可能となる。

内部電極層３０におけるＳの含有量が０．０６ｍｏｌ％未満であると、主成分金属Ｎｉのネッキング、換言すれば玉化、が生じてしまい、内部電極層３０の平滑性が低下したり、層間剥離などの構造欠陥が生じやすくなる。一方、内部電極層３０におけるＳの含有量が０．１８ｍｏｌ％を超えると、アニール時に内部電極層３０の主成分金属Ｎｉのカバレッジが低下するという不具合がある。

内部電極層３０における主成分金属Ｎｉ１００ｍｏｌに対する、Ｓの含有量ｍｏｌ％（モル比）の測定方法としては、ＥＤＸのマッピングにより測定できる。視野角は１０００μｍ×１０００μｍ程度とする。

また、内部電極層３０と誘電体層２０との界面には、Ｓｎが偏析し固溶していてもよい。Ｓｎは、層状に存在していてもよいし、点在していてもよい。Ｓｎは、内部電極層側に固溶していてもよいし、誘電体層側に固溶していてもよい。また、Ｓｎは、誘電体層の誘電体グレインの界面に固溶していてもよい。

内部電極層３０と誘電体層２０との界面に、Ｓｎが偏析し固溶していると、この界面において、絶縁性が向上し、電界強度の増大を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

<製造方法>
次に、上述した積層セラミックコンデンサ１の製造方法について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストを準備する。導電性ペーストには、Ｓが含有されている。例えば、Ｓによって表面がコーティングされた金属粒子Ｎｉを含有する導電性ペーストが用いられる。また、誘電体シートには、Ｓｎが含有されてもよい。また、誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。

次に、誘電体シート上に導電性ペーストを、例えば所定のパターンで印刷することにより、誘電体シート上に内部電極パターンを形成する。内部電極パターンの形成方法としては、スクリーン印刷またはグラビア印刷等を用いることができる。

次に、内部電極パターンが印刷されていない第２の外層部１０２用の誘電体シートを所定枚数積層する。その上に、内部電極パターンが印刷された内層部１００用の誘電体シートを順次積層する。その上に、内部電極パターンが印刷されていない第１の外層部１０１用の誘電体シートを所定枚数積層する。これにより、積層シートが作製される。

次に、静水圧プレス等の手段により、積層シートを積層方向にプレスし、積層ブロックを作製する。次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨等により積層チップの角部および稜線部に丸みをつける。

次に、積層チップを加熱し、脱脂を行う。脱脂温度は、誘電体層や内部電極層の材料にもよるが、６００℃程度の低い温度であると好ましい。また、雰囲気条件は還元雰囲気であると好ましい。これにより、内部電極層にＳが残りやすくなる。

このとき、上述したように、Ｓによって表面がコーティングされた金属粒子Ｎｉを含有する導電性ペーストを用いることにより、脱脂時に生じる内部電極層の金属粒子Ｎｉのネッキング、換言すれば玉化、を抑制することができ、内部電極層の平滑性を向上することができ、誘電体層において局所的に電界強度が増大することを抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

また、上述したように、Ｓによって表面がコーティングされた金属粒子Ｎｉを含有する導電性ペーストを用いることにより、脱脂時に、Ｎｉ_３Ｃの発生を抑制することができ、その結果、Ｎｉ_３Ｃの発生に起因する内部電極層の体積膨張を抑制することができ、内部電極層の割れ、および、内部電極層および誘電体層の層間剥離などの構造欠陥を防止することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

次に、積層チップを焼成し、積層体１０を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
このとき、内部電極層３０に、複数の誘電体柱３０Ａが形成され、誘電体柱３０Ａと内部電極層３０との界面に、Ｓが偏析し固溶した固溶層３０Ｂが形成される。また、誘電体層２０と内部電極層３０との間にも、Ｓが偏析し固溶した固溶層３０Ｃが形成されてもよい。また、内部電極層３０における主成分金属Ｎｉの結晶界面に、Ｓが残ってもよい、すなわちＳが偏析し固溶してもよい。また、内部電極層３０と誘電体層２０との界面に、Ｓｎが偏析し固溶してもよい。

次に、ディップ法を用いて、積層体１０の第１の端面ＬＳ１を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第１の端面ＬＳ１に第１の下地電極層４１５用の導電性ペーストを塗布する。同様に、ディップ法を用いて、積層体１０の第２の端面ＬＳ２を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第２の端面ＬＳ２に第２の下地電極層４２５用の導電性ペーストを塗布する。その後、これらの導電性ペーストを焼成することにより、焼成層である第１の下地電極層４１５および第２の下地電極層４２５が形成される。焼成温度は、６００℃以上９００℃以下であることが好ましい。

なお、上述したように、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって塗布して焼成することによって、樹脂層である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよいし、スパッタ法または蒸着法等の薄膜形成法により、薄膜である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよい。

その後、第１の下地電極層４１５の表面に第１のめっき層４１６を形成して第１の外部電極４１を形成し、第２の下地電極層４２５の表面に第２のめっき層４２６を形成して第２の外部電極４２を形成する。以上の工程により、上述した積層セラミックコンデンサ１が得られる。

以上説明したように、本実施形態の積層セラミックコンデンサ１によれば、例えば内部電極層３０の薄膜化により、内部電極層３０に複数の誘電体柱３０Ａが形成されており、誘電体柱３０Ａと内部電極層３０との界面には、Ｓが固溶した固溶層３０Ｂが形成されている。これにより、固溶層３０Ｂが形成された誘電体柱３０Ａの縁近傍において絶縁性が向上し、誘電体柱３０Ａにおいて電界の集中を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

また、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０と誘電体層２０との界面には、Ｓが固溶した固溶層３０Ｃが形成されていてもよい。なお、固溶層３０ＢにおけるＳの含有量は、固溶層３０ＣにおけるＳの含有量よりも高い。これにより、固溶層３０Ｃが形成された誘電体層２０との界面において絶縁性が向上し、例えば誘電体層２０の薄膜化による電界強度の増大を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

また、本実施形態の積層セラミックコンデンサ１によれば、内部電極層３０の主成分金属Ｎｉの結晶界面には、Ｓが固溶していてもよい。例えば、内部電極層３０用の導電性ペーストにおいて、主成分金属ＮｉをＳでコーティングしてもよい。これにより、脱脂時に生じる内部電極層３０の金属粒子Ｎｉのネッキング、換言すれば玉化、を抑制することができ、内部電極層３０の平滑性を向上することができ、誘電体層２０において局所的に電界強度が増大することを抑制することができる。また、脱脂時に、Ｎｉ_３Ｃの発生を抑制することができ、その結果、Ｎｉ_３Ｃの発生に起因する内部電極層３０の体積膨張を抑制することができ、内部電極層３０の割れ、および、内部電極層３０および誘電体層２０の層間剥離などの構造欠陥を防止することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。

以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、積層セラミックコンデンサの製造方法として、積層体１０の幅方向Ｗの側面ＷＳ１およびＷＳ２におけるサイドギャップの誘電体を後から付与する工法が適用されてもよい。この場合、内部電極層の幅方向Ｗの両側の端部が揃う（例えば５μｍの誤差で揃う）。

１積層セラミックコンデンサ
１０積層体
２０誘電体層
３０内部電極層
３０Ａ誘電体柱（貫通孔）
３０Ｂ固溶層（誘電体柱界面固溶層）
３０Ｃ固溶層（誘電体層界面固溶層）
３０Ｄ節
３０ＢＤ節に対応する固溶層の箇所
３１第１の内部電極層
３１１第１の対向電極部
３１２第１の引出電極部
３１３拡散層
３２第２の内部電極層
３２１第２の対向電極部
３２２第２の引出電極部
３２３拡散層
４０外部電極
４１第１の外部電極
４１５第１の下地電極層
４１６第１のめっき層
４２第２の外部電極
４２５第２の下地電極層
４２６第２のめっき層
１００内層部
１０１第１の外層部
１０２第２の外層部
Ｌ３０電極対向部
ＬＧ１第１のエンドギャップ部
ＬＧ２第２のエンドギャップ部
Ｗ３０電極対向部
ＷＧ１第１のサイドギャップ部
ＷＧ２第２のサイドギャップ部
Ｌ長さ方向
Ｔ積層方向
Ｗ幅方向
ＬＳ１第１の端面
ＬＳ２第２の端面
ＴＳ１第１の主面
ＴＳ２第２の主面
ＷＳ１第１の側面
ＷＳ２第２の側面

Claims

セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層セラミックコンデンサであって、
前記複数の内部電極層の各々には、複数の誘電体柱が形成されており、
前記誘電体柱と前記内部電極層との界面には、Ｓが固溶した誘電体柱界面固溶層が形成されており、
前記内部電極層と前記誘電体層との界面には、Ｓが固溶した誘電体層界面固溶層が形成されており、
前記誘電体柱界面固溶層におけるＳの含有量は、前記誘電体層界面固溶層におけるＳの含有量よりも高い、
積層セラミックコンデンサ。
前記複数の内部電極層の各々は、Ｎｉを主成分として含んでおり、
Ｎｉの結晶界面には、Ｓが固溶している、
請求項１に記載の積層セラミックコンデンサ。
前記積層セラミックコンデンサの幅方向中央部で、前記内部電極層におけるＳの含有量は、前記内部電極層のＮｉ１００ｍｏｌに対して０．０６ｍｏｌ％以上０．１８ｍｏｌ％以下である、請求項２に記載の積層セラミックコンデンサ。
前記内部電極層の厚さは、０．３μｍ以上０．４μｍ以下であり、
前記誘電体層の厚さは、０．４μｍ以上０．５μｍ以下である、
請求項１～３のいずれか１項に記載の積層セラミックコンデンサ。