JP7570060B2 - 積層バリスタ - Google Patents

積層バリスタ Download PDF

Info

Publication number
JP7570060B2
JP7570060B2 JP2021514833A JP2021514833A JP7570060B2 JP 7570060 B2 JP7570060 B2 JP 7570060B2 JP 2021514833 A JP2021514833 A JP 2021514833A JP 2021514833 A JP2021514833 A JP 2021514833A JP 7570060 B2 JP7570060 B2 JP 7570060B2
Authority
JP
Japan
Prior art keywords
varistor
internal electrodes
internal electrode
laminated
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021514833A
Other languages
English (en)
Other versions
JPWO2020213320A1 (ja
Inventor
幹典 網沢
磨人 大宮
晃司 平手
由起人 山下
東一 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2020213320A1 publication Critical patent/JPWO2020213320A1/ja
Application granted granted Critical
Publication of JP7570060B2 publication Critical patent/JP7570060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Description

本開示は、各種電子機器に用いられる積層バリスタに関するものである。
近年、家電製品や車載材料において小型化が進んでおり、その部品であるバリスタも小型化が求められている。そのためバリスタ層と内部電極とを積層した積層バリスタが提案されている。なお、この出願の発明に関連する先行技術文献情報としては、例として、特許文献1が知られている。
特開2007-43133号公報
しかしながら内部電極にAgを使用した場合、内部電極中のAgの拡散によりZnO中の自由電子が取り込まれる。このため、ZnOの比抵抗が増加し、大電流領域の制限電圧が上がることによりバリスタとしての機能が低下してしまう。
本開示はこの問題に対して、ZnO系積層バリスタにおける焼結時のAg拡散を抑制した積層バリスタを提供することを目的とする。
上記課題を解決するために、本開示の積層バリスタは、ZnOを主成分とするセラミック層に少なくとも一対の内部電極を設けている。内部電極はAgを主成分とし、Pt、Auの中から選択した1種以上を含む金属からなる。内部電極を構成する金属の重量に対するPtおよびAuの総重量比を2wt%以上、30wt%以下としている。
以上のように構成することにより、内部電極中のAgのイオン化によるセラミックへの拡散に対し標準還元電位の高いPtまたはAuを添加することによりAgイオンが還元されて金属に戻る。このことからセラミック中においてAgの拡散が防止され、制限電圧比に優れた積層バリスタを提供することができる。
本開示の一実施の形態における積層バリスタの断面図である。
以下、本開示の一実施の形態における積層バリスタについて、図面を参照しながら説明する。
図1は本開示の一実施の形態における積層バリスタ11の断面図であり、ZnOを主成分とするバリスタ層12とAgを主成分とする内部電極13とを交互に積層したものとなっている。これらの内部電極13は、交互に積層バリスタ11の両端部に引き出され、その両端部において、外部電極14とそれぞれ電気的に接続されている。バリスタ層12はZnOを主成分とし、副成分としてBi2O3、Co3O4、MnO2、Sb2O3等を含んでいる。また内部電極13は、Agが95wt%、Auが5wt%の合金粒子を焼結したものとなっている。なお、ここでwt%とは重量%のことである。すなわち、Agが95wt%、Auが5wt%の合金粒子とは、重量比でAgが95%、Auが5%の合金粒子のことである。
内部電極13中のAgは焼成時に酸化(イオン化)し、内部電極13で挟まれたZnOを主体とするセラミックに拡散する。それにより拡散したAgはセラミック格子間中のZnと置換することによりZnO中の自由電子を奪い、ZnOの比抵抗が上がってしまう。そのためバリスタとしての主たる機能である異常電流印加時の制限電圧が上昇してしまい、異常電流の吸収機能が低下してしまう。
これに対し、本実施の形態においてはAgより標準還元電位の高いAuを内部電極13に添加する。標準還元電位は低い(マイナス電位)ほど酸化材として働き、高い(プラス電位)ほど還元剤として働く。よって内部電極13中のAgのイオン化によるバリスタ層12への拡散に対し標準還元電位の高い上記金属を添加することによりAgイオンが還元され、金属に戻ることからバリスタ層12中のAgの拡散が防止される。その結果、制限電圧比の低い積層バリスタを提供することができる。
なおAuの代わりに、Auと同様にAgより標準還元電位の高いPtを添加しても同様の効果を得ることができる。添加するAuまたはPtは、Agに対して働くため、その効果はAgに対する添加量で決まる。そのため内部電極13を構成する金属に対する、PtおよびAuの総重量比を2wt%以上、30wt%以下とすることが望ましい。PtおよびAuの総重量比が2wt%未満では十分な効果を得ることができない。PtおよびAuの総重量比が大きくなる方が、拡散防止の効果が大きくなる傾向がある。しかし、PtおよびAuの総重量比が30wt%を超えてもそれほど改善効果は大きくならず、Agに対してPtまたはAuはコストが高くなるため、2wt%以上、30wt%以下とすることが望ましい。
またPtよりもAuの方が、標準還元電位が高いため、この拡散防止の効果はAuの方が得やすい。そのため低温で焼結できるセラミック材料を用いる場合はAuを用いることが望ましい。PtはAuよりも融点が高いため、焼結温度が高くなる場合はPtを用いることが望ましい。Ptを用いる場合は、Agの重量に対するPtの重量を5%以上とすることがより望ましい。
さらに上記実施の形態では、内部電極13としてAgにAuを添加した合金を用いたが、Agの代わりに銀パラジウムの合金を用い、これにAuまたはPtを添加したものを用いても構わない。この場合も内部電極13を構成する金属の重量に対するPtおよびAuの総重量比を2wt%以上、30wt%以下とすることで同様の効果を得ることができる。
また上記実施の形態では、内部電極13としてAgにAuを添加した合金を用いたが、AgまたはAgを主成分とする金属の表面をAuまたはPtで覆った金属粒子を用いて金属ペーストを作成し、これを焼結させることによって内部電極13を形成しても良い。金属粒子の表面からバリスタ層12にAgが拡散するため、それぞれの粒子の表面をAuまたはPtで覆うことにより、拡散防止の効果をさらに高めることができる。AgまたはAgを主成分とする金属には焼結時に、AuまたはPtがその表面から拡散するため、焼結後には金属粒子の表面部分のPtおよびAuの濃度は、金属粒子の中心部分のPtおよびAuの濃度よりも高くなっている。このようにして制限電圧比に優れた積層バリスタを得ることができる。
表1は、Agに対してAuまたはPtを添加して内部電極13を構成したときの実験結果である。
資料番号1は比較例であり、いずれの場合も比較例よりも制限電圧比が小さい積層バリスタが得られている。
ここでバリスタ電圧は、一対の外部電極に直流定電圧電源を接続し、1mAの電流を流したときの電圧値(V1mA)を測定した。制限電圧は波高値1Aの8/20μs標準波形のインパルス電流を印加したときの一対の外部電極端子間電圧波高値(V1A)を測定した。制限電圧比は波高値1Aの8/20μs標準波形のインパルス電流を印加したときのV1Aを1mAの電流を流したときの電圧値で割ったものであり、異なるバリスタ電圧での制限電圧を比較評価することに用いられる。この制限電圧比は1に近いほど望ましい。
上記結果より、内部電極13に含まれる金属のうち、標準還元電位が高いものほど、制限電圧の低下(制限電圧比の低下)に大きく影響を及ぼすことがわかる。Agに対し、Pt、Auの割合が高いほどその効果は大きい。また、Agと添加金属の合金粉よりAg粉を添加金属にて被覆するほうがよりAgのセラミック中への拡散が小さくなり効果が大きいことが分かる。しかしながら過度の添加ではPt,Auの価格がAgに対し非常に高いことから、PtまたはAuの添加量としては30wt%以下が好ましい。
次に本開示の一実施の形態における積層バリスタの製造方法について説明する。
まず主成分であるZnOとBi2O3、Co3O4、MnO2、Sb2O3などの添加物を含むバリスタ材料を混合粉砕する。その後、混合粉砕したバリスタ材料を、有機バインダーとしてポリビニルブチラール樹脂、溶剤としてノルマル酢酸ブチル、可塑剤としてベンジルブチルフタレート等と混合してスラリーを得る。そしてこのスラリーをドクターブレード法などにより成形し、バリスタ層となるセラミックシートを作製する。
一方、導電性金属粉末としてAgの粒子表面をAuで覆った金属粉末を、有機バインダーとしてポリビニルブチラール樹脂、溶剤としてノルマル酢酸ブチル、可塑剤としてベンジルブチルフタレート等と混合する。その後、ロールミル等を用いて混練して内部電極13を形成するための金属ペーストを作製する。
Agの粒子表面をAuで覆う方法としては、プラズマCVDを用いることができる。あるいはAgの粒子表面に無電解メッキを用いてAuあるいはPtの膜を形成しても良い。さらにゾルゲル法を用いてもかまわない。
次にセラミックシートを所定の枚数積層し、所望の厚みを有するセラミック層を積層して形成する。
このセラミック層の上に所定の形状を持つ第1の内部電極13aを形成する。
次に、この第1の内部電極13aを形成したセラミックシート上にセラミックシートを積層し、さらにセラミックシート上に所定の形状を持つ第2の内部電極13bを形成する。
ここで、第1の内部電極13aおよび第2の内部電極13bはセラミックシートを挟んで、対向するように形成され一対の内部電極13としている。この第1の内部電極13aおよび第2の内部電極13bは各々左右の外部電極14に交互に接続されるようにずらして形成される。
次に、第2の内部電極13bの上にセラミックシートを積層して加圧、圧着後、所定の形状に切断して積層バリスタ素子となる成形体を得る。
この成形体を、一例として、サヤに詰めて900~1100℃まで昇温速度200℃/h(h:時間、1h=1時間)で昇温し、最高温度で2時間保持した後に、降温速度100℃/hで降温して焼成する。
このときバリスタ層12と内部電極13が焼結するが、Agの粒子表面をAuで覆っているため、Agがバリスタ層に拡散することを防止することができる。そのため、制限電圧比に優れた積層バリスタを得ることができる。
焼成後、積層バリスタ素子の面取りを行い、一対の内部電極13の露出した端面にAgを主成分とする一対の外部電極14を形成して焼付ける。そして、一対の外部電極14を含む素子外形の長さ(L)1.6mm×幅(W)0.8mm、高さ(T)0.8mmの積層バリスタ11を得る。
本開示に係る積層バリスタは、制限電圧比に優れた積層バリスタを得ることができ、産業上有用である。
11 積層バリスタ
12 バリスタ層
13 内部電極
13a 第1の内部電極
13b 第2の内部電極
14 外部電極

Claims (4)

  1. ZnOを主成分とするバリスタ層と、少なくとも一対の内部電極とを有する積層バリスタであって、
    前記内部電極は、Agを主成分とし、PtおよびAuから選ばれる少なくとも1種を含み、
    前記内部電極を構成する金属の総重量に対する前記Ptおよび前記Auの総重量の比は、2wt%以上、30wt%以下であり、
    前記内部電極は、Pdを含まない、
    積層バリスタ。
  2. 前記内部電極は、前記Agを主成分とし、前記Ptおよび前記Auのうち少なくとも1種を含む合金粒子の焼結体である、
    請求項1記載の積層バリスタ。
  3. 前記内部電極は金属粒子の焼結体であり、
    前記金属粒子の表面部分における前記Ptおよび前記Auの濃度は、前記金属粒子の中心部分における前記Ptおよび前記Auの濃度よりも高い、
    請求項1記載の積層バリスタ。
  4. 前記内部電極はPtを含む、
    請求項1記載の積層バリスタ。
JP2021514833A 2019-04-15 2020-03-13 積層バリスタ Active JP7570060B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019077006 2019-04-15
JP2019077006 2019-04-15
PCT/JP2020/011116 WO2020213320A1 (ja) 2019-04-15 2020-03-13 積層バリスタ

Publications (2)

Publication Number Publication Date
JPWO2020213320A1 JPWO2020213320A1 (ja) 2020-10-22
JP7570060B2 true JP7570060B2 (ja) 2024-10-21

Family

ID=72837543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021514833A Active JP7570060B2 (ja) 2019-04-15 2020-03-13 積層バリスタ

Country Status (4)

Country Link
US (1) US11935674B2 (ja)
JP (1) JP7570060B2 (ja)
CN (1) CN113544799A (ja)
WO (1) WO2020213320A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155957A (ja) 1999-04-30 2001-06-08 Matsushita Electric Ind Co Ltd 電子部品
JP2013206823A (ja) 2012-03-29 2013-10-07 Dexerials Corp 導電性粒子、回路接続材料、実装体、及び実装体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178615B2 (ja) * 1991-12-10 2001-06-25 トヨタ自動車株式会社 導電性電極材料
US5369390A (en) * 1993-03-23 1994-11-29 Industrial Technology Research Institute Multilayer ZnO varistor
JP3377372B2 (ja) * 1996-05-24 2003-02-17 マルコン電子株式会社 積層形電圧非直線抵抗器
JP3555563B2 (ja) * 1999-08-27 2004-08-18 株式会社村田製作所 積層チップバリスタの製造方法および積層チップバリスタ
JP4012795B2 (ja) * 2002-09-27 2007-11-21 京セラ株式会社 導電性ペースト
US7075405B2 (en) * 2002-12-17 2006-07-11 Tdk Corporation Multilayer chip varistor and method of manufacturing the same
JP4915153B2 (ja) 2005-07-07 2012-04-11 株式会社村田製作所 積層バリスタ
KR100975530B1 (ko) * 2008-08-06 2010-08-12 주식회사 넥스트론 양극산화법을 이용한 순간펄스필터 제조방법 및 이에 의해제조된 순간펄스필터
DE102013106810A1 (de) * 2013-06-28 2014-12-31 Epcos Ag Verfahren zur Herstellung eines Vielschicht-Varistorbauelements und Vielschicht-Varistorbauelement
CN105788699B (zh) * 2014-12-18 2017-08-11 上海宝银电子材料有限公司 一种耐高温高湿ZnO压敏电阻用电极银浆及其制备方法
TWI605029B (zh) * 2016-10-12 2017-11-11 不含銻的壓敏電阻組成物及積層式壓敏電阻器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155957A (ja) 1999-04-30 2001-06-08 Matsushita Electric Ind Co Ltd 電子部品
JP2013206823A (ja) 2012-03-29 2013-10-07 Dexerials Corp 導電性粒子、回路接続材料、実装体、及び実装体の製造方法

Also Published As

Publication number Publication date
US20210327617A1 (en) 2021-10-21
WO2020213320A1 (ja) 2020-10-22
CN113544799A (zh) 2021-10-22
JPWO2020213320A1 (ja) 2020-10-22
US11935674B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US5369390A (en) Multilayer ZnO varistor
KR101411519B1 (ko) 전압 비직선성 저항체 자기 조성물 및 전압 비직선성저항체 소자
JP2002246207A (ja) 電圧非直線抵抗体及び磁器組成物
EP2942788B1 (en) Voltage nonlinear resistive element and method for manufacturing the same
JP5125674B2 (ja) 電圧非直線性抵抗体磁器組成物および電圧非直線性抵抗体素子
US20040119579A1 (en) Multilayer chip varistor and method of manufacturing the same
JP4915153B2 (ja) 積層バリスタ
JP2005197281A (ja) 積層型チップバリスタ
JP2004022976A (ja) 積層型電圧非直線抵抗体、及びその製造方法
JPH0142611B2 (ja)
JP5830715B2 (ja) 積層バリスタ及びその製造方法
US11935674B2 (en) Laminated varistor
JP2004214643A (ja) 積層チップバリスタとその製造方法
JP2983096B2 (ja) 積層形電圧非直線抵抗器の製造方法
JP4539671B2 (ja) 電子部品及びその製造方法
JP2870317B2 (ja) セラミック磁器素子の製造方法
JPH05283209A (ja) 積層型バリスタ
JP7457886B2 (ja) 積層バリスタおよびその製造方法
JPS62282411A (ja) 電圧依存性非直線抵抗器
JP7833694B2 (ja) 積層バリスタの製造方法
JPH0714702A (ja) 正の抵抗温度特性を有する積層型半導体磁器
JP5034640B2 (ja) 積層バリスタとその製造方法
JP2644731B2 (ja) 電圧依存性非直線抵抗器の製造方法
JP3377372B2 (ja) 積層形電圧非直線抵抗器
JP2725357B2 (ja) セラミックコンデンサ及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20221024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240408

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240927

R150 Certificate of patent or registration of utility model

Ref document number: 7570060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150