JP7597233B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7597233B2
JP7597233B2 JP2023548504A JP2023548504A JP7597233B2 JP 7597233 B2 JP7597233 B2 JP 7597233B2 JP 2023548504 A JP2023548504 A JP 2023548504A JP 2023548504 A JP2023548504 A JP 2023548504A JP 7597233 B2 JP7597233 B2 JP 7597233B2
Authority
JP
Japan
Prior art keywords
peak
region
lattice defect
semiconductor substrate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023548504A
Other languages
English (en)
Other versions
JPWO2023042886A5 (ja
JPWO2023042886A1 (ja
Inventor
源宜 窪内
尚 吉村
雄生 澤
省吾 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2023042886A1 publication Critical patent/JPWO2023042886A1/ja
Publication of JPWO2023042886A5 publication Critical patent/JPWO2023042886A5/ja
Priority to JP2024206592A priority Critical patent/JP7750364B2/ja
Application granted granted Critical
Publication of JP7597233B2 publication Critical patent/JP7597233B2/ja
Priority to JP2025156827A priority patent/JP2025179234A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/53Physical imperfections the imperfections being within the semiconductor body 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • H10D12/032Manufacture or treatment of IGBTs of vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • H10D12/032Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129Cathode regions of diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/422PN diodes having the PN junctions in mesas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、水素のイオン注入によって形成されたピークを有する半導体装置が知られている(例えば、特許文献1、2および3)。
[先行技術文献]
[特許文献]
特許文献1 国際公開第2019/181852号
特許文献2 特開2018-107303号公報
特許文献3 特開2022-035157号公報
解決しようとする課題
半導体装置のスイッチング特性を改善し、リーク電流を低減することが好ましい。
一般的開示
本発明の第1の態様においては、半導体基板に設けられた第1導電型のドリフト領域と、ドリフト領域よりも半導体基板の裏面側に設けられ、ドーピング濃度の第1ピークを有する第1導電型のバッファ領域と、半導体基板の深さ方向において、第1ピークよりも半導体基板のおもて面側に設けられ、再結合中心を有する第1格子欠陥領域とを備え、バッファ領域は、第1格子欠陥領域よりも半導体基板のおもて面側に設けられ、水素化学濃度分布がピークである水素ピークを有し、半導体基板の深さ方向において、ドリフト領域の上端から、水素ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上である半導体装置を提供する。
上記半導体装置において、第1ピークは、バッファ領域が有する複数のピークのうち、最も半導体基板の裏面に近いピークであってよい。
上記いずれかの半導体装置において、水素ピークは、バッファ領域が有する複数のピークのうち、第1ピークの次に半導体基板の裏面に近い第2ピークを含んでよい。
上記いずれかの半導体装置において、第1格子欠陥領域は、半導体基板の深さ方向において、第1ピークと第2ピークとの間に設けられてよい。
上記いずれかの半導体装置において、水素ピークよりも半導体基板の裏面側における再結合中心密度は、水素ピークに隣接する側のドリフト領域における再結合中心密度よりも大きくてよい。
上記いずれかの半導体装置において、第1ピークと第2ピークとの間隔は、半導体基板の深さ方向において、5.0μm以上であって、半導体基板の深さ方向の厚さの半分以下であってよい。
上記いずれかの半導体装置において、バッファ領域は、第1ピークと、水素のイオン注入によって形成された複数の水素ピークとを有してよい。
上記いずれかの半導体装置において、第1格子欠陥領域は、半導体基板の深さ方向において、複数の水素ピーク同士の間に設けられてよい。
上記いずれかの半導体装置は、半導体基板の深さ方向において、第1格子欠陥領域よりも半導体基板のおもて面側であって、複数の水素ピーク同士の間に設けられた第2格子欠陥領域を備えてよい。
上記いずれかの半導体装置において、水素ピークのドーピング濃度は、1.0E14cm-3以上、1.0E16cm-3以下であってよい。
上記いずれかの半導体装置は、半導体基板の深さ方向において、第1ピークよりも半導体基板のおもて面側に設けられた第1ライフタイム制御領域を備えてよい。
上記いずれかの半導体装置において、第1ライフタイム制御領域は、ヘリウムを含んでよい。
上記いずれかの半導体装置において、第1ライフタイム制御領域のピーク位置は、半導体基板の深さ方向において、水素ピークよりも半導体基板の裏面側であってよい。
上記いずれかの半導体装置において、第1ライフタイム制御領域のピーク位置は、半導体基板の深さ方向において、第1格子欠陥領域と水素ピークとの間であってよい。
上記いずれかの半導体装置において、第1ライフタイム制御領域のピーク位置は、半導体基板の深さ方向において、第1格子欠陥領域よりも半導体基板の裏面側に設けられていてよい。
上記いずれかの半導体装置において、第1ライフタイム制御領域のピーク位置は、半導体基板の深さ方向において、水素ピークとドリフト領域との間であってよい。
上記いずれかの半導体装置において、第1ピークのドーパントがリンであってよい。
上記いずれかの半導体装置において、第1ピークのドーパントが水素であってよい。
本発明の第2の態様においては、半導体基板に第1導電型のドリフト領域を形成する段階と、ドリフト領域よりも半導体基板の裏面側に、ドーピング濃度の第1ピークを有する第1導電型のバッファ領域を形成する段階と、半導体基板の深さ方向において、第1ピークよりも半導体基板のおもて面側に、水素のイオン注入によって形成された第1格子欠陥領域を形成する段階と、を備える半導体装置の製造方法を提供する。バッファ領域を形成する段階は、第1格子欠陥領域よりも半導体基板のおもて面側に設けられ、水素のイオン注入によって形成される水素ピークを形成する段階を含んでよい。半導体基板の深さ方向において、ドリフト領域の上端から、水素ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であってよい。
上記半導体装置の製造方法は、第1ピークを形成するためのアニールの後に、第1格子欠陥領域を形成するために水素をイオン注入する段階を備えてよい。
上記いずれかの半導体装置の製造方法は、第1格子欠陥領域を形成するためのイオン注入の後に、第1ピークおよび第1格子欠陥領域を形成するためのアニールを同時に実行する段階を備えてよい。
上記いずれかの半導体装置の製造方法は、第1ピークを形成するためのアニールよりも低い温度で、第1格子欠陥領域を形成するためのアニールを実行する段階を備えてよい。
上記いずれかの半導体装置の製造方法は、第1ピークを形成するためのアニールよりも短い時間で、第1格子欠陥領域を形成するためのアニールを実行する段階を備えてよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置100の上面図の一例を示す。 図1Aにおけるa-a'断面の一例を示す。 コレクタ領域22、バッファ領域20およびドリフト領域18におけるドーピング濃度分布の一例を示す。 半導体装置100の変形例を示す。 半導体装置100の変形例を示す。 半導体装置100の変形例を示す。 半導体装置100の変形例を示す。 半導体装置100の変形例を示す。 第1格子欠陥領域161のドーピング濃度分布の変形例を示す。 第1格子欠陥領域161のドーピング濃度分布の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の一例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。 半導体基板10におけるドーピング濃度分布の一例を示す。 半導体装置100の変形例の上面図を示す。 半導体装置100の変形例のb-b'断面を示す。 半導体装置100の製造工程の一例を示すフローチャートである。 半導体装置100の製造工程の変形例を示すフローチャートである。 半導体装置100の製造工程の変形例を示すフローチャートである。 半導体装置100の電気特性を説明するための図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と-Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および-Z軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をX軸およびY軸とする。また、半導体基板の上面および下面と垂直な軸をZ軸とする。本明細書では、Z軸の方向を深さ方向と称する場合がある。また、本明細書では、X軸およびY軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば10%以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をP型またはN型として説明している。本明細書においては、不純物とは、特にN型のドナーまたはP型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、N型の導電型を示す半導体またはP型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態において電気的に活性化したドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をN、アクセプタ濃度をNとすると、任意の位置における正味のネット・ドーピング濃度はN-Nとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔(V)、酸素(O)および水素(H)が結合したVOH欠陥は、電子を供給するドナーとして機能する。本明細書では、VOH欠陥を水素ドナーと称する場合がある。すなわち水素により電子が供給されてドナーとして機能する場合を、水素ドナーと称することがある。
本明細書における半導体基板内には、N型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、P型の領域にも含まれていてよい。半導体基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法(CZ法)、磁場印加型チョクラルスキー法(MCZ法)、フロートゾーン法(FZ法)のいずれかで製造されよい。本例におけるインゴットは、MCZ法で製造されている。MCZ法で製造された基板に含まれる酸素濃度は1×1017~7×1017/cmであってよい。FZ法で製造された基板に含まれる酸素濃度は1×1015~5×1016/cmであってよい。酸素濃度が高い方が水素ドナーを生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板の全体に分布しているバルク・ドナーの化学濃度を用いて表されてよく、当該化学濃度の90%から100%の間の値であってもよい。また、半導体基板は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度(D0)は例えば1×1010/cm以上、5×1012/cm以下である。ノンドーピング基板のバルク・ドナー濃度(D0)は、好ましくは1×1011/cm以上であってよい。ノンドーピング基板のバルク・ドナー濃度(D0)は、好ましくは5×1012/cm以下であってよい。尚、本発明における各濃度は、室温における値であってよい。室温における値は、一例として300K(ケルビン)(約26.9℃)のときの値を用いてよい。半導体基板は、バルク・ドナー濃度よりも低濃度のアクセプタ原子を半導体基板の全体に含んでよい。この場合半導体基板の導電型はN型である。
本明細書においてP+型またはN+型と記載した場合、P型またはN型よりもドーピング濃度が高いことを意味し、P-型またはN-型と記載した場合、P型またはN型よりもドーピング濃度が低いことを意味する。また、本明細書においてP++型またはN++型と記載した場合には、P+型またはN+型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法(SIMS)により計測できる。上述したネット・ドーピング濃度は、電圧-容量測定法(CV法)により測定できる。また、拡がり抵抗測定法(SR法)により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。CV法またはSR法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、N型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、P型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、N型領域のドーピング濃度をドナー濃度と称する場合があり、P型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にatоms/cm、または、/cmが用いられる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。atоms表記は省略されてもよい。
SR法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ(ディスオーダー)により、キャリアが散乱されることで生じる。
CV法またはSR法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン(ホウ素)のアクセプタ濃度は、これらの化学濃度の99%程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の0.1%から10%程度である。本明細書では、SI単位系を採用する。本明細書において、距離や長さの単位がcm(センチメートル)で表されることがある。この場合、諸計算はm(メートル)に換算して計算してよい。
図1Aは、半導体装置100の上面図の一例を示す。本例の半導体装置100は、トランジスタ部70を備える半導体チップである。
トランジスタ部70は、半導体基板10の裏面側に設けられたコレクタ領域22を半導体基板10の上面に投影した領域である。コレクタ領域22については後述する。トランジスタ部70は、IGBT等のトランジスタを含む。
図1Aにおいては、半導体装置100のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置100のY軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板10の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Y軸方向の負側のエッジについて説明するものの、半導体装置100の他のエッジについても同様である。
半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板10は、シリコン基板である。
本例の半導体装置100は、半導体基板10のおもて面21において、ゲートトレンチ部40と、ダミートレンチ部30と、エミッタ領域12と、ベース領域14と、コンタクト領域15と、ウェル領域17とを備える。おもて面21については後述する。また、本例の半導体装置100は、半導体基板10のおもて面21の上方に設けられたエミッタ電極52およびゲート金属層50を備える。
エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、エミッタ領域12、ベース領域14、コンタクト領域15およびウェル領域17の上方に設けられている。また、ゲート金属層50は、ゲートトレンチ部40およびウェル領域17の上方に設けられている。
エミッタ電極52およびゲート金属層50は、金属を含む材料で形成される。エミッタ電極52の少なくとも一部の領域は、アルミニウム(Al)等の金属、または、アルミニウム‐シリコン合金(AlSi)、アルミニウム‐シリコン‐銅合金(AlSiCu)等の金属合金で形成されてよい。ゲート金属層50の少なくとも一部の領域は、アルミニウム(Al)等の金属、または、アルミニウム‐シリコン合金(AlSi)、アルミニウム‐シリコン‐銅合金(AlSiCu)等の金属合金で形成されてよい。エミッタ電極52およびゲート金属層50は、アルミニウム等で形成された領域の下層にチタンまたはチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極52およびゲート金属層50は、互いに分離して設けられる。
エミッタ電極52およびゲート金属層50は、層間絶縁膜38を挟んで、半導体基板10の上方に設けられる。層間絶縁膜38は、図1Aでは省略されている。層間絶縁膜38には、コンタクトホール54、コンタクトホール55およびコンタクトホール56が貫通して設けられている。
コンタクトホール55は、ゲート金属層50とトランジスタ部70内のゲート導電部とを接続する。コンタクトホール55の内部には、タングステン等で形成されたプラグが形成されてもよい。
コンタクトホール56は、エミッタ電極52とダミートレンチ部30内のダミー導電部とを接続する。コンタクトホール56の内部には、タングステン等で形成されたプラグが形成されてもよい。
接続部25は、エミッタ電極52またはゲート金属層50等のおもて面側電極と、半導体基板10とを電気的に接続する。一例において、接続部25は、ゲート金属層50とゲート導電部との間に設けられる。接続部25は、エミッタ電極52とダミー導電部との間にも設けられている。接続部25は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部25は、N型の不純物がドープされたポリシリコン(N+)である。接続部25は、酸化膜等の絶縁膜等を介して、半導体基板10のおもて面21の上方に設けられる。
ゲートトレンチ部40は、予め定められた配列方向(本例ではX軸方向)に沿って予め定められた間隔で配列される。本例のゲートトレンチ部40は、半導体基板10のおもて面21に平行であって配列方向と垂直な延伸方向(本例ではY軸方向)に沿って延伸する2つの延伸部分41と、2つの延伸部分41を接続する接続部分43を有してよい。
接続部分43は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部40の2つの延伸部分41の端部を接続することで、延伸部分41の端部における電界集中を緩和できる。ゲートトレンチ部40の接続部分43において、ゲート金属層50がゲート導電部と接続されてよい。
ダミートレンチ部30は、エミッタ電極52と電気的に接続されたトレンチ部である。ダミートレンチ部30は、ゲートトレンチ部40と同様に、予め定められた配列方向(本例ではX軸方向)に沿って予め定められた間隔で配列される。本例のダミートレンチ部30は、ゲートトレンチ部40と同様に、半導体基板10のおもて面21においてU字形状を有してよい。即ち、ダミートレンチ部30は、延伸方向に沿って延伸する2つの延伸部分31と、2つの延伸部分31を接続する接続部分33を有してよい。
本例のトランジスタ部70は、2つのゲートトレンチ部40と3つのダミートレンチ部30を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部70は、2:3の比率でゲートトレンチ部40とダミートレンチ部30を有している。例えば、トランジスタ部70は、2本の延伸部分41の間に1本の延伸部分31を有する。また、トランジスタ部70は、ゲートトレンチ部40と隣接して、2本の延伸部分31を有している。
但し、ゲートトレンチ部40とダミートレンチ部30の比率は本例に限定されない。ゲートトレンチ部40とダミートレンチ部30の比率は、1:1であってもよく、2:4であってもよい。また、トランジスタ部70は、全てのトレンチ部をゲートトレンチ部40として、ダミートレンチ部30を有さなくてもよい。
ウェル領域17は、後述するドリフト領域18よりも半導体基板10のおもて面21側に設けられた第2導電型の領域である。ウェル領域17は、半導体装置100のエッジ側に設けられるウェル領域の一例である。ウェル領域17は、一例としてP+型である。ウェル領域17は、ゲート金属層50が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域17の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。ゲートトレンチ部40およびダミートレンチ部30の、ゲート金属層50側の一部の領域は、ウェル領域17に形成される。ゲートトレンチ部40およびダミートレンチ部30の延伸方向の端の底は、ウェル領域17に覆われてよい。
コンタクトホール54は、トランジスタ部70において、エミッタ領域12およびコンタクト領域15の各領域の上方に形成される。コンタクトホール54は、Y軸方向両端に設けられたウェル領域17の上方には設けられていない。このように、層間絶縁膜には、1又は複数のコンタクトホール54が形成されている。1又は複数のコンタクトホール54は、延伸方向に延伸して設けられてよい。
メサ部71は、半導体基板10のおもて面21と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う2つのトレンチ部に挟まれた半導体基板10の部分であって、半導体基板10のおもて面21から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を1つのトレンチ部としてよい。即ち、2つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部71は、トランジスタ部70において、ダミートレンチ部30またはゲートトレンチ部40の少なくとも1つに隣接して設けられる。メサ部71は、半導体基板10のおもて面21において、ウェル領域17と、エミッタ領域12と、ベース領域14と、コンタクト領域15とを有する。メサ部71では、エミッタ領域12およびコンタクト領域15が延伸方向において交互に設けられている。
ベース領域14は、半導体基板10のおもて面21側に設けられた第2導電型の領域である。ベース領域14は、一例としてP-型である。ベース領域14は、半導体基板10のおもて面21において、メサ部71のY軸方向における両端部に設けられてよい。なお、図1Aは、当該ベース領域14のY軸方向の一方の端部のみを示している。
エミッタ領域12は、ドリフト領域18よりもドーピング濃度の高い第1導電型の領域である。本例のエミッタ領域12は、一例としてN+型である。エミッタ領域12のドーパントの一例はヒ素(As)である。エミッタ領域12は、メサ部71のおもて面21において、ゲートトレンチ部40と接して設けられる。エミッタ領域12は、メサ部71を挟んだ2本のトレンチ部の一方から他方まで、X軸方向に延伸して設けられてよい。エミッタ領域12は、コンタクトホール54の下方にも設けられている。
また、エミッタ領域12は、ダミートレンチ部30と接してもよいし、接しなくてもよい。本例のエミッタ領域12は、ダミートレンチ部30と接している。
コンタクト領域15は、ベース領域14よりもドーピング濃度の高い第2導電型の領域である。本例のコンタクト領域15は、一例としてP+型である。本例のコンタクト領域15は、メサ部71のおもて面21に設けられている。コンタクト領域15は、メサ部71を挟んだ2本のトレンチ部の一方から他方まで、X軸方向に設けられてよい。コンタクト領域15は、ゲートトレンチ部40またはダミートレンチ部30と接してもよいし、接しなくてもよい。本例のコンタクト領域15は、ダミートレンチ部30およびゲートトレンチ部40と接する。コンタクト領域15は、コンタクトホール54の下方にも設けられている。
図1Bは、図1Aにおけるa-a'断面の一例を示す。a-a'断面は、トランジスタ部70において、エミッタ領域12を通過するXZ面である。本例の半導体装置100は、a-a'断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。エミッタ電極52は、半導体基板10および層間絶縁膜38の上方に形成される。
ドリフト領域18は、半導体基板10に設けられた第1導電型の領域である。本例のドリフト領域18は、一例としてN-型である。ドリフト領域18は、半導体基板10において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域18のドーピング濃度Ddrは半導体基板10のドーピング濃度であってよい。
バッファ領域20は、ドリフト領域18よりも半導体基板10の裏面23側に設けられた第1導電型の領域である。本例のバッファ領域20は、一例としてN型である。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度Ddrよりも高くてよい。バッファ領域20のドーピング濃度は、バルク・ドナー濃度よりも高くてもよい。バッファ領域20は、ベース領域14の下面側から広がる空乏層が、第2導電型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域22は、トランジスタ部70において、バッファ領域20の下方に設けられる。コレクタ領域22は、第2導電型を有する。本例のコレクタ領域22は、一例としてP+型である。
コレクタ電極24は、半導体基板10の裏面23に形成される。コレクタ電極24は、金属等の導電材料で形成される。
ベース領域14は、ドリフト領域18の上方に設けられる第2導電型の領域である。ベース領域14は、ゲートトレンチ部40に接して設けられる。ベース領域14は、ダミートレンチ部30に接して設けられてよい。
エミッタ領域12は、ベース領域14とおもて面21との間に設けられる。エミッタ領域12は、ゲートトレンチ部40と接して設けられる。エミッタ領域12は、ダミートレンチ部30と接してもよいし、接しなくてもよい。
蓄積領域16は、ドリフト領域18よりも半導体基板10のおもて面21側に設けられる第1導電型の領域である。本例の蓄積領域16は、一例としてN+型である。但し、蓄積領域16が設けられなくてもよい。
また、蓄積領域16は、ゲートトレンチ部40に接して設けられる。蓄積領域16は、ダミートレンチ部30に接してもよいし、接しなくてもよい。蓄積領域16のドーピング濃度は、ドリフト領域18のドーピング濃度Ddrよりも高い。蓄積領域16のイオン注入のドーズ量は、1.0E12cm-2以上、1.0E13cm-2以下であってよい。また、蓄積領域16のイオン注入ドーズ量は、3.0E12cm-2以上、6.0E12cm-2以下であってもよい。蓄積領域16を設けることで、キャリア注入促進効果(IE効果)を高めて、トランジスタ部70のオン電圧を低減できる。なお、Eは10のべき乗を意味し、例えば1.0E12cm-2は1.0×1012cm-2を意味する。
1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、おもて面21に設けられる。各トレンチ部は、おもて面21からドリフト領域18まで設けられる。エミッタ領域12、ベース領域14、コンタクト領域15および蓄積領域16の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域18に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
ゲートトレンチ部40は、おもて面21に形成されたゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に形成される。ゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部40は、おもて面21において層間絶縁膜38により覆われる。
ゲート導電部44は、半導体基板10の深さ方向において、ゲート絶縁膜42を挟んでメサ部71側で隣接するベース領域14と対向する領域を含む。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部30は、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、おもて面21側に形成されたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って形成される。ダミー導電部34は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜32よりも内側に形成される。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。ダミートレンチ部30は、おもて面21において層間絶縁膜38により覆われる。
層間絶縁膜38は、おもて面21に設けられている。層間絶縁膜38の上方には、エミッタ電極52が設けられている。層間絶縁膜38には、エミッタ電極52と半導体基板10とを電気的に接続するための1又は複数のコンタクトホール54が設けられている。コンタクトホール55およびコンタクトホール56も同様に、層間絶縁膜38を貫通して設けられてよい。
第1格子欠陥領域161は、裏面23側からの水素のイオン注入により形成される格子欠陥を含む領域である。第1格子欠陥領域161は、ライフタイムキラーとして機能する。第1格子欠陥領域161は、半導体装置100のターンオフ時間を低減し、テイル電流を抑制することにより、スイッチング時の損失を低減することができる。第1格子欠陥領域161の詳細については後述する。なお、第1格子欠陥領域161が水素のイオン注入により形成されるか否かは、半導体装置100の化学濃度の分析等により特定することができる。例えば、ヘリウムのイオン注入によって形成されたライフタイムキラーは、ヘリウムの検出によって特定できる。
ライフタイムキラーは、電荷キャリアの再結合中心である。本明細書では、電荷キャリアを単にキャリアと称する場合がある。ライフタイムキラーは、格子欠陥であってよい。例えば、ライフタイムキラーは、空孔、複空孔、これらと半導体基板10を構成する元素との複合欠陥、または転位であってよい。即ち、第1格子欠陥領域161は、再結合中心を含む領域である。
ライフタイムキラー濃度とは、キャリアの再結合中心濃度である。ライフタイムキラー濃度は、格子欠陥の濃度であってよい。例えばライフタイムキラー濃度とは、空孔、複空孔などの空孔濃度であってよく、これらの空孔と半導体基板10を構成する元素との複合欠陥濃度であってよく、または転位濃度であってよい。即ち、第1格子欠陥領域161は、ライフタイムキラーを含む領域であってよい。
第1ライフタイム制御領域151は、半導体基板10の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。ライフタイムキラーは、ヘリウム、ネオンなどの希ガス元素が用いられてよい。ライフタイムキラー濃度は再結合中心の濃度であるが、ヘリウム、ネオンなどの希ガス元素の化学濃度としてもよい。本例の第1ライフタイム制御領域151は、半導体基板10にヘリウムを注入することで形成される。
第1ライフタイム制御領域151は、半導体基板10の深さ方向において、半導体基板10の中心よりも裏面23側に設けられる。本例の第1ライフタイム制御領域151は、バッファ領域20に設けられる。第1ライフタイム制御領域151は、XY平面において半導体基板10の全面に形成される場合、マスクを使用せずに形成することができる。第1ライフタイム制御領域151は、予め定められた形状のマスクを用いて、XY平面において半導体基板10の一部に設けられてもよい。
また、本例の第1ライフタイム制御領域151は、裏面23側からの注入により形成されている。これにより、半導体装置100のおもて面21側への影響を回避できる。例えば、第1ライフタイム制御領域151は、裏面23側からヘリウムを照射することにより形成される。ここで、第1ライフタイム制御領域151がおもて面21側からの注入により形成されているか、裏面23側からの注入により形成されているかは、SR法またはコレクタエミッタ間リーク電流の測定によって、半導体基板10の状態を取得することで判断できる。なお、コレクタエミッタ間リーク電流は、単にリーク電流と称する場合がある。
図2Aは、コレクタ領域22、バッファ領域20およびドリフト領域18におけるドーピング濃度分布の一例を示す。なお、コレクタ領域22、バッファ領域20およびドリフト領域18におけるドーピング濃度分布は、各不純物の濃度を総合した正味のドーピング濃度(ネットドーピング濃度)を示している。
コレクタ領域22の深さ方向の幅は、裏面23から0.2μm以上、1.0μm以下であってよい。コレクタ領域22のピークのドーピング濃度Dcは、1.0E17cm-3以上、1.0E19cm-3以下であってよい。
バッファ領域20は、複数のドーピング濃度のピークを有する。本例のバッファ領域20は、第1ピーク61および第2ピーク62の2つのピークを有する。バッファ領域20の下端は、コレクタ領域22と第1ピーク61との境界であってよい。バッファ領域20の上端は、第2ピーク62とドリフト領域18との境界であってよい。なお、本明細書において、それぞれのピーク位置は、ドーピング濃度が極大値を示す位置である。バッファ領域20の深さ方向の幅は、5.0μm以上、50.0μm以下であってよい。
バッファ領域20とドリフト領域18との境界位置xは、バッファ領域20のドーピング濃度が、バッファ領域20のおもて面21側でドリフト領域18のドーピング濃度Ddrと等しくなる深さ位置であってよい。あるいは、バッファ領域20とドリフト領域18との境界位置xは、バッファ領域20のドーピング濃度が、バッファ領域20のおもて面21側でバルク・ドナー濃度と等しくなる深さ位置であってもよい。
バッファ領域20とコレクタ領域22との境界位置xは、ネット・ドーピング濃度が実質的に0になるPN接合の深さ位置であってよい。ダイオード80の場合には、境界位置xはバッファ領域20とカソード領域82との境界位置であってよい。
第1ピーク61は、コレクタ領域22よりもおもて面21側に設けられる。第1ピーク61は、バッファ領域20が有する複数のピークのうち最も裏面23に近いピークである。第1ピーク61は、バッファ領域20において、ドーピング濃度が最も高いピークであってよい。第1ピーク61のドーパントは、リン、砒素または水素であってよい。本例では、第1ピーク61のドーパントはリンである。
深さ位置Lp1は、第1ピーク61の裏面23からの深さ位置を示す。深さ位置Lp1は0.5μm以上、3.0μm以下であってよい。深さ位置Lp1は、例えば0.7μmである。
ピーク濃度Dp1は、第1ピーク61のドーピング濃度である。ピーク濃度Dp1は、コレクタ領域22のドーピング濃度のピーク濃度Dcよりも低くてよい。ピーク濃度Dp1は、ゲートがオンの状態でコレクタ領域22から注入される正孔濃度または正孔電流を予め定められた大きさに調節するように決めてよい。ピーク濃度Dp1は、1.0E15cm-3以上であってよく、1.0E16cm-3以上であってよい。ピーク濃度Dp1は、1.0E17cm-3以下であってよく、5.0E16cm-3以下であってよい。例えば、ピーク濃度Dp1は、2.0E16cm-3である。
第2ピーク62は、第1ピーク61よりもおもて面21側に設けられる。第2ピーク62は、バッファ領域20が有する複数のピークのうち、第1ピーク61の次に裏面23に近いピークである。第2ピーク62は、バッファ領域20が有する水素ピークの一例であり、裏面23側からの水素のイオン注入によって形成されている。水素ピークとは、水素化学濃度分布170の水素化学濃度ピークに対応した、ドーピング濃度分布のピークである。水素ピークは、水素ドナーのドナー濃度分布におけるピークであってよい。本例の第2ピーク62は、水素化学濃度ピーク172に対応している。
水素ピークは、第1格子欠陥領域161よりも半導体基板10のおもて面21側に設けられる。水素ピークのドーピング濃度は、1.0E14cm-3以上、1.0E16cm-3以下であってよい。第1格子欠陥領域161よりもおもて面21側には、複数の水素ピークが設けられてよい。複数の水素ピークは、後述するように、ベース領域14の下面側から広がる空乏層を止めるためのフィールドストップ層として機能してよい。
深さ位置Lp2は、第2ピーク62の裏面23からの深さ位置を示す。深さ位置Lp2は、3.0μm以上、50.0μm以下であってよい。深さ位置Lp2は、例えば10.0μmである。
ピーク濃度Dp2は、第2ピーク62のドーピング濃度である。ピーク濃度Dp1は、ピーク濃度Dp2よりも大きくてよい。ピーク濃度Dp2は、1.0E14cm-3以上であってよく、1.0E15cm-3以上であってよい。ピーク濃度Dp2は、1.0E16cm-3以下であってよく、5.0E15cm-3以下であってよい。本例のピーク濃度Dp2は、5.0E15cm-3である。
バッファ領域20の各ピークは、同一のドーパントにより形成されてもよいし、異なるドーパントにより形成されてもよい。バッファ領域20の全てのピークのドーパントが水素であってよい。第1ピーク61がリンのイオン注入により形成され、それ以外のピークが水素イオンのイオン注入により形成されてよい。水素イオンはプロトン、デュトロン、トリトンであってよい。本例では、水素イオンはプロトンである。
第1格子欠陥領域161は、半導体基板10の深さ方向において、第1ピーク61と第2ピーク62との間に設けられる。図2Aにおいて、第1格子欠陥領域161が設けられる半導体基板10の深さ方向の範囲を、両矢印にて示している。水素ピークよりも裏面23側における再結合中心密度は、水素ピークに隣接する側のドリフト領域18における再結合中心密度よりも大きくてよい。本例では、第2ピーク62よりも裏面23側における再結合中心密度が、第2ピーク62に隣接する側のドリフト領域18における再結合中心密度よりも大きい。本例の第1格子欠陥領域161は、ドリフト領域18よりもドーピング濃度が低い領域である。第1格子欠陥領域161は、バルク・ドナー濃度よりもドーピング濃度が低い領域であってもよい。バルク・ドナー濃度は、ドリフト領域のドーピング濃度よりも低くてよい。本例では、バルク・ドナー濃度はドリフト領域のドーピング濃度と等しい。
ドリフト領域18よりも第1格子欠陥領域161のドーピング濃度が低い理由は以下の通りである。第1格子欠陥領域161は、第ピーク6に隣接する側のドリフト領域18よりも、格子欠陥の濃度が高い。そのため、第1格子欠陥領域161においては、キャリアが散乱されやすく、キャリア移動度がドリフト領域18よりも低くなる。SR測定では広がり抵抗を測定し、キャリア移動度を用いてドーピング濃度を計算する。この計算において用いるキャリア移動度は、理想的な結晶状態におけるキャリア移動度である。しかしながら、第1格子欠陥領域161における実際のキャリア移動度は低くなっているので、その分、ドーピング濃度は低く算出される。即ち、見かけ上、第1格子欠陥領域161のドーピング濃度が低下する。このため、第1格子欠陥領域161のドーピング濃度分布は、第ピーク6に隣接する側のドリフト領域18のドーピング濃度Ddrよりも低い分布となる。第1格子欠陥領域161の実際のドーピング濃度は、見かけよりも低下しておらず、ドリフト領域18と実質的に等しいとしてよい。
第1格子欠陥領域161のドーピング濃度分布は、深さ位置xrc1においてドーピング濃度の最小値Drc1を有する。深さ位置xrc1は、第1格子欠陥領域161の中間の位置よりもおもて面21側に位置してよく(実線)、裏面23側に位置してよい(一点破線)。ドーピング濃度の最小値Drc1は、ドリフト領域18のドーピング濃度Ddrの10%よりも高くてよく、低くてもよい。本例では、ドーピング濃度の最小値Drc1はドリフト領域18のドーピング濃度Ddrの10%よりも高い。
第1格子欠陥領域161は、半導体基板10の深さ方向において、第1ピーク61よりも半導体基板10のおもて面側に設けられる。また、本例の第2ピーク62は、第1格子欠陥領域161よりもおもて面21側に設けられる。これにより、リーク電流の増加を抑制することができる。
本例の第1格子欠陥領域161は、第2ピーク62を形成するための水素イオンの通過領域に形成される。水素イオンが半導体基板10を通過中に、半導体の原子(本例ではシリコン)に衝突してエネルギーが減衰し、結晶格子にダメージを与えることで、水素イオンの飛程Rpよりも浅い領域(通過領域)に格子欠陥を多く形成する。通過領域に形成される格子欠陥は、単原子空孔(V)、複原子空孔(VV)等の、空孔を主体とする空孔型格子欠陥である。空孔に隣接する原子は、ダングリング・ボンドを有する。空孔型格子欠陥は再結合中心となり、電荷キャリアの再結合を促進する。以上により、水素イオンの通過領域に第1格子欠陥領域161が形成される。
本例では、第1格子欠陥領域161を水素のイオン注入によって深さ方向に延伸して設けられることにより、第1ライフタイム制御領域151と比較して、局所的に欠陥が高密度となることを回避できる。また、第1格子欠陥領域161は、第1ライフタイム制御領域151と比較して低エネルギーで深くイオン注入して形成することができる。これにより、短絡耐量の低下およびスイッチング時の振動を抑制することができる。
間隔Wp1p2は、半導体基板10の深さ方向における、第1ピーク61と第2ピーク62との距離である。間隔Wp1p2は、5.0μm以上であってよく、10.0μm以上であってもよい。間隔Wp1p2は、20.0μm以上、30.0μm以下であってもよい。間隔Wp1p2は、40.0μm以下であってよく、50.0μm以下であってもよい。間隔Wp1p2は、半導体基板10の深さ方向において、5.0μm以上であって、半導体基板10の深さ方向の厚さの半分以下であってよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、以下のように定義する。第1ピーク61のドーピング濃度が、おもて面21側でドリフト領域18と一致する深さ位置xp1から、第2ピーク62のドーピング濃度が裏面23側でドリフト領域18と一致する深さ位置xp2 までの距離を、幅W161とする。なお、前述のように、ドリフト領域18のドーピング濃度Ddrをバルク・ドナー濃度としてもよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、間隔Wp1p2の25%以上であってよく、50%以上であってよく、75%以上であってよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅は、1.0μm以上、10.0μm以下であってよい。
第1格子欠陥領域161の深さ位置xrc1と深さ位置xp1との距離は、深さ位置xrc1と深さ位置xp2との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp1から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい。勾配が実質的に一定とは、深さ位置xp1から深さ位置xrc1の間、あるいは深さ位置xp2から深さ位置xrc1の間の30%から70%の範囲にわたって、勾配の値が勾配の平均値の50%の範囲にあってよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の幅WP1よりも大きくてよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第2ピーク62の幅WP2よりも大きくてよい。第1ピーク61の幅WP1および第2ピーク62の幅WP2は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよい。第1ピーク61の幅WP1および第2ピーク62の幅WP2は、それぞれのピークにおけるドーピング濃度の極大値(ピークドーピング濃度)に対する10%全幅であってもよい。10%全幅とは、ピーク濃度DP2の10%の濃度である0.1DP2における幅である。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2の半値全幅であってよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2の10%全幅であってもよい。10%全幅とは、ピーク濃度DHp2の10%の濃度である0.1DHp2における幅である。水素化学濃度はドーピング濃度よりも高いため、第2ピーク62の水素化学濃度のピークの幅WHp2を用いることで、ピークの幅WHp2を明確に定義できる。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、バッファ領域20の幅Wbufの50%以上であってよい。
バッファ領域20における第1格子欠陥領域161以外の領域深さ方向の幅の総和をWEXとする。図2Aの例では、バッファ領域20における第1格子欠陥領域161以外の領域は2つある。1つ目は深さ位置xから深さ位置xp1までの領域であり、深さ方向の幅はWex1である。2つ目は深さ位置xp2から深さ位置xまでの領域であり、深さ方向の幅はWex2である。第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXは、Wex1+Wex2である。第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXは、間隔Wp1p2から第1格子欠陥領域161の深さ方向の幅W161を引いた値となる。第1格子欠陥領域161の深さ方向の幅W161は、幅の総和WEXよりも、大きくてよい。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失を小さくすることができる。
第1格子欠陥領域161における水素化学濃度は、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第1格子欠陥領域161における水素化学濃度は、1×1015atoms/cmより小さくてよく、5×1014atoms/cmより小さくてよく、1×1014atoms/cmより小さくてよい。第1格子欠陥領域161には、格子欠陥が多く存在する。格子欠陥は、結合に寄与しないダングリング・ボンドを多く存在し、再結合中心を形成する。そのため、第1格子欠陥領域161におけるキャリアのライフタイムを低下させる。一方、第1格子欠陥領域161内に水素が存在すると、ダングリング・ボンドは水素により終端される。その結果、再結合中心濃度が減少し、第1格子欠陥領域161におけるキャリアのライフタイム低下が抑制されてしまう。そこで、第1格子欠陥領域161における水素化学濃度を、例えばドリフト領域のドーピング濃度より小さくする。これにより、水素によるダングリング・ボンドの終端を抑制し、第1格子欠陥領域161における再結合中心を幅広く残留させ、キャリアのライフタイムを小さくすることができる。第1格子欠陥領域161における水素化学濃度の最小値は、第1ピーク61のピーク濃度DP1より小さくてよく、ドリフト領域のドーピング濃度より小さくてよく、バルク・ドナー濃度より小さくてよい。
オフ状態における空乏層は、おもて面21側のドリフト領域18を裏面23に向かって広がる。空乏層は、水素ピークである第2ピーク62で止まってよい。さらには、積分濃度が臨界積分濃度に達する位置が第2ピーク62の内部に位置してよい。臨界積分濃度については後述する。これにより、空乏層が第1格子欠陥領域161に侵入することがないので、リーク電流の増加を防ぐことができる。
図2Bは、半導体装置100の変形例を示す。本例では、第1ピーク61が水素のイオン注入によって形成されている点で図2Aの実施例と相違する。水素化学濃度ピーク171は、第1ピーク61に対応した、水素化学濃度分布170のピークである。第1ピーク61のドーパントが水素の場合、深さ位置Lp1と深さ位置Lp2の中間部分において、水素化学濃度が、ドリフト領域18のドーピング濃度Ddrあるいはバルク・ドナー濃度と同じオーダーの濃度に増加している。これにより、第1ピーク61の近傍から深さ位置Lp1と深さ位置Lp2の中間部分において、格子欠陥に存在するダングリング・ボンドを水素が終端する、あるいは水素ドナーの濃度が増加する。これにより、第1ピーク61の近傍における欠陥が回復して、第1格子欠陥領域161の半導体基板10の深さ方向における幅が、図2Aの実施例の場合よりも小さくなっている。このように、第1ピーク61のドーパントを使い分けることにより、第1格子欠陥領域161の幅を調整することができる。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、間隔Wp1p2の25%以上であってよく、50%以上であってよく、75%以上であってよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、1.0μm以上、10.0μm以下であってよい。
第1格子欠陥領域161の深さ位置xrc1と深さ位置xp1との距離は、深さ位置xrc1と深さ位置xp2との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp1から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(実線)。あるいは、第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(一点破線)。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の幅WP1よりも大きくてよく、第2ピーク62の幅WP2よりも大きくてよい。第1ピーク61の幅WP1および第2ピーク62の幅WP2は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の水素化学濃度のピークの幅WHp1よりも大きくてよく、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよい。第1ピーク61の水素化学濃度のピークの幅WHp1は、第1ピーク61の水素化学濃度のピーク濃度DHp1の半値全幅であってよく、10%全幅であってもよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2の半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、バッファ領域20の幅Wbufの50%以上であってよい。第1格子欠陥領域161の深さ方向の幅W161は、バッファ領域20における第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXよりも、大きくてよい。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失を小さくすることができる。
第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、第1ピーク61のピーク濃度DP1より小さくてよく、第2ピーク62のピーク濃度DP2より小さくてよく、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、5×1015atoms/cmより小さくてよく、1×1015atoms/cmより小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、1×1012atoms/cmより大きくてよく、1×1013atoms/cmより大きくてよい。第1格子欠陥領域161における水素化学濃度を小さくすることにより、格子欠陥を幅広く残留させることができる。
図2Cは、半導体装置100の変形例を示す。本例のバッファ領域20は、第1ピーク61、第2ピーク62および第3ピーク63の3つのピークを有する。バッファ領域20は、第1ピーク61と複数の水素ピークを有する。第2ピーク62および第3ピーク63は、それぞれ水素ピークの一例である。なお、本例では、第1ピーク61も水素のイオン注入によって形成されている。水素化学濃度ピーク171は、第1ピーク61に対応した、水素化学濃度分布170のピークである。水素化学濃度ピーク173は、第3ピーク63に対応した、水素化学濃度分布170のピークである。
第3ピーク63は、半導体基板10の深さ方向において、第2ピーク62よりもおもて面21側に設けられる。深さ位置Lp3は、第3ピーク63の裏面23からの深さ位置を示す。深さ位置Lp3は、7.0μm以上、13.0μm以下であってよく、例えば、10.0μmである。
ピーク濃度Dp3は、第3ピーク63のドーピング濃度である。ピーク濃度Dp3は、ピーク濃度Dp1およびピーク濃度Dp2よりも小さくてよい。ピーク濃度Dp3は、1.0E14cm-3以上、1.0E16cm-3以下であってよい。
第1格子欠陥領域161は、半導体基板10の深さ方向において、第1ピーク61と第2ピーク62との間に設けられているが、第2ピーク62と第3ピーク63との間には設けられていない。即ち、本例では、第1ピーク61と第2ピーク62との間隔Wp1p2よりも、第2ピーク62と第3ピーク63との間隔Wp2p3の方が小さい。深さ位置Lp2と深さ位置Lp3の中間部分において、水素化学濃度が、ドリフト領域18のドーピング濃度Ddrあるいはバルク・ドナー濃度と同じオーダーの濃度に増加している。これにより、第2ピーク62と第3ピーク63との間において欠陥が回復し、あるいは水素ドナーの濃度が増加している。このように、ピーク同士の間隔を調整することにより、第1格子欠陥領域161を形成するか否かを制御することができる。間隔Wp2p3は、1.0μm以上、5.0μm未満であってよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、間隔Wp1p2の25%以上であってよく、50%以上であってよく、75%以上であってよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、1.0μm以上、10.0μm以下であってよい。
第1格子欠陥領域161の深さ位置xrc1と深さ位置xp1との距離は、深さ位置xrc1と深さ位置xp2との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp1から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(実線)。あるいは、第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(一点破線)。
第1格子欠陥領域161のドーピング濃度分布は、第1格子欠陥領域161の端部の位置xp1および位置xp2から最小値Drc1となる位置に向かって、ドーピング濃度の勾配の絶対値が増加する領域と、減少する領域と、ドーピング濃度が実質的に一定である領域とを有してよい(二点破線)。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の幅WP1よりも大きくてよく、第2ピーク62の幅WP2よりも大きくてよく、第3ピーク63の幅WP3よりも大きくてよい。第1ピーク61の幅WP1、第2ピーク62の幅WP2および第3ピーク63の幅WP3は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の水素化学濃度のピークの幅WHp1よりも大きくてよく、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよく、第3ピーク63の水素化学濃度のピークの幅WHp3よりも大きくてよい。第1ピーク61の水素化学濃度のピークの幅WHp1は、第1ピーク61の水素化学濃度のピーク濃度DHp1に対する半値全幅であってよく、10%全幅であってもよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2に対する半値全幅であってよく、10%全幅であってもよい。第3ピーク63の水素化学濃度のピークの幅WHp3は、第3ピーク63の水素化学濃度のピーク濃度DHp3に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、バッファ領域20の幅Wbufの50%以上であってよい。第1格子欠陥領域161の深さ方向の幅W161は、バッファ領域20における第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXよりも、大きくてよい。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失を小さくすることができる。
第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、第1ピーク61のピーク濃度DP1より小さくてよく、第2ピーク62のピーク濃度DP2より小さくてよく、第3ピーク63のピーク濃度DP3より小さくてよく、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、5×1014atoms/cmより小さくてよく、1×1014atoms/cmより小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、1×1012atoms/cmより大きくてよく、1×1013atoms/cmより大きくてよい。第1格子欠陥領域161における水素化学濃度を小さくすることにより、格子欠陥を幅広く残留させることができる。
オフ状態における空乏層は、水素ピークである第2ピーク62まで延伸するか、第2ピーク62よりも表面21側まで延伸してよい。積分濃度が臨界積分濃度に達する位置は、第2ピーク62の内部に位置してよい。これにより、空乏層が第1格子欠陥領域161に侵入することがないので、リーク電流の増加を防ぐことができる。
図2Dは、半導体装置100の変形例を示す。本例のバッファ領域20は、第1ピーク61、第2ピーク62、第3ピーク63および第4ピーク64の4つのピークを有する。バッファ領域20は、第1ピーク61と複数の水素ピークを有する。第2ピーク62、第3ピーク63および第4ピーク64は、それぞれ水素ピークの一例である。なお、本例では、第1ピーク61も水素のイオン注入によって形成されている。水素化学濃度ピーク171、水素化学濃度ピーク172、水素化学濃度ピーク173および水素化学濃度ピーク174は、それぞれ第1ピーク61、第2ピーク62、第3ピーク63、第4ピーク64に対応している。
第4ピーク64は、半導体基板10の深さ方向において、第3ピーク63よりもおもて面21側に設けられる。深さ位置Lp4は、第4ピーク64の裏面23からの深さ位置を示す。深さ位置Lp4は、半導体基板10の基板厚の10%以上、20%以下であってよい。例えば、深さ位置Lp4は15.0μmである。
ピーク濃度Dp4は、第4ピーク64のドーピング濃度である。ピーク濃度Dp4は、ピーク濃度Dp1、ピーク濃度Dp2およびピーク濃度Dp3よりも小さくてよい。ピーク濃度 p4 は、1.0E14cm-3以上、1.0E16cm-3以下であってよい。
バッファ領域20が有する4つのピークのドーピング濃度は、半導体基板10のおもて面21側に向けて、徐々に低くなってよい。即ち、第2ピーク62のピーク濃度Dp2は、第1ピーク61のピーク濃度Dp1よりも小さくてよい。第3ピーク63のピーク濃度Dp3は、第2ピーク62のピーク濃度Dp2よりも小さくてよい。第4ピーク64のピーク濃度Dp4は、第3ピーク63のピーク濃度Dp3よりも小さくてよい。
第2ピーク62と第3ピーク63との間隔Wp2p3は、第1ピーク61と第2ピーク62との間隔Wp1p2よりも小さくてよい。第3ピーク63と第4ピーク64との間隔Wp3p4は、第1ピーク61と第2ピーク62との間隔Wp1p2よりも小さくてよい。また、第3ピーク63と第4ピーク64との間隔Wp3p4は、第2ピーク62と第3ピーク63との間隔Wp2p3と同一であってもよいし、異なっていてもよい。本例の第3ピーク63と第4ピーク64との間隔Wp3p4は、第2ピーク62と第3ピーク63との間隔Wp2p3よりも小さい。
第1格子欠陥領域161は、半導体基板10の深さ方向において、第1ピーク61と第2ピーク62との間に設けられている。第1格子欠陥領域161は、第2ピーク62と第3ピーク63との間および第3ピーク63と第4ピーク64との間には設けられていない。即ち、本例では、第1ピーク61と第2ピーク62との間隔Wp1p2よりも、第2ピーク62と第3ピーク63との間隔Wp2p3の方が小さい。深さ位置Lp2と深さ位置Lp3の中間部分において、水素化学濃度が、ドリフト領域18のドーピング濃度Ddrあるいはバルク・ドナー濃度と同じオーダーの濃度に増加している。これにより、第2ピーク62と第3ピーク63との間において欠陥が回復している。また、第1ピーク61と第2ピーク62との間隔Wp1p2よりも、第3ピーク63と第4ピーク64との間隔Wp3p4の方が小さい。深さ位置Lp3と深さ位置Lp4の中間部分において、水素化学濃度が、ドリフト領域18のドーピング濃度Ddrあるいはバルク・ドナー濃度と同じオーダーの濃度に増加している。これにより、第3ピーク63と第4ピーク64との間において欠陥が回復している。間隔Wp3p4は、1.0μm以上、5.0μm未満であってよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、間隔Wp1p2の25%以上であってよく、50%以上であってよく、75%以上であってよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、1.0μm以上、10.0μm以下であってよい。
第1格子欠陥領域161の深さ位置xrc1と深さ位置xp1との距離は、深さ位置xrc1と深さ位置xp2との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp1から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(実線)。あるいは、第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(一点破線)。
第1格子欠陥領域161のドーピング濃度分布は、第1格子欠陥領域161の端部の位置xp1および位置xp2から最小値Drc1となる位置に向かって、ドーピング濃度の勾配の絶対値が増加する領域と、減少する領域と、ドーピング濃度が実質的に一定である領域とを有してよい(二点破線)。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の幅WP1よりも大きくてよく、第2ピーク62の幅WP2よりも大きくてよく、第3ピーク63の幅WP3よりも大きくてよく、第4ピーク64の幅WP4よりも大きくてよい。第1ピーク61の幅WP1、第2ピーク62の幅WP2、第3ピーク63の幅WP3、第4ピーク64の幅WP4は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の水素化学濃度のピークの幅WHp1よりも大きくてよく、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよく、第3ピーク63の水素化学濃度のピークの幅WHp3よりも大きくてよく、第4ピーク64の水素化学濃度のピークの幅WHp4よりも大きくてよい。第1ピーク61の水素化学濃度のピークの幅WHp1は、第1ピーク61の水素化学濃度のピーク濃度DHp1に対する半値全幅であってよく、10%全幅であってもよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2に対する半値全幅であってよく、10%全幅であってもよい。第3ピーク63の水素化学濃度のピークの幅WHp3は、第3ピーク63の水素化学濃度のピーク濃度DHp3に対する半値全幅であってよく、10%全幅であってもよい。第4ピーク64の水素化学濃度のピークの幅WHp4は、第4ピーク64の水素化学濃度のピーク濃度DHp4に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、バッファ領域20の幅Wbufの50%以上であってよい。第1格子欠陥領域161の深さ方向の幅W161は、バッファ領域20における第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXよりも、大きくてよい。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失を小さくすることができる。
第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、第1ピーク61のピーク濃度DP1より小さくてよく、第2ピーク62のピーク濃度DP2より小さくてよく、第3ピーク63のピーク濃度DP3より小さくてよく、第4ピーク64のピーク濃度DP4より小さくてよく、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、5×1015atoms/cmより小さくてよく、1×1015atoms/cmより小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値DHp1p2は、1×1012atoms/cmより大きくてよく、1×1013atoms/cmより大きくてよい。第1格子欠陥領域161における水素化学濃度を小さくすることにより、格子欠陥を幅広く残留させることができる。
図2Eは、半導体装置100の変形例を示す。本例では、図2Dの例と比べて、第1ピーク61と第2ピーク62との間隔Wp1p2は、図2Dの実施例における間隔Wp1p2よりも小さく、第1ピーク61がリンのイオン注入によって形成されている点で異なる。第1ピーク61のドーパントがリンの場合、第1ピーク61の近傍において欠陥が回復しておらず、第1ピーク61と第1格子欠陥領域161との距離が、図2Dの実施例の場合よりも小さくなっている。
本例の第1ピーク61と第2ピーク62との間隔Wp1p2は、図2Dの実施例における間隔Wp1p2よりも小さい。このように、第1ピーク61をリンで形成することにより、間隔Wp1p2を小さくした場合であっても、第1ピーク61と第2ピーク62との間に第1格子欠陥領域161を形成することができる。間隔Wp1p2は、2.0μm以上であってよく、3.0μm以上であってよい。間隔Wp1p2は、10.0μm未満であってよく、5.0μm未満であってよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、間隔Wp1p2の25%以上であってよく、50%以上であってよく、75%以上であってよい。
第1格子欠陥領域161の深さ位置xrc1と深さ位置xp1との距離は、深さ位置xrc1と深さ位置xp2との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp1から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(実線)。あるいは、第1格子欠陥領域161のドーピング濃度分布は、深さ位置xp2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(一点破線)。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の幅WP1よりも大きくてよく、第2ピーク62の幅WP2よりも大きくてよく、第3ピーク63の幅WP3よりも大きくてよく、第4ピーク64の幅WP4よりも大きくてよい。第1ピーク61の幅WP1、第2ピーク62の幅WP2、第3ピーク63の幅WP3、第4ピーク64の幅WP4は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよく、第3ピーク63の水素化学濃度のピークの幅WHp3よりも大きくてよく、第4ピーク64の水素化学濃度のピークの幅WHp4よりも大きくてよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2に対する半値全幅であってよく、10%全幅であってもよい。第3ピーク63の水素化学濃度のピークの幅WHp3は、第3ピーク63の水素化学濃度のピーク濃度DHp3に対する半値全幅であってよく、10%全幅であってもよい。第4ピーク64の水素化学濃度のピークの幅WHp4は、第4ピーク64の水素化学濃度のピーク濃度DHp4に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、バッファ領域20の幅Wbufの50%以上であってよい。第1格子欠陥領域161の深さ方向の幅W161は、バッファ領域20における第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXよりも、大きくてよい。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失を小さくすることができる。
第1格子欠陥領域161における水素化学濃度の最小値は、第1ピーク61のピーク濃度DP1より小さくてよく、第2ピーク62のピーク濃度DP2より小さくてよく、第3ピーク63のピーク濃度DP3より小さくてよく、第4ピーク64のピーク濃度DP4より小さくてよく、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第1格子欠陥領域161における水素化学濃度は、1×1015atoms/cmより小さくてよく、5×1014atoms/cmより小さくてよく、1×1014atoms/cmより小さくてよい。第1格子欠陥領域161における水素化学濃度を小さくすることにより、格子欠陥を幅広く残留させることができる。
図2Fは、半導体装置100の変形例を示す。本例のバッファ領域20は、第1格子欠陥領域161および第2格子欠陥領域162の2つの格子欠陥領域を有する。本例のバッファ領域20は、第1ピーク61、第2ピーク62、第3ピーク63および第4ピーク64の4つのピークを有する。本例の第1ピーク61は、水素のイオン注入によって形成されている。
第1格子欠陥領域161は、半導体基板10の深さ方向において、複数の水素ピーク同士の間に設けられている。本例の第1格子欠陥領域161は、第2ピーク62と第3ピーク63との間に設けられる。第2ピーク62と第3ピーク63との間隔Wp2p3は、第1ピーク61と第2ピーク62との間隔Wp1p2よりも大きくてよい。間隔Wp2p3は、3.0μm以上であってよく、5.0μm以上であってよい。間隔Wp2p3は、10.0μm未満であってよく、7.0μm未満であってよい。
第1格子欠陥領域161のドーピング濃度分布は、深さ位置xrc1においてドーピング濃度の最小値Drc1を有する。深さ位置xrc1は、第1格子欠陥領域161の中間の位置よりもおもて面21側に位置してよく(実線)、裏面側に位置してもよい(一点破線)。ドーピング濃度の最小値Drc1は、ドリフト領域18のドーピング濃度Ddrの10%よりも高くてよく、低くてもよい。本例では、ドーピング濃度の最小値Drc1はドリフト領域18のドーピング濃度Ddrの10%よりも高い。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、間隔Wp1p2の25%以上であってよく、50%以上であってよく、75%以上であってよい。第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、1.0μm以上、10.0μm以下であってよい。
第1格子欠陥領域161の深さ位置xrc1と深さ位置x1p2との距離は、深さ位置xrc1と深さ位置x1p3との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置x1p2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(実線)。あるいは、第1格子欠陥領域161のドーピング濃度分布は、深さ位置x1p3から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい(一点破線)。
第1格子欠陥領域161のドーピング濃度分布は、第1格子欠陥領域161の端部の位置x1p2および位置x1p3から最小値Drc1となる位置に向かって、ドーピング濃度の勾配の絶対値が増加する領域と、減少する領域と、ドーピング濃度が実質的に一定である領域とを有してよい(二点破線)。
第1格子欠陥領域161の深さ位置xrc1と深さ位置x1p2との距離は、深さ位置 rc1 と深さ位置x1p3との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第1格子欠陥領域161のドーピング濃度分布は、深さ位置x1p2から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい。第1格子欠陥領域161のドーピング濃度分布は、深さ位置x1p3から深さ位置xrc1に向かって実質的に一定の勾配で減少する領域を有してよい。勾配が実質的に一定とは、深さ位置x1p2から深さ位置xrc1の間、あるいは深さ位置x1p3から深さ位置xrc1の間の30%から70%の範囲にわたって、勾配の値が勾配の平均値の50%の範囲にあってよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の幅WP1よりも大きくてよく、第2ピーク62の幅WP2よりも大きくてよく、第3ピーク63の幅WP3よりも大きくてよく、第4ピーク64の幅WP4よりも大きくてよい。第1ピーク61の幅WP1、第2ピーク62の幅WP2、第3ピーク63の幅WP3、第4ピーク64の幅WP4は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、第1ピーク61の水素化学濃度のピークの幅WHp1よりも大きくてよく、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよく、第3ピーク63の水素化学濃度のピークの幅WHp3よりも大きくてよく、第4ピーク64の水素化学濃度のピークの幅WHp4よりも大きくてよい。第1ピーク61の水素化学濃度のピークの幅WHp1は、第1ピーク61の水素化学濃度のピーク濃度DHp1に対する半値全幅であってよく、10%全幅であってもよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2に対する半値全幅であってよく、10%全幅であってもよい。第3ピーク63の水素化学濃度のピークの幅WHp3は、第3ピーク63の水素化学濃度のピーク濃度DHp3に対する半値全幅であってよく、10%全幅であってもよい。第4ピーク64の水素化学濃度のピークの幅WHp4は、第4ピーク64の水素化学濃度のピーク濃度DHp4に対する半値全幅であってよく、10%全幅であってもよい。
第1格子欠陥領域161の半導体基板10の深さ方向における幅W161は、バッファ領域20の幅Wbufの50%以上であってよい。第1格子欠陥領域161の深さ方向の幅W161は、バッファ領域20における第1格子欠陥領域161以外の領域の深さ方向の幅の総和WEXよりも、大きくてよい。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第1格子欠陥領域161の深さ方向の幅W161を厚くすることで、ターンオフ損失を小さくすることができる。
第1格子欠陥領域161における水素化学濃度の最小値D1Hp1p2は、第1ピーク61のピーク濃度DP1より小さくてよく、第2ピーク62のピーク濃度DP2より小さくてよく、第3ピーク63のピーク濃度DP3より小さくてよく、第4ピーク64のピーク濃度DP4より小さくてよく、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値D1Hp1p2は、5×1014atoms/cmより小さくてよく、1×1014atoms/cmより小さくてよい。第1格子欠陥領域161における水素化学濃度の最小値D1Hp1p2は、1×1012atoms/cmより大きくてよく、1×1013atoms/cmより大きくてよい。第1格子欠陥領域161における水素化学濃度を小さくすることにより、格子欠陥を幅広く残留させることができる。
第2格子欠陥領域162は、バッファ領域20に設けられる第1格子欠陥領域161と異なる格子欠陥領域である。第2格子欠陥領域162は、第1格子欠陥領域161と同様に水素イオンの注入時に水素イオンの通過領域に形成される。第2格子欠陥領域162は、半導体基板10の深さ方向において、第1格子欠陥領域161よりも半導体基板10のおもて面21側であって、複数の水素ピーク同士の間に設けられている。本例の第2格子欠陥領域162は、第3ピーク63と第4ピーク64との間に設けられる。第3ピーク63と第4ピーク64との間隔Wp3p4は、第1ピーク61と第2ピーク62との間隔Wp1p2よりも大きくてよい。また、第3ピーク63と第4ピーク64との間隔Wp3p4は、第2ピーク62と第3ピーク63との間隔Wp2p3と同一であってもよいし、間隔Wp2p3よりも小さくてもよい。間隔Wp3p4は、3.0μm以上であってよく、5.0μm以上であってよい。間隔Wp3p4は、10.0μm未満であってよく、7.0μm未満であってよい。
第1格子欠陥領域161と同様に、第2格子欠陥領域162のドーピング濃度分布は、深さ位置xrc2においてドーピング濃度の最小値Drc2を有する。深さ位置xrc2は、第2格子欠陥領域162の中間の位置よりもおもて面21側に位置してよく(実線)、裏面23側に位置しても良い(一点破線)。ドーピング濃度の最小値Drc2は、ドリフト領域18のドーピング濃度Ddrの10%よりも高くてよく、低くてもよい。本例では、ドーピング濃度の最小値Drc2はドリフト領域18のドーピング濃度Ddrの10%よりも高い。ドーピング濃度の最小値Drc2は、本例のように第1格子欠陥領域161のドーピング濃度の最小値Drc1よりも高くてよく、低くてもよい。
第2格子欠陥領域162の半導体基板10の深さ方向における幅W162は、間隔Wp3p4の25%以上であってよく、50%以上であってよく、75%以上であってよい。第2格子欠陥領域162の半導体基板10の深さ方向における幅W162は、1.0μm以上、10.0μm以下であってよい。
第2格子欠陥領域162の深さ位置xrc2と深さ位置x2p3との距離は、深さ位置xrc2と深さ位置x2p4との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第格子欠陥領域16のドーピング濃度分布は、深さ位置x2p3から深さ位置xrc2に向かって実質的に一定の勾配で減少する領域を有してよい(実線)。あるいは、第格子欠陥領域16のドーピング濃度分布は、深さ位置x2p4から深さ位置xrc2に向かって実質的に一定の勾配で減少する領域を有してよい(一点破線)。
格子欠陥領域16のドーピング濃度分布は、第格子欠陥領域16の端部の位置x2p3および位置x2p4から最小値 rc2 となる位置に向かって、ドーピング濃度の勾配の絶対値が増加する領域と、減少する領域と、ドーピング濃度が実質的に一定である領域とを有してよい(二点破線)。
第2格子欠陥領域162の深さ位置xrc2と深さ位置x2p3との距離は、深さ位置xrc2と深さ位置x2p4との距離よりも大きくてよく(実線)、小さくてもよい(一点破線)。第2格子欠陥領域162のドーピング濃度分布は、深さ位置x2p3から深さ位置xrc2に向かって実質的に一定の勾配で減少する領域を有してよい。第格子欠陥領域162のドーピング濃度分布は、深さ位置x2p4から深さ位置xrc2に向かって実質的に一定の勾配で減少する領域を有してよい。勾配が実質的に一定とは、深さ位置x2p3から深さ位置xrc2の間、あるいは深さ位置x2p4から深さ位置xrc2の間の30%から70%の範囲にわたって、勾配の値が勾配の平均値の50%の範囲にあってよい。
第2格子欠陥領域162の半導体基板10の深さ方向における幅W162は、第1ピーク61の幅WP1よりも大きくてよく、第2ピーク62の幅WP2よりも大きくてよく、第3ピーク63の幅WP3よりも大きくてよく、第4ピーク64の幅WP4よりも大きくてよい。第1ピーク61の幅WP1、第2ピーク62の幅WP2、第3ピーク63の幅WP3、第4ピーク64の幅WP4は、それぞれのピークにおけるドーピング濃度の極大値(ピーク・ドーピング濃度)に対する半値全幅であってよく、10%全幅であってもよい。
第2格子欠陥領域162の半導体基板10の深さ方向における幅W162は、第1ピーク61の水素化学濃度のピークの幅WHp1よりも大きくてよく、第2ピーク62の水素化学濃度のピークの幅WHp2よりも大きくてよく、第3ピーク63の水素化学濃度のピークの幅WHp3よりも大きくてよく、第4ピーク64の水素化学濃度のピークの幅WHp4よりも大きくてよい。第1ピーク61の水素化学濃度のピークの幅WHp1は、第1ピーク61の水素化学濃度のピーク濃度DHp1に対する半値全幅であってよく、10%全幅であってもよい。第2ピーク62の水素化学濃度のピークの幅WHp2は、第2ピーク62の水素化学濃度のピーク濃度DHp2に対する半値全幅であってよく、10%全幅であってもよい。第3ピーク63の水素化学濃度のピークの幅WHp3は、第3ピーク63の水素化学濃度のピーク濃度DHp3に対する半値全幅であってよく、10%全幅であってもよい。第4ピーク64の水素化学濃度のピークの幅WHp4は、第4ピーク64の水素化学濃度のピーク濃度DHp4に対する半値全幅であってよく、10%全幅であってもよい。
第2格子欠陥領域162の半導体基板10の深さ方向における幅W162は、バッファ領域20の幅Wbufの50%以上であってよい。第格子欠陥領域16の深さ方向の幅 162 は、バッファ領域20における第格子欠陥領域16以外の領域の深さ方向の幅の総和WEXよりも、大きくてよい。第2格子欠陥領域162の深さ方向の幅W162を厚くすることで、ターンオフ損失、コレクタエミッタ間飽和電圧およびリーク電流のトレードオフを改善することができる。第2格子欠陥領域162の深さ方向の幅W162を厚くすることで、ターンオフ損失を小さくすることができる。
第2格子欠陥領域162における水素化学濃度の最小値D2Hp1p2は、第1ピーク61のピーク濃度DP1より小さくてよく、第2ピーク62のピーク濃度DP2より小さくてよく、第3ピーク63のピーク濃度DP3より小さくてよく、第4ピーク64のピーク濃度DP4より小さくてよく、ドリフト領域18のドーピング濃度Ddrよりも小さくてよく、バルク・ドナー濃度よりも小さくてよい。第格子欠陥領域16における水素化学濃度の最小値D2Hp1p2は、5×1014atoms/cmより小さくてよく、1×1014atoms/cmより小さくてよい。第格子欠陥領域16における水素化学濃度の最小値D2Hp1p2は、1×1012atoms/cmより大きくてよく、1×1013atoms/cmより大きくてよい。第格子欠陥領域16における水素化学濃度を小さくすることにより、格子欠陥を幅広く残留させることができる。
オフ状態における空乏層が第4ピーク64を裏面23側に向かって越えて、第2格子欠陥領域162に侵入すると、リーク電流が増加する。よって空乏層は、水素ピークである第4ピーク64の内部で止まってよい。積分濃度が臨界積分濃度に達する位置は第4ピーク64の内部に位置してよい。これにより、空乏層が第2格子欠陥領域162に侵入することがないため、リーク電流の増加を防ぐことができる。
図2Gは、第1格子欠陥領域161のドーピング濃度分布の変形例を示す。第1格子欠陥領域161のドーピング濃度分布は、上述のほかに、第1格子欠陥領域161の端部の深さ位置xp2から最小値Drc1となる位置xrc1に向かって、ドーピング濃度の勾配の絶対値が増加する部分を有してよい(実線)。深さ位置xp2は、第1格子欠陥領域161の中央の位置xcenterよりもおもて面21側に位置する。深さ位置xrc1は、第1格子欠陥領域161の中央の位置xcenterよりも裏面23側に位置する。図2Gの中に示す直角三角形の斜線部分の傾きは、ドーピング濃度の勾配の絶対値の度合いを示している。当該直角三角形の縦線の長さが大きいほど、ドーピング濃度の勾配の絶対値は大きい。第1格子欠陥領域161のドーピング濃度分布の形状は、上に凸状となってよい。第1格子欠陥領域161のドーピング濃度の勾配の絶対値は、第1格子欠陥領域161の端部の深さ位置xp2から、最小値の深さ位置 rc1 までの幅の50%以上100%以下の領域で、ドーピング濃度の勾配の絶対値が増加してもよい。
図2Gの一点破線に示すように、第1格子欠陥領域161の端部の位置xp1から最小値Drc1となる位置xrc2に向かって、ドーピング濃度の勾配の絶対値が増加する部分を有してもよい。深さ位置xp1は、第1格子欠陥領域161の中央の位置xcenterよりも裏面23側に位置する。深さ位置xrc2は、第1格子欠陥領域161の中央の位置xcenterよりもおもて面21側に位置する。深さ位置xp1は深さ位置xp2よりも裏面23側に位置する。深さ位置xrc1は深さ位置xrc2よりも裏面23側に位置する。
図2Gの二点破線に示すように、第1格子欠陥領域161の端部の位置xp1および位置xp2から最小値Drc1となる位置xcenterに向かって、ドーピング濃度の勾配の絶対値が増加する部分を有してもよい。第1格子欠陥領域161のドーピング濃度分布は、ガウス分布の上下を反転させた分布に沿ってよい。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xcenterにおいて深さ方向に対称的な分布であってよい。
図2Hは、第1格子欠陥領域161のドーピング濃度分布の変形例を示す。第1格子欠陥領域161のドーピング濃度分布は、第1格子欠陥領域161の端部の深さ位置xp1から最小値Drc1となる位置xrc2に向かって、ドーピング濃度の勾配の絶対値が減少するか、または勾配の絶対値が実質的に一定である部分を有してよい(実線)。深さ位置xp1は、第1格子欠陥領域161の中央の位置xcenterよりも裏面23側に位置する。深さ位置xrc2は、第1格子欠陥領域161の中央の位置xcenterよりもおもて面21側に位置する。図2Hの中に示す直角三角形の斜線部分の傾きは、ドーピング濃度の勾配の絶対値の度合いを示している。当該直角三角形の縦線の長さが大きいほど、ドーピング濃度の勾配の絶対値は大きい。第1格子欠陥領域161のドーピング濃度分布の形状は、下に凸状となってよい。第1格子欠陥領域161のドーピング濃度の勾配の絶対値は、第1格子欠陥領域161の端部の深さ位置xp1から、最小値の深さ位置 rc2 までの領域で、ドーピング濃度の勾配の絶対値が実質的に一定である領域を有してよい。勾配の絶対値が実質的に一定とは、深さ位置xp1から深さ位置xrc2の間の30%から70%の範囲にわたって、勾配の絶対値が、勾配の絶対値の平均値の50%の範囲にあってよい。
図2Hの一点破線に示すように、第1格子欠陥領域161の端部の位置xp2から最小値Drc1となる位置xrc1に向かって、ドーピング濃度の勾配の絶対値が減少するか、または勾配の絶対値が実質的に一定である部分を有してよい。深さ位置xp2は、第1格子欠陥領域161の中央の位置xcenterよりもおもて面21側に位置する。深さ位置xrc1は、第1格子欠陥領域161の中央の位置xcenterよりも裏面23側に位置する。深さ位置xp1は深さ位置xp2よりも裏面23側に位置する。深さ位置xrc1は深さ位置xrc2よりも裏面23側に位置する。
図2Hの点線に示すように、第1格子欠陥領域161の端部の位置xp1および位置xp2から最小値Drc1となる位置xcenterに向かって、ドーピング濃度の勾配の絶対値が増加する領域と、減少する領域と、ドーピング濃度が実質的に一定である領域とを有してよい。すなわち、第1格子欠陥領域161のドーピング濃度分布は、下に凸状であって、お椀またはバスタブのような形状(点線)をしてもよい。第1格子欠陥領域161のドーピング濃度分布は、深さ位置xcenterにおいて深さ方向に対称的な分布であってよい。第1格子欠陥領域161のドーピング濃度が実質的に一定である領域は、第1格子欠陥領域161の中間の深さ位置xcenter(点線)を含んでよい。ドーピング濃度が実質的に一定である領域とは、ドーピング濃度が最小値Drc1を含み、ドーピング濃度が最小値Drc1の±50%の範囲にあってよい。ドーピング濃度が実質的に一定である領域は、深さ位置xp1から深さ位置xp2までの幅の30%から70%の深さ範囲であってよい。
図3Aは、第1ライフタイム制御領域151を備える半導体装置100の一例を示す。本例では、図2Aで示した実施例に第1ライフタイム制御領域151を設ける場合について説明するが、他の実施例で開示された半導体装置100に第1ライフタイム制御領域151を組み合わせてもよい。第1ライフタイム制御領域151は、バッファ領域20において、半導体基板10の深さ方向における任意の位置に設けられてよい。なお、図面において水素ピークの水素化学濃度分布170を省略する場合があるが、図2A~図2Fのいずれかの実施例で示したように水素化学濃度分布170が存在してよい。
第1ライフタイム制御領域151のピーク位置は、第1ピーク61よりも半導体基板10のおもて面21側に設けられる。また、第1ライフタイム制御領域151のピーク位置は、半導体基板10の深さ方向において、バッファ領域20の水素ピークよりも裏面23側である。本例の第1ライフタイム制御領域151のピーク位置は、半導体基板10の深さ方向において、第1格子欠陥領域161と水素ピークである第2ピーク62との間である。
ピーク濃度Dk1は、第1ライフタイム制御領域151のライフタイムキラー濃度である。ライフタイムキラー濃度は、再結合中心の濃度であってよい。再結合中心は、単空孔や複空孔といった空孔の複合体であってよく、半導体基板を構成する原子の格子間原子(本例ではシリコン)であってよく、ヘリウムなどの希ガス元素の原子であってよく、白金や金などの金属原子であってよい。ピーク濃度Dk1は、第1ピーク61のドーピング濃度のピーク濃度Dp1よりも大きくてよい。ピーク濃度Dk1は、ピーク濃度Dp1の2倍以上であってよく、5倍以上であってよく、10倍以上であってもよい。一例において、ピーク濃度Dk1は、1.0E15cm-3以上、1.0E17cm-3以下である。なお、ピーク濃度Dk1は、コレクタ領域22のドーピング濃度のピーク濃度Dcよりも小さくてよい。
ピーク濃度Dk1を、ピーク濃度Dp1よりも大きくすることにより、バッファ領域20を形成するための水素による影響が小さくなる。即ち、バッファ領域20を形成するための水素は、格子欠陥のダングリング・ボンドを終端して、導入した格子欠陥を消失させることがあるが、第1ライフタイム制御領域151のピーク濃度Dk1をバッファ領域20のピーク濃度よりも高くしておけば、格子欠陥の消失を抑制することができる。これにより、逆回復動作時における裏面23側の余剰キャリアを十分に減少させることができる。
図3Bは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例の第1ライフタイム制御領域151は、第1格子欠陥領域161が形成された領域と同じ領域に設けられている。本例の第1ライフタイム制御領域151は、半導体基板10の深さ方向において、第1格子欠陥領域161の中央に設けられているが、これに限定されない。第1ライフタイム制御領域151は、第1格子欠陥領域161の中央よりも裏面23側に設けられてもよいし、おもて面21側に設けられてもよい。また、第1ライフタイム制御領域151は、第1ピーク61と第1格子欠陥領域161との境界に設けられてもよいし、第1格子欠陥領域161と第2ピーク62との境界に設けられてもよい。
図3Cは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例では、図2Bで示した実施例に第1ライフタイム制御領域151を設ける場合について説明するが、他の実施例で開示された半導体装置100に第1ライフタイム制御領域151を組み合わせてもよい。
第1ライフタイム制御領域151は、半導体基板10の深さ方向において、第1格子欠陥領域161よりも裏面23側に設けられている。本例の第1ライフタイム制御領域151は第1ピーク61と第1格子欠陥領域161との間に設けられる。第1ライフタイム制御領域151は、第1ピーク61よりもおもて面21側において、ドーピング濃度がドリフト領域18と略同一となる領域に設けられてよい。また、第1ライフタイム制御領域151は、一部が第1格子欠陥領域161に設けられてもよい。
図3Dは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例では、第1ライフタイム制御領域151の位置が図3Cの実施例と相違する。本例では、図3Cの実施例と相違する点について特に説明する。本例の第1ライフタイム制御領域151は、第1ピーク61と第1格子欠陥領域161との間において、第1ピーク61の裾の部分に設けられる。即ち、第1ライフタイム制御領域151のピーク位置は、第1ピーク61よりもおもて面21側にある。このように、第1ライフタイム制御領域151は、第1ピーク61と一部が重複して設けられてもよい。
図3Eは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例では、第1ライフタイム制御領域151の位置が図3Cおよび図3Dの実施例と相違する。本例では、図3Cおよび図3Dの実施例と相違する点について特に説明する。本例の第1ライフタイム制御領域151は、半導体基板10の深さ方向において、第1ピーク61よりも裏面23側に設けられる。本例の第1ライフタイム制御領域151のピーク位置は、コレクタ領域22と第1ピーク61との間に設けられる。
図3Fは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例では、第1ライフタイム制御領域151の位置が図3Aおよび図3Bの実施例と相違する。本例では、図3Aおよび図3Bの実施例と相違する点について特に説明する。本例の第1ライフタイム制御領域151は、半導体基板10の深さ方向において、第2ピーク62の深さ位置Lp2と同じ位置にドーピング濃度のピークを有する。なお、バッファ領域20が第3ピーク63または第4ピーク64のように複数の水素ピークを有する場合、第1ライフタイム制御領域151は、いずれかの水素ピークの深さ位置と同じ位置に設けられてもよい。
図3Gは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例では、第1ライフタイム制御領域151の位置が図3A、図3Bおよび図3Fの実施例と相違する。本例では、図3A、図3Bおよび図3Fの実施例と相違する点について特に説明する。
本例の第1ライフタイム制御領域151のピーク位置は、半導体基板10の深さ方向において、バッファ領域20の水素ピークとドリフト領域18との間である。即ち、本例の第1ライフタイム制御領域151のピーク位置は、半導体基板10の深さ方向において、第2ピーク62よりもおもて面21側に設けられる。また、第1ライフタイム制御領域151のピーク位置は、ドリフト領域18よりも裏面23側に設けられる。
ここで、第1ライフタイム制御領域151のピーク位置が第2ピーク62よりもおもて面21側に設けられる場合であっても、第2ピーク62と近接して設けられるので、第1ライフタイム制御領域151の格子欠陥のダングリング・ボンドが水素で終端されて、リーク電流の上昇を抑制することができる。第2ピーク62と近接とは、例えば、第1ライフタイム制御領域151のピーク位置が第2ピーク62とドリフト領域18との間に設けられることを指す。即ち、第1ライフタイム制御領域151のピーク位置は、第2ピーク62のおもて面21側の裾の内側に設けられてよい。
図3Hは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例の第1ライフタイム制御領域151のピーク位置は、半導体基板10の深さ方向において、バッファ領域20の水素ピークから離間し、ドリフト領域18内に設けられる。第1ライフタイム制御領域151のピーク位置が第2ピーク62より離れておもて面21側に設けられる場合であっても、第1格子欠陥領域161によってもライフタイム制御を行っていることで、第1ライフタイム制御領域151を高ドーズのヘリウムイオン注入によらず、低ドーズのイオン注入により形成することができ、リーク電流の上昇を抑制することができる。
図3Iは、第1ライフタイム制御領域151を備える半導体装置100の変形例を示す。本例では、図2Fで示した実施例に第1ライフタイム制御領域151を設ける場合について説明するが、他の実施例で開示された半導体装置100に第1ライフタイム制御領域151を組み合わせてもよい。
第1ライフタイム制御領域151は、第2格子欠陥領域162と第4ピーク64との間に設けられる。この場合、第4ピーク64は、後述する通り、ベース領域14の下面側から広がる空乏層が、第2導電型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。
また、第1ライフタイム制御領域151は、第1格子欠陥領域161と第3ピーク63との間に設けられてよい。この場合、第3ピーク63および第4ピーク64は、ベース領域14の下面側から広がる空乏層が、第2導電型のコレクタ領域22に到達することを防ぐフィールドストップ層として機能してよい。
なお、図3Aから図3Iで開示した第1ライフタイム制御領域151の配置方法は、図2Aから図2Fで示したバッファ領域20の複数のピークと適宜組み合わせて用いられてもよい。第1ライフタイム制御領域151および第1格子欠陥領域161の位置を適宜変更することにより、リーク電流の増加を抑制しつつ、スイッチング特性を改善することができる。
図4は、半導体基板10におけるドーピング濃度分布の一例を示す。本図においては第1ライフタイム制御領域151のドーピング濃度の分布を合わせて示している。また、本図では、ドリフト領域18の上端からの積分濃度を合わせて示している。
本明細書では、ベース領域14の下面側から半導体基板10の特定の位置まで、半導体基板10の深さ方向に沿ってドーピング濃度を積分した値を、積分濃度と称する。また、本明細書では、コレクタ電極24とエミッタ電極52との間に順バイアスが印加され、電界強度の最大値が臨界電界強度に達してアバランシェ降伏が発生した場合であって、ベース領域14の下面から深さ方向における半導体基板10の特定位置までが空乏化する場合に、積分濃度が臨界積分濃度Ncに達すると称する。なお、半導体装置100において、コレクタ電極24とエミッタ電極52との間に順バイアスが印加されるとは、ゲートがオフの状態において、コレクタ電極24の電位がエミッタ電極52の電位よりも高いことを指す。半導体装置100にアバランシェ降伏が発生すると、コレクタ電極24とエミッタ電極52間にアバランシェ電流が流れ、コレクタ電極24とエミッタ電極52との間の電圧VCEの増加が止まる。この場合、空乏層は、積分濃度が臨界積分濃度Ncに達する位置LNcよりも裏面側には広がらなくなる。
本例では、半導体基板10の深さ方向において、ドリフト領域18の上端から、バッファ領域20が有する水素ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度Nc以上である。より具体的には、第1格子欠陥領域161は、第2ピーク62よりも裏面23側に設けられ、半導体基板10の深さ方向において、ドリフト領域18の上端から第2ピーク62までの積分濃度が、臨界積分濃度Nc以上であってよい。臨界積分濃度Ncに達する位置LNcは、第2ピーク62の深さ位置Lp2に一致してよい。これにより、ベース領域14の下面側から広がる空乏層が第2ピーク62によって止められるので、空乏化しない領域に第1格子欠陥領域161のピークを配置できる。よって、第1格子欠陥領域161を形成したことによるリーク電流の増大も抑制することができる。同様の理由により、第1ライフタイム制御領域151は、第2ピーク62よりも裏面23側に設けられてよい。
臨界積分濃度Ncに達する位置LNcとバッファ領域20のピーク位置(本例では第2ピーク62の深さ位置Lp2)は一致しなくてもよい。臨界積分濃度Ncに達する位置LNcは、第2ピーク62の深さ位置Lp2よりもおもて面21側に位置してもよい。即ち、第1格子欠陥領域161に空乏層が到達する前に、バッファ領域20が有するいずれかの水素ピークによって、空乏層を止めることができればよい。臨界積分濃度Ncに達する位置LNcは、第3ピーク63の深さ位置Lp3または第4ピーク64の深さ位置Lp4であってよい。
図5Aは、半導体装置100の変形例の上面図を示す。本例の半導体装置100は、トランジスタ部70およびダイオード部80を備える。例えば、半導体装置100は、逆導通IGBT(RC-IGBT:Reverse Conducting IGBT)である。本例のトランジスタ部70は、トランジスタ部70とダイオード部80との境界に位置する境界部90を含む。
ダイオード部80は、半導体基板10の裏面23側に設けられたカソード領域82を半導体基板10の上面に投影した領域である。カソード領域82は、第1導電型を有する。本例のカソード領域82は、一例としてN+型である。ダイオード部80は、半導体基板10の上面においてトランジスタ部70と隣接して設けられた還流ダイオード(FWD:Free Wheel Diode)等のダイオードを含む。
境界部90は、トランジスタ部70に設けられ、ダイオード部80と隣接する領域である。境界部90は、コンタクト領域15を有する。本例の境界部90は、エミッタ領域12を有さない。一例において、境界部90のトレンチ部は、ダミートレンチ部30である。本例の境界部90は、X軸方向における両端がダミートレンチ部30となるように配置されている。
コンタクトホール54は、ダイオード部80において、ベース領域14の上方に設けられる。コンタクトホール54は、境界部90において、コンタクト領域15の上方に設けられる。いずれのコンタクトホール54も、Y軸方向両端に設けられたウェル領域17の上方には設けられていない。
メサ部91は、境界部90において複数のトレンチ部の間に設けられている。メサ部91は、半導体基板10のおもて面21において、コンタクト領域15を有する。本例のメサ部91は、Y軸方向の負側において、ベース領域14およびウェル領域17を有する。
メサ部81は、ダイオード部80において、隣り合うダミートレンチ部30に挟まれた領域に設けられる。メサ部81は、半導体基板10のおもて面21において、コンタクト領域15を有する。本例のメサ部81は、Y軸方向の負側において、ベース領域14およびウェル領域17を有する。
エミッタ領域12は、メサ部71に設けられているが、メサ部81およびメサ部91には設けられなくてよい。コンタクト領域15は、メサ部71およびメサ部91に設けられているが、メサ部81には設けられなくてよい。
図5Bは、半導体装置100の変形例のb-b'断面を示す。本例の半導体装置100は、第1ライフタイム制御領域151および第2ライフタイム制御領域152を備える。バッファ領域20は、いずれの実施例の構成であってもよい。即ち、バッファ領域20が有するピークの個数および位置は、特に限定されない。
コンタクト領域15は、メサ部91において、ベース領域14の上方に設けられる。コンタクト領域15は、メサ部91において、ダミートレンチ部30に接して設けられる。他の断面において、コンタクト領域15は、メサ部71のおもて面21に設けられてよい。
蓄積領域16は、トランジスタ部70およびダイオード部80に設けられる。本例の蓄積領域16は、トランジスタ部70およびダイオード部80の全面に設けられる。但し、蓄積領域16は、ダイオード部80に設けられなくてもよい。
カソード領域82は、ダイオード部80において、バッファ領域20の下方に設けられる。コレクタ領域22とカソード領域82との境界は、トランジスタ部70とダイオード部80との境界である。即ち、本例の境界部90の下方には、コレクタ領域22が設けられている。
第1格子欠陥領域161は、トランジスタ部70およびダイオード部80の両方に設けられる。これにより、本例の半導体装置100は、ダイオード部80におけるリカバリーを速めて、スイッチング損失をさらに改善できる。第1格子欠陥領域161の深さ方向の位置は、いずれの実施例に記載の位置であってもよい。
第1ライフタイム制御領域151は、トランジスタ部70およびダイオード部80の両方に設けられる。これにより、本例の半導体装置100は、ダイオード部80におけるリカバリーを速めて、スイッチング損失をさらに改善できる。第1ライフタイム制御領域151は、いずれの実施例に記載の位置に形成されてもよい。
第2ライフタイム制御領域152は、半導体基板10の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。第2ライフタイム制御領域152は、半導体基板10の深さ方向において、半導体基板10の中心よりもおもて面21側に設けられる。本例の第2ライフタイム制御領域152は、ドリフト領域18に設けられる。第2ライフタイム制御領域152は、ダイオード部80に設けられてよい。あるいは第2ライフタイム制御領域152は、トランジスタ部70およびダイオード部80の両方に設けられてよい。本例の第2ライフタイム制御領域152は、トランジスタ部70およびダイオード部80の両方に設けられる。第2ライフタイム制御領域152は、おもて面21側から不純物を注入することにより形成されてもよく、裏面23側から不純物を注入することにより形成されてもよい。第2ライフタイム制御領域152は、ダイオード部80と境界部90に設けられ、トランジスタ部70の一部には設けられなくてもよい。
第2ライフタイム制御領域152は、任意の方法で形成されてよい。第1ライフタイム制御領域151および第2ライフタイム制御領域152を形成するための元素およびドーズ量などは、同一であっても異なっていてもよい。第2ライフタイム制御領域152は、水素、ヘリウムなどのイオン注入または電子線照射によって形成されてよい。
図6Aは、半導体装置100の製造工程の一例を示すフローチャートである。ステップS100において、半導体装置100のおもて面側の構造を形成する。また、ステップS100においては、おもて面側の構造を形成した後、半導体基板10の裏面23側を研削して、半導体基板10の厚みを、要求される耐圧に応じて調整する。
ステップS102において、第1ピーク61を形成するために、半導体基板10の裏面23側からイオン注入する。第1ピーク61は、リンのイオン注入によって形成してもよいし、水素のイオン注入によって形成してもよいし、その他の方法によって形成してもよい。
例えば、第1ピーク61がリンの場合、第1ピーク61のドーパントのドーズ量は1.0E12cm-2以上であってよく、2.0E12cm-2以上であってよい。第1ピーク61のドーパントのドーズ量は、1.0E13cm-2以下であってよく、5.0E12cm-2以下であってよい。本例の第1ピーク61のドーパントのドーズ量は、3.0E12cm-2である。第1ピーク61のドーパントの加速エネルギーは、500keV以上であってよく、700keV以上であってよい。第1ピーク61のドーパントの加速エネルギーは、4000keV以下であってよく、3000keV以下であってよい。本例の第1ピーク61のドーパントの加速エネルギーは、2000keVである。
ステップS104において、第1ピーク61を形成するために半導体基板10をアニールする。即ち、本例では、第1ピーク61のイオン注入の後であって、格子欠陥領域のイオン注入の前に、半導体基板10をアニールする。例えば、ステップS104では、レーザーアニールによって半導体基板10の裏面23を加熱する。あるいは、ステップS104では、窒素雰囲気等のアニール炉で半導体基板10を加熱してもよい。アニール炉におけるアニール温度は、350度以上、420度以下であってよい。アニール時間は、10分以上、20時間以下であってよい。
ステップS106において、格子欠陥領域を形成するために半導体基板10の裏面23側からイオン注入する。本例では、第1ピーク61を形成するためのアニールの後に、第1格子欠陥領域161を形成するために水素をイオン注入する。第1格子欠陥領域161は、半導体基板10の深さ方向において、第1ピーク61よりもおもて面21側に、水素のイオン注入によって形成される。バッファ領域20に複数の水素ピークを形成する場合、加速エネルギーを異ならせて水素イオンを複数回注入してよい。
第1格子欠陥領域161は、バッファ領域20のいずれの水素ピークを形成するためのイオン注入によって形成されてもよい。即ち、第1格子欠陥領域161は、第2ピーク62を形成するためのイオン注入によって形成されてもよいし、第3ピーク63を形成するためのイオン注入によって形成されてもよいし、第4ピーク64を形成するためのイオン注入によって形成されてもよい。
一例として、第2ピーク62に対応する水素イオンのドーズ量は7.0×1012/cm、加速エネルギーは1100keVである。第3ピーク63に対応する水素イオンのドーズ量は1.0×1013/cm、加速エネルギーは800keVである。第4ピーク64に対応する水素イオンのドーズ量は3.0×1014/cm、加速エネルギーは300keVである。
ステップS108において、格子欠陥領域を形成するために半導体基板10をアニールする。半導体基板10を水素および窒素雰囲気等のアニール炉で加熱してよい。一例において、第1ピーク61を形成するためのアニールよりも低い温度で、第1格子欠陥領域161を形成するためのアニールを実行する。また、第1ピーク61を形成するためのアニールよりも短い時間で、第1格子欠陥領域161を形成するためのアニールを実行してもよい。例えば、第1格子欠陥領域161を形成するためのアニールの温度は、350度以上、380度以下であってよい。アニール時間は、10分以上、3時間以下であってよい。
ステップS110において、コレクタ電極24を形成する。コレクタ電極24は、裏面23の全面に形成されてよい。例えば、コレクタ電極24は、スパッタ法により形成される。コレクタ電極24は、アルミニウム層、チタン層およびニッケル層等が積層された積層電極であってよい。このような工程で、半導体装置100を製造することができる。
なお、ステップS102およびステップS104と、ステップS106およびステップS108を入れ替えてもよい。即ち、ステップS100、ステップS106、ステップS108、ステップS102、ステップS104およびステップS110の順で実行してもよい。
図6Bは、半導体装置100の製造工程の変形例を示すフローチャートである。本例では、図6Aの実施例と相違する点について特に説明する。本例の半導体装置100は、第1ピーク61と格子欠陥領域のアニールを同時に実行している点で図6Aと相違する。
ステップS102において、第1ピーク61を形成するために水素でイオン注入してよい。第1ピーク61を水素でイオン注入することにより、格子欠陥領域を形成するためのアニールと共通化しやすくなる。本例では、図6AにおけるステップS104の第1ピーク61専用のアニール工程が省略されている。ステップS106において、格子欠陥領域を形成するための水素イオンの注入条件は、図6AにおけるステップS106の注入条件と同一であってよい。
ステップS108において、格子欠陥領域を形成するためのイオン注入の後に、第1ピーク61および格子欠陥領域を形成するためのアニールを同時に実行する。本例では、第1ピーク61および第1格子欠陥領域161のアニール工程が共通化されている。半導体装置100が第2格子欠陥領域162を備える場合は、第1ピーク61、第1格子欠陥領域161および第2格子欠陥領域162のアニール工程が共通化されてよい。これにより、バッファ領域20を形成するためのアニール工程を簡略化することができる。
図6Cは、半導体装置100の製造工程の変形例を示すフローチャートである。本例では、図6Aの実施例と相違する点について特に説明する。本例では、ライフタイム制御領域をさらに形成する点で図6Aの実施例と相違する。
ステップS107において、ライフタイム制御領域を形成するためにイオン注入を実行する。例えば、第1ライフタイム制御領域151を形成するためにヘリウムがイオン注入される。第1ライフタイム制御領域151を形成するための不純物のドーズ量は、0.5E10cm-2以上、1.0E13cm-2以下であっても、5.0E10cm-2以上、5.0E11cm-2以下であってもよい。第1ライフタイム制御領域151を形成するための加速エネルギーは、50keV以上、2000keV以下であってよい。本例では、ステップS106で格子欠陥領域のイオン注入を実行した後に、ライフタイム制御領域のイオン注入を実行しているが、ライフタイム制御領域のイオン注入を実行した後に、格子欠陥領域のイオン注入を実行してもよい。
ステップS108において、格子欠陥領域およびライフタイム制御領域を形成するために半導体基板10をアニールする。このように、格子欠陥領域およびライフタイム制御領域のアニール工程を共通化することにより、バッファ領域20を形成するためのアニール工程を簡略化することができる。例えば、ステップS108では、窒素雰囲気等のアニール炉で半導体基板10を加熱する。
図7は、半導体装置100の電気特性を説明するための図である。本図は、ターンオフ損失Eoff(mJ)、コレクタエミッタ間飽和電圧Vce(sat)およびリーク電流Ileak(A)の3軸を示す。本例の半導体装置100は、ベース領域14の下面側から広がる空乏層を止めるための水素ピークを備え、当該水素ピークよりも裏面23側に格子欠陥領域を有するので、半導体装置100の電気特性を改善することができる。
例えば、第1ライフタイム制御領域151または第1格子欠陥領域161の位置等を調整することにより、ターンオフ損失Eoffとコレクタエミッタ間飽和電圧Vceのトレードオフを改善することができる。第1ライフタイム制御領域151および第1格子欠陥領域161を併用することにより、第1格子欠陥領域161単独の場合よりも、任意のターンオフ損失Eoffとコレクタエミッタ間飽和電圧Vceの位置でリーク電流を低減しやすくなる。
また、半導体装置100は、第1格子欠陥領域161よりもおもて面21側に空乏層を止めるための水素ピークを備えるので、リーク電流Ileakの増大を抑制することができる。つまり、バッファ領域20における欠陥密度を高めた場合であっても、空乏層と第1格子欠陥領域161との接続を回避することができるので、ターンオフ損失Eoffとコレクタエミッタ間飽和電圧Vceのトレードオフを改善しつつ、リーク電流Ileakの増加を抑制できる。即ち、飽和電圧Vce軸、ターンオフ損失Eoff軸およびリーク電流Ileak軸の3軸上トレードオフを同時に改善することができる。このように、半導体装置100は、所望の電気特性に応じてバッファ領域20の構造を調整することにより、ターンオフ損失Eoff、コレクタエミッタ間飽和電圧Vceおよびリーク電流Ileakのトレードオフを改善することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・半導体基板、12・・・エミッタ領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、17・・・ウェル領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・おもて面、22・・・コレクタ領域、23・・・裏面、24・・・コレクタ電極、25・・・接続部、・・・30・・・ダミートレンチ部、31・・・延伸部分、32・・・ダミー絶縁膜、33・・・接続部分、34・・・ダミー導電部、38・・・層間絶縁膜、40・・・ゲートトレンチ部、41・・・延伸部分、42・・・ゲート絶縁膜、43・・・接続部分、44・・・ゲート導電部、50・・・ゲート金属層、52・・・エミッタ電極、54・・・コンタクトホール、55・・・コンタクトホール、56・・・コンタクトホール、61・・・第1ピーク、62・・・第2ピーク、63・・・第3ピーク、64・・・第4ピーク、70・・・トランジスタ部、71・・・メサ部、80・・・ダイオード部、81・・・メサ部、82・・・カソード領域、90・・・境界部、91・・・メサ部、100・・・半導体装置、151・・・第1ライフタイム制御領域、152・・・第2ライフタイム制御領域、161・・・第1格子欠陥領域、162・・・第2格子欠陥領域、170・・・水素化学濃度分布、171・・・水素化学濃度ピーク、172・・・水素化学濃度ピーク、173・・・水素化学濃度ピーク、174・・・水素化学濃度ピーク

Claims (33)

  1. 半導体基板に設けられた第1導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板の裏面側に設けられ、ドーピング濃度の第1ピークを有する第1導電型のバッファ領域と、
    前記半導体基板の深さ方向において、前記第1ピークよりも前記半導体基板のおもて面側に設けられ、再結合中心を有する第1格子欠陥領域と
    を備え、
    前記バッファ領域は、前記第1格子欠陥領域よりも前記半導体基板のおもて面側に設けられ、水素化学濃度分布の水素化学濃度ピークに対応する水素ピークを有し、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から、前記水素ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であり、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から、前記第1格子欠陥領域の上端までの方向にドーピング濃度を積分した積分濃度が、前記臨界積分濃度以上である
    半導体装置。
  2. 前記第1ピークは、前記バッファ領域が有する複数のピークのうち、最も前記半導体基板の裏面に近いピークである
    請求項1に記載の半導体装置。
  3. 前記水素ピークは、前記バッファ領域が有する複数のピークのうち、前記第1ピークの次に前記半導体基板の裏面に近い第2ピークを含む
    請求項1に記載の半導体装置。
  4. 前記第1格子欠陥領域は、前記半導体基板の深さ方向において、前記第1ピークと前記第2ピークとの間に設けられる
    請求項3に記載の半導体装置。
  5. 前記水素ピークよりも前記半導体基板の裏面側における再結合中心密度は、前記水素ピークに隣接する側の前記ドリフト領域における再結合中心密度よりも大きい
    請求項3に記載の半導体装置。
  6. 前記第1ピークと前記第2ピークとの間隔は、前記半導体基板の深さ方向において、5.0μm以上であって、前記半導体基板の深さ方向の厚さの半分以下である
    請求項3に記載の半導体装置。
  7. 前記半導体基板の深さ方向における前記第1格子欠陥領域の幅は、前記第1ピークと前記水素ピークとの間の間隔の25%以上である
    請求項1に記載の半導体装置。
  8. 前記半導体基板の深さ方向における前記第1格子欠陥領域の幅は、前記半導体基板の深さ方向における前記第1ピークの幅よりも大きい
    請求項1に記載の半導体装置。
  9. 前記半導体基板の深さ方向における前記第1格子欠陥領域の幅は、前記半導体基板の深さ方向における前記水素ピークの幅よりも大きい
    請求項1に記載の半導体装置。
  10. 前記半導体基板の深さ方向における前記第1格子欠陥領域の幅は、前記バッファ領域における前記第1格子欠陥領域以外の領域の幅の総和よりも大きい
    請求項1に記載の半導体装置。
  11. 前記第1格子欠陥領域における前記水素化学濃度分布の最小値は、前記第1ピークにおけるドーピング濃度のピーク濃度よりも小さい
    請求項1に記載の半導体装置。
  12. 前記第1格子欠陥領域の中間の深さ位置と前記第1格子欠陥領域の前記裏面側の端との距離は、前記第1格子欠陥領域の中間の深さ位置と前記第1格子欠陥領域の前記おもて面側の端との距離よりも大きい
    請求項1に記載の半導体装置。
  13. 前記バッファ領域は、前記第1ピークと、水素のイオン注入によって形成された複数の水素ピークとを有する
    請求項1から12のいずれか一項に記載の半導体装置。
  14. 前記第1格子欠陥領域は、前記半導体基板の深さ方向において、前記複数の水素ピーク同士の間に設けられる
    請求項13に記載の半導体装置。
  15. 前記半導体基板の深さ方向において、前記第1格子欠陥領域よりも前記半導体基板のおもて面側であって、前記複数の水素ピーク同士の間に設けられた第2格子欠陥領域を備える
    請求項13に記載の半導体装置。
  16. 前記水素ピークのドーピング濃度は、1.0E14cm-3以上、1.0E16cm-3以下である
    請求項1から12のいずれか一項に記載の半導体装置。
  17. 前記半導体基板の深さ方向において、前記第1ピークよりも前記半導体基板のおもて面側に設けられた第1ライフタイム制御領域を備える
    請求項1から12のいずれか一項に記載の半導体装置。
  18. 前記第1ライフタイム制御領域は、ヘリウムを含む
    請求項17に記載の半導体装置。
  19. 前記第1ライフタイム制御領域のピーク位置は、前記半導体基板の深さ方向において、前記水素ピークよりも前記半導体基板の裏面側である
    請求項17に記載の半導体装置。
  20. 前記第1ライフタイム制御領域のピーク位置は、前記半導体基板の深さ方向において、前記第1格子欠陥領域と前記水素ピークとの間である
    請求項17に記載の半導体装置。
  21. 前記第1ライフタイム制御領域のピーク位置は、前記半導体基板の深さ方向において、前記第1格子欠陥領域よりも前記半導体基板の裏面側に設けられている
    請求項17に記載の半導体装置。
  22. 前記第1ライフタイム制御領域のピーク位置は、前記半導体基板の深さ方向において、前記水素ピークと前記ドリフト領域との間である
    請求項17に記載の半導体装置。
  23. 前記第1ピークのドーパントがリンである
    請求項1から12のいずれか一項に記載の半導体装置。
  24. 前記第1ピークのドーパントが水素である
    請求項1から12のいずれか一項に記載の半導体装置。
  25. 前記第1格子欠陥領域のドーピング濃度は、前記ドリフト領域のドーピング濃度よりも低いか、又は、等しい
    請求項1から12のいずれか一項に記載の半導体装置。
  26. 前記第1格子欠陥領域のドーピング濃度は、バルク・ドナー濃度よりも低いか、又は、等しい
    請求項1から12のいずれか一項に記載の半導体装置。
  27. 半導体基板に第1導電型のドリフト領域を形成する段階と、
    前記ドリフト領域よりも前記半導体基板の裏面側に、ドーピング濃度の第1ピークを有する第1導電型のバッファ領域を形成する段階と、
    前記半導体基板の深さ方向において、前記第1ピークよりも前記半導体基板のおもて面側に、水素のイオン注入によって形成された第1格子欠陥領域を形成する段階と、
    を備え、
    前記バッファ領域を形成する段階は、前記第1格子欠陥領域よりも前記半導体基板のおもて面側に設けられ、水素のイオン注入によって形成される水素ピークを形成する段階を含み、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から、前記水素ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であり、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から、前記第1格子欠陥領域の上端までの方向にドーピング濃度を積分した積分濃度が、前記臨界積分濃度以上である
    半導体装置の製造方法。
  28. 前記第1ピークを形成するためのアニールの後に、前記第1格子欠陥領域を形成するために水素をイオン注入する段階を備える
    請求項27に記載の半導体装置の製造方法。
  29. 前記第1格子欠陥領域を形成するためのイオン注入の後に、前記第1ピークおよび前記第1格子欠陥領域を形成するためのアニールを同時に実行する段階を備える
    請求項27に記載の半導体装置の製造方法。
  30. 前記第1ピークを形成するためのアニールよりも低い温度で、前記第1格子欠陥領域を形成するためのアニールを実行する段階を備える
    請求項27から29のいずれか一項に記載の半導体装置の製造方法。
  31. 前記第1ピークを形成するためのアニールよりも短い時間で、前記第1格子欠陥領域を形成するためのアニールを実行する段階を備える
    請求項27から29のいずれか一項に記載の半導体装置の製造方法。
  32. 前記第1格子欠陥領域のドーピング濃度は、前記ドリフト領域のドーピング濃度よりも低いか、又は、等しい
    請求項27から29のいずれか一項に記載の半導体装置の製造方法。
  33. 前記第1格子欠陥領域のドーピング濃度は、バルク・ドナー濃度よりも低いか、又は、等しい
    請求項27から29のいずれか一項に記載の半導体装置の製造方法。
JP2023548504A 2021-09-15 2022-09-15 半導体装置および半導体装置の製造方法 Active JP7597233B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024206592A JP7750364B2 (ja) 2021-09-15 2024-11-27 半導体装置および半導体装置の製造方法
JP2025156827A JP2025179234A (ja) 2021-09-15 2025-09-22 半導体装置および半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021150249 2021-09-15
JP2021150249 2021-09-15
PCT/JP2022/034599 WO2023042886A1 (ja) 2021-09-15 2022-09-15 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024206592A Division JP7750364B2 (ja) 2021-09-15 2024-11-27 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2023042886A1 JPWO2023042886A1 (ja) 2023-03-23
JPWO2023042886A5 JPWO2023042886A5 (ja) 2023-11-28
JP7597233B2 true JP7597233B2 (ja) 2024-12-10

Family

ID=85602986

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2023548504A Active JP7597233B2 (ja) 2021-09-15 2022-09-15 半導体装置および半導体装置の製造方法
JP2024206592A Active JP7750364B2 (ja) 2021-09-15 2024-11-27 半導体装置および半導体装置の製造方法
JP2025156827A Pending JP2025179234A (ja) 2021-09-15 2025-09-22 半導体装置および半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024206592A Active JP7750364B2 (ja) 2021-09-15 2024-11-27 半導体装置および半導体装置の製造方法
JP2025156827A Pending JP2025179234A (ja) 2021-09-15 2025-09-22 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230402511A1 (ja)
JP (3) JP7597233B2 (ja)
CN (1) CN116918073A (ja)
WO (1) WO2023042886A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021000038T5 (de) * 2020-01-17 2022-04-07 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
JP2024098458A (ja) * 2023-01-10 2024-07-23 富士電機株式会社 半導体装置
WO2025187565A1 (ja) * 2024-03-05 2025-09-12 株式会社デンソー 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204126A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置
WO2021029285A1 (ja) 2019-08-09 2021-02-18 富士電機株式会社 半導体装置
WO2021075330A1 (ja) 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021125140A1 (ja) 2019-12-17 2021-06-24 富士電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093042B2 (ja) 2002-12-09 2008-05-28 富士電機デバイステクノロジー株式会社 半導体装置
JP5569532B2 (ja) 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
CN104620391B (zh) 2012-10-23 2017-09-19 富士电机株式会社 半导体装置及其制造方法
DE112019000094T5 (de) * 2018-03-19 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204126A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置
WO2021029285A1 (ja) 2019-08-09 2021-02-18 富士電機株式会社 半導体装置
WO2021075330A1 (ja) 2019-10-17 2021-04-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2021125140A1 (ja) 2019-12-17 2021-06-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20230402511A1 (en) 2023-12-14
JP2025027046A (ja) 2025-02-26
WO2023042886A1 (ja) 2023-03-23
CN116918073A (zh) 2023-10-20
JP7750364B2 (ja) 2025-10-07
JP2025179234A (ja) 2025-12-09
JPWO2023042886A1 (ja) 2023-03-23

Similar Documents

Publication Publication Date Title
JP7655354B2 (ja) 半導体装置および半導体装置の製造方法
JP7597233B2 (ja) 半導体装置および半導体装置の製造方法
JP7476996B2 (ja) 半導体装置
US20240006520A1 (en) Semiconductor device
US20250234599A1 (en) Semiconductor device
US20240006519A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20240363623A1 (en) Semiconductor device
US12593478B2 (en) Semiconductor device
JP7670132B2 (ja) 半導体装置および半導体装置の製造方法
US20240243191A1 (en) Semiconductor device
JP2024058718A (ja) 半導体装置および半導体装置の製造方法
JP2024067536A (ja) 半導体装置
JP7677531B2 (ja) 半導体装置および半導体装置の製造方法
US20250185349A1 (en) Semiconductor device
JP7683287B2 (ja) 半導体装置および製造方法
US20250072103A1 (en) Semiconductor device
US20250380490A1 (en) Semiconductor device
US20260075902A1 (en) Semiconductor device
US20250126878A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20250185334A1 (en) Semiconductor device
JP7686967B2 (ja) 半導体装置
JP2024100692A (ja) 半導体装置
WO2024166494A1 (ja) 半導体装置
WO2025177946A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241111

R150 Certificate of patent or registration of utility model

Ref document number: 7597233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150