JP7670132B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7670132B2
JP7670132B2 JP2023530396A JP2023530396A JP7670132B2 JP 7670132 B2 JP7670132 B2 JP 7670132B2 JP 2023530396 A JP2023530396 A JP 2023530396A JP 2023530396 A JP2023530396 A JP 2023530396A JP 7670132 B2 JP7670132 B2 JP 7670132B2
Authority
JP
Japan
Prior art keywords
peak
region
concentration
semiconductor substrate
lifetime control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023530396A
Other languages
English (en)
Other versions
JPWO2022265061A5 (ja
JPWO2022265061A1 (ja
Inventor
典明 八尾
啓久 鈴木
博 瀧下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022265061A1 publication Critical patent/JPWO2022265061A1/ja
Publication of JPWO2022265061A5 publication Critical patent/JPWO2022265061A5/ja
Application granted granted Critical
Publication of JP7670132B2 publication Critical patent/JP7670132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
特許文献１には、「簡単なライフタイム制御構造を有してなり、テイル損失が小さく高速のスイッチングが可能な絶縁ゲートバイポーラトランジスタ」を提供することが記載されている。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１１－０８６８８３号公報
 解決しようとする課題
半導体装置の電気的特性を改善することが好ましい。
一般的開示
本発明の第１の態様においては、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域よりも半導体基板の裏面側に設けられ、ドーピング濃度の第１ピークと当該第１ピークよりも半導体基板のおもて面側に設けられた第２ピークとを有する第１導電型のバッファ領域と、半導体基板の深さ方向において、第１ピークと第２ピークとの間に設けられた第１ライフタイム制御領域とを備える半導体装置を提供する。
前記半導体装置の半導体基板の深さ方向において、ドリフト領域の上端から第２ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であってよい。
上記いずれかの前記半導体装置において、バッファ領域は、第２ピークよりも半導体基板のおもて面側に設けられた第３ピークを有してよい。半導体基板の深さ方向において、ドリフト領域の上端から第３ピークまでの積分濃度が、臨界積分濃度未満であってよい。
上記いずれかの前記半導体装置において、第１ピークは、バッファ領域が有する複数のピークのうち、最も半導体基板の裏面に近いピークであってよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域は、半導体基板の深さ方向において、第２ピークから裏面側へ０．５μｍ以上離れていてよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域は、半導体基板の深さ方向において、第１ピークからおもて面側へ１．０μｍ以上離れていてよい。
上記いずれかの前記半導体装置において、第１ピークは、半導体基板の裏面から０．５μｍ以上、２．０μｍ以下の深さに設けられてよい。
上記いずれかの前記半導体装置において、第２ピークは、半導体基板の裏面から２．０μｍ以上、７．０μｍ以下の深さに設けられてよい。
上記いずれかの前記半導体装置の半導体基板の深さ方向において、第２ピークと第１ライフタイム制御領域のライフタイムキラー濃度のピークとの距離は０．２μｍ以上であってよい。
上記いずれかの前記半導体装置において、半導体装置は、半導体基板の裏面に設けられた第２導電型のコレクタ領域を備えてよい。半導体基板の深さ方向において、第２ピークと第１ライフタイム制御領域のドーピング濃度のピークとの距離は、コレクタ領域の上端と第１ライフタイム制御領域のピークとの距離よりも小さくてよい。
上記いずれかの前記半導体装置において、半導体装置は、半導体基板の裏面に設けられた第２導電型のコレクタ領域を備えてよい。半導体基板の深さ方向において、第２ピークと第１ライフタイム制御領域のドーピング濃度のピークとの距離は、コレクタ領域の上端と第１ライフタイム制御領域のピークとの距離よりも大きくてよい。
上記いずれかの前記半導体装置の半導体基板の深さ方向において、コレクタ領域の上端と第１ライフタイム制御領域のピークとの距離は０．１μｍ以上であってよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域のピークのドーピング濃度は、第１ピークのドーピング濃度よりも大きく、コレクタ領域のピークのドーピング濃度よりも小さくてよい。
上記いずれかの前記半導体装置において、コレクタ領域のピークのドーピング濃度は、１．０Ｅ１７ｃｍ－３以上、１．０Ｅ１９ｃｍ－３以下であってよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域のピークのドーピング濃度は、１．０Ｅ１５ｃｍ－３以上、１．０Ｅ１７ｃｍ－３以下であってよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域のドーピング濃度のピークの半値全幅は、０．５μｍ以下であってよい。
上記いずれかの前記半導体装置において、半導体装置は、半導体基板に設けられたトランジスタ部およびダイオード部を備えてよい。
上記いずれかの前記半導体装置において、ドリフト領域は、第１ライフタイム制御領域よりも半導体基板のおもて面側に第２ライフタイム制御領域を備えてよい。
上記いずれかの前記半導体装置において、第２ライフタイム制御領域のピークのドーピング濃度は、第１ライフタイム制御領域のピークのドーピング濃度よりも小さくてよい。
本発明の第２の態様においては、半導体基板に設けられた第１導電型のドリフト領域と、ドリフト領域よりも半導体基板の裏面側に設けられ、ドーピング濃度の複数のピークを有する第１導電型のバッファ領域とを備える半導体装置を提供する。バッファ領域は、バッファ領域が有する複数のピークのうち、半導体基板の最も裏面側に設けられた第１ピークと、当該第１ピークよりも半導体基板のおもて面側に設けられ、ドーピング濃度の一以上のピークを有する副ピーク群と、副ピーク群に設けられた第１ライフタイム制御領域とを有してよい。
前記半導体装置の半導体基板の深さ方向において、ドリフト領域の上端から裏面側に向かう方向にドーピング濃度を積分した積分濃度が臨界積分濃度となる位置は、副ピーク群にあってよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域のライフタイムキラー濃度のピーク位置は、積分濃度が臨界積分濃度となる位置から、裏面側に０．１μｍ以上離れていてよい。
上記いずれかの前記半導体装置において、副ピーク群の一つのピークが、当該ピークの半値全幅の範囲に、積分濃度が臨界積分濃度となる位置を含んでよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域のライフタイムキラー濃度のピーク位置は、積分濃度が臨界積分濃度となる位置を含む副ピーク群の一つのピークの位置から、裏面側に０．１μｍ以上離れていてよい。
上記いずれかの前記半導体装置において、第１ライフタイム制御領域のライフタイムキラー濃度のピーク位置は、積分濃度が臨界積分濃度となる位置から、裏面側に０．１μｍ以上離れていてよい。
上記いずれかの前記半導体装置において、副ピーク群の一つのピークのドーピング濃度が３．０Ｅ１５ｃｍ－３以上であってよい。
上記いずれかの前記半導体装置において、副ピーク群の一つのピークは、第１ピークのおもて面側に隣接する第２ピークであってよい。
上記いずれかの前記半導体装置において、副ピーク群のそれぞれのピークのドーピング濃度は、第１ピークのドーピング濃度よりも小さくてよい。
上記いずれかの前記半導体装置において、副ピーク群は複数のピークを備えてよい。副ピーク群の複数のピークのドーピング濃度は、おもて面側に向かって減少してよい。
本発明の第３の態様においては、半導体基板に第１導電型のドリフト領域を設ける段階と、ドリフト領域よりも半導体基板の裏面側に第１導電型のバッファ領域を設ける段階と、バッファ領域に第１ライフタイム制御領域を設ける段階とを備える半導体装置の製造方法を提供する。バッファ領域は、ドーピング濃度の第１ピークと当該第１ピークよりも半導体基板のおもて面側に設けられた第２ピークとを有してよい。第１ライフタイム制御領域は、半導体基板の深さ方向において、第１ピークと第２ピークとの間に設けられてよい。
前記半導体装置の製造方法において、第１ライフタイム制御領域を形成するためのイオンのドーズ量は、第１ピークを形成するためのイオンのドーズ量の０．１倍以上、１０倍以下であってよい。
上記いずれかの前記半導体装置の製造方法において、第１ライフタイム制御領域を形成するための加速エネルギーは、５０ｋｅＶ以上、２０００ｋｅＶ以下であってよい。
上記いずれかの前記半導体装置の製造方法において、半導体装置の製造方法は、半導体基板の裏面に第２導電型のコレクタ領域を形成する段階を備えてよい。コレクタ領域を形成するためのイオンのドーズ量は、２．３Ｅ１３／ｃｍ２以上、５．０Ｅ１３／ｃｍ２以下であってよい。
上記いずれかの前記半導体装置の製造方法において、コレクタ領域を形成するためのイオンのドーズ量は、第１ピークを形成するためのイオンのドーズ量の１０倍以上、５０倍以下であってよい。
上記いずれかの前記半導体装置の製造方法において、コレクタ領域を形成するためのイオンのドーズ量は、第１ライフタイム制御領域を形成するためのイオンのドーズ量の３００倍以上、５００倍以下であってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の上面図の一例を示す。 図１Ａにおけるａ－ａ'断面の一例を示す。 コレクタ領域２２、バッファ領域２０およびドリフト領域１８におけるドーピング濃度分布の一例を示す。 第１ライフタイム制御領域１５１近傍のドーピング濃度分布の拡大図である。 半導体装置１００の変形例の上面図を示す。 半導体装置１００の変形例のｂ－ｂ'断面を示す。 半導体基板１０におけるドーピング濃度分布の一例を示す。 半導体装置１００の製造工程の一例を示すフローチャートである。 第１ライフタイム制御領域１５１のピーク深さに対する半導体装置１００の特性を示す。 比較例の半導体装置のドーピング濃度分布の一例を示す。 リーク電流とターンオフ損失Ｅｏｆｆとの関係を示すグラフである。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書では、ＳＩ単位系を採用する。本明細書において、距離や長さの単位がｃｍ（センチメートル）で表されることがある。この場合、諸計算はｍ（メートル）に換算して計算してよい。
図１Ａは、半導体装置１００の上面図の一例を示す。本例の半導体装置１００は、トランジスタ部７０を備える半導体チップである。
トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０の上面に投影した領域である。コレクタ領域２２については後述する。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。
図１Ａにおいては、半導体装置１００のエッジ側であるチップ端部周辺の領域を示しており、他の領域を省略している。例えば、本例の半導体装置１００のＹ軸方向の負側の領域には、エッジ終端構造部が設けられてよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。なお、本例では、便宜上、Ｙ軸方向の負側のエッジについて説明するものの、半導体装置１００の他のエッジについても同様である。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。
本例の半導体装置１００は、半導体基板１０のおもて面２１において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。おもて面２１については後述する。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。
エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図１Ａでは省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。
コンタクトホール５５は、ゲート金属層５０とトランジスタ部７０内のゲート導電部とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグが形成されてもよい。
コンタクトホール５６は、エミッタ電極５２とダミートレンチ部３０内のダミー導電部とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが形成されてもよい。
接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間にも設けられている。接続部２５は、不純物がドープされたポリシリコン等の、導電性を有する材料である。本例の接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面２１の上方に設けられる。
ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面２１に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。
接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。
ダミートレンチ部３０は、エミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面２１においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。
本例のトランジスタ部７０は、２つのゲートトレンチ部４０と３つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、２：３の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本の延伸部分３１を有する。また、トランジスタ部７０は、ゲートトレンチ部４０と隣接して、２本の延伸部分３１を有している。
但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、１：１であってもよく、２：４であってもよい。また、トランジスタ部７０は、全てのトレンチ部をゲートトレンチ部４０として、ダミートレンチ部３０を有さなくてもよい。
ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。
コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール５４は、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１又は複数のコンタクトホール５４が形成されている。１又は複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。
メサ部７１は、半導体基板１０のおもて面２１と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面２１において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。
ベース領域１４は、半導体基板１０のおもて面２１側に設けられた第２導電型の領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面２１において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図１Ａは、当該ベース領域１４のＹ軸方向の一方の端部のみを示している。
エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度の高い第１導電型の領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面２１において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。
また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。
コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面２１に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に設けられてよい。コンタクト領域１５は、ゲートトレンチ部４０またはダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のコンタクト領域１５は、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。
図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す。ａ－ａ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
バッファ領域２０は、ドリフト領域１８よりも半導体基板１０の裏面２３側に設けられた第１導電型の領域である。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。コレクタ領域２２は、第２導電型を有する。本例のコレクタ領域２２は、一例としてＰ＋型である。
コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。
ベース領域１４は、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
エミッタ領域１２は、ベース領域１４とおもて面２１との間に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。但し、蓄積領域１６が設けられなくてもよい。
また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６のイオン注入のドーズ量は、１．０Ｅ１２ｃｍ－２以上、１．０Ｅ１３ｃｍ－２以下であってよい。また、蓄積領域１６のイオン注入ドーズ量は、３．０Ｅ１２ｃｍ－２以上、６．０Ｅ１２ｃｍ－２以下であってもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。なお、Ｅは１０のべき乗を意味し、例えば１．０Ｅ１２ｃｍ－２は１．０×１０１２ｃｍ－２を意味する。
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に 到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通したものに含まれる。
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
第１ライフタイム制御領域１５１は、半導体基板１０の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域である。一例において、第１ライフタイム制御領域１５１は、半導体基板１０にヘリウムを注入することで形成される。第１ライフタイム制御領域１５１を設けることにより、ターンオフ時間を低減し、テイル電流を抑制することにより、スイッチング時の損失を低減することができる。
ライフタイムキラーは、キャリアの再結合中心である。ライフタイムキラーは、格子欠陥であってよい。例えば、ライフタイムキラーは、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、または転位であってよい。また、ライフタイムキラーは、ヘリウム、ネオンなどの希ガス元素、または、白金などの金属元素などでもよい。格子欠陥の形成には電子線が用いられてよい。
ライフタイムキラー濃度とは、キャリアの再結合中心濃度である。ライフタイムキラー濃度は、格子欠陥の濃度であってよい。例えばライフタイムキラー濃度とは、空孔、複空孔などの空孔濃度であってよく、これらの空孔と半導体基板１０を構成する元素との複合欠陥濃度であってよく、または転位濃度であってよい。また、ライフタイムキラー濃度とは、ヘリウム、ネオンなどの希ガス元素の化学濃度としてもよく、または、白金などの金属元素の化学濃度としてもよい。
第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、半導体基板１０の中心よりも裏面２３側に設けられる。本例の第１ライフタイム制御領域１５１は、バッファ領域２０に設けられる。本例の第１ライフタイム制御領域１５１は、ＸＹ平面において半導体基板１０の全面に設けられており、マスクを使用せずに形成できる。第１ライフタイム制御領域１５１は、ＸＹ平面において半導体基板１０の一部に設けられてもよい。第１ライフタイム制御領域１５１を形成するための不純物のドーズ量は、０．５Ｅ１０ｃｍ－２以上、１．０Ｅ１３ｃｍ－２以下であっても、５．０Ｅ１０ｃｍ－２以上、５．０Ｅ１１ｃｍ－２以下であってもよい。
また、本例の第１ライフタイム制御領域１５１は、裏面２３側からの注入により形成されている。これにより、半導体装置１００のおもて面２１側への影響を回避できる。例えば、第１ライフタイム制御領域１５１は、裏面２３側からヘリウムを照射することにより形成される。ここで、第１ライフタイム制御領域１５１がおもて面２１側からの注入により形成されているか、裏面２３側からの注入により形成されているかは、ＳＲ法またはリーク電流の測定によって、おもて面２１側の状態を取得することで判断できる。
図２Ａは、コレクタ領域２２、バッファ領域２０およびドリフト領域１８におけるドーピング濃度分布の一例を示す。本図では、第１ライフタイム制御領域１５１のライフタイムキラー濃度の分布を合わせて示している。本例では、第１ライフタイム制御領域１５１のライフタイムキラー濃度は、ヘリウム濃度である。
なお、コレクタ領域２２、バッファ領域２０およびドリフト領域１８におけるドーピング濃度分布は、第１ライフタイム制御領域１５１以外の各不純物の濃度を総合した正味のドーピング濃度（ネットドーピング濃度）を示している。
バッファ領域２０は、複数のドーピング濃度のピークを有する。本例のバッファ領域２０は、第１ピーク６１、第２ピーク６２、第３ピーク６３および第４ピーク６４の４つのピークを有する。バッファ領域２０の下端は、コレクタ領域２２と第１ピーク６１との境界であってよい。バッファ領域２０の上端は、第４ピーク６４とドリフト領域１８の境界であってよい。バッファ領域２０の深さ方向の厚みは、１０．０μｍ以上、３０．０μｍ以下であってよい。なお、本明細書において、それぞれのピークの位置は、ドーピング濃度が極大値を示す位置である。
第１ピーク６１は、コレクタ領域２２よりもおもて面２１側に設けられる。第１ピーク６１は、バッファ領域２０が有する複数のピークのうち最も裏面２３に近いピークである。第１ピーク６１は、裏面２３から０．５μｍ以上、２．０μｍ以下の深さ位置に設けられてよい。例えば、第１ピーク６１の裏面２３からの深さ位置は、０．７μｍである。深さ位置とは、半導体基板１０の深さ方向における裏面２３からの位置を指す。
第１ピーク６１は、バッファ領域２０において、ドーピング濃度が最も高いピークであってよい。第１ピーク６１のドーピング濃度は、１．０Ｅ１５ｃｍ－３以上であってよく、１．０Ｅ１６ｃｍ－３以上であってよい。第１ピーク６１のドーピング濃度は、１．０Ｅ１７ｃｍ－３以下であってよく、５．０Ｅ１６ｃｍ－３以下であってよい。例えば、第１ピーク６１のドーピング濃度は、２．０Ｅ１６ｃｍ－３である。第１ピーク６１のドーパントは、リン、砒素または水素であってよい。本例では、第１ピーク６１のドーパントはリンである。
第２ピーク６２は、第１ピーク６１よりもおもて面２１側に設けられる。第２ピーク６２は、裏面２３から２．０μｍ以上、７．０μｍ以下の深さ位置に設けられてよい。例えば、第２ピーク６２の裏面２３からの深さ位置は、４．０μｍである。第２ピーク６２のドーピング濃度は、１．０Ｅ１５ｃｍ－３以上であってよく、３．０Ｅ１５ｃｍ－３以上であってよい。第２ピーク６２のドーピング濃度は、２．０Ｅ１６ｃｍ－３以下であってよく、１．０Ｅ１６ｃｍ－３以下であってよい。本例の第２ピーク６２のドーピング濃度は、５．０Ｅ１５ｃｍ－３以上である。
第３ピーク６３は、第２ピーク６２よりもおもて面２１側に設けられる。第３ピーク６３は、裏面２３から７．０μｍ以上、１３．０μｍ以下の深さ位置に設けられてよい。例えば、第３ピーク６３の裏面２３からの深さ位置は、１０．０μｍである。
第４ピーク６４は、第３ピーク６３よりもおもて面２１側に設けられる。第４ピーク６４は、裏面２３から半導体基板１０の基板厚の１０％以上、２０％以下の深さ位置に設けられてよい。例えば、第４ピーク６４の裏面２３からの深さ位置は、１５．０μｍである。
バッファ領域２０の各ピークは、同一のドーパントにより形成されてもよいし、異なるドーパントにより形成されてもよい。バッファ領域２０の各ピークのドーパントが水素であってよい。第１ピーク６１がリンのイオン注入により形成され、それ以外のピークが水素イオンのイオン注入により形成されてよい。水素イオンはプロトン、デュトロン、トリトンであってよい。本例では、水素イオンはプロトンである。あるいは、第１ピーク６１のドーパントがリンであって、それ以外のピークのドーパントが水素であってよい。
第１ピーク６１のドーピング濃度は、第１ピーク６１以外のピークのドーピング濃度よりも高くてよい。第１ピーク６１のドーピング濃度は、コレクタ領域２２のドーピング濃度の最大値よりも低くてよい。第１ピーク６１のドーピング濃度は、ゲートがオンの状態でコレクタ領域２２から注入される正孔濃度または正孔電流を調節するように決めてよい。
バッファ領域２０における第１ピーク６１以外のピークのドーピング濃度は、おもて面２１側に向かって減少してよい。あるいは、第１ピーク６１以外のピークのうち、最もおもて面２１側に近いピークのドーピング濃度は、当該ピークの裏面２３側に隣り合うピークのドーピング濃度より高くてよく、等しくてもよい。本例では、最もおもて面２１側に近いピークは第４ピーク６４であり、第４ピーク６４の裏面２３側に隣り合うピークは第３ピーク６３である。第４ピーク６４のドーピング濃度Ｄｐ４は、第３ピーク６３のドーピング濃度Ｄｐ３よりも低くてよく、同じでよく、高くてよい。本例では、ドーピング濃度Ｄｐ４はドーピング濃度Ｄｐ３より低い。
バッファ領域２０のピークの個数は、４つ以上であってよい。即ち、バッファ領域２０のピークの個数は５つであってよく、６つであってよく、７つ以上であってよい。
第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、第１ピーク６１と第２ピーク６２との間に設けられる。これにより、リーク電流の増加を抑制しつつターンオフ損失Ｅｏｆｆを低減しやすくなる。第１ライフタイム制御領域１５１は、裏面２３から１．０μｍ以上、４．０μｍ以下の深さ位置に設けられてよい。第１ライフタイム制御領域１５１は、ライフタイムキラー濃度分布において１つのピークを有してよく、複数のピークを有していてよい。本例の第１ライフタイム制御領域１５１のライフタイムキラー濃度分布は、１つのピークを有するヘリウム化学濃度分布である。
図２Ｂは、第１ライフタイム制御領域１５１近傍のライフタイムキラー濃度分布の拡大図である。本図は、コレクタ領域２２、第１ピーク６１、第２ピーク６２および第１ライフタイム制御領域１５１のドーピング濃度を示している。
深さ位置Ｐｋは、第１ライフタイム制御領域１５１のピークの裏面２３からの深さ位置を示す。深さ位置Ｐａは、第２ピーク６２の裏面２３からの深さ位置を示す。深さ位置Ｐｂは、コレクタ領域２２の上端の裏面２３からの深さ位置を示す。コレクタ領域２２の上端とは、コレクタ領域２２のおもて面２１側の面を指す。深さ位置Ｐｂは、コレクタ領域２２の深さ方向の厚みを示す。コレクタ領域２２の深さ方向の厚みは、裏面２３から０．２μｍ以上、１．０μｍ以下であってよい。
距離Ａは、半導体基板１０の深さ方向における、第２ピーク６２と第１ライフタイム制御領域１５１のドーピング濃度のピークとの距離である。即ち、距離Ａは、Ｐａ－Ｐｋで算出される。距離Ａを設けることにより、第１ライフタイム制御領域１５１の格子欠陥の消失を抑制することができる。距離Ａは、０．２μｍ以上であってよく、０．５μｍ以上であってよい。
距離Ｂは、半導体基板１０の深さ方向における、コレクタ領域２２の上端と第１ライフタイム制御領域１５１のピークとの距離である。即ち、距離Ｂは、Ｐｋ－Ｐｂで算出される。距離Ｂを設けることにより、第１ライフタイム制御領域１５１の格子欠陥の消失を抑制することができる。距離Ｂは、０．１μｍ以上であってよく、１．０μｍ以上であってよい。
ここで、距離Ａは、距離Ｂよりも小さくてよい。つまり、第１ライフタイム制御領域１５１のピークは、深さ位置Ｐａと深さ位置Ｐｂとの間において、第２ピーク６２に近い側に配置されてよい。距離Ａは、距離Ｂの１／２以下であってよく、１／３以下であってもよい。なお、距離Ａは、距離Ｂよりも大きくてもよい。距離Ａは、距離Ｂの２倍以上であってよく、３倍以上であってもよい。
第１ライフタイム制御領域１５１のライフタイムキラー濃度分布は、ピーク濃度Ｄｋ１と、ピーク濃度Ｄｋ１の半値全幅（ＦＷＨＭ）を備えてよい。ピーク濃度Ｄｋ１の半値全幅を小さくすることにより、隣接するバッファ領域２０のピークへの影響を低減することができる。即ち、第１ライフタイム制御領域１５１の半値全幅をより小さくすることで、第１ライフタイム制御領域１５１の格子欠陥の消失を抑制することができる。例えば、第１ライフタイム制御領域１５１の半値全幅は０．５μｍ以下である。
第１ライフタイム制御領域１５１のライフタイムキラー濃度のピークは、半導体基板１０の裏面から０．６μｍ以上、３．８μｍ以下の深さに位置してよい。第１ライフタイム制御領域１５１の深さ位置を深くすることにより、ターンオフ損失Ｅｏｆｆを低減しやすくなる。但し、第１ライフタイム制御領域１５１の深さ位置を深くし過ぎると、ベース領域１４の下面側から広がる空乏層と接続されてリーク電流が増加する場合がある。
また、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク濃度Ｄｋ１は、第１ピーク６１のドーピング濃度のピーク濃度Ｄｐ１よりも大きくてよい。第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク濃度Ｄｋ１は、第１ピーク６１の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。一例において、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク濃度Ｄｋ１は、１．０Ｅ１５ｃｍ－３以上、１．０Ｅ１７ｃｍ－３以下である。
第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク濃度Ｄｋ１を、第１ピーク６１のドーピング濃度のピーク濃度Ｄｐ１よりも大きくすることにより、以下の効果を奏する。バッファ領域２０を形成するための水素が、バッファ領域２０のピーク濃度の近傍で格子欠陥のダングリング・ボンドを終端する。これにより、導入した格子欠陥が消失することがある。バッファ領域２０のピーク濃度近傍で格子欠陥が消失しても、第１ライフタイム制御領域１５１のピーク濃度Ｄｋ１がバッファ領域２０のピーク濃度より高ければ、格子欠陥の消失が抑えられる。これにより、逆回復動作時における裏面２３側の余剰キャリアを十分に減少させることができる。
第１ライフタイム制御領域１５１のピークのライフタイムキラー濃度のピーク濃度Ｄｋ１は、コレクタ領域２２のドーピング濃度のピーク濃度Ｄｃよりも小さい。コレクタ領域２２のピークのドーピング濃度は、１．０Ｅ１７ｃｍ－３以上、１．０Ｅ１９ｃｍ－３以下であってよい。
図３Ａは、半導体装置１００の変形例の上面図を示す。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。本例のトランジスタ部７０は、トランジスタ部７０とダイオード部８０との境界に位置する境界部９０を含む。
ダイオード部８０は、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０の上面に投影した領域である。カソード領域８２は、第１導電型を有する。本例のカソード領域８２は、一例としてＮ＋型である。ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
境界部９０は、トランジスタ部７０に設けられ、ダイオード部８０と隣接する領域である。境界部９０は、コンタクト領域１５を有する。本例の境界部９０は、エミッタ領域１２を有さない。一例において、境界部９０のトレンチ部は、ダミートレンチ部３０である。本例の境界部９０は、Ｘ軸方向における両端がダミートレンチ部３０となるように配置されている。
コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。コンタクトホール５４は、境界部９０において、コンタクト領域１５の上方に設けられる。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。
メサ部９１は、境界部９０に設けられている。メサ部９１は、半導体基板１０のおもて面２１において、コンタクト領域１５を有する。本例のメサ部９１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。メサ部８１は、半導体基板１０のおもて面２１において、ベース領域１４を有する。本例のメサ部８１は、Ｙ軸方向の負側において、ベース領域１４およびウェル領域１７を有する。
エミッタ領域１２は、メサ部７１に設けられているが、メサ部８１およびメサ部９１には設けられなくてよい。コンタクト領域１５は、メサ部７１およびメサ部９１に設けられているが、メサ部８１には設けられなくてよい。
図３Ｂは、半導体装置１００の変形例のｂ－ｂ'断面を示す。本例の半導体装置１００は、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２を備える。
コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ダミートレンチ部３０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。本例の蓄積領域１６は、トランジスタ部７０およびダイオード部８０の全面に設けられる。但し、蓄積領域１６は、ダイオード部８０に設けられなくてもよい。
カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。即ち、本例の境界部９０の下方には、コレクタ領域２２が設けられている。
第１ライフタイム制御領域１５１は、トランジスタ部７０およびダイオード部８０の両方に設けられる。これにより、本例の半導体装置１００は、ダイオード部８０におけるリカバリーを速めて、スイッチング損失をさらに改善できる。第１ライフタイム制御領域１５１は、他の実施例の第１ライフタイム制御領域１５１と同様の方法により形成されてよい。
第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、半導体基板１０の中心よりもおもて面２１側に設けられる。本例の第２ライフタイム制御領域１５２は、ドリフト領域１８に設けられる。第２ライフタイム制御領域１５２は、トランジスタ部７０およびダイオード部８０の両方に設けられる。第２ライフタイム制御領域１５２は、おもて面２１側から不純物を注入することにより形成されてもよく、裏面２３側から不純物を注入することにより形成されてもよい。第２ライフタイム制御領域１５２は、ダイオード部８０と境界部９０に設けられ、トランジスタ部７０の一部には設けられなくてもよい。
第２ライフタイム制御領域１５２は、第１ライフタイム制御領域１５１の形成方法のうち、任意の方法で形成されてよい。第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２を形成するための元素およびドーズ量などは、同一であっても異なっていてもよい。
図４は、半導体基板１０におけるドーピング濃度分布の一例を示す。本図においては第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２のドーピング濃度の分布を合わせて示している。また、本図では、ドリフト領域１８の上端からの積分濃度を合わせて示している。
本明細書では、ベース領域１４の下面側から半導体基板１０の特定の位置まで、半導体基板１０の深さ方向に沿ってドーピング濃度を積分した値を、積分濃度と称する。また、本明細書では、コレクタ電極２４とエミッタ電極５２との間に順バイアスが印加され、電界強度の最大値が臨界電界強度に達してアバランシェ降伏が発生した場合であって、ベース領域１４の下面から深さ方向における半導体基板１０の特定位置までが空乏化する場合に、積分濃度が臨界積分濃度Ｎｃに達すると称する。なお、半導体装置１００において、コレクタ電極２４とエミッタ電極５２との間に順バイアスが印加されるとは、ゲートがオフの状態において、コレクタ電極２４の電位がエミッタ電極５２の電位よりも高いことを指す。半導体装置１００にアバランシェ降伏が発生すると、コレクタ電極２４とエミッタ電極５２間にアバランシェ電流が流れ、コレクタ電極２４とエミッタ電極５２間の電圧ＶＣＥの増加が止まる。この場合、空乏層は、積分濃度が臨界積分濃度Ｎｃに達する位置ＰＮｃよりも裏面側には広がらなくなる。
本例の第１ライフタイム制御領域１５１は、第２ピーク６２よりも裏面２３側に設けられる。半導体基板１０の深さ方向において、ドリフト領域１８の上端から第２ピーク６２までの積分濃度が、臨界積分濃度Ｎｃ以上であってよい。臨界積分濃度Ｎｃに達する位置ＰＮｃは、第２ピーク６２の位置Ｐａに一致してよい。これにより、ベース領域１４の下面側から広がる空乏層が第２ピーク６２によって止められるので、空乏化しない領域に第１ライフタイム制御領域１５１のピークを配置できる。よって、第１ライフタイム制御領域１５１を注入したことによる漏れ電流の増大も抑制することができる。なお、半導体基板１０の深さ方向において、ドリフト領域１８の上端から第３ピーク６３までの積分濃度が、臨界積分濃度Ｎｃ未満であってよい。即ち、ベース領域１４の下面側から広がる空乏層は、第２ピーク６２によって止められてよい。
臨界積分濃度Ｎｃに達する位置ＰＮｃとバッファ領域２０のピーク位置（本例ではピークＰａ）は一致しなくてもよい。臨界積分濃度Ｎｃに達する位置ＰＮｃは、第２ピーク６２の位置Ｐａと第３ピーク６３の間に位置してよい。臨界積分濃度Ｎｃに達する位置ＰＮｃは、第３ピーク６３の位置に位置してよい。臨界積分濃度Ｎｃに達する位置ＰＮｃは、第４ピーク６４と第３ピーク６３の間に位置してよい。臨界積分濃度Ｎｃに達する位置ＰＮｃは、第４ピーク６４の位置に位置してよい。
第２ライフタイム制御領域１５２のライフタイムキラー濃度のピーク濃度Ｄｋ２は、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク濃度Ｄｋ１よりも小さくてよく、等しくてよく、大きくてよい。本例では、第２ライフタイム制御領域１５２のピーク濃度Ｄｋ２は、第１ライフタイム制御領域１５１のピーク濃度Ｄｋ１よりも小さい。第２ライフタイム制御領域１５２のピーク濃度Ｄｋ２は、蓄積領域１６のドーピング濃度のピーク濃度Ｄａｃｃよりも小さくてよく、等しくてよく、大きくてよい。本例では、第２ライフタイム制御領域１５２のピーク濃度Ｄｋ２は、蓄積領域１６のピーク濃度Ｄａｃｃよりも小さい。第２ライフタイム制御領域１５２のピーク濃度Ｄｋ２は、第４ピーク６４のドーピング濃度のピーク濃度Ｄｐ４よりも大きくてよく、等しくてよく、小さくてよい。本例では、第２ライフタイム制御領域１５２のピーク濃度Ｄｋ２は、第４ピーク６４のドーピング濃度のピーク濃度Ｄｐ４よりも大きい。
図５は、半導体装置１００の製造工程の一例を示すフローチャートである。ステップＳ１００において、半導体装置１００のおもて面側の構造を形成する。また、ステップＳ１００においては、おもて面側の構造を形成した後、半導体基板１０の裏面２３側を研削して、半導体基板１０の厚みを、要求される耐圧に応じて調整する。
ステップＳ１０２において、半導体基板１０の裏面２３側からのイオン注入により第１ピーク６１を形成する。一例において、第１ピーク６１のドーパントは、リンである。例えば、第１ピーク６１のドーパントのドーズ量は１．０Ｅ１２ｃｍ－２以上であってよく、２．０Ｅ１２ｃｍ－２以上であってよい。第１ピーク６１のドーパントのドーズ量は、１．０Ｅ１３ｃｍ－２以下であってよく、５．０Ｅ１２ｃｍ－２以下であってよい。本例では、３．０Ｅ１２ｃｍ－２である。第１ピーク６１のドーパントの加速エネルギーは、５００ｋｅＶ以上であってよく、７００ｋｅＶ以上であってよい。第１ピーク６１のドーパントの加速エネルギーは、４０００ｋｅＶ以下であってよく、３０００ｋｅＶ以下であってよい。本例では、２０００ｋｅＶである。
ステップＳ１０４において、コレクタ領域２２を形成する。コレクタ領域２２は、半導体基板１０の裏面２３の全面に形成されてよい。コレクタ領域２２を形成するためのイオンのドーズ量は、２．０Ｅ１３／ｃｍ２以上であってよく、５．０Ｅ１３／ｃｍ２以下であってよい。また、コレクタ領域２２を形成するためのイオンのドーズ量は、第１ピーク６１を形成するためのイオンのドーズ量の１０倍以上、５０倍以下であってよい。
ステップＳ１０６において、カソード領域８２を形成する。なお、カソード領域８２を形成した後に、コレクタ領域２２を形成してもよい。半導体装置１００がダイオード部８０を有さない場合、ステップＳ１０６を省略してもよい。ステップＳ１０８において、レーザアニールによって、半導体基板１０の裏面２３側から不純物を注入した領域を加熱する。
ステップＳ１１０において、水素イオンをイオン注入してバッファ領域２０を形成する。バッファ領域２０に複数のピークを形成する場合、加速エネルギーを異ならせて水素イオンを複数回注入する。例えば、ステップＳ１１０において、第２ピーク６２、第３ピーク６３および第４ピーク６４を形成する。
一例として、第２ピーク６２に対応する水素イオンのドーズ量は７．０×１０１２／ｃｍ２、加速エネルギーは１１００ｋｅＶである。第３ピーク６３に対応する水素イオンのドーズ量は１．０×１０１３／ｃｍ２、加速エネルギーは８２０ｋｅＶである。第４ピーク６４に対応する水素イオンのドーズ量は３．０×１０１４／ｃｍ２、加速エネルギーは４００ｋｅＶである。ステップＳ１１２において、半導体基板１０を窒素雰囲気等のアニール炉で加熱する。一例として、アニール温度が３７０度であり、アニール時間が５時間である。
ステップＳ１１４において、半導体基板１０の裏面２３側からヘリウムをイオン注入して第１ライフタイム制御領域１５１を形成する。第１ライフタイム制御領域１５１を形成するためのイオンのドーズ量は、１．０Ｅ１１ｃｍ－２以上であってよく、３．０Ｅ１１ｃｍ－２以上であってよい。第１ライフタイム制御領域１５１を形成するためのイオンのドーズ量は、５．０Ｅ１２ｃｍ－２以下であってよく、２．０Ｅ１２ｃｍ－２以下であってよい。第１ライフタイム制御領域１５１のドーズ量を予め定められた下限よりも大きくすることにより、ターンオフ損失Ｅｏｆｆを低減できる。但し、第１ライフタイム制御領域１５１のドーズ量を予め定められた上限よりも大きくすると、格子欠陥により特性のばらつきが生じる場合がある。
コレクタ領域２２を形成するためのイオンのドーズ量は、第１ライフタイム制御領域１５１を形成するためのイオンのドーズ量の３００倍以上、５００倍以下であってよい。第１ライフタイム制御領域１５１を形成するための加速エネルギーは、５０ｋｅＶ以上、２０００ｋｅＶ以下であってよい。一例として、Ｈｅ２＋を、ドーズ量２×１０１２／ｃｍ２、加速エネルギー７００ｋｅＶで注入する。ステップＳ１１６において、半導体基板１０を窒素雰囲気等のアニール炉で加熱する。
なお、第１ライフタイム制御領域１５１を形成するためのイオンのドーズ量は、第１ピーク６１を形成するためのイオンのドーズ量の０．１倍以上、１０倍以下であってよく、０．５倍以上、５倍以下であってよく、０．７倍以上、３倍以下であってよい。
ステップＳ１１８において、コレクタ電極２４を形成する。例えば、コレクタ電極２４は、スパッタ法により形成される。コレクタ電極２４は、アルミニウム層、チタン層およびニッケル層等が積層された積層電極であってよい。このような工程で、半導体装置１００を製造することができる。
図６は、第１ライフタイム制御領域１５１のピーク深さに対する半導体装置１００の特性を示す。本図は、第１ライフタイム制御領域１５１のピーク深さに対する、ターンオフ損失Ｅｏｆｆの変化と、ＩＧＢＴ定格電圧印加時のリーク電流の変化を示す。第１ライフタイム制御領域１５１のピーク深さを大きくしていくと、ターンオフ損失Ｅｏｆｆが低減する傾向にある。一方、第１ライフタイム制御領域１５１のピーク深さを大きくし過ぎると、第１ライフタイム制御領域１５１がベース領域１４の下面側から広がる空乏層と接続されてリーク電流が増加する場合がある。
図６、図２Ａ，図２Ｂまたは図４において、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク位置Ｐｋが裏面２３から４．０μｍのときに、ターンオフ損失Ｅｏｆｆが特異的に増加する。ピーク位置Ｐｋが４．０μｍの場合、ピーク位置Ｐｋはバッファ領域２０の第２ピーク６２の位置Ｐａと一致する。このため、第１ライフタイム制御領域１５１のライフタイムキラー濃度分布と、第２ピーク６２のドーピング濃度分布が重なる。分布の重なりにより、第１ライフタイム制御領域１５１の空孔におけるダングリング・ボンドが、バッファ領域２０の第２ピーク６２における水素に終端される。これにより、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピーク濃度Ｄｋが低下することで、ターンオフ損失Ｅｏｆｆが増加する。
バッファ領域２０は、第１ピーク６１と副ピーク群６００を有してよい。副ピーク群６００は、第１ピーク６１以外であって、第１ピーク６１よりも半導体基板１０のおもて面２１側に設けられた一以上のピークである。本例では、副ピーク群６００は第２ピーク６２、第３ピーク６３および第４ピーク６４を有する。臨界積分濃度Ｎｃに達する位置ＰＮｃは、副ピーク群６００にあってよい。副ピーク群６００には、第１ライフタイム制御領域１５１が設けられてよい。
第１ライフタイム制御領域１５１のピーク位置Ｐｋは、臨界積分濃度Ｎｃに達する位置ＰＮｃから、裏面２３側に向かって０．１μｍ以上離れてよく、０．５μｍ以上離れてよく、１．０μｍ以上離れてよい。ピーク位置Ｐｋは、位置ＰＮｃから、裏面２３側に向かって３．０μｍ以下の深さに位置してよく、２．０μｍ以下の深さに位置してよい。本例では、位置ＰＮｃは位置Ｐａであり、ピーク位置Ｐｋは、位置ＰＮｃまたは位置Ｐａから１μｍ裏面２３側に離れた深さに位置する。
位置ＰＮｃは、副ピーク群６００のうちの一つのピークｘのピーク濃度Ｄｐｘの半値全幅ＦＷＨＭの範囲に位置してよい。本例では、ピークｘは第２ピーク６２である。第２ピーク６２は、第１ピーク６１の半導体基板１０のおもて面２１側に隣接する。さらにピークｘのピーク濃度Ｄｐｘの３０％における全幅を３０％全幅（ＦＷ３０％Ｍ）と称し、位置ＰＮｃは３０％全幅の範囲に位置してよい。さらにピークｘのピーク濃度Ｄｐｘの２０％における全幅を２０％全幅（ＦＷ２０％Ｍ）と称し、位置ＰＮｃは２０％全幅の範囲に位置してよい。さらにピークｘのピーク濃度Ｄｐｘの１０％における全幅を１０％全幅（ＦＷ１０％Ｍ）と称し、位置ＰＮｃは１０％全幅の範囲に位置してよい。
即ち、副ピーク群６００の一つのピークｘが、ピークｘの半値全幅、３０％全幅、２０％全幅または１０％全幅の範囲に、積分濃度が臨界積分濃度Ｎｃとなる位置ＰＮｃを含む。これらの場合において、ピークｘのピーク濃度Ｄｐｘは、３．０Ｅ１５ｃｍ－３以上であってよく、４．０Ｅ１５ｃｍ－３以上であってよく、５．０Ｅ１５ｃｍ－３以上であってよい。ピーク濃度Ｄｐｘは、１．０Ｅ１６ｃｍ－３以下であってよく、８．０Ｅ１５ｃｍ－３以下であってよく、６．０Ｅ１５ｃｍ－３以下であってよい。本例では、ピークｘは第２ピーク６２であり、ＤｐｘはＤｐ２であって７．０Ｅ１５ｃｍ－３である。副ピーク群６００のそれぞれのピークｘのドーピング濃度は、第１ピーク６１のドーピング濃度よりも小さくてよい。
さらに第１ライフタイム制御領域１５１の位置Ｐｋは、位置ＰＮｃをＦＷＨＭ、ＦＷ３０％Ｍ、ＦＷ２０％ＭまたはＦＷ１０％Ｍに含むピークｘの位置Ｐｘから、裏面２３側に向かって０．１μｍ以上離れてよく、０．５μｍ以上離れてよく、１．０μｍ以上離れてよい。ピーク位置Ｐｋは、位置ＰＮｃから、裏面２３側に向かって３．０μｍ以下の深さに位置してよく、２．０μｍ以下の深さに位置してよい。
さらに第１ライフタイム制御領域１５１の位置Ｐｋは、位置ＰＮｃをＦＷＨＭ、ＦＷ３０％Ｍ、ＦＷ２０％ＭまたはＦＷ１０％Ｍに含むピークｘにおける位置ＰＮｃから、裏面２３側に向かって０．１μｍ以上離れてよく、０．５μｍ以上離れてよく、１．０μｍ以上離れてよい。ピーク位置Ｐｋは、位置ＰＮｃから、裏面２３側に向かって３．０μｍ以下の深さに位置してよく、２．０μｍ以下の深さに位置してよい。
以上により、ターンオフ損失Ｅｏｆｆは低減されるとともにリーク電流も低減でき、ターンオフ損失Ｅｏｆｆとリーク電流とのトレードオフを改善できる。
図７は、比較例の半導体装置のドーピング濃度分布の一例を示す。本図においてはライフタイム制御領域５５０のドーピング濃度の分布を合わせて示している。
バッファ領域５２０は、複数のドーピング濃度のピークを有する。本例のバッファ領域５２０は、第１ピーク６１、第２ピーク６２、第３ピーク６３および第４ピーク６４の４つのピークを有する。
ライフタイム制御領域５５０は、半導体基板１０の深さ方向において、第２ピーク６２よりもおもて面２１側に設けられている。即ち、ライフタイム制御領域５５０は、ベース領域１４の下面側から広がる空乏層に接続される場合がある。また、ライフタイム制御領域５５０のピークのドーピング濃度は、第１ピーク６１のドーピング濃度よりも小さい。ライフタイム制御領域５５０は、軽イオンの照射量を増加させることにより、エネルギー損失をより低減することができるものの、生成された格子欠陥を起点としてリーク電流が増加する場合がある。
図８は、リーク電流とターンオフ損失Ｅｏｆｆとの関係を示すグラフである。縦軸はターンオフ損失Ｅｏｆｆを示し、横軸はリーク電流を示す。本例では、実施例と比較例の両方の結果を示している。
実施例の半導体装置１００では、第１ライフタイム制御領域１５１を形成するための軽イオン照射量を増加させても、リーク電流の増加を抑制しつつターンオフ損失Ｅｏｆｆを低減できる。一方、比較例の半導体装置では、ライフタイム制御領域５５０を形成するための軽イオン照射量が増加すると、生成された格子欠陥を起点としてリーク電流が増加する。
このように、本例の半導体装置１００は、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピークを第１ピーク６１と第２ピーク６２の間に設けることにより、ドーピング濃度が増加した場合であっても、リーク電流を抑制することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、６１・・・第１ピーク、６２・・・第２ピーク、６３・・・第３ピーク、６４・・・第４ピーク、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９０・・・境界部、９１・・・メサ部、１００・・・半導体装置、１５１・・・第１ライフタイム制御領域、１５２・・・第２ライフタイム制御領域、５２０・・・バッファ領域、５５０・・・ライフタイム制御領域、６００・・・副ピーク群

Claims (32)

  1. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板の裏面側に設けられるとともにドーピング濃度分布に２以上のピークを有する第１導電型のバッファ領域であって、前記２以上のピークは、最も前記裏面側に設けられた第１ピークと、当該第１ピークよりも前記半導体基板のおもて面側に隣り合って設けられた第２ピークと、を有するバッファ領域と、
    前記半導体基板の深さ方向において、前記第１ピークと前記第２ピークとの間に設けられた第１ライフタイム制御領域と
    を備え、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から前記第２ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であり、
    前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク濃度は、前記第１ピークのドーピング濃度および前記第２ピークのドーピング濃度よりも大きい
    半導体装置。
  2. 前記バッファ領域は、前記第２ピークよりも前記半導体基板のおもて面側に設けられた第３ピークを有し、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から前記第３ピークまでの積分濃度が、臨界積分濃度未満である
    請求項１に記載の半導体装置。
  3. 前記第１ピークは、前記バッファ領域が有する複数のピークのうち、最も前記半導体基板の裏面に近いピークである
    請求項１に記載の半導体装置。
  4. 前記第１ライフタイム制御領域は、前記半導体基板の深さ方向において、前記第２ピークから前記裏面側へ０．５μｍ以上離れている
    請求項１に記載の半導体装置。
  5. 前記第１ライフタイム制御領域は、前記半導体基板の深さ方向において、前記第１ピークから前記おもて面側へ１．０μｍ以上離れている
    請求項１に記載の半導体装置。
  6. 前記第１ピークは、前記半導体基板の裏面から０．５μｍ以上、２．０μｍ以下の深さに設けられる
    請求項１に記載の半導体装置。
  7. 前記第２ピークは、前記半導体基板の裏面から２．０μｍ以上、７．０μｍ以下の深さに設けられる
    請求項１に記載の半導体装置。
  8. 前記半導体基板の深さ方向において、前記第２ピークと前記第１ライフタイム制御領域のライフタイムキラー濃度のピークとの距離は０．２μｍ以上である
    請求項１に記載の半導体装置。
  9. 前記半導体基板の裏面に設けられた第２導電型のコレクタ領域を備え、
    前記半導体基板の深さ方向において、前記第２ピークと前記第１ライフタイム制御領域のライフタイムキラー濃度のピークとの距離は、前記コレクタ領域の上端と前記第１ライフタイム制御領域の前記ピークとの距離よりも小さい
    請求項１に記載の半導体装置。
  10. 前記半導体基板の裏面に設けられた第２導電型のコレクタ領域を備え、
    前記半導体基板の深さ方向において、前記第２ピークと前記第１ライフタイム制御領域のライフタイムキラー濃度のピークとの距離は、前記コレクタ領域の上端と前記第１ライフタイム制御領域の前記ライフタイムキラー濃度のピークとの距離よりも大きい
    請求項１に記載の半導体装置。
  11. 前記半導体基板の深さ方向において、前記コレクタ領域の上端と前記第１ライフタイム制御領域の前記ライフタイムキラー濃度のピークとの距離は０．１μｍ以上である
    請求項９に記載の半導体装置。
  12. 前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク濃度は、前記第１ピークのドーピング濃度よりも大きく、前記コレクタ領域のピークのドーピング濃度よりも小さい
    請求項９に記載の半導体装置。
  13. 前記コレクタ領域のピークのドーピング濃度は、１．０Ｅ１７ｃｍ－３以上、１．０Ｅ１９ｃｍ－３以下である
    請求項９に記載の半導体装置。
  14. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板の裏面側に設けられ、ドーピング濃度の第１ピークと当該第１ピークよりも前記半導体基板のおもて面側に設けられた第２ピークとを有する第１導電型のバッファ領域と、
    前記半導体基板の深さ方向において、前記第１ピークと前記第２ピークとの間に設けられた第１ライフタイム制御領域と、
    前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と
    を備え、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から前記第２ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であり、
    前記半導体基板の深さ方向において、前記第２ピークと前記第１ライフタイム制御領域のライフタイムキラー濃度のピークとの距離は、前記コレクタ領域の上端と前記第１ライフタイム制御領域の前記ライフタイムキラー濃度のピークとの距離よりも大きい
    半導体装置。
  15. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板の裏面側に設けられ、ドーピング濃度の第１ピークと当該第１ピークよりも前記半導体基板のおもて面側に設けられた第２ピークとを有する第１導電型のバッファ領域と、
    前記半導体基板の深さ方向において、前記第１ピークと前記第２ピークとの間に設けられた第１ライフタイム制御領域と、
    前記半導体基板の裏面に設けられた第２導電型のコレクタ領域と
    を備え、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から前記第２ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であり、
    前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク濃度は、前記第１ピークのドーピング濃度よりも大きく、前記コレクタ領域のピークのドーピング濃度よりも小さい
    半導体装置。
  16. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板の裏面側に設けられ、ドーピング濃度の第１ピークと当該第１ピークよりも前記半導体基板のおもて面側に設けられた第２ピークとを有する第１導電型のバッファ領域と、
    前記半導体基板の深さ方向において、前記第１ピークと前記第２ピークとの間に設けられた第１ライフタイム制御領域と
    を備え、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から前記第２ピークまでの方向にドーピング濃度を積分した積分濃度が、臨界積分濃度以上であり、
    前記第１ライフタイム制御領域のライフタイムキラー濃度のピークの半値全幅は、０．５μｍ以下である
    半導体装置。
  17. 前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク濃度は、１．０Ｅ１５ｃｍ－３以上、１．０Ｅ１７ｃｍ－３以下である
    請求項１から１６のいずれか一項に記載の半導体装置。
  18. 前記半導体基板に設けられたトランジスタ部およびダイオード部を備える
    請求項１から１６のいずれか一項に記載の半導体装置。
  19. 前記ドリフト領域は、前記第１ライフタイム制御領域よりも前記半導体基板のおもて面側に第２ライフタイム制御領域を備える
    請求項１から１６のいずれか一項に記載の半導体装置。
  20. 前記第２ライフタイム制御領域のライフタイムキラー濃度のピーク濃度は、前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク濃度よりも小さい
    請求項１９に記載の半導体装置。
  21. 半導体基板に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域よりも前記半導体基板の裏面側に設けられ、ドーピング濃度の複数のピークを有する第１導電型のバッファ領域と、
    を備え、
    前記バッファ領域は、
    前記バッファ領域が有する複数のピークのうち、前記半導体基板の最も裏面側に設けられた第１ピークと、
    当該第１ピークよりも前記半導体基板のおもて面側に設けられ、ドーピング濃度の一以上のピークを有する副ピーク群と、
    前記副ピーク群に設けられた第１ライフタイム制御領域と
    を有し、
    前記半導体基板の深さ方向において、前記ドリフト領域の上端から前記裏面側に向かう方向にドーピング濃度を積分した積分濃度が臨界積分濃度となる位置は、前記副ピーク群にあり、
    前記副ピーク群の一つのピークが、当該ピークの半値全幅の範囲に、前記積分濃度が臨界積分濃度となる位置を含む
    半導体装置。
  22. 前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク位置は、前記積分濃度が臨界積分濃度となる位置から、前記裏面側に０．１μｍ以上離れている
    請求項２１に記載の半導体装置。
  23. 前記第１ライフタイム制御領域のライフタイムキラー濃度のピーク位置は、前記積分濃度が臨界積分濃度となる位置を含む前記副ピーク群の一つのピークの位置から、前記裏面側に０．１μｍ以上離れている
    請求項２１に記載の半導体装置。
  24. 前記副ピーク群の一つのピークのドーピング濃度が３．０Ｅ１５ｃｍ－３以上である
    請求項２１に記載の半導体装置。
  25. 前記副ピーク群の一つのピークは、前記第１ピークの前記おもて面側に隣接する第２ピークである
    請求項２１に記載の半導体装置。
  26. 前記副ピーク群のそれぞれのピークのドーピング濃度は、前記第１ピークのドーピング濃度よりも小さい
    請求項２１から２５のいずれか一項に記載の半導体装置。
  27. 前記副ピーク群は複数のピークを備え、
    前記副ピーク群の複数のピークのドーピング濃度は、前記おもて面側に向かって減少する
    請求項２６に記載の半導体装置。
  28. 半導体基板に第１導電型のドリフト領域を設ける段階と、
    前記ドリフト領域よりも前記半導体基板の裏面側に第１導電型のバッファ領域を設ける段階と、
    前記バッファ領域に第１ライフタイム制御領域を設ける段階と
    を備え、
    前記バッファ領域は、ドーピング濃度の第１ピークと当該第１ピークよりも前記半導体基板のおもて面側に設けられた第２ピークとを有し、
    前記第１ライフタイム制御領域は、前記半導体基板の深さ方向において、前記第１ピークと前記第２ピークとの間に設けられ、
    前記第１ライフタイム制御領域を形成するためのイオンのドーズ量は、前記第１ピークを形成するためのイオンのドーズ量の０．１倍以上、１０倍以下である
    半導体装置の製造方法。
  29. 前記第１ライフタイム制御領域を形成するための加速エネルギーは、５０ｋｅＶ以上、２０００ｋｅＶ以下である
    請求項２８に記載の半導体装置の製造方法。
  30. 前記半導体基板の裏面に第２導電型のコレクタ領域を形成する段階を備え、
    前記コレクタ領域を形成するためのイオンのドーズ量は、２．０Ｅ１３／ｃｍ２以上、５．０Ｅ１３／ｃｍ２以下である
    請求項２８または２９に記載の半導体装置の製造方法。
  31. 前記コレクタ領域を形成するためのイオンのドーズ量は、前記第１ピークを形成するためのイオンのドーズ量の１０倍以上、５０倍以下である
    請求項３０に記載の半導体装置の製造方法。
  32. 前記コレクタ領域を形成するためのイオンのドーズ量は、前記第１ライフタイム制御領域を形成するためのイオンのドーズ量の３００倍以上、５００倍以下である
    請求項３０に記載の半導体装置の製造方法。
JP2023530396A 2021-06-17 2022-06-16 半導体装置および半導体装置の製造方法 Active JP7670132B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021100678 2021-06-17
JP2021100678 2021-06-17
PCT/JP2022/024088 WO2022265061A1 (ja) 2021-06-17 2022-06-16 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022265061A1 JPWO2022265061A1 (ja) 2022-12-22
JPWO2022265061A5 JPWO2022265061A5 (ja) 2023-08-10
JP7670132B2 true JP7670132B2 (ja) 2025-04-30

Family

ID=84527120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023530396A Active JP7670132B2 (ja) 2021-06-17 2022-06-16 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230307532A1 (ja)
JP (1) JP7670132B2 (ja)
CN (1) CN116569307A (ja)
WO (1) WO2022265061A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024098458A (ja) * 2023-01-10 2024-07-23 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074181A (ja) 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2019013286A1 (ja) 2017-07-14 2019-01-17 富士電機株式会社 半導体装置
JP2019096897A (ja) 2015-06-17 2019-06-20 富士電機株式会社 半導体装置
WO2020100997A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
WO2021029285A1 (ja) 2019-08-09 2021-02-18 富士電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119208363A (zh) * 2018-11-16 2024-12-27 富士电机株式会社 半导体装置及制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074181A (ja) 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP2019096897A (ja) 2015-06-17 2019-06-20 富士電機株式会社 半導体装置
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2019013286A1 (ja) 2017-07-14 2019-01-17 富士電機株式会社 半導体装置
WO2020100997A1 (ja) 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
WO2021029285A1 (ja) 2019-08-09 2021-02-18 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2022265061A1 (ja) 2022-12-22
JPWO2022265061A1 (ja) 2022-12-22
CN116569307A (zh) 2023-08-08
US20230307532A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
JP7655354B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2019116748A1 (ja) 半導体装置およびその製造方法
US12471303B2 (en) Semiconductor device having an injection suppression region
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
US20220278094A1 (en) Semiconductor device
JP7597233B2 (ja) 半導体装置および半導体装置の製造方法
US20240120412A1 (en) Semiconductor device
US20240162285A1 (en) Semiconductor device and manufacturing method of semiconductor device
US12183789B2 (en) Semiconductor device
JP7670132B2 (ja) 半導体装置および半導体装置の製造方法
JP7683822B2 (ja) 半導体装置
JP7732510B2 (ja) 半導体装置
JP2024116470A (ja) 半導体装置および半導体装置の製造方法
JP2024084070A (ja) 半導体装置
JP7677531B2 (ja) 半導体装置および半導体装置の製造方法
JP7687514B2 (ja) 半導体装置およびその製造方法
US20250351553A1 (en) Semiconductor device
US20260020293A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2024166494A1 (ja) 半導体装置
JP2024100692A (ja) 半導体装置
WO2025105372A1 (ja) 半導体装置および半導体装置の製造方法
WO2024166493A1 (ja) 半導体装置
JP2024118696A (ja) 半導体装置および半導体装置の製造方法
WO2024166492A1 (ja) 半導体装置
JP2025030950A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250331

R150 Certificate of patent or registration of utility model

Ref document number: 7670132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150