JP7633287B2 - 半導体レーザ素子並びにその製造方法および製造装置 - Google Patents

半導体レーザ素子並びにその製造方法および製造装置 Download PDF

Info

Publication number
JP7633287B2
JP7633287B2 JP2022576756A JP2022576756A JP7633287B2 JP 7633287 B2 JP7633287 B2 JP 7633287B2 JP 2022576756 A JP2022576756 A JP 2022576756A JP 2022576756 A JP2022576756 A JP 2022576756A JP 7633287 B2 JP7633287 B2 JP 7633287B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
light reflecting
light
film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022576756A
Other languages
English (en)
Other versions
JPWO2022158557A1 (ja
Inventor
賢太郎 村川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2022158557A1 publication Critical patent/JPWO2022158557A1/ja
Priority to JP2025018748A priority Critical patent/JP2025069423A/ja
Application granted granted Critical
Publication of JP7633287B2 publication Critical patent/JP7633287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本開示は、発光素子に関する。
従来、半導体レーザおよび発光ダイオード等の発光素子が種々提案されている（例えば、特許文献１を参照）。
日本国特開２００５－２０３５８８号公報
本開示の発光素子は、複数の半導体層を有し、第１端面、前記第１端面に対向する第２端面、前記第１端面と前記第２端面とを接続する一対の側面を含む積層体と、前記第１端面から、前記一対の側面のうちの少なくとも一方にわたって位置した第１絶縁膜と、を備える。
本開示の一実施形態の発光素子を示す斜視図である。 図１の発光素子を示す側面図である。 本開示の一実施形態の発光素子の変形例を示す側面図である。 図１の発光素子が支持基体に搭載された状態を示す側面図である。 図４の切断面線Ｖ－Ｖで切断した断面図である。 本開示の他の実施形態の発光素子が支持基体に搭載された状態を示す側面図である。 図６の切断面線ＶＩＩ－ＶＩＩで切断した断面図である。 発光素子の製造方法におけるマスク形成工程を説明する断面図である。 発光素子の製造方法における素子層形成工程を説明する断面図である。 発光素子の製造方法における素子層形成工程を説明する断面図である。 発光素子の製造方法における素子層形成工程を説明する断面図である。 発光素子の製造方法における素子層形成工程を説明する断面図である。 発光素子の製造方法における素子層分離工程を説明する断面図である。 発光素子の製造方法における素子層分離工程を説明する断面図である。 発光素子の製造方法における素子層分離工程を説明する断面図である。 発光素子の製造方法における絶縁膜形成工程を説明する正面図である。 半導体レーザ素子の一例の断面図である。 半導体レーザ素子の一例の側面図である。 半導体レーザ素子の製造方法の一例を示すフローチャートである。 半導体レーザ素子の製造装置の構成を示すブロック図である。 半導体レーザ素子の別例の断面図である。 半導体レーザ素子の別例の側面図である。 半導体レーザ素子の一例の斜視図である。 半導体レーザ素子の一例の斜視図である。 図２４の半導体レーザ素子の側面図である。
以下、図面を参照して、本開示の実施形態の発光素子について説明する。図１は、本開示の一実施形態の発光素子を示す斜視図であり、図２は、図１の発光素子を示す側面図であり、図３は、本開示の一実施形態の発光素子を示す側面図である。図４は、図１の発光素子が支持基体に搭載された状態を示す側面図であり、図５は、図４の切断面線Ｖ－Ｖで切断した断面図である。図３に示す側面図は、図２に示す側面図に対応する。図４では、第１絶縁膜および第２絶縁膜にハッチングを付している。図面は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。本明細書において「上面」、「下面」などの名称は、説明の便宜上、記載している名称に過ぎず、動作時における発光素子の向きを特定するものではない。
本実施形態の発光素子１は、積層体２と、第１絶縁膜３とを備える。
積層体２は、第１端面２ａ、第１端面２ａに対向する第２端面２ｂ、および、第１端面２ａと第２端面２ｂとを接続する一対の側面２ｃを含む。第１端面２ａおよび第２端面２ｂは、発光素子１の共振器面（共振器端面）である。積層体２は、第１端面２ａ、第２端面２ｂおよび一対の側面２ｃに接続した第１主面２ｄおよび第２主面２ｅをさらに含む。
積層体２は、例えば図１，２に示すように、その形状が、略直方体形状である。積層体２は、複数の半導体層を含む。複数の半導体層は、積層体２の長手方向と直交する方向（以下、積層方向ともいう）に積層されている。
複数の半導体層は、例えば、ｎ型半導体層２１、活性層２２およびｐ型半導体層２３を含む。積層体２の第１端面２ａ、第２端面２ｂおよび一対の側面２ｃには、ｎ型半導体層２１、活性層２２およびｐ型半導体層２３が露出している。ｎ型半導体層２１は、積層体２の第１主面２ｄを含み、ｐ型半導体層２３は、積層体２の第２主面２ｅを含む。言い換えれば、第１主面２ｄは、ｎ型半導体層２１の一方主面２１ａに対応し、第２主面２ｅは、ｐ型半導体層２３の一方主面２３ａに対応する。
積層体２は、長手方向の長さが、例えば、５０～１５００μｍであってもよい。積層体２は、積層方向の厚さが、例えば、５μｍ以上であってもよく、１０μｍ以上であってもよい。
ｎ型半導体層２１、活性層２２およびｐ型半導体層２３は、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のＧａＮ系半導体で構成される。ここで、「ＧａＮ系半導体」とは、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）によって構成されるものいう。
ｎ型半導体層２１は、ｎ型不純物がドープされたｎ型ＧａＮ系半導体である。ｐ型半導体層２３は、ｐ型不純物がドープされたｐ型ＧａＮ系半導体である。ｎ型不純物としては、Ｓｉ等を用いることができる。ｐ型不純物としては、Ｍｇ等を用いることができる。
活性層２２は、障壁層と井戸層とを交互に積層して成る多重量子井戸構造を有していてもよい。障壁層を構成するＧａＮ系半導体と、井戸層を構成するＧａＮ系半導体とは、組成または組成比が異なっていてもよい。
積層体２の第１主面２ｄには、第１電極（ｎ型電極ともいう）２４が配置されている。ｎ型電極２４は、ｎ型半導体層２１と接続されている。積層体２の第２主面２ｅには、第２電極（ｐ型電極ともいう）２５が配置されている。ｐ型電極２５は、ｐ型半導体層２３と接続されている。ｎ型電極２４は、Ｔｉ、Ａｌ、Ａｕ等の単層構造であってもよく、これらを組み合わせた多層構造であってもよい。ｐ型電極２５は、酸化インジウムスズ（ＩＴＯ）、Ｎｉ、Ａｕ等の単層構造であってもよく、これらを組み合わせた多層構造であってもよい。
積層体２は、例えば図１に示すように、ｐ型半導体層２３に設けられたリッジ導波路２６を有していてもよい。リッジ導波路２６は、積層体２の長手方向全体にわたって形成されていてもよい。積層体２がリッジ導波路２６を有する場合、ｐ型電極２５は、ｐ型半導体層２３の下面における、積層方向に視てリッジ導波路２６と重なる領域に配置される。また、ｐ型半導体層２３の下面における、ｐ型電極２５が配置されていない領域には、ＳｉＯ２等から成る絶縁層２７が配置されている。
第１端面２ａおよび第２端面２ｂは、積層体２の共振器面である。発光素子１では、第１端面２ａが光の出射面とされ、第２端面２ｂが光の反射面とされてもよいし、第１端面２ａが光の反射面とされ、第２端面２ｂが光の出射面とされてもよい。第１端面２ａおよび第２端面２ｂのうちの少なくとも一方は、積層体２前駆体を劈開することによって形成された劈開面であってもよい。また、第１端面２ａおよび第２端面２ｂのうちの少なくとも一方は、（１－１００）面の結晶方位を有する結晶面を有していてもよい。言い換えれば、第１端面２ａおよび第２端面２ｂのうちの少なくとも一方は、積層体２前駆体を劈開が容易な面で劈開して得られた面であってもよい。これにより、発光素子１の製造工程を簡素化することができる。また、積層体２の共振器面がエッチングによるダメージを受ける虞を低減することができる。
第１端面２ａおよび第２端面２ｂのうちの少なくとも一方は、積層体２前駆体に、誘導結合プラズマ反応性イオンエッチング等の気相エッチング、ＫＯＨ等の溶液を用いたウェットエッチング等を施すことによって形成されたエッチドミラー面であってもよい。これにより、積層体２前駆体の劈開が容易でない場合であっても、共振器面を容易に形成することが可能となる。
第１絶縁膜３は、第１端面２ａから、一対の側面２ｃのうちの少なくとも一方にわたって位置している。第１絶縁膜３は、一般式がＡｌｘＳｉｗＯｙＮｚで表される絶縁材料で構成されていてもよい。第１絶縁膜３は、Ａｌ２Ｏ３、ＡｌＮ等の単層膜であってもよい。第１絶縁膜３は、ＭｇＦ２、ＭｇＯ、Ｎｂ２Ｏ５、ＳｉＯ２、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２等の単層膜またはこれらを組み合わせた多層膜であってもよい。第１絶縁膜３は、スパッタリング法、電子ビーム蒸着法等を用いて形成することができる。第１絶縁膜３は、積層体２の厚さが厚いほど、第１端面２ａから一対の側面２ｃに回り込みやすくなる。第１端面２ａに位置する第１絶縁膜３と、一対の側面２ｃのうちの少なくとも一方に位置する第１絶縁膜３とは、同一の膜構成であってもよく、異なる膜構成であってもよい。
発光素子１は、第１絶縁膜３が第１端面２ａに位置していることで、端面光学損傷を低減することができるため、信頼性に優れた高出力の発光素子となる。さらに、発光素子１は、第１絶縁膜３が、第１端面２ａから一対の側面２ｃのうちの少なくとも一方にかけて位置していることで、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を低減できる。このため、発光素子１は、発光特性が変動しにくく、長期信頼性に優れた発光素子となる。
発光素子１は、例えば図１，２に示すように、第２絶縁膜４を備えていてもよい。第２絶縁膜４は、第２端面２ｂから、一対の側面２ｃのうちの少なくとも一方にわたって位置してもよい。
第２絶縁膜４は、ＳｉＯ２とＴｉＯ２とを交互に積層した多層膜であってもよい。第２絶縁膜４は、一般式がＡｌｘＳｉｗＯｙＮｚで表される絶縁材料から成る単層膜であってもよい。第２絶縁膜４は、Ａｌ２Ｏ３またはＡｌＮから成る単層膜であってもよい。第２絶縁膜４は、ＭｇＦ２、ＭｇＯ、Ｎｂ２Ｏ５、ＳｉＯ２、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２等の単層膜またはこれらを組み合わせた多層膜であってもよい。第２絶縁膜４は、スパッタリング法、電子ビーム蒸着法等を用いて形成することができる。第２端面２ｂに位置する第２絶縁膜４と、一対の側面２ｃのうちの少なくとも一方に位置する第２絶縁膜４とは、同一の構成であってもよく、異なる構成であってもよい。
発光素子１は、第２絶縁膜４が第２端面２ｂに位置している場合、第２端面２ｂから光が漏れ出ることを低減できるため、発光効率に優れた発光素子となる。さらに、発光素子１は、第２絶縁膜４が第２端面２ｂから一対の側面２ｃのうちの少なくとも一方にかけて位置している場合、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を効果的に低減できる。このため、発光素子１は、発光特性が変動しにくく、長期信頼性に優れた発光素子となる。
第２絶縁膜４に用いられる材料は、第１絶縁膜３に用いられる材料と異なっていてもよい。これにより、第１絶縁膜３の反射率と第２絶縁膜４の反射率とを互いに独立して設定することが可能となる。その結果、端面光学損傷を低減することができ、かつ第２端面２ｂから光が漏れ出ることを低減できるため、発光素子１を、発光効率に優れた高出力の発光素子とすることができる。
積層体２の第１主面２ｄは、例えば図１に示すように、ｎ型電極２４が配置されていない非電極領域２ｄ１を有していてもよい。この場合、第１絶縁膜３は、第１端面２ａから非電極領域２ｄ１にわたって位置していてもよい。第１絶縁膜３が、第１端面２ａからｎ型電極２４が配置されている第１主面２ｄにかけて位置していることで、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を効果的に低減できる。なお、第１絶縁膜３における一対の側面２ｃのうちの少なくとも一方に位置する部分と、第１絶縁膜３における非電極領域２ｄ１に位置する部分とは、同一の膜構成であってもよく、異なる膜構成であってもよい。
第１絶縁膜３は、例えば図１に示すように、一対の側面２ｃのうちの少なくとも一方に位置する部分の端部（第２端面２ｂ寄りの端部）３ａが、非電極領域２ｄ１に位置する部分の端部（第２端面２ｂ寄りの端部）３ｂよりも、第２端面２ｂ側に位置していてもよい。これにより、ｎ型電極２４における第１絶縁膜３で覆われる領域を小さく維持したまま（すなわち、ｎ型電極２４とｐ型電極２５との間の導通性を維持したまま）、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を低減できる。
第１絶縁膜３または第２絶縁膜４は、例えば図３に示すように、一対の側面２ｃのうちの少なくとも一方を覆っていてもよい。言い換えれば、第１絶縁膜３および第２絶縁膜４のうちの一方が、一対の側面２ｃのうちの少なくとも一方の全体を覆っていてもよい。これにより、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を効果的に低減できる。
第１絶縁膜３および第２絶縁膜４は、第２絶縁膜４の反射率が第１絶縁膜３の反射率よりも大きくてもよい。これにより、端面光学損傷を低減することができ、かつ第２端面２ｂから光が漏れ出ることを低減できるため、発光素子１を、発光効率に優れた高出力の発光素子とすることができる。第１絶縁膜３の反射率は、例えば、５～９９％であってもよい。第２絶縁膜４の反射率は、例えば、９０～１００％であってもよい。
発光素子１は、例えば図４，５に示すように、支持基体（基体）５を含んで構成されていてもよい。支持基体５は、発光素子１をＴＯ－ＣＡＮ型パッケージ等の半導体パッケージに実装する際に、サブマウントとして使用されてもよい。支持基体５の一方主面５ａには、ｎ型電極パッド（図示せず）およびｐ型電極パッド（図示せず）が配置されている。ｎ型電極２４およびｐ型電極２５は、ｎ型電極パッドおよびｐ型電極パッドにそれぞれ電気的に接続されている。ｎ型電極２４は、第１接合層５１を介して、ｎ型電極パッドに接続されている。ｐ型電極２５は、配線電極５２を介して、ｐ型電極パッドに接続されている。ｎ型半導体層２１、活性層２２、ｐ型半導体層２３および第１接合層５１と、配線電極５２との間には、絶縁層５３が配置されている。絶縁層５３は、ｎ型半導体層２１、活性層２２、ｐ型半導体層２３および第１接合層５１と、配線電極５２とを電気的に絶縁している。
第１絶縁膜３および第２絶縁膜４のうちの少なくとも一方は、例えば図４，５に示すように、支持基体５の一対の側面５ｃのうちの少なくとも一方に位置していてもよい。第１絶縁膜３および第２絶縁膜４は、支持基体５の他方主面５ｂに配置されていてもよく、配置されていなくてもよい。第１絶縁膜３および第２絶縁膜４は、絶縁層２７と絶縁層２７上に位置する配線電極５２とを覆っていてもよく、覆っていなくてもよい。
第１絶縁膜３または第２絶縁膜４は、例えば図４，５に示すように、一対の側面２ｃの双方にわたって位置していてもよい。第１絶縁膜３および第２絶縁膜４の一方が一対の側面２ｃの双方にわたって位置していることで、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を効果的に低減できる。その結果、発光素子１を、発光特性が変動しにくく、長期信頼性に優れた発光素子とすることができる。
第１絶縁膜３または第２絶縁膜４は、例えば図４，５に示すように、第１端面２ａまたは第２端面２ｂからｐ型電極２５にわたって位置していてもよい。第１絶縁膜３または第２絶縁膜４がｐ型電極２５に接触していることで、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を効果的に低減できる。発光素子１は、第１絶縁膜３が第１端面２ａからｐ型電極２５にわたって位置し、かつ第２絶縁膜４が第２端面２ｂからｐ型電極２５にわたって位置していてもよい。この場合、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を一層効果的に低減できる。
例えば図４に示すように、一対の側面２ｃ上において、第２絶縁膜４が配された領域が、第１絶縁膜３が配された領域よりも大きくてもよい。
また、第１絶縁膜３の厚みは、第２絶縁膜４の厚みよりも薄くてもよい。これにより、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を一層効果的に低減できる。
例えば図４に示すように、一対の側面２ｃ上において、第１絶縁膜３と第２絶縁膜４とが重なっていてもよい。これにより、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を一層効果的に低減できる。第１絶縁膜３および第２絶縁膜４は、第２絶縁膜４の一部が側面２ｃと第１絶縁膜３との間に位置するように構成されていてもよい。
次に、本開示の他の実施形態の発光素子について説明する。図６は、本開示の他の実施形態の発光素子を示す側面図であり、図７は、図６の切断面線ＶＩＩ－ＶＩＩで切断した断面図である。図６では、第１絶縁膜および第２絶縁膜にハッチングを付している。本実施形態の発光素子は、上記実施形態の発光素子に対して、積層体の形状および第１電極の位置が異なり、その他については、同様の構成であるので、同様の構成には発光素子１と同じ参照符号を付して詳細な説明は省略する。
本実施形態の発光素子１Ａは、例えば図６，７に示すように、ｎ型電極２４およびｐ型電極２５の双方が積層方向（図６，７における上下方向）の一方側に位置する片面電極構造とされている。積層体２は、ｐ型半導体層２３側からｎ型半導体層２１が露出するまで除去されており、当該除去によって露出したｎ型半導体層２１の表面にｎ型電極２４が配置されている。
片面電極構造の発光素子１Ａでは、ｎ型半導体層２１におけるｎ型電極２４と接続される面、および、ｐ型半導体層２３におけるｐ型電極２５と接続される面を、ＧａＮ系半導体の（０００１）面とすることが可能となる。このため、ｎ型半導体層２１とｎ型電極２４との接触抵抗、および、ｐ型半導体層２３とｐ型電極２５との接触抵抗を低減することができる。発光素子１Ａによれば、発光素子を低消費電力化することが可能となる。
発光素子１Ａは、例えば図６，７に示すように、支持基体５を含んで構成されている。支持基体５は、発光素子１ＡをＴＯ－ＣＡＮ型パッケージ等の半導体パッケージに実装する際に、サブマウントとして使用されてもよい。支持基体５の一方主面５ａには、ｎ型電極パッド（図示せず）およびｐ型電極パッド（図示せず）が配置されている。ｎ型電極２４およびｐ型電極２５は、ｎ型電極パッドおよびｐ型電極パッドにそれぞれ電気的に接続されている。ｎ型電極２４は、第３接合層５４を介して、ｎ型電極パッドに接続されている。ｐ型電極２５は、第４接合層５５を介して、ｐ型電極パッドに接続されている。
第１絶縁膜３は、例えば図６，７に示すように、積層体２の第１端面２ａから一対の側面２ｃのうちの少なくとも一方にかけて位置している。これにより、発光素子１Ａは、端面光学損傷を低減することができるため、信頼性に優れた高出力の発光素子となる。さらに、第２絶縁膜４は、例えば図６，７に示すように、積層体２の第２端面２ｂから一対の側面２ｃのうちの少なくとも一方にかけて位置している。これにより、ｎ型電極２４とｐ型電極２５との間にリーク電流が発生する虞を低減できるため、発光素子１Ａは、発光特性が変動しにくく、長期信頼性に優れた発光素子となる。
第１絶縁膜３および第２絶縁膜４のうちの少なくとも一方は、例えば図６，７に示すように、支持基体５の一対の側面５ｃのうちの少なくとも一方に位置していてもよい。第１絶縁膜３および第２絶縁膜４は、支持基体５の他方主面５ｂに配置されていてもよく、配置されていなくてもよい。第１絶縁膜３および第２絶縁膜４は、第３接合層５４および第４接合層５５のうちの少なくとも一方に接触していてもよい。
次に、発光素子１の製造方法の一例について説明する。以下に説明する製造方法は、エピタキシャル横方向成長（Epitaxial Lateral Overgrowth；ＥＬＯ）法を用いて、発光素子１を製造する方法であり、基板準備工程と、マスク形成工程と、素子層形成工程と、素子層分離工程と、誘電体膜形成工程とを含む。図８は、発光素子の製造方法におけるマスク形成工程を説明する断面図であり、図９～１２は、発光素子の製造方法における素子層形成工程を説明する断面図であり、図１３～１５は、発光素子の製造方法における素子層分離工程を説明する断面図であり、図１６は、発光素子の製造方法における絶縁膜形成工程を説明する正面図である。
（基板準備工程）
基板準備工程は、下地基板（以下、単に、基板ともいう）１０を準備する工程である。基板１０は、半導体素子層の成長起点を含む一方主面１０ａを有する。基板１０は、一方主面１０ａを含む表面層が、窒化物半導体で構成されている。基板１０は、例えば、窒化ガリウム（ＧａＮ）単結晶インゴットから切り出したＧａＮ基板である。基板１０には、ｎ型不純物またはｐ型不純物がドープされていてもよい。基板１０としては、Ｓｉ基板、サファイア基板、ＳｉＣ基板等の表面にＧａＮ系半導体層を形成した基板が使用されてもよい。ここでいう「ＧａＮ系半導体」とは、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）によって構成されるものいう。
（マスク形成工程）
マスク形成工程は、基板１０の一方主面１０ａ上に、半導体素子層の成長を低減するマスク１１を所定のパターンに形成する工程である。マスク１１は、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３等から成り、フォトリソグラフィー技術およびエッチング技術を用いて形成することができる。
マスク１１は、例えば図８に示すように、第１方向（図８における奥行方向）に延びる複数の帯状部１１ａが、第１方向と交差する第２方向（図８における左右方向）に周期的に配されたストライプ状パターンであってもよい。半導体素子層は、一方主面１０ａにおけるマスク１１で覆われていない領域（以下、成長領域ともいう）Ｇから成長する。マスク１１のパターンとしては、ストライプ状パターンのほか、複数の帯状部を互いに交差するように配した格子状であってもよい。
（素子層形成工程）
素子層形成工程は、ＥＬＯ法を用いて、窒化物半導体から成る半導体素子層（以下、単に、素子層ともいう）１２を、基板１０の成長領域Ｇからマスク１１の帯状部１１ａ上にかけて気相成長させる工程である。
素子層形成工程では、III族（第１３族元素）原料に塩化物を用いるハイドライド気相
成長（Hydride Vapor Phase Epitaxy；ＨＶＰＥ）法、III族原料に有機金属を用いる有機金属気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法、または分
子線気相成長（Molecular Beam Epitaxy；ＭＢＥ）法等の気相成長法を用いることができる。
素子層１２をＭＯＣＶＤ法で成長させる場合、先ず、マスク１１がパターン形成された基板１０を、エピタキシャル装置の反応室に挿入する。そして、水素ガス、窒素ガス、または水素および窒素の混合ガスと、アンモニア等のＶ族原料（第１５族元素含有）ガスとを供給しながら、基板１０を加熱して、所定の成長温度（例えば１０５０～１１００℃）まで、昇温させる。
続いて、基板１０の温度が安定してから、上記の混合ガスおよびＶ族原料ガスの他に、トリメチルガリウム（ＴＭＧ）等のIII族（第１３族元素含有）原料を供給して、成長領
域Ｇから素子層１２を気相成長させる。このとき、ｎ型またはｐ型の不純物を含む原料ガスを供給し、ドープ量を調整することにより、所望の導電型の窒化物半導体層を成長させ得る。
素子層１２の成長は、隣り合う成長領域Ｇからそれぞれ成長する素子層１２が、互いに接触または互いに重なる前に終了させる。これは、素子層１２同士が接すると、その接触部分において、クラックまたは貫通転位等の結晶欠陥が生じやすくなるためである。素子層１２の成長を終了させた後、基板１０を気相成長装置から取り出す。このようにして、素子層１２を、例えば図９に示すように、基板１０側からｎ型半導体層１２１、活性層１２２およびｐ型半導体層１２３がこの順に積層されたものとすることができる。
次に、例えば図１０に示すように、ｐ型半導体層１２３を一方主面（上面）１２３ａ側から部分的に除去してリッジ導波路１２４を形成する。続いて、例えば図１１に示すように、リッジ導波路１２４の側面およびｐ型半導体層１２３の表面におけるリッジ導波路１２４の側方に位置する領域に、ＳｉＯ２等から成る絶縁層１２５を形成する。さらに、ｐ型半導体層１２３の上面１２３ａにＩＴＯ、Ｎｉ、Ａｕ等から成るｐ型電極１２６を形成する。リッジ導波路１２４は、フォトリソグラフィー技術およびエッチング技術を用いて形成することができる。絶縁層１２５は、プラズマ化学気相成長（ＰＣＶＤ）法等を用いて形成することができる。ｐ型電極１２６は、スパッタリング法、電子ビーム蒸着法等を用いて形成することができる。
続いて、成長させた素子層１２の第１方向（図９における奥行方向）における２箇所に劈開のためのスクライブラインを形成した後、素子層１２に外力を加え、素子層１２をスクライブラインに沿って破断させることによって、第１端面および第２端面を形成する。第１端面および第２端面のうちの少なくとも一方を、エッチドミラー面としてもよい。なお、第１端面および第２端面の形成は、絶縁膜形成工程を開始する前であれば、どの時点で行ってもよい。
その後、素子層１２を実質的に侵さないエッチャントを用いたエッチングを行って、マスク１１を除去する。これにより、例えば図１２に示すように、一方主面１０ａ上に位置する接続部２０ｄによって基板１０と接続された、発光素子前駆体２０が得られる。
（素子層分離工程）
素子層分離工程は、発光素子前駆体２０を基板１０から分離し、ｎ型電極１２７を形成する工程である。素子層分離工程では、先ず、一方主面（下面）３０ａに接着層（図示せず）が配された支持基板３０を準備する。接着層は、例えば、ＡｕＳｎ等から成るはんだであってもよい。続いて、支持基板３０の下面３０ａを基板１０の一方主面１０ａに対向させる。続いて、支持基板３０を基板１０に向けて押圧し、接着層を加熱することによって、例えば図１３に示すように、発光素子前駆体２０を接着層に接着させる。その後、支持基板３０と一体となった発光素子前駆体２０を上方に引き剥がすように外力を加え、接続部２０ｄを破断させて、発光素子前駆体２０を基板１０の一方主面１０ａから引き上げる。これにより、例えば図１４に示すように、発光素子前駆体２０を基板１０から分離することができる。
続いて、例えば図１５に示すように、ｎ型半導体層１２１の一方主面（上面）１２１ａに、Ｔｉ、Ａｌ、Ａｕ等から成るｎ型電極１２７を形成する。ｎ型電極は、上面１２１ａの一部のみに形成し、上面１２１ａが非電極領域（すなわち、ｎ型電極１２７が配置されていない領域）を有するようにしてもよい。ｎ型電極１２７は、スパッタリング法、電子ビーム蒸着法等を用いて形成することができる。
（絶縁膜形成工程）
絶縁膜形成工程は、例えば図１６に示すように、発光素子前駆体２０の第１端面２０ａに第１絶縁膜３を形成する工程である。第１絶縁膜３は、前述した材料を用いて、スパッタリング法、電子ビーム蒸着法等によって形成することができる。その際、スパッタリング条件、蒸着条件を適宜選択して、第１絶縁膜３を、発光素子前駆体２０における第１端面２０ａと第２端面２０ｂとを接続する一対の側面２０ｃのうちの少なくとも一方にも形成する。また、絶縁膜形成工程では、発光素子前駆体２０における、第１端面２０ａに対向する第２端面２０ｂに第２絶縁膜４を形成してもよい。
以上のようにして、発光素子１を製造することができる。第１端面２０ａおよび第２端面２０ｂは、発光素子１の共振器面である。支持基板３０は、絶縁膜形成工程の終了後、発光素子１から取り外してもよく、発光素子１を半導体パッケージに実装する際のサブマウンドとして使用してもよい。
図１７は、半導体レーザ素子の一例の断面図である。図１８は、半導体レーザ素子の一例の側面図である。図１７および図１８に示すように、半導体レーザ素子７０は、基体５と、基体５の上方に位置し、光共振器３９を含む窒化物半導体層３８と、光共振器３９の一対の共振器端面２ａ・２ｂの一方（２ａ）に接する第１光反射膜３ｒと、第１光反射膜３ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う側面３８Ｓに接する第１誘電膜（誘電体膜）３ｙとを備える。第１誘電膜３ｙが光反射性の積層膜であってもよい。基体５が、（窒化物半導体の成長用基板ではない）サブマウント基板（例えば、Ｓｉ基板、ＳｉＣ基板）であってもよい。共振器端面２ａが光反射側の端面であり、共振器端面２ｂが光出射側の端面であってもよい。
第１光反射膜３ｒは、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＦ２、ＭｇＯ、Ｎｂ２Ｏ５、ＳｉＯ２、Ｓｉ３Ｎ４、ＴｉＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２の少なくも１つを含む誘電体材料で構成された誘電体膜（誘電膜）であってもよい。窒化物半導体層３８は、例えばＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）で示される窒化物半導体（例えば、ＧａＮ系半導体）を含む半導体層である。窒化物半導体層３８は、ｎ型半導体層２１、活性層２２、およびｐ型半導体層２３を含んでいてもよい。ｎ型半導体層２１およびｐ型半導体層２３それぞれが、光ガイド層とクラッド層とを含んでいてもよい。ｐ型半導体層２３にリッジが設けられていてもよい。リッジの側面を覆うように絶縁層２７が設けられていてもよい。第１誘電膜３ｙは、ｎ型半導体層２１、活性層２２、およびｐ型半導体層２３の少なくとも１つの側面と接していてもよい。ｎ型半導体層２１からの電子とｐ型半導体層２３からの正孔とが活性層２２で再結合することで生じた光は光共振器３９によって増幅され、レーザ光として（例えば共振器端面２ｂから）出射する。第１誘電膜３ｙを形成することで、側面短絡が生じるおそれが低減する。また、窒化物半導体層３８の側面劣化（例えば、活性層の側面劣化）が抑えられる。共振器長（共振器端面間の距離）が２００〔μｍ〕以下であってもよい。
半導体レーザ素子７０は、基体５上に位置する接合層Ｍ１と、接合層Ｍ１と接合する電極２５（例えば、アノード）とを含んでいてもよい。接合層Ｍ１が、Ａｕ、Ｓｎ等のはんだ材料を含むはんだ層であってもよい。窒化物半導体層３８が、表面に接合層Ｍ１を有する基体５にマウントされていてもよい。第１誘電膜３ｙは、接合層Ｍ１の側面と接していてもよい。第１誘電膜３ｙは、電極２５の側面と接していてもよく、絶縁層２７と接していてもよい。第１誘電膜３ｙは、基体５の側面５ｃと接していてもよい。第１光反射膜３ｒおよび第１誘電膜３ｙが繋がり、第１絶縁膜３を構成してもよい。
半導体レーザ素子７０は、（ｉ）一対の共振器端面２ａ・２ｂの他方（２ｂ）に接する第２光反射膜４ｒと、（ｉｉ）第２光反射膜４ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う側面３８Ｓに接する第２誘電膜４ｙと、を備えてもよい。第２光反射膜４ｒおよび第２誘電膜４ｙが繋がり、第２絶縁膜４を構成してもよい。共振器端面２ｂが光出射側である場合、第１光反射膜３ｒは第２光反射膜４ｒよりも光反射率が大きくてもよく、第１誘電膜３ｙは第２誘電膜４ｙよりも厚くてもよい。第１誘電膜３ｙの面積が、第２誘電膜４ｙの面積よりも大きくてもよい。
第１光反射膜３ｒは光反射側の共振器端面２ａを覆っていてもよい。共振器端面２ａ・２ｂが窒化物半導体層３８のｍ面（｛１－１００｝面）であってもよい。半導体レーザ素子７０が、第１光反射膜３ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う別の側面３８Ｃ（側面３８Ｓと対となる側面）に接する第３誘電膜３ｚを備えてもよい。第３誘電膜３ｚは、第１光反射膜３ｒと繋がっていてもよい。第３誘電膜３ｚは、電極２４（例えば、カソード）と接合する接合層Ｍ２の側面と接していてもよい。第３誘電膜３ｚは、電極２４の側面と接していてもよい。第３誘電膜３ｚは、基体５の側面５ｃと接していてもよい。
図１９は、半導体レーザ素子の製造方法の一例を示すフローチャートである。図１９では、光共振器３９を含む窒化物半導体層３８および電極２４・２５を備える発光体６０を準備する工程Ｓ１０と、発光体６０を基体５の上方にマウントする工程Ｓ２０と、マウントされた発光体６０に対して、光共振器３９の一対の共振器端面２ａ・２ｂの一方（２ａ）に接する第１光反射膜３ｒと、第１光反射膜３ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う側面３８Ｓに接する第１誘電膜３ｙとを形成する工程Ｓ３０とを行う。工程Ｓ３０には、スパッタリング法、電子ビーム蒸着法等を適用することができるが、共振器端面２ａに第１光反射膜３ｒの材料（誘電体材料）を供給する過程においてその材料が側面３８Ｓに回り込むことで第１誘電膜３ｙが形成されてもよい。同様に、図１７・図１８において、光出射側の共振器端面２ｂに第２光反射膜４ｒの材料を供給する過程においてその材料が側面３８Ｓに回り込むことで第２誘電膜４ｙが形成されてもよい。第１誘電膜３ｙおよび第２誘電膜４ｙが接して（重畳して）いてもよい。第１光反射膜３ｒおよび第１誘電膜３ｙを形成した後に第２光反射膜４ｒおよび第２誘電膜４ｙを形成してもよいし、第２光反射膜４ｒおよび第２誘電膜４ｙを形成した後に第１光反射膜３ｒおよび第１誘電膜３ｙを形成してもよい。
図２０は、半導体レーザ素子の製造装置の一例を示すフローチャートである。半導体レーザ素子の製造装置９０は、光共振器３９を含む窒化物半導体層３８および電極２４・２５を有する発光体６０を準備する装置Ａ１と、発光体６０を基体５の上方にマウントする装置Ａ２と、光共振器３９の一対の共振器端面２ａ・２ｂの一方（２ａ）に接する第１光反射膜３ｒと、第１光反射膜３ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う側面３８Ｓに接する第１誘電膜３ｙとを形成する装置Ａ３と、装置Ａ１・Ａ２・Ａ３を制御する制御装置Ａ４とを備える。
図２１は、半導体レーザ素子の別例の断面図である。図２２は、半導体レーザ素子の一例の側面図である。図２１および図２２に示すように、半導体レーザ素子７０は、基体５と、基体５の上方に位置し、光共振器３９を含む窒化物半導体層３８と、光共振器３９の一対の共振器端面２ａ・２ｂの一方（２ａ）に接する第１光反射膜３ｒと、第１光反射膜３ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う側面３８Ｓに接する第１誘電膜３ｙとを備える。第１誘電膜３ｙは、ｎ型半導体層２１、活性層２２、およびｐ型半導体層２３の少なくとも１つの側面と接していてもよい。第１誘電膜３ｙを形成することで、側面短絡が生じるおそれが低減する。また、窒化物半導体層３８の側面劣化が抑えられる。共振器端面２ｂが光出射側の端面であってもよい。
半導体レーザ素子７０は、基体５上に位置する接合層Ｍ３と、接合層Ｍ３と接合する電極２４（例えば、カソード）とを含む。接合層Ｍ３が、Ａｕ、Ｓｎ等のはんだ材料を含むはんだ層であってもよい。第１誘電膜３ｙは、接合層Ｍ３の側面と接していてもよい。第１誘電膜３ｙは、電極２４の側面と接していてもよい。第１誘電膜３ｙは、基体５の側面５ｃと接していてもよい。第１光反射膜３ｒおよび第１誘電膜３ｙが繋がり、第１絶縁膜３を構成してもよい。
半導体レーザ素子７０は、一対の共振器端面２ａ・２ｂの他方（２ｂ）に接する第２光反射膜４ｒと、第２光反射膜４ｒと同材料で構成され、窒化物半導体層３８の共振器長方向に沿う側面３８Ｓに接する第２誘電膜４ｙとを備えてもよい。第２光反射膜４ｒおよび第２誘電膜４ｙが繋がり、第２絶縁膜４を構成してもよい。共振器端面２ｂが光出射側である場合、第１光反射膜３ｒは第２光反射膜４ｒよりも光反射率が大きくてもよく、第１誘電膜３ｙは第２誘電膜４ｙよりも厚くてもよい。第１誘電膜３ｙの面積が、第２誘電膜４ｙの面積よりも大きくてもよい。
第１光反射膜３ｒは光出射側の共振器端面２ａを覆っていてもよい。半導体レーザ素子７０が、窒化物半導体層３８に対して第１誘電膜３ｙの反対側に位置する第４誘電膜３ｆを備え、第４誘電膜３ｆが第１光反射膜３ｒと同材料で構成されていてもよい。第４誘電膜３ｆは、第１光反射膜３ｒと繋がっていてもよい。電極２５（例えば、アノード）と配線電極５２とが電気的に接続し、第４誘電膜３ｆが配線電極５２を覆っていてもよい。第４誘電膜３ｆは、基体５の側面５ｃと接していてもよい。
図２３は、半導体レーザ素子の一例の斜視図である。図２３に示すように、半導体レーザ素子７０においては、基体５の上方に、それぞれが光共振器を含む複数の発光体６０が、共振器長方向（Ｄ１方向）と直交する方向（Ｄ２方向）に並べられていてもよい。基体５の上方に複数の発光体６０を、例えば転写法を用いてマウントした後に誘電材のコートを行うことで図２３の半導体レーザ素子７０を得ることができる。
図２４は、半導体レーザ素子の一例の斜視図である。図２３の半導体レーザ素子７０を、図２４のように個片化してもよい。図２５は、図２４の半導体レーザ素子の側面図である。図２４および図２５に示す半導体レーザ素子７０では、基体５は、発光体６０がマウントされる側の面（上面）５ｊのほかに複数の面（５ｆ等）を有し、これら複数の面に、以下のような面が含まれていてよい。例えば、上記複数の面に、（ｉ）表面に第１光反射膜３ｒと同材料の誘電材ＤＺが配されている、法線方向がＤ１方向と平行な面５ｆと、（ｉｉ）表面に誘電材ＤＺが配されていない、法線方向がＤ１方向と直交する面５ｃと、が含まれてもよい。面５ｆに設けられる誘電材ＤＺは保護膜として機能しうる。一方、面５ｃ（側面）に誘電材ＤＺが形成されないことで放熱性を担保することができる。面５ｆと向かい合う面５ｇに誘電材ＤＺが配される構成でもよい。共振器端面２ｂ（例えば、レーザ出射面）側に位置する面５ｇの誘電材ＤＺが、共振器端面２ａ側に位置する面５ｆの誘電材ＤＺよりも薄くてもよい。面５ｃと向かい合う面５ｓ（側面）に誘電材ＤＺが配されない構成でもよい。基体５に、Ｓｉ基板よりも熱伝導性が大きいＳｉＣ（炭化シリコン）基板が含まれていてもよい。
基体５の上部に、切り欠き部ＣＡ・ＣＢがＤ１方向に向かい合うように設けられていてよい。例えば直方体型の切り欠き部ＣＡ内に形成される、面５ｈ（法線がＤ１方向に平行）、面５ｉ（法線がＤ２方向に平行）、および面５ｋ（法線がＤ３方向に平行）の少なくとも１つの表面に第１光反射膜３ｒと同材料の誘電材ＤＺが配されていてもよい。特に、共振器端面２ａに平行な面５ｈの表面に誘電材ＤＺが配されていてもよい。共振器端面２ｂ（光出射側）が切り欠き部ＣＢ上にはみ出すように発光体６０がマウントされていてもよい。
上面５ｊに第１光反射膜３ｒと同材料の誘電材ＤＺが配されていてもよい。発光体６０が、窒化物半導体層３８と接する電極２５を備えており、上面５ｊに、接合層Ｍ１を介して電極２５と電気的に接続する導電パッド５Ｐが配され、導電パッド５Ｐ上に第１光反射膜３ｒと同材料の誘電材ＤＺが配されていてもよい。
以上、本開示の実施形態について詳細に説明したが、本開示は上述の実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において種々の変更、改良等が可能である。
１，１Ａ 発光素子
２ 積層体
２ａ 第１端面
２ｂ 第２端面
２ｃ 側面
２ｄ 第１主面
２ｄ１ 非電極領域
２ｅ 第２主面
２１ ｎ型半導体層
２１ａ 一方主面
２２ 活性層
２３ ｐ型半導体層
２３ａ 一方主面
２４ 第１電極（ｎ型電極、カソード）
２５ 第２電極（ｐ型電極、アノード）
２６ リッジ導波路
２７ 絶縁層
３ 第１絶縁膜
３ａ，３ｂ 端部
３ｒ 第１光反射膜
３ｙ 第１誘電膜
４ 第２絶縁膜
４ｒ 第２光反射膜
４ｙ 第２誘電膜
５ 支持基体（基体）
５ａ 一方主面
５ｂ 他方主面
５ｃ 側面
５１ 第１接合層
５２ 配線電極
５３ 絶縁層
５４ 第３接合層
５５ 第４接合層
１０ 下地基板
１０ａ 一方主面
１１ マスク
１１ａ 帯状部
１２ 半導体素子層
１２１ ｎ型半導体層
１２１ａ 一方主面（上面）
１２２ 活性層
１２３ ｐ型半導体層
１２３ａ 一方主面（上面）
１２４ リッジ導波路
１２５ 絶縁層
１２６ ｐ型電極
１２７ ｎ型電極
２０ 発光素子前駆体
２０ａ 第１端面
２０ｂ 第２端面
２０ｃ 側面
２０ｄ 接続部
３０ 支持基板
３０ａ 一方主面（下面）
Ｍ１～Ｍ３ 接合層

Claims (17)

  1. 基体と、
    前記基体の上方に位置し、光共振器を含む窒化物半導体層と、
    前記光共振器の一対の共振器端面の一方である第１端面に接する第１光反射膜と、
    前記第１光反射膜と同材料で構成され、前記窒化物半導体層の共振器長方向に沿う側面に接する第１誘電膜と、
    前記光共振器の一対の共振器端面の他方である第２端面に接し、前記第１光反射膜よりも光反射率が小さい第２光反射膜と、
    前記第２光反射膜と同材料で構成され、前記側面に接する第２誘電膜と、を備え、
    前記第１端面から前記側面にわたって前記第１光反射膜および前記第１誘電膜が位置し、
    前記第２端面から前記側面にわたって前記第２光反射膜および前記第２誘電膜が位置する、半導体レーザ素子。
  2. 前記窒化物半導体層の厚み方向と前記共振器長方向とが直交する、請求項１に記載の半導体レーザ素子。
  3. 基体と、
    前記基体の上方に位置し、光共振器を含む窒化物半導体層と、
    前記光共振器の一対の共振器端面の一方に接する第１光反射膜と、
    前記第１光反射膜と同材料で構成され、前記窒化物半導体層の共振器長方向に沿う側面に接する第１誘電膜と、
    前記基体上に位置する接合層と、を含み、
    前記第１誘電膜は前記接合層の側面と接する、半導体レーザ素子。
  4. 前記接合層と接合する電極を含み、
    前記第１誘電膜は、前記電極の側面と接する、請求項３に記載の半導体レーザ素子。
  5. 基体と、
    前記基体の上方に位置し、光共振器を含む窒化物半導体層と、
    前記光共振器の一対の共振器端面の一方に接する第１光反射膜と、
    前記第１光反射膜と同材料で構成され、前記窒化物半導体層の共振器長方向に沿う側面に接する第１誘電膜とを備え、
    前記第１誘電膜は、前記基体の側面と接する、半導体レーザ素子。
  6. 基体と、
    前記基体の上方に位置し、光共振器を含む窒化物半導体層と、
    前記光共振器の一対の共振器端面の一方に接する第１光反射膜と、
    前記第１光反射膜と同材料で構成され、前記窒化物半導体層の共振器長方向に沿う側面に接する第１誘電膜とを備え、
    前記第１光反射膜および前記第１誘電膜が繋がっている、半導体レーザ素子。
  7. 前記窒化物半導体層は、ｎ型半導体層、活性層およびｐ型半導体層を含み、
    前記第１誘電膜は、前記ｎ型半導体層、活性層およびｐ型半導体層の少なくとも１つの側面と接する、請求項１～６のいずれか１項に記載の半導体レーザ素子。
  8. 前記第１誘電膜は前記第２誘電膜よりも厚い、請求項１に記載の半導体レーザ素子。
  9. 前記第１誘電膜の面積は、前記第２誘電膜の面積よりも大きい、請求項８に記載の半導体レーザ素子。
  10. 前記第１光反射膜は、光反射側の共振器端面を覆う、請求項１～９のいずれか１項に記載の半導体レーザ素子。
  11. 前記第１光反射膜と同材料で構成され、前記共振器長方向に沿う別の側面に接する第３誘電膜を備える、請求項１～１０のいずれか１項に記載の半導体レーザ素子。
  12. 前記窒化物半導体層を含む発光体を備え、
    前記基体は、前記発光体がマウントされる側の面のほかに複数の面を有し、
    前記複数の面には、法線方向が前記共振器長方向と平行であり、表面に前記第１光反射膜と同材料の誘電材が配された１つ以上の面と、法線方向が前記共振器長方向と直交し、表面に誘電材が形成されていない１以上の面とが含まれる、請求項１に記載の半導体レーザ素子。
  13. 前記窒化物半導体層を含む発光体を備え、
    前記基体の前記発光体がマウントされる側の面に、前記第１光反射膜と同材料の誘電材が配されている、請求項１に記載の半導体レーザ素子。
  14. 前記基体の上部に切り欠き部が設けられ、
    前記切り欠き部内に形成される１以上の面に、前記第１光反射膜と同材料の誘電材が配されている、請求項１に記載の半導体レーザ素子。
  15. 前記窒化物半導体層を含む発光体を備え、
    前記発光体は、前記窒化物半導体層と接する電極を備え、
    前記基体の前記発光体がマウントされる側の面に、前記電極と電気的に接続する導電パッドが配され、
    前記導電パッド上に前記第１光反射膜と同材料の誘電材が配されている、請求項１に記載の半導体レーザ素子。
  16. 光共振器を含む窒化物半導体層および電極を備える発光体を準備する工程と、
    前記発光体を基体の上方にマウントする工程と、
    マウントされた前記発光体に対して、前記光共振器の一対の共振器端面の一方に接する第１光反射膜と、前記第１光反射膜と同材料で構成され、前記窒化物半導体層の共振器長方向に沿う側面に接する第１誘電膜とを形成する工程とを行い、
    前記第１誘電膜が、共振器端面の一方に向けて供給される材料の回り込みによって形成
    される、半導体レーザ素子の製造方法。
  17. 請求項１６に記載の各工程を行う、半導体レーザ素子の製造装置。
JP2022576756A 2021-01-22 2022-01-21 半導体レーザ素子並びにその製造方法および製造装置 Active JP7633287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025018748A JP2025069423A (ja) 2021-01-22 2025-02-06 発光素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021008897 2021-01-22
JP2021008897 2021-01-22
PCT/JP2022/002149 WO2022158557A1 (ja) 2021-01-22 2022-01-21 発光素子、半導体レーザ素子並びにその製造方法および製造装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025018748A Division JP2025069423A (ja) 2021-01-22 2025-02-06 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JPWO2022158557A1 JPWO2022158557A1 (ja) 2022-07-28
JP7633287B2 true JP7633287B2 (ja) 2025-02-19

Family

ID=82549505

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022576756A Active JP7633287B2 (ja) 2021-01-22 2022-01-21 半導体レーザ素子並びにその製造方法および製造装置
JP2025018748A Pending JP2025069423A (ja) 2021-01-22 2025-02-06 発光素子の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025018748A Pending JP2025069423A (ja) 2021-01-22 2025-02-06 発光素子の製造方法

Country Status (4)

Country Link
US (1) US20240106190A1 (ja)
EP (1) EP4283803A4 (ja)
JP (2) JP7633287B2 (ja)
WO (1) WO2022158557A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11909172B2 (en) * 2020-01-08 2024-02-20 Asahi Kasei Kabushiki Kaisha Method for manufacturing optical device and optical device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227002A (ja) 2007-03-09 2008-09-25 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2009099958A (ja) 2007-09-28 2009-05-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2009164459A (ja) 2008-01-09 2009-07-23 Nichia Corp 窒化物半導体レーザ素子及びその製造方法
JP2009277684A (ja) 2008-05-12 2009-11-26 Panasonic Corp 半導体レーザ装置
JP2010258363A (ja) 2009-04-28 2010-11-11 Nichia Corp 窒化物半導体レーザ素子
JP2011035315A (ja) 2009-08-05 2011-02-17 Sharp Corp 発光素子、発光装置及び発光素子の製造方法
JP2012142339A (ja) 2010-12-28 2012-07-26 Nichia Chem Ind Ltd 半導体素子
WO2012150647A1 (ja) 2011-05-02 2012-11-08 パナソニック株式会社 スーパールミネッセントダイオード
JP2013042107A (ja) 2011-02-17 2013-02-28 Rohm Co Ltd 半導体レーザ素子
US20130230068A1 (en) 2010-09-28 2013-09-05 Osram Opto Semiconductors Gmbh Edge-Emitting Semiconductor Laser Diode and Method for Producing the Same
JP2018098262A (ja) 2016-12-08 2018-06-21 住友電気工業株式会社 量子カスケード半導体レーザ
JP2019201186A (ja) 2018-05-18 2019-11-21 旭化成株式会社 レーザ素子及びレーザダイオード
JP2020123605A (ja) 2019-01-29 2020-08-13 日亜化学工業株式会社 垂直共振器面発光レーザ素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158945A (ja) * 2003-11-25 2005-06-16 Fanuc Ltd 半導体レーザ装置
JP2005203588A (ja) 2004-01-16 2005-07-28 Sharp Corp 窒化物半導体レーザ装置の製造方法
JP5122337B2 (ja) * 2007-06-13 2013-01-16 シャープ株式会社 発光素子及び発光素子の製造方法
US8501597B2 (en) * 2010-07-30 2013-08-06 Academia Sinica Method for fabricating group III-nitride semiconductor
JP5707772B2 (ja) * 2010-08-06 2015-04-30 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
DE102015106712A1 (de) * 2015-04-30 2016-11-03 Osram Opto Semiconductors Gmbh Anordnung mit einem Substrat und einem Halbleiterlaser
CN110603651B (zh) * 2017-05-05 2023-07-18 加利福尼亚大学董事会 移除衬底的方法
KR101973855B1 (ko) * 2017-06-07 2019-08-23 광주과학기술원 마이크로 led 어레이의 제조 방법
JP7332623B2 (ja) * 2018-11-30 2023-08-23 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ装置
JP7519106B2 (ja) * 2019-03-13 2024-07-19 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227002A (ja) 2007-03-09 2008-09-25 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2009099958A (ja) 2007-09-28 2009-05-07 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
JP2009164459A (ja) 2008-01-09 2009-07-23 Nichia Corp 窒化物半導体レーザ素子及びその製造方法
JP2009277684A (ja) 2008-05-12 2009-11-26 Panasonic Corp 半導体レーザ装置
JP2010258363A (ja) 2009-04-28 2010-11-11 Nichia Corp 窒化物半導体レーザ素子
JP2011035315A (ja) 2009-08-05 2011-02-17 Sharp Corp 発光素子、発光装置及び発光素子の製造方法
US20130230068A1 (en) 2010-09-28 2013-09-05 Osram Opto Semiconductors Gmbh Edge-Emitting Semiconductor Laser Diode and Method for Producing the Same
JP2012142339A (ja) 2010-12-28 2012-07-26 Nichia Chem Ind Ltd 半導体素子
JP2013042107A (ja) 2011-02-17 2013-02-28 Rohm Co Ltd 半導体レーザ素子
WO2012150647A1 (ja) 2011-05-02 2012-11-08 パナソニック株式会社 スーパールミネッセントダイオード
JP2018098262A (ja) 2016-12-08 2018-06-21 住友電気工業株式会社 量子カスケード半導体レーザ
JP2019201186A (ja) 2018-05-18 2019-11-21 旭化成株式会社 レーザ素子及びレーザダイオード
JP2020123605A (ja) 2019-01-29 2020-08-13 日亜化学工業株式会社 垂直共振器面発光レーザ素子

Also Published As

Publication number Publication date
WO2022158557A1 (ja) 2022-07-28
JP2025069423A (ja) 2025-04-30
EP4283803A1 (en) 2023-11-29
US20240106190A1 (en) 2024-03-28
EP4283803A4 (en) 2024-08-28
JPWO2022158557A1 (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
US12205847B2 (en) Method of removing a substrate with a cleaving technique
US20220165570A1 (en) Substrate for removal of devices using void portions
US20220181210A1 (en) Method for removing a bar of one or more devices using supporting plates
EP3619748A1 (en) Method of removing a substrate
US12389714B2 (en) Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP2025069423A (ja) 発光素子の製造方法
US20250112439A1 (en) Manufacturing method and manufacturing apparatus for laser element, laser element, and electronic device
JP7646805B2 (ja) 半導体デバイスの製造方法、半導体デバイス
TWI907965B (zh) 半導體裝置之製造方法及製造裝置
JP2025169330A (ja) 半導体レーザデバイスの製造方法
JP7784581B2 (ja) 半導体素子の製造方法
US20250212575A1 (en) Light-emitting element, and method and device for manufacturing same
CN101356701A (zh) 氮化物半导体发光元件、氮化物半导体发光器件及其制造方法
JP2013021123A (ja) 半導体レーザ集積素子および半導体レーザ装置
JP2000114663A (ja) Ｉｉｉ 族窒化物レーザーダイオードおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250206

R150 Certificate of patent or registration of utility model

Ref document number: 7633287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150