JP7655828B2 - 電力用半導体素子のゲート駆動装置及び電力変換装置 - Google Patents

電力用半導体素子のゲート駆動装置及び電力変換装置 Download PDF

Info

Publication number
JP7655828B2
JP7655828B2 JP2021155913A JP2021155913A JP7655828B2 JP 7655828 B2 JP7655828 B2 JP 7655828B2 JP 2021155913 A JP2021155913 A JP 2021155913A JP 2021155913 A JP2021155913 A JP 2021155913A JP 7655828 B2 JP7655828 B2 JP 7655828B2
Authority
JP
Japan
Prior art keywords
potential
gate drive
drive voltage
gate
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021155913A
Other languages
English (en)
Other versions
JP2023047023A (ja
Inventor
隆浩 浦壁
誠 萩原
拓志 地道
優介 檜垣
純一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021155913A priority Critical patent/JP7655828B2/ja
Publication of JP2023047023A publication Critical patent/JP2023047023A/ja
Application granted granted Critical
Publication of JP7655828B2 publication Critical patent/JP7655828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Description

本発明は、電力用半導体素子のゲート駆動装置及び電力変換装置に関する。
複数個直列に接続された電力用半導体素子である半導体スイッチング素子の各々をオンオフするゲート駆動装置として種々のものが提案されている。
例えば、複数個直列接続されアームを構成する電圧駆動型半導体素子と、前記各アーム内の複数個の当該電圧駆動型半導体素子各々のゲート端子にゲート信号を供給するゲート駆動回路と、からなる半導体スイッチ回路において、前記ゲート駆動回路と前記各アーム内の各々の電圧駆動型半導体素子のゲート端子とを接続するゲート線を互いに磁気結合させたことを特徴とする直列接続された電圧駆動型半導体素子の制御装置が知られている（例えば、特許文献１参照。）。
例えば、電力変換装置の各アームに複数個直列接続される電圧駆動型半導体素子をそれぞれオン，オフ駆動するためのゲート駆動装置であって、前記電圧駆動型半導体素子に印加される電圧を検出し過電圧か否かを判断する過電圧判別回路と、電圧駆動型半導体素子のターンオン時に電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせるオーバドライブ回路とを備え、前記各直列接続された電圧駆動型半導体素子のターンオンタイミングの差により、各電圧駆動型半導体素子の印加電圧にアンバランスが発生し、前記過電圧判別回路にて過電圧を検出したときは、前記オーバドライブ回路にて過電圧が印加された電圧駆動型半導体素子を通常の順バイアス電圧よりも高い電圧でターンオンさせることにより、電圧駆動型半導体素子への過電圧印加およびこれにもとづく素子破壊を防止することを特徴とする電圧駆動型半導体素子のゲート駆動装置が知られている（例えば、特許文献２参照。）。
特許第４３９６０３６号公報 特許第４４４９１９０号公報
特許文献１（特許第４３９６０３６号公報）に記載された発明では、電圧駆動型半導体素子の各々ゲート線を磁気結合させて、電圧駆動型半導体素子がオンまたはオフする際に各ゲート線に流れる電流値が異なれば、その差分に応じてゲート線のインピーダンスを瞬時に変化させることで、各ゲート電流を一致させてスイッチングタイミングのばらつきを抑制させている。しかしながら、特許文献１（特許第４３９６０３６号公報）に記載された発明は、電圧駆動型半導体素子の各々のゲート閾値電圧（電圧駆動型半導体素子がオン動作し始めるゲートの電圧）が同一である場合はゲート電圧信号の遅延等によるゲート電圧の時間差を補正しオン動作あるいはオフ動作のスイッチングタイミングを揃える効果はあるものの、ゲート閾値電圧が異なる場合はその効果は小さい。多くの場合、ゲート閾値電圧は電圧駆動型半導体素子によってバラツキがあるので、オン動作及びオフ動作のスイッチングタイミングを揃える効果は乏しく、オン動作時及びオフ動作時における印加電圧の不均衡度が大きくなる。
例えば、特許文献２（特許第４４４９１９０号公報）に記載された発明のように遅くオン動作する素子のゲート電圧を予め高く設定する技術を、特許文献１に記載の発明に適用することで、複数個の電圧駆動型半導体素子の各々のオン動作のスイッチングタイミングを揃えることはできるが、複数個の電力用半導体素子の各々のオフ動作のスイッチングタイミングを揃えることはできない。また、ゲート電圧を高く設定すれば、ゲート電圧信号の遅延により動作が遅い電圧駆動型半導体素子のオン動作を早くすることができ、スイッチングタイミングを揃えることができるが、オフ動作についてはゲート電圧を高くしない場合と比較してその動作が遅れるため、電圧駆動型半導体素子の各々のオフ時のスイッチングタイミングが大きくずれ、印加電圧の不均衡度が大きくなってしまう。
したがって、複数個直列に接続された電力用半導体素子のゲート駆動装置及びこれを備える電力変換装置においては、ゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあっても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制する技術が望まれている。
本開示の一態様によれば、複数個直列に接続された電力用半導体素子のゲート駆動装置は、電力用半導体素子に対応して設けられ、可変のゲート駆動電圧を出力するゲート駆動電圧可変部と、ゲート駆動電圧可変部から出力されたゲート駆動電圧を対応する電力用半導体素子の各々のゲート端子に供給するゲート線と、ゲート線の各々を互いに磁気結合する磁気結合部と、を備える。
ここで、上記ゲート駆動装置において、ゲート駆動電圧可変部は、出力するゲート駆動電圧の電位を電力用半導体素子間の電気的特性の差に応じて可変してもよい。
また、上記ゲート駆動装置において、第１のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部は、第１のゲート閾値電圧より高い第２のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力するゲート駆動電圧の正側電位及び負側電位の各々よりも、低いゲート駆動電圧の正側電位及び負側電位を出力してもよい。
また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第２のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差は、第１のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差よりも大きいものとしてもよい。
また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第２のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差は、第１のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差よりも小さいものとしてもよい。
また、上記ゲート駆動装置において、第１のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部は、第１のゲート閾値電圧より低い第３のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力するゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力してもよい。
また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第３のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差は、第１のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部が出力する正側電位と中間端子における電位との電位差よりも小さいものとしてもよい。
また、上記ゲート駆動装置において、ゲート駆動電圧可変部の各々は、ゲート駆動電圧の正側電位を出力する正側電位出力部と、正側電位出力部に直列に接続され、ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、ゲート駆動電圧可変部の各々において、正側電位出力部と負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する電力用半導体素子の出力端子における電位と、が同電位であり、第３のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差は、第１のゲート閾値電圧を有する電力用半導体素子に対応するゲート駆動電圧可変部の中間端子における電位と当該ゲート駆動電圧可変部が出力する負側電位との電位差よりも大きいものとしてもよい。
また、上記ゲート駆動装置は、電力用半導体素子の各々に対応して設けられる温度センサをさらに備え、ゲート駆動電圧可変部の各々は、対応する温度センサにより検出された電力用半導体素子の温度に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させてもよい。
また、上記ゲート駆動装置において、第１の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部から出力されるゲート駆動電圧の正側電位及び負側電位の各々は、第１の温度より低い第２の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部から出力されるゲート駆動電圧の正側電位及び負側電位の各々よりも低いものとしてもよい。
また、上記ゲート駆動装置において、第１の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部は、第１の温度より高い第３の温度を検出した温度センサに対応する電力用半導体素子に対応するゲート駆動電圧可変部が出力するゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力してもよい。
また、本開示の一態様によれば、電力変換装置は、上記ゲート駆動装置と、複数個直列に接続された電力用半導体素子が設けられたアームを有し、電力用半導体素子のオンオフ動作に応じて電力変換動作を行う電力変換回路部と、電力変換回路部の電力変換動作を制御する電力変換制御部とを備える。
ここで、上記電力変換装置において、ゲート駆動電圧可変部の各々は、電力変換回路部から出力される電流の値に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させてもよい。
また、上記電力変換装置において、ゲート駆動電圧可変部の各々は、電力変換制御部が電力変換回路部のオンオフ動作を制御するために生成する電流指令の値に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させてもよい。
本開示の一態様によれば、複数個直列に接続された電力用半導体素子のゲート駆動装置及びこれを備える電力変換装置において、ゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあっても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制することができる。
本開示の一実施形態によるゲート駆動装置を示す回路図である。 本開示の一実施形態によるゲート駆動装置におけるゲート駆動電圧可変部の変形例を示す回路図である。 本開示の一実施形態によるゲート駆動装置における磁気結合部を例示する図である。 本開示の一実施形態によるゲート駆動装置を備える電力変換装置を示す図である。 図４に示す電力変換装置内に設けられるアームを示す回路図である。 ２つの電力用半導体素子の特性が異なる場合におけるゲート電圧の不均衡度の定義を説明する図であって、（Ａ）はオフ動作時のゲート電圧の不均衡度の定義を示し、（Ｂ）はオン動作時のゲート電圧の不均衡度の定義を示す。 電力用半導体素子の特性にばらつきがある場合において、特許文献１（特許第４３９６０３６号公報）におけるゲート線の磁気結合がある場合及び無い場合の不均衡度についてのシミュレーション結果を例示する図である。 電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態における不均衡度についてのシミュレーション結果を例示する図である。 本開示の一実施形態による３個直列に接続された電力用半導体素子をオンオフ駆動するゲート駆動装置を示す回路図である。 本開示の一実施形態の第１の変形例によるゲート駆動装置を示す回路図である。 電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態の第１の変形例における不均衡度についてのシミュレーション結果を例示する図である。 電力用半導体素子の温度とゲート－ソース間電圧とドレイン電流との関係を例示する図である。 本開示の一実施形態の第２の変形例によるゲート駆動装置を示す回路図である。
以下図面を参照して、電力用半導体素子のゲート駆動装置及び電力変換装置について説明する。各図面において、同様の部材には同様の参照符号が付けられている。また、理解を容易にするために、これらの図面は縮尺を適宜変更している。図示される形態は実施をするための１つの例であり、これらの形態に限定されるものではない。
本開示の各実施形態によるゲート駆動装置は、複数個直列に接続された電力用半導体素子をオンオフ駆動する。電力用半導体素子の例としては、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ、ＧＴＯ、トランジスタなどがある。ＭＯＳＦＥＴはその端子としてゲート端子、ドレイン端子及びソース端子を有する。ＩＧＢＴはその端子としてゲート端子、エミッタ端子及びコレクタ端子を有する。トランジスタはその端子としてベース端子、エミッタ端子及びコレクタ端子を有する。サイリスタ及びＧＴＯはその端子としてゲート端子、アノード端子及びカソード端子を有する。以下、一例として、電力用半導体素子がＭＯＳＦＥＴで構成される場合について説明するが、ＩＧＢＴ、サイリスタ、ＧＴＯ、あるいはトランジスタであっても本開示の各実施形態は適用可能である。また電力用半導体素子をＩＧＢＴで構成する場合は、「ドレイン」は「コレクタ」に、「ソース」は「エミッタ」にそれぞれ読み替えられて本開示の各実施形態が適用される。また電力用半導体素子をトランジスタで構成する場合は、「ゲート」は「ベース」に、「ドレイン」は「コレクタ」に、「ソース」は「エミッタ」にそれぞれ読み替えられて本開示の各実施形態が適用される。また。電力用半導体素子をサイリスタあるいはＧＴＯで構成する場合は、「ゲート」は「ベース」に、「ドレイン」は「アノード」に、「ソース」は「カソード」にそれぞれ読み替えられて本開示の各実施形態が適用される。また、「電力用半導体素子の出力端子」は、ＭＯＳＦＥＴの「ソース端子」、ＩＧＢＴ及びトランジスタの「エミッタ端子」、サイリスタ及びＧＴＯの「カソード端子」がそれぞれ対応する。
図１は、本開示の一実施形態によるゲート駆動装置を示す回路図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。
本開示の一実施形態によるゲート駆動装置１は、複数個直列に接続された電力用半導体素子をオンオフ駆動するものであるが、ここでは、一例として、２個直列に接続された電力用半導体素子ＱA及びＱBをオンオフ駆動する例について説明する。
電力用半導体素子ＱAにはダイオードＤAが逆並列に接続される。同様に、電力用半導体素子ＱBにはダイオードＤBが逆並列に接続される。
ゲート駆動装置１は、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂと、ゲート線１２－Ａ及び１２－Ｂと、磁気結合部１３とを備える。
ゲート駆動電圧可変部１１－Ａは電力用半導体素子ＱAに対応して設けられ、ゲート駆動電圧可変部１１－Ｂは電力用半導体素子ＱBに対応して設けられる。ゲート駆動電圧可変部１１－Ａ及び１１－Ｂのうちの一方または両方は、電力用半導体素子間の電気的特性の差、特にゲート閾値電圧の差に応じて、可変のゲート駆動電圧を出力する。ゲート駆動電圧可変部１１－Ａ及びゲート駆動電圧可変部１１－Ｂの詳細については後述する。
ゲート線１２－Ａは、ゲート駆動電圧可変部１１－Ａから出力されたゲート駆動電圧を、対応する電力用半導体素子ＱAのゲート端子に供給する。ゲート線１２－Ｂは、ゲート駆動電圧可変部１１－Ｂから出力されたゲート駆動電圧を、対応する電力用半導体素子ＱBのゲート端子に供給する。
磁気結合部１３は、ゲート線１２－Ａとゲート線１２－Ｂとを磁気結合する。図３は、本開示の一実施形態によるゲート駆動装置における磁気結合部を例示する図である。磁気結合部１３は、磁性体３０を有する。磁性体３０には、ゲート線１２－Ａ及び１２－Ｂが巻き付けられる。例えば、図３に示すようにゲート電流Ｉｇ1が流れると、磁性体３０に磁束Φ１が発生してゲート線１２－Ｂを横切る。同様に、ゲート電流Ｉｇ2が流れると磁性体３０に磁束Φ２が発生してゲート線１２－Ａを横切る。これによってゲート線１２－Ａとゲート線１２－Ｂが磁気結合される。磁性体３０へのゲート線１２－Ａの巻数Ｎ1と磁性体３０へのゲート線１２－Ｂの巻数Ｎ2を同じとして、ゲート電流Ｉｇ1とゲート電流Ｉｇ2のが等しいときに｜Φ１｜＝｜Φ２｜となるようにし、ゲート電流Ｉｇ1とゲート電流Ig2とが逆極性のときにΦ１とΦ２とが逆極性となるようにする。
例えば電力用半導体素子ＱAと電力用半導体素子ＱBとのオフ動作のタイミングが揃わず電力用半導体素子ＱAが電力用半導体素子ＱBよりも先にオフ動作をした場合、ゲート電流Ｉｇ1がゲート電流Ｉｇ2よりも先に流れ出したときに磁束Φ１と磁束Φ２とは等しくはならないため、磁性体３０には｜Φ１－Φ２｜の磁束が発生し、磁気結合する。このときゲート線１２－ＡにはインダクタンスＬ1が発生しゲート線１２－ＢにはインダクタンスＬ2が発生し、これらインダクタンスＬ1及びＬ2は｜Φ１－Φ２｜に比例する。ゲート電流Ｉｇ1とゲート電流Ｉｇ2とのアンバランス分が大きいほど、インダクタンスＬ1と及びＬ2も大きくなる。また、インダクタンスＬ1及びＬ2が増加するほど、ゲート線１２－Ａ及び１２－Ｂのインピーダンスが増加するため、ゲート電流Ｉｇ1及びＩｇ2が流れにくくなる。これにより、ゲート電流Ｉｇ1とゲート電流Ｉｇ2とのアンバランス分に応じてゲート線１２－Ａ及び１２－Ｂのインピーダンスが変化し、ゲート電流Ｉｇ1とゲート電流Ｉｇ2とが一致するように動作させることができる。
続いて、ゲート駆動電圧可変部１１－Ａ及びゲート駆動電圧可変部１１－Ｂの詳細について説明する。
ゲート駆動電圧可変部１１－Ａ及び１１－Ｂのうちの一方または両方は、可変のゲート駆動電圧を出力する。
ゲート駆動電圧可変部１１－Ａは、ゲート駆動電圧の正側電位ＶＰAを出力する正側電位出力部２１Ｐ－Ａと、正側電位出力部２１Ｐ－Ａに直列に接続され、ゲート駆動電圧の負側電位ＶＮAを出力する負側電位出力部２１Ｎ－Ａと、正側スイッチ２３Ｐ－Ａと、負側スイッチ２３Ｎ－Ａと、を有する。また、ゲート駆動電圧可変部１１－Ｂは、ゲート駆動電圧の正側電位ＶＰBを出力する正側電位出力部２１Ｐ－Ｂと、正側電位出力部２１Ｐ－Ｂに直列に接続され、ゲート駆動電圧の負側電位ＶＮBを出力する負側電位出力部２１Ｎ－Ｂと、正側スイッチ２３Ｐ－Ｂと、負側スイッチ２３Ｎ－Ｂと、を有する。
ゲート駆動電圧可変部１１－Ａ内の正側スイッチ２３Ｐ－Ａとゲート駆動電圧可変部１１－Ｂ内の正側スイッチ２３Ｐ－Ｂとは、同期してオン動作及びオフ動作を行い、すなわちこれら正側スイッチ２３Ｐ－Ａ及び２３Ｐ－Ｂの間でオンオフのタイミングは一致する。同様に、ゲート駆動電圧可変部１１－Ａ内の負側スイッチ２３Ｎ－Ａとゲート駆動電圧可変部１１－Ｂ内の負側スイッチ２３Ｎ－Ｂとは、同期してオン動作及びオフ動作を行い、すなわちこれら負側スイッチ２３Ｎ－Ａ及び２３Ｎ－Ｂの間でオンオフのタイミングは同一である。本開示の一実施形態では、ゲート駆動電圧可変部１１－Ａ及びゲート駆動電圧可変部１１－Ｂは、以下で説明するように可変のゲート駆動電圧をそれぞれ生成し、そのうえで正側スイッチ２３Ｐ－Ａ及び２３Ｐ－Ｂ並びに負側スイッチ２３Ｎ－Ａ及び２３Ｎ－Ｂをオン動作及びオフ動作させることで、電力用半導体素子ＱA及びＱBのゲート端子への印加電圧を制御する。
ゲート駆動電圧可変部１１－Ａにおいて、正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＰA－ＶＮA」が一定となるように制御しつつ、正側電位出力部２１Ｐ－Ａと負側電位出力部２１Ｎ－Ａとの間の接続点である中間端子２２－Ａにおける電位ＶＲAと、ゲート駆動電圧可変部１１－Ａに対応する電力用半導体素子ＱAの出力端子であるソース端子における電位ＶＱAと、が同電位となるように制御する。例えば、中間端子２２－Ａと電力用半導体素子ＱAのソース端子とを結線することによりＶＲA＝ＶＱAを実現したうえで、正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＰA－ＶＮA」が一定となるようにしつつ、正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位ＶＲAとの電位差「ＶＰA－ＶＲA」及び中間端子２２－Ａにおける電位ＶＲAと負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」の一方または両方を可変にする。
ゲート駆動電圧可変部１１－Ｂにおいて、正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＰB－ＶＮB」が一定となるように制御しつつ、正側電位出力部２１Ｐ－Ｂと負側電位出力部２１Ｎ－Ｂとの間の接続点である中間端子２２－Ｂにおける電位ＶＲBと、ゲート駆動電圧可変部１１－Ｂに対応する電力用半導体素子ＱBの出力端子であるソース端子における電位ＶＱBと、が同電位となるように制御する。例えば、中間端子２２－Ｂと電力用半導体素子ＱBのソース端子とを結線することによりＶＲB＝ＶＱBを実現したうえで、正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＰB－ＶＮB」が一定となるようにしつつ、正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」及び中間端子２２－Ｂにおける電位ＶＲBと負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」の一方または両方を可変にする。
また、例えば、電力用半導体素子ＱAが第１のゲート閾値電圧ＶthAを有し、電力用半導体素子ＱBが第１のゲート閾値電圧よりも高い第２のゲート閾値電圧ＶthBを有する場合（すなわちＶthA＜ＶthBである場合）は、第１のゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａから出力されるゲート駆動電圧の正側電位ＶＰA及び負側電位ＶＮAの各々は、第２のゲート駆動電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々よりも低くなるようにする。
より詳しくは、ＶthA＜ＶthBである場合、例えば、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力するゲート駆動電圧の正側電位ＶＰBよりも低いゲート駆動電圧の正側電位ＶＰAを出力し、かつ、ゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力するゲート駆動電圧の負側電位ＶＮBよりも、低いゲート駆動電圧の負側電位ＶＮAを出力する。ここで、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位との電位差「ＶＰA－ＶＲA」よりも大きくなるようにする。さらに／あるいは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの中間端子２２－Ａにおける電位ＶＲAとゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」よりも小さくなるようにする。
また、例えば、電力用半導体素子ＱAが第１のゲート閾値電圧ＶthAを有し、電力用半導体素子ＱBが第１のゲート閾値電圧よりも低い第３のゲート閾値電圧ＶthBを有する場合（すなわちＶthA＞ＶthBである場合）は、第１のゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａから出力されるゲート駆動電圧の正側電位ＶＰA及び負側電位ＶＮAの各々は、第３のゲート駆動電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々よりも高くなるようにする。
すなわち、ＶthA＞ＶthBである場合、例えば、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力するゲート駆動電圧の正側電位ＶＰBよりも高いゲート駆動電圧の正側電位ＶＰAを出力し、かつ、ゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力するゲート駆動電圧の負側電位ＶＮBよりも高いゲート駆動電圧の負側電位ＶＮAを出力する。ここで、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位ＶＲAとの電位差「ＶＰA－ＶＲA」よりも小さくなるようにする。さらに／あるいは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの中間端子２２－Ａにおける電位ＶＲAとゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」よりも大きくなるようにする。
このように、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂのうちの一方または両方は可変のゲート駆動電圧を出力する。なお、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂの両方が可変のゲート駆動電圧を出力する場合は、変更する電圧幅を小さくすることができ、電力用半導体素子のゲート駆動電圧の正側電位及び負側電位の絶対値が小さくなるため、電力用半導体素子に対する負担を小さくすることができる利点がある。
図２は、本開示の一実施形態によるゲート駆動装置におけるゲート駆動電圧可変部の変形例を示す回路図である。図２において、電力用半導体素子ＱA及びＱBについては図示を省略している。
ゲート駆動電圧可変部１１－Ａは、複数個直列に接続された直流電源２１－Ａと、切替えスイッチ２６－Ａとを有する。各直流電源間には中間タップがそれぞれ設けられ、切替えスイッチ２６－Ａが、中間タップのうちのいずれかと接続されることで、正側電位ＶＰAと切替えスイッチ２６－Ａの電位ＶＲA（図１の中間端子２２－Ａにおける電位ＶＲAに相当）との電位差「ＶＰA－ＶＲA」、及び切替えスイッチ２６－Ａの電位ＶＲAと負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」が変化する。
同様に、ゲート駆動電圧可変部１１－Ｂは、複数個直列に接続された直流電源２１－Ｂと、切替えスイッチ２６－Ｂとを有する。各直流電源間には中間タップがそれぞれ設けられ、切替えスイッチ２６－Ｂが、中間タップのうちのいずれかと接続されることで、正側電位ＶＰBと切替えスイッチ２６－Ｂの電位ＶＲB（図１の中間端子２２－Ｂにおける電位ＶＲBに相当）との電位差「ＶＰB－ＶＲB」、及び切替えスイッチ２６－Ｂの電位ＶＲBと負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」が変化する。
このように、図２に示すゲート駆動電圧可変部１１－Ａ及び１１－Ｂによっても、図１と同様の電位ＶＰA、ＶＲB、ＶＮA、ＶＰB、ＶＲB及びＶＮBを出力することができる。各ゲート閾値電圧ＶthA及びＶthBと電位差「ＶＰA－ＶＲA」、「ＶＲA－ＶＮA」、「ＶＰB－ＶＲB」及び「ＶＲB－ＶＮB」との関係、各電力用半導体素子ＱA及びＱBのソース端子における電位ＶＱA及びＶＱBと電位ＶＲA及びＶＲBとの関係については、図１を参照して説明したものと同様のものが成り立つ。
上述のゲート駆動装置１は、複数個直列に接続された電力用半導体素子が設けられたアームが複数個直列に接続されて構成される電力変換装置においても、電力用半導体素子をオンオフ駆動することができる。
図４は、本開示の一実施形態によるゲート駆動装置を備える電力変換装置を示す図である。また、図５は、図４に示す電力変換装置内に設けられるアームを示す回路図である。ここでは、一例として、２個直列接続された電力用半導体素子ＱA及びＱBにてアーム５０を構成する例について説明する。
本開示の一実施形態による電力変換装置１００は、上述のゲート駆動装置１と、複数個直列に接続された電力用半導体素子が設けられたアーム５０を有し、電力用半導体素子のオンオフ動作に応じて電力変換動作を行う電力変換回路部２と、電力変換回路部２の電力変換動作を制御する電力変換制御部３と、を備える。
図５に示すように、アーム５０は、例えば２個直列接続された電力用半導体素子ＱA及びＱBで構成される。電力用半導体素子ＱAのドレイン端子からは端子Ｐ1が引き出され、電力用半導体素子ＱBのソース端子からは端子Ｐ2が引き出されている。電力変換回路部２は、あるアーム５０の端子Ｐ2が他のアーム５０の端子Ｐ1に接続され、その接続点は負荷の一方の端子に接続されている。図４に示す例では、２個のアーム５０が直列に接続されて１つのレグ６０を構成し、２つのレグ６０で電力変換回路部２が構成される。
直列に接続されたアーム５０で構成されるレグ６０には、直流電源２００が接続される。また、レグ６０内の直列に接続されたアーム５０の間にある端子Ｔ1ともう一方のレグ６０内の直列に接続されたアーム５０の間にある端子Ｔ2との間には、負荷３００が接続される。
アーム５０に対応して、ゲート駆動装置１が設けられる。各アーム５０内の電力用半導体素子ＱAと電力用半導体素子ＱBは、対応するゲート駆動装置１によってオンオフ駆動される。すなわち、ゲート駆動電圧可変部１１－Ａ及びゲート駆動電圧可変部１１－Ｂは、上述したように可変のゲート駆動電圧をそれぞれ生成し、そのうえで各正側スイッチ２３Ｐ－Ａ及び２３Ｐ－Ｂ並びに各負側スイッチ２３Ｎ－Ａ及び２３Ｎ－Ｂをオン動作及びオフ動作させることで、電力用半導体素子ＱA及びＱBのゲート端子への印加電圧を制御する。
電力変換制御部３は、各ゲート駆動装置１内の各正側スイッチ２３Ｐ－Ａ及び２３Ｐ－Ｂ並びに各負側スイッチ２３Ｎ－Ａ及び２３Ｎ－Ｂのオン動作及びオフ動作を制御する。すなわち、電力変換制御部３は、各ゲート駆動装置１内の各正側スイッチ２３Ｐ－Ａ及び２３Ｐ－Ｂ並びに各負側スイッチ２３Ｎ－Ａ及び２３Ｎ－Ｂのオン動作及びオフ動作を制御することで、電力用半導体素子ＱA及びＱBのゲート端子への印加電圧を制御し、これにより電力用半導体素子ＱA及びＱBはオン動作及びオフ動作を行う。これにより、電力変換回路部２は、直流電源２００から供給される直流電力を所望の電力に変換して負荷３００へ供給する電力変換動作を行うことになる。電力変換制御部３は、例えば正側端子Ｔ1から負荷３００へ流れる電流の検出値ｉと制御目標値である電流指令ｉ*との偏差がなくなるように、各ゲート駆動装置１内の各正側スイッチ２３Ｐ－Ａ及び２３Ｐ－Ｂ並びに各負側スイッチ２３Ｎ－Ａ及び２３Ｎ－Ｂのオン動作及びオフ動作を制御するためのゲート指令信号を生成する。
電力変換装置１００内には演算処理装置（プロセッサ）が設けられる。この演算処理装置は、電力変換制御部３を有する。演算処理装置が有する電力変換制御部３は、例えば、プロセッサ上で実行されるコンピュータプログラムにより実現される機能モジュールである。例えば、電力変換制御部３をコンピュータプログラム形式で構築する場合は、演算処理装置をこのコンピュータプログラムに従って動作させることで、当該機能を実現することができる。電力変換制御部３の処理を実行するためのコンピュータプログラムは、半導体メモリ、磁気記録媒体または光記録媒体といった、コンピュータ読取可能な記録媒体に記録された形で提供されてもよい。またあるいは、電力変換制御部３を、当該機能を実現するコンピュータプログラムを書き込んだ半導体集積回路として実現してもよい。
続いて、２つの電力用半導体素子ＱA及びＱBの特性が異なる場合におけるオン動作時及びオフ動作時のゲート電圧の不均衡度について説明する。
図６は、２つの電力用半導体素子の特性が異なる場合におけるゲート電圧の不均衡度の定義を説明する図であって、（Ａ）はオフ動作時のゲート電圧の不均衡度の定義を示し、（Ｂ）はオン動作時のゲート電圧の不均衡度の定義を示す。一例として、電力用半導体素子ＱAが第１のゲート閾値電圧ＶthAを有し、電力用半導体素子ＱBが第１のゲート閾値電圧よりも高い第２のゲート閾値電圧ＶthBを有する場合（すなわちＶthA＜ＶthBである場合）について説明する。
図６（Ａ）に示すように、電力用半導体素子ＱA及びＱBのオフ時における現象として、電力用半導体素子ＱAのゲート電位を正のある電位から負のある電位にしたときに電力用半導体素子ＱAのドレイン－ソース間電圧が０［Ｖ］からＶｄｓA［Ｖ］になり、電力用半導体素子ＱBのゲート電位を正のある電位から負のある電位にしたときに電力用半導体素子ＱBのドレイン－ソース間電圧が０［Ｖ］からＶｄｓB［Ｖ］になったとする。このとき、オフ動作時のゲート電圧の不均衡度をΔＶｄｓoff［％］を式１のように定義する。
Figure 0007655828000001
また、図６（Ｂ）に示すように、電力用半導体素子ＱA及びＱBのゲート電位の負のある電位のときの電力用半導体素子ＱA及びＱBがオフ状態のドレイン－ソース間電圧の平均値をＶｄｓave［Ｖ］とし、電力用半導体素子ＱA及びＱBのゲート電位を負のある電位から正のある電位にして電力用半導体素子ＱA及びＱBのオンした時に発生するいずれか一方の電力用半導体素子のドレイン－ソース間電圧の跳ね上がりである最大上昇電圧とＶｄｓave［Ｖ］との差をＶｐ［Ｖ］としたとき、オン動作時のゲート電圧の不均衡度をΔＶｄｓon［％］を式２のように定義する。
Figure 0007655828000002
図７は、電力用半導体素子の特性にばらつきがある場合において、特許文献１（特許第４３９６０３６号公報）におけるゲート線の磁気結合がある場合及び無い場合の不均衡度についてのシミュレーション結果を例示する図である。
図７に示すように、特許文献１に記載された発明によれば、電力用半導体素子ＱA及びＱBの特性が異なると（ＶthA＜ＶthB）、ゲート線の磁気結合がある場合及び無い場合のいずれにおいても不均衡度が高くなり、ゲート線の磁気結合があったとしても電力用半導体素子ＱAと電力用半導体素子ＱBとでオン動作のタイミング及びオフ動作のタイミングを揃える効果は小さい。
図８は、電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態における不均衡度についてのシミュレーション結果を例示する図である。
特性が異なる３．３ｋＶ耐圧のＳｉＣ－ＭＯＳＦＥＴ電力用半導体素子ＱA及びＱB（ＶthA＜ＶthB）を直列に接続した場合に３．６ｋＶの電圧を印加したとき７５０Ａの電流が流れたとし、各ゲート信号の遅延は無いものとしてシミュレーションを行った。また、このシミュレーションでは、ゲート駆動電圧可変部１１－Ａから出力される正側電位ＶＰAと負側電位ＶＮAとの差「ＶＰA－ＶＮA」を２８Ｖ一定とし、ゲート駆動電圧可変部１１－Ｂから出力される正側電位ＶＰBと負側電位ＶＮBとの差「ＶＰB－ＶＮB」を２８Ｖ一定とし、ゲート駆動電圧可変部１１－Ｂから出力される正側電位ＶＰBを１７Ｖ一定とし、負側電位ＶＮBを－１１Ｖ一定としている。このような条件の下で、ゲート駆動電圧可変部１１－Ａにおける正側電位ＶＰA／負側電位ＶＮAを「１７Ｖ／－１１Ｖ」、「１６．７５Ｖ／－１１．２５Ｖ」、「１６．５Ｖ／－１１．５Ｖ」、「１６．２５Ｖ／－１１．７５Ｖ」といったように変化させるシミュレーションを行うと、図８に示すようなオン時及びオフ時の不均衡度が得られた。図８より、電力用半導体素子ＱAの正側電圧ＶＰA／負側電圧ＶＮAを１６．５Ｖ／－１１．５Ｖと１６．２５Ｖ／－１１．７５Ｖとの間に設定すれば、オン時及びオフ時の不均衡度を低くすることができることが分かる。
以上の通り、２個直列に接続された電力用半導体素子をオンオフ駆動する例について説明したが、本開示の一実施形態によるゲート駆動装置１は、３個以上直列に接続された電力用半導体素子であってもオンオフ駆動することができる。
図９は、本開示の一実施形態による３個直列に接続された電力用半導体素子をオンオフ駆動するゲート駆動装置を示す回路図である。一例として、３個直列に接続された電力用半導体素子ＱA、ＱB及びＱCをオンオフ駆動する例について説明する。
電力用半導体素子ＱAにはダイオードＤAが逆並列に接続される。同様に、電力用半導体素子ＱBにはダイオードＤBが逆並列に接続され、電力用半導体素子ＱCにはダイオードＤCが逆並列に接続される。
ゲート駆動装置１は、ゲート駆動電圧可変部１１－Ａ、１１－Ｂ及び１１－Ｃと、ゲート線１２－Ａ、１２－Ｂ及び１２－Ｃと、磁気結合部１３とを備える。
ゲート駆動電圧可変部１１－Ａは電力用半導体素子ＱAに対応して設けられ、ゲート駆動電圧可変部１１－Ｂは電力用半導体素子ＱBに対応して設けられ、ゲート駆動電圧可変部１１－Ｃは電力用半導体素子ＱCに対応して設けられる。ゲート駆動電圧可変部１１－Ａ、１１－Ｂ及び１１－Ｃのうちのいくつかまたは全ては、可変のゲート駆動電圧をそれぞれ出力する。
ゲート駆動電圧可変部１１－Ａは、ゲート駆動電圧の正側電位ＶＰAを出力する正側電位出力部２１Ｐ－Ａと、正側電位出力部２１Ｐ－Ａに直列に接続され、ゲート駆動電圧の負側電位ＶＮAを出力する負側電位出力部２１Ｎ－Ａと、正側スイッチ２３Ｐ－Ａと、負側スイッチ２３Ｎ－Ａと、を有する。また、ゲート駆動電圧可変部１１－Ｂは、ゲート駆動電圧の正側電位ＶＰBを出力する正側電位出力部２１Ｐ－Ｂと、正側電位出力部２１Ｐ－Ｂに直列に接続され、ゲート駆動電圧の負側電位ＶＮBを出力する負側電位出力部２１Ｎ－Ｂと、正側スイッチ２３Ｐ－Ｂと、負側スイッチ２３Ｎ－Ｂと、を有する。また、ゲート駆動電圧可変部１１－Ｃは、ゲート駆動電圧の正側電位ＶＰCを出力する正側電位出力部２１Ｐ－Ｃと、正側電位出力部２１Ｐ－Ｃに直列に接続され、ゲート駆動電圧の負側電位ＶＮCを出力する負側電位出力部２１Ｎ－Ｃと、正側スイッチ２３Ｐ－Ｃと、負側スイッチ２３Ｎ－Ｃと、を有する。
ゲート駆動電圧可変部１１－Ａ内の正側スイッチ２３Ｐ－Ａとゲート駆動電圧可変部１１－Ｂ内の正側スイッチ２３Ｐ－Ｂとゲート駆動電圧可変部１１－Ｃ内の正側スイッチ２３Ｐ－Ｃとは、同期してオン動作及びオフ動作を行い、すなわちこれら正側スイッチ２３Ｐ－Ａ、２３Ｐ－Ｂ及び２３Ｐ－Ｃの間でオンオフのタイミングは一致する。同様に、ゲート駆動電圧可変部１１－Ａ内の負側スイッチ２３Ｎ－Ａとゲート駆動電圧可変部１１－Ｂ内の負側スイッチ２３Ｎ－Ｂとゲート駆動電圧可変部１１－Ｃ内の負側スイッチ２３Ｎ－Ｃとは、同期してオン動作及びオフ動作を行い、すなわちこれら負側スイッチ２３Ｎ－Ａ、２３Ｎ－Ｂ及び２３Ｎ－Ｃの間でオンオフのタイミングは同一である。本開示の一実施形態では、ゲート駆動電圧可変部１１－Ａ、ゲート駆動電圧可変部１１－Ｂ及びゲート駆動電圧可変部１１－Ｃは、以下で説明するように可変のゲート駆動電圧をそれぞれ生成し、そのうえで正側スイッチ２３Ｐ－Ａ、２３Ｐ－Ｂ及び２３Ｐ－Ｃ並びに負側スイッチ２３Ｎ－Ａ、２３Ｎ－Ｂ及び２３Ｎ－Ｃをオン動作及びオフ動作させることで、電力用半導体素子ＱA、ＱB及びＱCのゲート端子への印加電圧を制御する。
ゲート駆動電圧可変部１１－Ａにおいて、正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＰA－ＶＮA」が一定となるように制御しつつ、正側電位出力部２１Ｐ－Ａと負側電位出力部２１Ｎ－Ａとの間の接続点である中間端子２２－Ａにおける電位ＶＲAと、ゲート駆動電圧可変部１１－Ａに対応する電力用半導体素子ＱAの出力端子であるソース端子における電位ＶＱAと、が同電位となるように制御する。例えば、中間端子２２－Ａと電力用半導体素子ＱAのソース端子とを結線することによりＶＲA＝ＶＱAを実現したうえで、正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＰA－ＶＮA」が一定となるようにしつつ、正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位ＶＲAとの電位差「ＶＰA－ＶＲA」及び中間端子２２－Ａにおける電位ＶＲAと負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」の一方または両方を可変にする。
ゲート駆動電圧可変部１１－Ｂにおいて、正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＰB－ＶＮB」が一定となるように制御しつつ、正側電位出力部２１Ｐ－Ｂと負側電位出力部２１Ｎ－Ｂとの間の接続点である中間端子２２－Ｂにおける電位ＶＲBと、ゲート駆動電圧可変部１１－Ｂに対応する電力用半導体素子ＱBの出力端子であるソース端子における電位ＶＱBと、が同電位となるように制御する。例えば、中間端子２２－Ｂと電力用半導体素子ＱBのソース端子とを結線することによりＶＲB＝ＶＱBを実現したうえで、正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＰB－ＶＮB」が一定となるようにしつつ、正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」及び中間端子２２－Ｂにおける電位ＶＲBと負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」の一方または両方を可変にする。
ゲート駆動電圧可変部１１－Ｃにおいて、正側電位出力部２１Ｐ－Ｃが出力する正側電位ＶＰCと負側電位出力部２１Ｎ－Ｃが出力する負側電位ＶＮCとの電位差「ＶＰC－ＶＮC」が一定となるように制御しつつ、正側電位出力部２１Ｐ－Ｃと負側電位出力部２１Ｎ－Ｃとの間の接続点である中間端子２２－Ｃにおける電位ＶＲCと、ゲート駆動電圧可変部１１－Ｃに対応する電力用半導体素子ＱCの出力端子であるソース端子における電位ＶＱCと、が同電位となるように制御する。例えば、中間端子２２－Ｃと電力用半導体素子ＱCのソース端子とを結線することによりＶＲC＝ＶＱCを実現したうえで、正側電位出力部２１Ｐ－Ｃが出力する正側電位ＶＰCと負側電位出力部２１Ｎ－Ｃが出力する負側電位ＶＮCとの電位差「ＶＰC－ＶＮC」が一定となるようにしつつ、正側電位出力部２１Ｐ－Ｃが出力する正側電位ＶＰCと中間端子２２－Ｃにおける電位ＶＲCとの電位差「ＶＰC－ＶＲC」及び中間端子２２－Ｃにおける電位ＶＲCと負側電位出力部２１Ｎ－Ｃが出力する負側電位ＶＮCとの電位差「ＶＲC－ＶＮC」の一方または両方を可変にする。
また、例えば、電力用半導体素子ＱAのゲート閾値電圧ＶthA、電力用半導体素子ＱBのゲート閾値電圧ＶthB、及び電力用半導体素子ＱCのゲート閾値電圧ＶthCがＶthA＜ＶthB＜ＶthCの大小関係を有する場合は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａから出力されるゲート駆動電圧の正側電位ＶＰA及び負側電位ＶＮAの各々は、ゲート駆動電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々よりも低くなるようにする。さらに／あるいは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々は、ゲート駆動電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃから出力されるゲート駆動電圧の正側電位ＶＰC及び負側電位ＶＮCの各々よりも低くなるようにする。
より詳しくは、ＶthA＜ＶthB＜ＶthCである場合、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力するゲート駆動電圧の正側電位ＶＰBよりも低いゲート駆動電圧の正側電位ＶＰAを出力し、かつ、ゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力するゲート駆動電圧の負側電位ＶＮBよりも低いゲート駆動電圧の負側電位ＶＮAを出力する。ここで、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位との電位差「ＶＰA－ＶＲA」よりも大きくなるようにする。さらに／あるいは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの中間端子２２－Ａにおける電位ＶＲAとゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」よりも小さくなるようにする。
同様に、ＶthA＜ＶthB＜ＶthCである場合、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂは、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの正側電位出力部２１Ｐ－Ｃが出力するゲート駆動電圧の正側電位ＶＰCよりも低いゲート駆動電圧の正側電位ＶＰBを出力し、かつ、ゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂは、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの負側電位出力部２１Ｎ－Ｃが出力するゲート駆動電圧の負側電位ＶＮCよりも、低いゲート駆動電圧の負側電位ＶＮBを出力する。ここで、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの正側電位出力部２１Ｐ－Ｃが出力する正側電位ＶＰCと中間端子２２－Ｃにおける電位ＶＲCとの電位差「ＶＰC－ＶＲC」は、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位との電位差「ＶＰB－ＶＲB」よりも大きくなるようにする。さらに／あるいは、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの中間端子２２－Ｃにおける電位ＶＲCとゲート駆動電圧可変部１１－Ｃの負側電位出力部２１Ｎ－Ｃが出力する負側電位ＶＮCとの電位差「ＶＲC－ＶＮC」は、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」よりも小さくなるようにする。
また、例えば、電力用半導体素子ＱAのゲート閾値電圧ＶthA、電力用半導体素子ＱBのゲート閾値電圧ＶthB、及び電力用半導体素子ＱCのゲート閾値電圧ＶthCがＶthA＞ＶthB＞ＶthCの大小関係を有する場合は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａから出力されるゲート駆動電圧の正側電位ＶＰA及び負側電位ＶＮAの各々は、ゲート駆動電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々よりも高くなるようにする。さらに／あるいは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々は、ゲート駆動電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃから出力されるゲート駆動電圧の正側電位ＶＰC及び負側電位ＶＮCの各々よりも高くなるようにする。
すなわち、ＶthA＞ＶthB＞ＶthCである場合、例えば、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力するゲート駆動電圧の正側電位ＶＰBよりも高いゲート駆動電圧の正側電位ＶＰAを出力し、かつ、ゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力するゲート駆動電圧の負側電位ＶＮBよりも高いゲート駆動電圧の負側電位ＶＮAを出力する。ここで、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位ＶＲAとの電位差「ＶＰA－ＶＲA」よりも小さくなるようにする。さらに／あるいは、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」は、ゲート閾値電圧ＶthAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの中間端子２２－Ａにおける電位ＶＲAとゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」よりも大きくなるようにする。
同様に、ＶthA＞ＶthB＞ＶthCである場合、例えば、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂは、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの正側電位出力部２１Ｐ－Ｃが出力するゲート駆動電圧の正側電位ＶＰCよりも高いゲート駆動電圧の正側電位ＶＰBを出力し、かつ、ゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂは、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの負側電位出力部２１Ｎ－Ｃが出力するゲート駆動電圧の負側電位ＶＮCよりも高いゲート駆動電圧の負側電位ＶＮCを出力する。ここで、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの正側電位出力部２１Ｐ－Ｃが出力する正側電位ＶＰCと中間端子２２－Ｃにおける電位ＶＲCとの電位差「ＶＰC－ＶＲC」は、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」よりも小さくなるようにする。さらに／あるいは、ゲート閾値電圧ＶthCを有する電力用半導体素子ＱCに対応するゲート駆動電圧可変部１１－Ｃの中間端子２２－Ｃにおける電位ＶＲCとゲート駆動電圧可変部１１－Ｃの負側電位出力部２１Ｎ－Ｃが出力する負側電位ＶＮCとの電位差「ＶＲC－ＶＮC」は、ゲート閾値電圧ＶthBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」よりも大きくなるようにする。
ゲート線１２－Ａは、ゲート駆動電圧可変部１１－Ａから出力されたゲート駆動電圧を、対応する電力用半導体素子ＱAのゲート端子に供給する。ゲート線１２－Ｂは、ゲート駆動電圧可変部１１－Ｂから出力されたゲート駆動電圧を、対応する電力用半導体素子ＱBのゲート端子に供給する。ゲート線１２－Ｃは、ゲート駆動電圧可変部１１－Ｃから出力されたゲート駆動電圧を、対応する電力用半導体素子ＱCのゲート端子に供給する。
磁気結合部１３は、ゲート線１２－Ａとゲート線１２－Ｂとを磁気結合し、ゲート線１２－Ｂとゲート線１２－Ｃとを磁気結合する。
このように、本開示の一実施形態によるゲート駆動装置１は、複数個直列に接続された電力用半導体素子の個数と同じ個数のゲート駆動電圧可変部及びゲート線を設け、磁気結合部にてゲート線の各々について互いに磁気結合させる構成を有する。本開示の一実施形態によれば、電力用半導体素子についてゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあっても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制することができる。
続いて、本開示の一実施形態の第１の変形例について説明する。
図１０は、本開示の一実施形態の第１の変形例によるゲート駆動装置を示す回路図である。一例として、２個直列に接続された電力用半導体素子ＱA及びＱBをオンオフ駆動する例について説明するが、３個以上直列に接続された電力用半導体素子をオンオフ駆動する場合であっても第１の変形例は適用可能である。また、一例として、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂが図２に示した構成を有する場合について説明するが、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂが図１に示した構成を有する場合であっても第１の変形例は適用可能である。
図４及び図５を参照して説明したように複数個直列に接続された電力用半導体素子を有するアーム５０により構成される電力変換回路部２について、ゲート駆動装置１は、アーム５０内の電力用半導体素子をオンオフ駆動させることができる。電力用半導体素子の特性は、ドレイン－ソース間に流れる電流の大きさにより変化することから、第１の変形例によるゲート駆動装置１では、ドレイン－ソース間に流れる電流に応じてゲート駆動電圧の正側電位及び負側電位を変化させ、ドレイン－ソース間に流れる電流の大きさにより電力用半導体素子の各々の特性に変化が生じても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制する。
電力変換制御部３は、電流に関する情報として、電力変換回路部２から出力される電流の値ｉまたは電力変換制御部３が電力変換回路部２の電力変換動作を制御するために生成する電流指令の値ｉ*を保持している。ゲート駆動電圧可変部１１－Ａ及び１１－Ｂの各々は、電力変換回路部２から出力される電流の値ｉまたは電力変換制御部３が電力変換回路部２の電力変換動作を制御するために生成する電流指令の値ｉ*に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させる。このため、図１０に示すように、ゲート駆動電圧可変部１１－Ａはセレクター回路２４－Ａをさらに有し、ゲート駆動電圧可変部１１－Ｂはセレクター回路２４－Ｂをさらに有する。
複数個直列に接続された直流電源２１－Ａの各々の間には中間タップが設けられ、各中間タップは、ＭＯＳＦＥＴで構成されたスイッチ部を介して中間端子２２－Ａに接続されている。各スイッチ部のＭＯＳＦＥＴのオンオフは、セレクター回路２４－Ａによって制御される。セレクター回路２４－Ａは、電力変換回路部２から出力される電流の値ｉまたは電力変換制御部３が電力変換回路部２の電力変換動作を制御するために生成する電流指令の値ｉ*に応じて、複数のＭＯＳＦＥＴのうちの１つをオンすることで、正側電位ＶＰAと中間端子２２－Ａの電位ＶＲAとの電位差「ＶＰA－ＶＲA」、及び中間端子２２－Ａの電位ＶＲAと負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」を変化させる。
同様に、複数個直列に接続された直流電源２１－Ｂの各々の間には中間タップが設けられ、各中間タップは、ＭＯＳＦＥＴで構成されたスイッチ部を介して中間端子２２－Ｂに接続されている。各スイッチ部のＭＯＳＦＥＴのオンオフは、セレクター回路２４－Ｂによって制御される。セレクター回路２４－Ｂは、電力変換回路部２から出力される電流の値ｉまたは電力変換制御部３が電力変換回路部２の電力変換動作を制御するために生成する電流指令の値ｉ*に応じて、複数のＭＯＳＦＥＴのうちの１つをオンすることで、正側電位ＶＰBと中間端子２２－Ｂの電位ＶＲBとの電位差「ＶＰB－ＶＲB」、及び中間端子２２－Ｂの電位ＶＲBと負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」を変化させる。
図１１は、電力用半導体素子の特性にばらつきがある場合において、本開示の一実施形態の第１の変形例における不均衡度についてのシミュレーション結果を例示する図である。
特性が異なる３．３ｋＶ耐圧のＳｉＣ－ＭＯＳＦＥＴ電力用半導体素子ＱA及びＱB（ＶthA＜ＶthB）を直列に接続した場合に３．６ｋＶの電圧を印加したときにおいて、ドレイン－ソース間を流れる電流を、７５０Ａ、５００Ａ、５０Ａに設定してシミュレーションを行った。また、このシミュレーションでは、各ゲート信号の遅延は無いものとし、ゲート駆動電圧可変部１１－Ａから出力される正側電位ＶＰAと負側電位ＶＮAとの差「ＶＰA－ＶＮA」を２８Ｖ一定とし、ゲート駆動電圧可変部１１－Ｂから出力される正側電位ＶＰBと負側電位ＶＮBとの差「ＶＰB－ＶＮB」を２８Ｖ一定とし、ゲート駆動電圧可変部１１－Ｂから出力される正側電位ＶＰBを１７Ｖ一定とし、負側電位ＶＮBを－１１Ｖ一定としている。このような条件の下で、ドレイン－ソース間を流れる電流７５０Ａ、５００Ａ、５０Ａのそれぞれについて、ゲート駆動電圧可変部１１－Ａから出力される正側電位ＶＰA／負側電位ＶＮAを「１７Ｖ／－１１Ｖ」、「１６．７５Ｖ／－１１．２５Ｖ」、「１６．５Ｖ／－１１．５Ｖ」、「１６．２５Ｖ／－１１．７５Ｖ」といったように変化させるシミュレーションを行うと、図１１に示すようなオン時及びオフ時の不均衡度が得られた。図１１より、ドレイン－ソース間を流れる電流が７５０Ａの場合は正側電位ＶＰA／負側電位ＶＮAが「１６．５Ｖ／－１１．５Ｖと１６．２５Ｖ／－１１．２５Ｖとの間」のとき、ドレイン－ソース間を流れる電流が３００Ａの場合は正側電位ＶＰA／負側電位ＶＮAが「１６．５Ｖ／－１１．５Ｖ」のとき、ドレイン－ソース間を流れる電流が５０Ａの場合は正側電位ＶＰA／負側電位ＶＮAが「１７Ｖ／－１１Ｖ」のとき、それぞれオフ時の不均衡度ΔＶｄｓoffを小さくできることがわかる。
続いて、本開示の一実施形態の第２の変形例について説明する。
図１２は、電力用半導体素子の温度とゲート－ソース間電圧とドレイン電流との関係を例示する図である。
電力用半導体素子は、オンオフ動作時における自己発熱により温度が上昇する。よって、例えば設計上の制約や電力用半導体素子の配置位置によって、電力変換装置において電力用半導体素子ごとに温度差が生じる場合がある。図１２では、一例として、ＳｉＣ－ＭＯＳＦＥＴからなる電力用半導体素子の温度が２５℃と１７５℃の場合のゲート－ソース間電圧Ｖｇｓ［Ｖ］とドレイン電流Ｉｄ［Ａ］との関係を示している。図１２から、電力用半導体素子の温度が上昇するとゲート閾値電圧が低下することが分かる。このように、電力用半導体素子の温度差によってゲート閾値電圧にバラツキが生じることから、オン動作時及びオフ動作時における印加電圧の不均衡度が大きくなる。そこで、本開示の一実施形態の第２の実施例では、電力用半導体素子の温度に応じてゲート駆動電圧の正側電位及び負側電位を変化させ、電力用半導体素子の各々の発熱により特性に変化が生じても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃え、電力用半導体素子に印加される電圧の不均衡を抑制する。
図１３は、本開示の一実施形態の第２の変形例によるゲート駆動装置を示す回路図である。一例として、２個直列に接続された電力用半導体素子ＱA及びＱBをオンオフ駆動する例について説明するが、３個以上直列に接続された電力用半導体素子をオンオフ駆動する場合であっても第２の変形例は適用可能である。また、一例として、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂが図２に示した構成を有する場合について説明するが、ゲート駆動電圧可変部１１－Ａ及び１１－Ｂが図１に示した構成を有する場合であっても第２の変形例は適用可能である。
ゲート駆動装置１は、電力用半導体素子ＱA及びＱBの各々に対応して設けられる温度センサ２５－Ａ及び２５－Ｂをさらに備える。温度センサ２５－Ａ及び２５－Ｂの各々は、電力用半導体素子ＱA及びＱBの各々について最も発熱する部位に設置されるのが好ましい。ゲート駆動電圧可変部１１－Ａ及び１１－Ｂの各々は、対応する温度センサ２５－Ａ及び２５－Ｂにより検出された電力用半導体素子の温度に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させる。このため、図１３に示すように、ゲート駆動電圧可変部１１－Ａはセレクター回路２４－Ａをさらに有し、ゲート駆動電圧可変部１１－Ｂはセレクター回路２４－Ｂをさらに有する。
複数個直列に接続された直流電源２１－Ａの各々の間には中間タップが設けられ、各中間タップは、ＭＯＳＦＥＴが設けられた導線を介して中間端子２２－Ａに接続されている。各導線上のＭＯＳＦＥＴのオンオフは、セレクター回路２４－Ａによって制御される。セレクター回路２４－Ａは、温度センサ２５－Ａにより検出された電力用半導体素子ＱAの温度に応じて、複数のＭＯＳＦＥＴのうちの１つをオンすることで、正側電位ＶＰAと中間端子２２－Ａの電位ＶＲAとの電位差「ＶＰA－ＶＲA」、及び中間端子２２－Ａの電位ＶＲAと負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」を変化させる。
同様に、複数個直列に接続された直流電源２１－Ｂの各々の間には中間タップが設けられ、各中間タップは、ＭＯＳＦＥＴが設けられた導線を介して中間端子２２－Ｂに接続されている。各導線上のＭＯＳＦＥＴのオンオフは、セレクター回路２４－Ｂによって制御される。セレクター回路２４－Ｂは、温度センサ２５－Ｂにより検出された電力用半導体素子ＱBの温度に応じて、複数のＭＯＳＦＥＴのうちの１つをオンすることで、正側電位ＶＰBと中間端子２２－Ｂの電位ＶＲBとの電位差「ＶＰB－ＶＲB」、及び中間端子２２－Ｂの電位ＶＲBと負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」を変化させる。
例えば、温度センサ２５－Ａが検出した電力用半導体素子ＱAが第１の温度ＴｅｍｐAであり、温度センサ２５－Ｂが検出した電力用半導体素子ＱBが第１の温度ＴｅｍｐAより低い第２の温度ＴｅｍｐBである場合（すなわちＴｅｍｐA＞ＴｅｍｐBである場合）は、第１の温度ＴｅｍｐAを検出した温度センサ２５－Ａに対応する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａから出力されるゲート駆動電圧の正側電位ＶＰA及び負側電位ＶＮBの各々は、第２の温度ＴｅｍｐBを検出した温度センサ２５－Ｂに対応する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々よりも低くなるようにする。
より詳しくは、ＴｅｍｐA＞ＴｅｍｐBである場合、例えば、温度ＴｅｍｐAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａは、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力するゲート駆動電圧の正側電位ＶＰBよりも低いゲート駆動電圧の正側電位ＶＰAを出力し、かつ、ゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａは、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力するゲート駆動電圧の負側電位ＶＮBよりも、低いゲート駆動電圧の負側電位ＶＮAを出力する。ここで、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」は、温度ＴｅｍｐAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位との電位差「ＶＰA－ＶＲA」よりも大きくなるようにする。さらに／あるいは、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」は、温度ＴｅｍｐAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの中間端子２２－Ａにおける電位ＶＲAとゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」よりも小さくなるようにする。
また、例えば、温度センサ２５－Ａが検出した電力用半導体素子ＱAが第１の温度ＴｅｍｐAであり、温度センサ２５－Ｂが検出した電力用半導体素子ＱBが第１の温度ＴｅｍｐAより高い第３の温度ＴｅｍｐBである場合（すなわちＴｅｍｐA＜ＴｅｍｐBである場合）は、第１の温度ＴｅｍｐAを検出した温度センサ２５－Ａに対応する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａから出力されるゲート駆動電圧の正側電位ＶＰA及び負側電位ＶＮAの各々は、第３の温度ＴｅｍｐBを検出した温度センサ２５－Ｂに対応する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂから出力されるゲート駆動電圧の正側電位ＶＰB及び負側電位ＶＮBの各々よりも高くなるようにする。
より詳しくは、ＴｅｍｐA＜ＴｅｍｐBである場合、例えば、温度ＴｅｍｐAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａは、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力するゲート駆動電圧の正側電位ＶＰBよりも高いゲート駆動電圧の正側電位ＶＰAを出力し、かつ、ゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａは、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力するゲート駆動電圧の負側電位ＶＮBよりも、高いゲート駆動電圧の負側電位ＶＮAを出力する。ここで、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの正側電位出力部２１Ｐ－Ｂが出力する正側電位ＶＰBと中間端子２２－Ｂにおける電位ＶＲBとの電位差「ＶＰB－ＶＲB」は、温度ＴｅｍｐAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの正側電位出力部２１Ｐ－Ａが出力する正側電位ＶＰAと中間端子２２－Ａにおける電位との電位差「ＶＰA－ＶＲA」よりも小さくなるようにする。さらに／あるいは、温度ＴｅｍｐBを有する電力用半導体素子ＱBに対応するゲート駆動電圧可変部１１－Ｂの中間端子２２－Ｂにおける電位ＶＲBとゲート駆動電圧可変部１１－Ｂの負側電位出力部２１Ｎ－Ｂが出力する負側電位ＶＮBとの電位差「ＶＲB－ＶＮB」は、温度ＴｅｍｐAを有する電力用半導体素子ＱAに対応するゲート駆動電圧可変部１１－Ａの中間端子２２－Ａにおける電位ＶＲAとゲート駆動電圧可変部１１－Ａの負側電位出力部２１Ｎ－Ａが出力する負側電位ＶＮAとの電位差「ＶＲA－ＶＮA」よりも大きくなるようにする。
なお、上述した第１の変形例及び第２の変形例は組み合わせて実施してもよく、この場合は、電力変換回路部２から出力される電流の値もしくは電力変換制御部３が電力変換回路部２の電力変換動作を制御するために生成する電流指令の値と、温度センサにより検出された電力用半導体素子の温度と、に応じて、ゲート駆動電圧の正側電位及び負側電位を変化させる。
以上説明したように、本開示の一実施形態及び各変形例によれば、ゲート線におけるゲート信号の伝達時間や電力用半導体素子の特性にバラツキがあったとしても、電力用半導体素子の各々のオン動作及びオフ動作についてのスイッチングタイミングを揃えることができ、電力用半導体素子に印加される電圧の不均衡を抑制することができる。
１ ゲート駆動装置
２ 電力変換回路部
３ 電力変換制御部
１１－Ａ、１１－Ｂ、１１－Ｃ ゲート駆動電圧可変部
１２－Ａ、１２－Ｂ、１２－Ｃ ゲート線
１３ 磁気結合部
２１－Ａ、２１－Ｂ 直流電源
２１Ｐ－Ａ、２１Ｐ－Ｂ、２１Ｐ－Ｃ 正側電位出力部
２１Ｎ－Ａ、２１Ｎ－Ｂ、２１Ｎ－Ｃ 負側電位出力部
２２－Ａ、２２－Ｂ、２２－Ｃ 中間端子
２３Ｐ－Ａ、２３Ｐ－Ｂ、２３Ｐ－Ｃ 正側スイッチ
２３Ｎ－Ａ、２３Ｎ－Ｂ、２３Ｎ－Ｃ 負側スイッチ
２４－Ａ、２４－Ｂ セレクター回路
２５－Ａ、２５－Ｂ 温度センサ
２６－Ａ、２６－Ｂ、２６－Ｃ 切替えスイッチ
３０ 磁性体
５０ アーム
６０ レグ
１００ 電力変換装置
２００ 直流電源
３００ 負荷
Ｃ コンデンサ
ＤA、ＤB、ＤC ダイオード
Ｐ1、Ｐ2 端子
ＱA、ＱB、ＱC 電力用半導体素子
Ｔ1 端子
Ｔ2 端子

Claims (12)

  1. 複数個直列に接続された電力用半導体素子のゲート駆動装置であって、
    前記電力用半導体素子に対応して設けられ、可変のゲート駆動電圧を出力するゲート駆動電圧可変部であって、出力する前記ゲート駆動電圧の電位を前記電力用半導体素子間の電気的特性の差に応じて可変するゲート駆動電圧可変部と、
    前記ゲート駆動電圧可変部から出力された前記ゲート駆動電圧を対応する前記電力用半導体素子の各々のゲート端子に供給するゲート線と、
    前記ゲート線の各々を互いに磁気結合する磁気結合部と、
    を備え、
    第１のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第１のゲート閾値電圧より高い第２のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、低いゲート駆動電圧の正側電位及び負側電位を出力し、
    前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
    前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位である、ゲート駆動装置。
  2. 前記第２のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差は、前記第１のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差よりも大きい、請求項１に記載のゲート駆動装置。
  3. 前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
    前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
    前記第２のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差は、前記第１のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差よりも小さい、請求項１または２に記載のゲート駆動装置。
  4. 第１のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第１のゲート閾値電圧より低い第３のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力する、請求項１に記載のゲート駆動装置。
  5. 前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
    前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
    前記第３のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差は、前記第１のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記正側電位と前記中間端子における電位との電位差よりも小さい、請求項４に記載のゲート駆動装置。
  6. 前記ゲート駆動電圧可変部の各々は、前記ゲート駆動電圧の正側電位を出力する正側電位出力部と、前記正側電位出力部に直列に接続され、前記ゲート駆動電圧の負側電位を出力する負側電位出力部と、を有し、
    前記ゲート駆動電圧可変部の各々において、前記正側電位出力部と前記負側電位出力部との間の接続点である中間端子における電位と、当該ゲート駆動電圧可変部に対応する前記電力用半導体素子の出力端子における電位と、が同電位であり、
    前記第３のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差は、前記第１のゲート閾値電圧を有する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部の前記中間端子における電位と当該ゲート駆動電圧可変部が出力する前記負側電位との電位差よりも大きい、請求項４または５に記載のゲート駆動装置。
  7. 前記電力用半導体素子の各々に対応して設けられる温度センサをさらに備え、
    前記ゲート駆動電圧可変部の各々は、対応する前記温度センサにより検出された前記電力用半導体素子の温度に応じて、前記ゲート駆動電圧の正側電位及び負側電位を変化させる、請求項１～６のいずれか一項に記載のゲート駆動装置。
  8. 第１の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第１の温度より低い第２の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、低いゲート駆動電圧の正側電位及び負側電位を出力する、請求項７に記載のゲート駆動装置。
  9. 第１の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部は、前記第１の温度より高い第３の温度を検出した前記温度センサに対応する前記電力用半導体素子に対応する前記ゲート駆動電圧可変部が出力する前記ゲート駆動電圧の正側電位及び負側電位の各々よりも、高いゲート駆動電圧の正側電位及び負側電位を出力する、請求項７または８に記載のゲート駆動装置。
  10. 請求項１～９のいずれか一項に記載のゲート駆動装置と、
    複数個直列に接続された前記電力用半導体素子が設けられたアームを有し、前記電力用半導体素子のオンオフ動作に応じて電力変換動作を行う電力変換回路部と、
    前記電力変換回路部の電力変換動作を制御する電力変換制御部と、
    を備える、電力変換装置。
  11. 前記ゲート駆動電圧可変部の各々は、前記電力変換回路部から出力される電流の値に応じて、前記ゲート駆動電圧の正側電位及び負側電位を変化させる、請求項１０に記載の電力変換装置。
  12. 前記ゲート駆動電圧可変部の各々は、前記電力変換制御部が前記電力変換回路部の電力変換動作を制御するために生成する電流指令の値に応じて、前記ゲート駆動電圧の正側電位及び負側電位を変化させる、請求項１０に記載の電力変換装置。
JP2021155913A 2021-09-24 2021-09-24 電力用半導体素子のゲート駆動装置及び電力変換装置 Active JP7655828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021155913A JP7655828B2 (ja) 2021-09-24 2021-09-24 電力用半導体素子のゲート駆動装置及び電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021155913A JP7655828B2 (ja) 2021-09-24 2021-09-24 電力用半導体素子のゲート駆動装置及び電力変換装置

Publications (2)

Publication Number Publication Date
JP2023047023A JP2023047023A (ja) 2023-04-05
JP7655828B2 true JP7655828B2 (ja) 2025-04-02

Family

ID=85778534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021155913A Active JP7655828B2 (ja) 2021-09-24 2021-09-24 電力用半導体素子のゲート駆動装置及び電力変換装置

Country Status (1)

Country Link
JP (1) JP7655828B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025262865A1 (ja) * 2024-06-20 2025-12-26 三菱電機株式会社 ゲート駆動装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082281A (ja) 2005-09-12 2007-03-29 Denso Corp 電力変換回路の制御装置
JP2007116819A (ja) 2005-10-20 2007-05-10 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置
JP2008043003A (ja) 2006-08-03 2008-02-21 Fuji Electric Systems Co Ltd 電圧駆動型半導体素子のゲート駆動装置
JP2008048569A (ja) 2006-08-21 2008-02-28 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路および電力変換装置
JP2011200037A (ja) 2010-03-19 2011-10-06 Toyota Motor Corp 半導体電力変換装置
JP2013099181A (ja) 2011-11-04 2013-05-20 Toyota Central R&D Labs Inc 駆動回路
JP2017046438A (ja) 2015-08-26 2017-03-02 株式会社日立製作所 パワー半導体素子の駆動回路、電力変換ユニットおよび電力変換装置
US20180123579A1 (en) 2015-04-14 2018-05-03 Power Integrations Gmbh Paralleling power switches using a differential mode choke in the gate drive loop
JP2019075891A (ja) 2017-10-16 2019-05-16 株式会社日立製作所 電力変換装置
JP2019193481A (ja) 2018-04-26 2019-10-31 株式会社日立製作所 電力変換装置の駆動回路、及び、電力変換装置
JP2020182334A (ja) 2019-04-25 2020-11-05 株式会社デンソー 駆動回路
US20210091701A1 (en) 2019-09-23 2021-03-25 Power Integrations, Inc. External adjustment of a drive control of a switch

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082281A (ja) 2005-09-12 2007-03-29 Denso Corp 電力変換回路の制御装置
JP2007116819A (ja) 2005-10-20 2007-05-10 Fuji Electric Holdings Co Ltd 電圧駆動型半導体素子のゲート駆動回路及びこれを用いた電力変換装置
JP2008043003A (ja) 2006-08-03 2008-02-21 Fuji Electric Systems Co Ltd 電圧駆動型半導体素子のゲート駆動装置
JP2008048569A (ja) 2006-08-21 2008-02-28 Mitsubishi Electric Corp 半導体スイッチング素子の駆動回路および電力変換装置
JP2011200037A (ja) 2010-03-19 2011-10-06 Toyota Motor Corp 半導体電力変換装置
JP2013099181A (ja) 2011-11-04 2013-05-20 Toyota Central R&D Labs Inc 駆動回路
US20180123579A1 (en) 2015-04-14 2018-05-03 Power Integrations Gmbh Paralleling power switches using a differential mode choke in the gate drive loop
JP2017046438A (ja) 2015-08-26 2017-03-02 株式会社日立製作所 パワー半導体素子の駆動回路、電力変換ユニットおよび電力変換装置
JP2019075891A (ja) 2017-10-16 2019-05-16 株式会社日立製作所 電力変換装置
JP2019193481A (ja) 2018-04-26 2019-10-31 株式会社日立製作所 電力変換装置の駆動回路、及び、電力変換装置
JP2020182334A (ja) 2019-04-25 2020-11-05 株式会社デンソー 駆動回路
US20210091701A1 (en) 2019-09-23 2021-03-25 Power Integrations, Inc. External adjustment of a drive control of a switch

Also Published As

Publication number Publication date
JP2023047023A (ja) 2023-04-05

Similar Documents

Publication Publication Date Title
CN113162591B (zh) 栅极驱动电路
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
JPWO2019038957A1 (ja) 制御回路および電力変換装置
CN110401335B (zh) 驱动电路、功率模块以及电力变换系统
CN113497610B (zh) 可降低功率半导体传导损耗的栅极驱动电路
CN112787489B (zh) 半导体装置的驱动装置及驱动方法和电力变换装置
US7696650B2 (en) Driving circuit for switching elements
JP7378372B2 (ja) 半導体装置
CN111656658B (zh) 负电压生成电路和使用该负电压生成电路的电力转换装置
JP7655828B2 (ja) 電力用半導体素子のゲート駆動装置及び電力変換装置
JP7586730B2 (ja) ゲート駆動装置
EP3322093A1 (en) Gate trajectory control for zero overshoot switching
JP2018074676A (ja) ゲート駆動回路
JP2020096444A (ja) スイッチング回路
JP2020088968A (ja) 電力変換装置
CN108964458A (zh) 高效开关电路
CN116780864A (zh) 开关元件的驱动电路和智能功率模块
JP7443795B2 (ja) ゲート駆動装置およびスイッチング装置
JP2014089487A (ja) パワーデバイス装置
JP2019029763A (ja) スイッチング回路
JP6370524B1 (ja) ゲート駆動回路
CN109983699B (zh) 栅极驱动电路
WO2025262865A1 (ja) ゲート駆動装置
JP2021082879A (ja) 論理回路および回路チップ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20241112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20241112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250321

R150 Certificate of patent or registration of utility model

Ref document number: 7655828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150