JP7703992B2 - 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 - Google Patents

Description

本開示は、炭化珪素半導体装置及び炭化珪素半導体装置の製造方法に関する。

トレンチゲート型のＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）において、ドレイン側から見てトレンチ底部がｐ型シールド領域から露出した構造や、トレンチ底部がトレンチ幅と同じ幅のｐ型シールド領域で覆われている構造が知られている（例えば、特許文献１～３参照）。

特開２０１４－００３０５１号公報 特開２０１８－１８６２７０号公報 特開２０１９－１９５０８１号公報

ドレイン側から見てトレンチ底部がｐ型シールド領域から露出した構造や、トレンチ底部がトレンチ幅と同じ幅のｐ型シールド領域で覆われている構造においては、オフ動作時のゲート絶縁膜への電界集中が大きくなる場合がある。

本開示は、ゲートトレンチの底面の近傍での電界集中を緩和することができる炭化珪素半導体装置及び炭化珪素半導体装置の製造方法を提供することを目的とする。

本開示の炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有する第１半導体領域と、前記第１半導体領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記第１半導体領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記第１半導体領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、前記炭化珪素基板は、前記底面と前記第２主面との間に設けられ、かつ前記第２導電型を有する電界緩和領域を更に有し、前記電界緩和領域は、前記底面から前記第２主面の側に１．５μｍ離れた第１位置における第１幅よりも前記底面に接する第２位置における第２幅が広く、かつ前記第１幅が前記底面の幅よりも広い。

本開示によれば、ゲートトレンチの底面の近傍での電界集中を緩和することができる。

図１は、実施形態に係る炭化珪素半導体装置を示す断面図である。 図２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（１）である。 図３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（２）である。 図４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（３）である。 図５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（４）である。 図６は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（５）である。 図７は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（６）である。 図８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（７）である。 図９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（８）である。 図１０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（９）である。 図１１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（１０）である。 図１２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（１１）である。 図１３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（１２）である。 図１４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（１３）である。 図１５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（１４）である。 図１６は、実施形態の変形例に係る炭化珪素半導体装置の製造方法を示す断面図である。 図１７は実施形態の変形例に係る炭化珪素半導体装置を示す断面図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有する第１半導体領域と、前記第１半導体領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記第１半導体領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記第１半導体領域に至る側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、前記炭化珪素基板は、前記底面と前記第２主面との間に設けられ、かつ前記第２導電型を有する電界緩和領域を更に有し、前記電界緩和領域は、前記底面から前記第２主面の側に１．５μｍ離れた第１位置における第１幅よりも前記底面に接する第２位置における第２幅が広く、かつ前記第１幅が前記底面の幅よりも広い。

ゲートトレンチの底面と第２主面との間に電界緩和領域が設けられ、第１主面に垂直な方向から平面視したときに、電界緩和領域によってゲートトレンチを隠すことができる。これにより、ゲートトレンチの底面の近傍での電界集中を緩和し、ゲート絶縁膜の絶縁破壊を抑制することができる。また、短絡耐量が向上する。

〔２〕 〔１〕において、前記電界緩和領域は、前記底面に接し、かつ前記第１幅を有する第１電界緩和領域と、前記第１電界緩和領域から前記ゲートトレンチの幅方向に張り出した第２電界緩和領域と、を有し、前記第１電界緩和領域における前記第２導電型の不純物の実効濃度は、前記第２電界緩和領域における前記第２導電型の不純物の実効濃度よりも低くてもよい。第１電界緩和領域からゲートトレンチの幅方向に張り出した第２電界緩和領域が設けられていることにより、ゲートトレンチの底面の近傍での電界集中をより緩和することができる。

〔３〕 〔２〕において、前記第１電界緩和領域における前記第１主面に垂直な方向の長さから前記第２電界緩和領域における前記第１主面に垂直な方向の長さを減算した長さは、前記第２電界緩和領域における前記第１主面に垂直な方向の長さの３倍以上１５倍以下であってもよい。この場合、ゲートトレンチの直下における電界緩和領域が深くなり、耐圧及び短絡耐量が向上する。

〔４〕 〔２〕又は〔３〕において、前記第１半導体領域は、前記第１電界緩和領域上に位置する第２半導体領域と、前記第２電界緩和領域上に位置する第３半導体領域と、を有し、前記第２半導体領域における前記第１導電型の不純物の実効濃度は、前記第３半導体領域における前記第１導電型の不純物の実効濃度よりも高くてもよい。この場合、第１電界緩和領域上及び第２電界緩和領域上に位置する半導体領域が狭窄し、帰還容量を低減しつつ短絡耐量を向上させることができる。帰還容量が低減するので、スイッチング速度が向上する。

〔５〕 〔４〕において、前記ボディ領域は、前記第２半導体領域上に位置する第１ボディ領域と、前記第３半導体領域上に位置する第２ボディ領域と、を有し、前記第１ボディ領域における前記第２導電型の不純物の実効濃度は、前記第２ボディ領域における前記第２導電型の不純物の実効濃度よりも低くてもよい。この場合、第２電界緩和領域の直上の第２ボディ領域における第２導電型の不純物の実効濃度を選択的に高くすることができる。これにより、短チャネル化を抑制しつつ、第１ボディ領域における第２導電型の不純物の実効濃度を低くすることが可能となり、オン抵抗を低減することができる。

〔６〕 〔１〕～〔５〕において、前記第１半導体領域は、ドリフト領域と、前記ドリフト領域と前記ボディ領域との間に位置する電流拡散領域と、を有し、前記電流拡散領域における前記第１導電型の不純物の実効濃度は、前記ドリフト領域における前記第１導電型の不純物の実効濃度よりも高く、前記ゲートトレンチの前記側面は、前記電流拡散領域に至ってもよい。ドリフト領域とボディ領域との間に電流拡散領域が設けられていることにより、狭窄領域のオン抵抗を低減することができる。

〔７〕 本開示の他の一態様に係る炭化珪素半導体装置の製造方法は、第１主面と、前記第１主面と反対側の第２主面とを有し、かつ第１導電型を有する第１半導体領域を有する炭化珪素基板を準備する工程と、前記第１主面上に第１マスクを形成する工程と、前記第１マスク上に第２マスクを形成する工程と、前記第１マスク及び前記第２マスクを用いて、前記炭化珪素基板に対してイオン注入を行うことにより、前記第１導電型と異なる第２導電型を有する電界緩和領域を形成する工程と、を有し、前記第１マスクは、第１開口を有し、前記第２マスクは、前記第１主面に垂直な方向から見て前記第１開口と重なるように位置し、かつ前記第１開口よりも開口幅が広い第２開口を有する。

第１マスク及び第２マスクを用いて、炭化珪素基板に対してイオン注入を行うことにより、ゲートトレンチの底面と第２主面との間に電界緩和領域を形成することができる。また、第１主面に垂直な方向から平面視したときに、電界緩和領域によってゲートトレンチを隠すことができる。これにより、ゲートトレンチの底面の近傍での電界集中を緩和し、ゲート絶縁膜の絶縁破壊を抑制することができる。

また、第１開口の直下ではイオンが第１マスクを構成する材料の結晶原子に衝突することなく炭化珪素エピタキシャル層に注入される。これにより、第１開口の直下では、炭化珪素エピタキシャル層の深い位置までイオンが注入される。その結果、第１開口の直下に位置する炭化珪素エピタキシャル層に第１電界緩和領域を形成することができる。また、第１開口の直下の側方ではイオンが第１マスクを構成する材料の結晶原子により散乱されて炭化珪素エピタキシャル層に注入される。これにより、第１開口の直下の側方では、炭化珪素エピタキシャル層の深い位置にはイオンが注入されず、浅い位置にイオンが注入される。その結果、第１開口の直下の側方に位置する炭化珪素エピタキシャル層に第２電界緩和領域を形成することができる。第１電界緩和領域からゲートトレンチの幅方向に張り出した第２電界緩和領域が設けられていることにより、ゲートトレンチの底面の近傍での電界集中をより緩和することができる。

〔８〕 〔７〕において、前記第１開口及び前記第２開口は、前記炭化珪素基板の［１１－２０］方向に沿って延在してもよい。この場合、第１開口の直下に位置する炭化珪素エピタキシャル層の深くまでイオンを注入することができる。

〔９〕 〔７〕又は〔８〕において、前記第１マスクは、ポリシリコン又は酸化シリコンにより形成され、前記第２マスクは、レジストにより形成されてもよい。第１マスクと第２マスクとが異なる材料により形成されることにより、第２マスクに第２開口を形成する際に第１マスクの第１開口がエッチングされることを抑制できる。そのため、容易に異なる開口幅の２つの開口を形成できる。

〔１０〕 〔７〕～〔９〕において、前記第１開口の開口幅は、前記第２開口の開口幅よりも狭く、前記第１開口の開口幅と前記第２開口の開口幅との差は、０．２μｍ以上１．０μｍ以下であってもよい。この場合、所望のイオン注入プロファイルを得やすい。

〔１１〕 〔７〕～〔１０〕において、前記第１開口の幅方向における中心と前記第２開口の幅方向における中心との間の位置ずれ量は、０．２μｍ以内であってもよい。この場合、第１電界緩和領域からゲートトレンチの幅方向に略均等に張り出した第２電界緩和領域を形成することができる。

〔１２〕 本開示の他の一態様に係る炭化珪素半導体装置の製造方法は、第１主面と、前記第１主面と反対側の第２主面とを有し、かつ第１導電型を有する第１半導体領域を有する炭化珪素基板を準備する工程と、前記第１主面上にレジストにより形成される第３マスクを形成する工程と、前記第３マスクを用いて、前記炭化珪素基板に対してイオン注入を行うことにより、前記第１導電型と異なる第２導電型を有する電界緩和領域を形成する工程と、を有し、前記第３マスクは、厚さ方向において開口幅が変化する第３開口を有する。

第３マスクを用いて、炭化珪素基板に対してイオン注入を行うことにより、ゲートトレンチの底面と第２主面との間に電界緩和領域を形成することができる。また、第１主面に垂直な方向から平面視したときに、電界緩和領域によってゲートトレンチを隠すことができる。これにより、ゲートトレンチの底面の近傍での電界集中を緩和し、ゲート絶縁膜の絶縁破壊を抑制することができる。

また、第３マスクが厚さ方向において開口幅が変化する第３開口を有しているので、第１マスク及び第２マスクを有する場合と同様に、炭化珪素エピタキシャル層に第１電界緩和領域及び第２電界緩和領域を形成することができる。これにより、ゲートトレンチの底面の近傍での電界集中をより緩和することができる。

〔１３〕 〔１２〕において、前記第３開口は、幅方向の断面形状が樽型を有してもよい。この場合、所望のイオン注入プロファイルを得やすい。

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。

（炭化珪素半導体装置）
図１を参照し、実施形態に係る炭化珪素半導体装置について説明する。図１に示されるように、実施形態に係る炭化珪素半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０とを主に有している。

炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は、第１主面１を構成する。炭化珪素単結晶基板５０は、第２主面２を構成する。炭化珪素単結晶基板５０及び炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含み、ｎ型を有する。炭化珪素基板１０には、半導体素子が形成されている。

第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面又は（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

実施形態では、炭化珪素基板１０に半導体素子の一例として電界効果トランジスタが形成されている。炭化珪素エピタキシャル層４０は、ドリフト領域１１と、電流拡散領域１４と、ボディ領域１２と、ソース領域１３と、電界緩和領域１６と、コンタクト領域１８とを主に有する。

ドリフト領域１１は、例えば窒素又はリン（Ｐ）等のｎ型不純物を含み、ｎ型を有する。ドリフト領域１１へのｎ型不純物の添加は、イオン注入によってではなく、ドリフト領域１１のエピタキシャル成長の際の不純物添加によって行われていることが好ましい。ドリフト領域１１は第１半導体領域の一部である。

電流拡散領域１４は、ドリフト領域１１上に設けられている。電流拡散領域１４は、例えばリン等のｎ型不純物を含み、ｎ型を有する。ドリフト領域１１上に電流拡散領域１４が設けられていることにより、狭窄領域のオン抵抗を低減することができる。電流拡散領域１４は、例えば第１電流拡散領域１４ａと、第２電流拡散領域１４ｂとを主に有する。第１電流拡散領域１４ａは、後述する第１電界緩和領域１６ａ上に設けられている。第２電流拡散領域１４ｂは、後述する第２電界緩和領域１６ｂ上に設けられている。第１電流拡散領域１４ａのｎ型不純物の実効濃度は、第２電流拡散領域１４ｂのｎ型不純物の実効濃度よりも高くてもよい。この場合、電流拡散領域１４が狭窄し、帰還容量を低減しつつ短絡耐量を向上させることができる。帰還容量が低減するので、スイッチング速度が向上する。第１電流拡散領域１４ａのｎ型不純物の実効濃度は、例えば１．５×１０^１７ｃｍ^－３以上３．０×１０^１８ｃｍ^－３以下である。第２電流拡散領域１４ｂのｎ型不純物の実効濃度は、例えば５．０×１０^１６ｃｍ^－３以上１．０×１０^１７ｃｍ^－３以下である。なお、ｎ型不純物の実効濃度は、ｎ型不純物の濃度からｐ型不純物の濃度を減算した濃度である。電流拡散領域１４は第１半導体領域の一部である。第１電流拡散領域１４ａは第２半導体領域の一例である。第２電流拡散領域１４ｂは第３半導体領域の一例である。

ボディ領域１２は、電流拡散領域１４上に設けられている。ボディ領域１２は、例えばアルミニウム（Ａｌ）等のｐ型不純物を含み、ｐ型を有する。ボディ領域１２は、例えば第１ボディ領域１２ａと、第２ボディ領域１２ｂとを主に有する。第１ボディ領域１２ａは、第１電流拡散領域１４ａ上に設けられている。第２ボディ領域１２ｂは、第２電流拡散領域１４ｂ上に設けられている。第１ボディ領域１２ａのｐ型不純物の実効濃度は、第２ボディ領域１２ｂのｐ型不純物の実効濃度よりも低くてもよい。この場合、第２電界緩和領域１６ｂの直上の第２ボディ領域１２ｂにおけるｐ型不純物の実効濃度を選択的に高くすることができる。これにより、短チャネル化を抑制しつつ、第１ボディ領域１２ａにおけるｐ型不純物の実効濃度を低くすることが可能となり、オン抵抗を低減することができる。第１ボディ領域１２ａのｐ型不純物の実効濃度は、例えば２．０×１０^１７ｃｍ^－３以上３．０×１０^１８ｃｍ^－３以下である。第２ボディ領域１２ｂのｐ型不純物の実効濃度は、例えば３．０×１０^１７ｃｍ^－３以上５．０×１０^１８ｃｍ^－３以下である。なお、ｐ型不純物の実効濃度は、ｐ型不純物の濃度からｎ型不純物の濃度を減算した濃度である。

ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、例えば窒素又はリン等のｎ型不純物を含み、ｎ型を有する。ソース領域１３は、第１主面１を構成する。ソース領域１３のｎ型不純物の実効濃度は、例えば１．０×１０^１８ｃｍ^－３以上７．０×１０^１９ｃｍ^－３以下である。

コンタクト領域１８は、例えばアルミニウム等のｐ型不純物を含み、ｐ型を有する。コンタクト領域１８は、第１主面１を構成する。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２と接する。

第１主面１には、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。側面３は、ソース領域１３、ボディ領域１２及び電流拡散領域１４を貫通して電界緩和領域１６に至る。底面４は、側面３と連なる。底面４は、例えば第２主面２と平行な平面である。底面４を含む平面に対する側面３の角度は、例えば５０°以上６５°以下である。この角度は、例えば５５°以上であってもよい。この角度は、例えば６０°以下であってもよい。側面３は、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。底面４を含む平面に対する側面３の角度が９０°であってもよい。ゲートトレンチ５は、例えば第１主面１と平行な方向に沿ってストライプ状に伸長している。ゲートトレンチ５は、ハニカム状に伸長していてもよいし、アイランド状に点在していてもよい。

電界緩和領域１６は、例えばアルミニウム等のｐ型不純物を含み、ｐ型を有する。電界緩和領域１６は、ゲートトレンチ５の底面４と第２主面２との間に設けられている。電界緩和領域１６の上端面は、ゲートトレンチ５の底面４と接する。電界緩和領域１６の中心軸は、ゲートトレンチ５の中心軸と一致してもよい。電界緩和領域１６は、ゲートトレンチ５の底面４から第２主面２の側に１．５μｍ離れた位置においてゲートトレンチ５の底面４の幅よりも広い第１幅Ｗ１を有する。電界緩和領域１６は、ゲートトレンチ５の底面４に接する位置において第１幅Ｗ１よりも広い第２幅Ｗ２を有する。

電界緩和領域１６は、例えば第１電界緩和領域１６ａと、第２電界緩和領域１６ｂとを主に有する。第１電界緩和領域１６ａは、第１幅Ｗ１を有する。第１電界緩和領域１６ａの上端面は、ゲートトレンチ５の底面４及び第１電流拡散領域１４ａの下端面に接する。第２電界緩和領域１６ｂは、第１電界緩和領域１６ａからゲートトレンチ５の幅方向に張り出した領域である。第２電界緩和領域１６ｂの上端面は、第２電流拡散領域１４ｂの下端面に接する。第１電界緩和領域１６ａと第２電界緩和領域１６ｂの深さの差Ｄ１は、第２電界緩和領域１６ｂの深さＤ２の３倍以上１５倍以上であってもよい。この場合、ゲートトレンチの直下における電界緩和領域１６が深くなり、耐圧及び短絡耐量が向上する。第１電界緩和領域１６ａのｐ型不純物の実効濃度は、第２電界緩和領域１６ｂのｐ型不純物の実効濃度よりも低くてもよい。第１電界緩和領域１６ａのｐ型不純物の実効濃度は、例えば５．０×１０^１６ｃｍ^－３以上３．０×１０^１７ｃｍ^－３以下である。第２電界緩和領域１６ｂのｐ型不純物の実効濃度は、例えば１．０×１０^１７ｃｍ^－３以上２．０×１０^１８ｃｍ^－３以下である。

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３及び底面４に接する。ゲート絶縁膜８１は、底面４において電界緩和領域１６と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２及び電流拡散領域１４の各々と接する。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接してもよい。

ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の一部は、第１主面１上に配置されていてもよい。

層間絶縁膜８３は、ゲート電極８２及びゲート絶縁膜８１に接して設けられている。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁する。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。

ソース電極６０は、第１主面１に接する。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。

コンタクト電極６１は、第１主面１において、ソース領域１３及びコンタクト領域１８に接する。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１は、チタン（Ｔｉ）と、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極６１は、ソース領域１３及びコンタクト領域１８とオーミック接合する。

ソース配線６２は、層間絶縁膜８３の上面及び側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、層間絶縁膜８３及びコンタクト電極６１の各々と接する。ソース配線６２は、例えばアルミニウム又は銅（Ｃｕ）を含む材料から構成されている。ソース配線６２は、アルミニウム及び銅を含む材料から構成されていてもよい。ソース電極６０は、層間絶縁膜８３によりゲート電極８２から電気的に絶縁されている。ソース電極６０は、ソース配線６２と層間絶縁膜８３との間に窒化チタン（ＴｉＮ）膜等のバリアメタル膜を含んでもよい。

ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接する。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極７０は、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合する。

なお、上記の各不純物領域におけるｐ型不純物の濃度及びｎ型不純物の濃度は、例えば走査型静電容量顕微鏡（scanning capacitance microscope：ＳＣＭ）を用いた測定又は二次イオン質量分析（secondary ion mass spectrometry：ＳＩＭＳ）等により測定できる。

以上に説明した実施形態に係る炭化珪素半導体装置１００によれば、ゲートトレンチ５の底面４と第２主面２との間に電界緩和領域１６が設けられ、第１主面１に垂直な方向から平面視したときに、電界緩和領域１６によってゲートトレンチ５を隠すことができる。これにより、ゲートトレンチ５の底面４の近傍での電界集中を緩和し、ゲート絶縁膜８１の絶縁破壊を抑制することができる。また、短絡耐量が向上する。また、第１電界緩和領域１６ａからゲートトレンチ５の幅方向に張り出した第２電界緩和領域１６ｂが設けられていることにより、ゲートトレンチ５の底面４の近傍での電界集中をより緩和することができる。

（炭化珪素半導体装置の製造方法）
図２～図１５を参照し、実施形態に係る炭化珪素半導体装置１００の製造方法について説明する。

まず、図２に示されるように、炭化珪素単結晶基板５０を準備する。次に、炭化珪素単結晶基板５０上に炭化珪素エピタキシャル層４０を形成する。例えば、炭化珪素単結晶基板５０は、窒素等のｎ型不純物を含み、ｎ型を有する。例えば、炭化珪素エピタキシャル層４０は窒素等のｎ型不純物を添加したエピタキシャル成長により形成できる。このようにして、第１主面１と、第２主面２とを有する炭化珪素基板１０が得られる。

次に、図３に示されるように、炭化珪素エピタキシャル層４０上に第１マスク９１を形成する。第１マスク９１は、開口９１ａを有する。開口９１ａは、第１電界緩和領域１６ａが形成される領域上に位置する。開口９１ａは、例えば炭化珪素基板１０の［１１－２０］方向に沿って延在することが好ましい。この場合、開口９１ａの直下に位置する炭化珪素エピタキシャル層４０の深くまでイオンを注入することができる。第１マスク９１は、例えばポリシリコン又は酸化シリコンを含む材料から構成されるハードマスクであってよい。

次に、図４に示されるように、第１マスク９１上に第２マスク９２を形成する。第２マスク９２は、例えば第１マスク９１よりも厚く形成される。第２マスク９２は、開口９２ａを有する。開口９２ａは、第１電界緩和領域１６ａ及び第２電界緩和領域１６ｂが形成される領域上に位置する。開口９２ａの開口幅Ｗｂは、開口９１ａの開口幅Ｗａよりも広い。開口幅Ｗａと開口幅Ｗｂとの差は、０．２μｍ以上１．０μｍ以下であることが好ましい。この場合、所望のイオン注入プロファイルを得やすい。開口９２ａは、第１主面１に垂直な方向から見て開口９１ａと重なる。開口９２ａの中心軸Ｃｂは、開口９１ａの中心軸Ｃａと一致していてよい。開口９２ａの中心軸Ｃｂは、開口９１ａの中心軸Ｃａとずれていてもよい。この場合、開口９２ａの中心軸Ｃｂと開口９１ａの中心軸Ｃａとの間の位置ずれ量は０．２μｍ以内であることが好ましい。この場合、第１電界緩和領域１６ａからゲートトレンチ５の幅方向に略均等に張り出した第２電界緩和領域１６ｂを形成することができる。開口９２ａは、開口９１ａと同様、炭化珪素基板１０の［１１－２０］方向に沿って延在することが好ましい。第２マスク９２は、例えば第１マスク９１と異なる材料により構成される。この場合、第２マスク９２に開口９２ａを形成する際に第１マスク９１の開口９１ａがエッチングされることを抑制できる。そのため、容易に異なる開口幅の２つの開口９１ａ，９２ａを形成できる。第２マスク９２は、例えばレジストマスクであってよい。

次に、図５に示されるように、第１マスク９１及び第２マスク９２を用いて、炭化珪素エピタキシャル層４０へのチャネリング注入を行う。チャネリング注入により、第１電界緩和領域１６ａと、第２電界緩和領域１６ｂ用の注入領域が形成される。炭化珪素エピタキシャル層４０の残部の一部がドリフト領域１１として機能する。チャネリング注入においては、例えばアルミニウム等のｐ型不純物を注入する。チャネリング注入において、加速電圧は例えば７５０ｋｅＶ以上９５０ｋｅＶ以下であり、ドーズ量は例えば１．０×１０^１３／ｃｍ^２以上２．０×１０^１４／ｃｍ^２以下である。

チャネリング注入においては、開口９１ａの直下ではイオンが第１マスク９１を構成する材料の結晶原子に衝突することなく炭化珪素エピタキシャル層４０に注入される。これにより、開口９１ａの直下では、炭化珪素エピタキシャル層４０の深い位置までイオンが注入される。その結果、開口９１ａの直下に位置する炭化珪素エピタキシャル層４０に、第１主面１に垂直な方向の長さが長い第１注入領域である第１電界緩和領域１６ａが形成される。一方、開口９１ａの直下の側方ではイオンが第１マスク９１を構成する材料の結晶原子により散乱されて炭化珪素エピタキシャル層４０に注入される。これにより、開口９１ａの直下の側方では、炭化珪素エピタキシャル層４０の深い位置にはイオンが注入されず、浅い位置にイオンが注入される。その結果、開口９１ａの直下の側方に位置する炭化珪素エピタキシャル層４０に、第１主面１に垂直な方向の長さが短い第２注入領域が形成される。第２注入領域の一部は、第２電界緩和領域１６ｂを構成する。第１注入領域に注入される単位深さあたりのイオンの量と、第２注入領域に注入される単位深さあたりのイオンの量とは略同じである。そのため、第１電界緩和領域１６ａにおけるｐ型不純物の実効濃度は、第２電界緩和領域１６ｂにおけるｐ型不純物の実効濃度よりも低くなる。

次に、図６に示されるように、第１マスク９１及び第２マスク９２を除去する。

次に、図７に示されるように、炭化珪素エピタキシャル層４０に電流拡散領域１４を形成するためのイオン注入を行う。イオン注入においては、例えばリン等のｎ型不純物を注入する。イオン注入において、加速電圧は例えば４００ｋｅＶ以上９００ｋｅＶ以下であり、ドーズ量は例えば２．０×１０^１３／ｃｍ^２以上１．０×１０^１４／ｃｍ^２以下である。イオン注入においては、第１電界緩和領域１６ａ上に第１電流拡散領域１４ａが形成され、第１電流拡散領域１４ａの側方に第２電流拡散領域１４ｂが形成される。第１電流拡散領域１４ａは、ｎ型を有する炭化珪素エピタキシャル層４０の一部にｎ型不純物が注入されることにより形成される。第２電流拡散領域１４ｂは、ｐ型を有する第２注入領域の一部にｎ型不純物が注入されることにより形成される。そのため、第１電流拡散領域１４ａのｎ型不純物の実効濃度は、第２電流拡散領域１４ｂのｎ型不純物の実効濃度よりも高くなる。

次に、図８に示されるように、炭化珪素エピタキシャル層４０に第１ボディ領域１２ａ及び第２ボディ領域１２ｂを形成するためのイオン注入を行う。イオン注入においては、例えばアルミニウム等のｐ型不純物を注入する。イオン注入において、加速電圧は例えば１５０ｋｅＶ以上６００ｋｅＶ以下であり、ドーズ量は例えば１．０×１０^１３／ｃｍ^２以上１．０×１０^１４／ｃｍ^２以下である。イオン注入においては、第１電流拡散領域１４ａ上に第１ボディ領域１２ａが形成され、第２電流拡散領域１４ｂ上に第２ボディ領域１２ｂが形成される。第１ボディ領域１２ａは、ｎ型を有する炭化珪素エピタキシャル層４０の一部にｐ型不純物が注入されることにより形成される。第２ボディ領域１２ｂは、ｐ型を有する第２注入領域の一部にｐ型不純物が注入されることにより形成される。そのため、第１ボディ領域１２ａのｐ型不純物の実効濃度は、第２ボディ領域１２ｂのｐ型不純物の実効濃度よりも低くなる。

次に、図９に示されるように、炭化珪素エピタキシャル層４０にソース領域１３及びコンタクト領域１８を形成するためのイオン注入を行う。ソース領域１３を形成するためのイオン注入においては、例えばリン等のｎ型不純物を注入する。ソース領域１３を形成するためのイオン注入において、加速電圧は例えば５０ｋｅＶ以上２５０ｋｅＶ以下であり、ドーズ量は例えば１．０×１０^１４／ｃｍ^２以上１．５×１０^１５／ｃｍ^２以下である。コンタクト領域１８を形成するためのイオン注入においては、例えばアルミニウム等のｐ型不純物を注入する。コンタクト領域１８を形成するためのイオン注入において、加速電圧は例えば５０ｋｅＶ以上３００ｋｅＶ以下であり、ドーズ量は例えば１．０×１０^１５／ｃｍ^２以上６．５×１０^１５／ｃｍ^２以下である。

次に、図１０に示されるように、ソース領域１３、第１ボディ領域１２ａ及び第１電流拡散領域１４ａにゲートトレンチ５を形成する。ゲートトレンチ５は、次のようにして形成できる。

まず、ゲートトレンチ５を形成しようとする領域上に開口を有するマスク（図示せず）を形成する。次に、マスクを用いて、ソース領域１３の一部と、第１ボディ領域１２ａの一部と、第１電流拡散領域１４ａの一部とをエッチングにより除去する。エッチングにより、ゲートトレンチ５を形成しようとする領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部が形成される。

次に、凹部において熱エッチングを行う。熱エッチングは、第１主面１上にマスクが形成された状態で、例えば少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子及びフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、六フッ化硫黄（ＳＦ_６）又は四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素（Ｏ_２）ガスとの混合ガスを反応性ガスとして用い、熱処理温度を８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応性ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素（Ｎ_２）ガス、アルゴン（Ａｒ）ガス又はヘリウム（Ｈｅ）ガス等を用いることができる。

上記の熱エッチングにより、第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、第１電界緩和領域１６ａの上端面からなる底面４と、ソース領域１３、第１ボディ領域１２ａ及び第１電流拡散領域１４ａを貫通して底面４に連なる側面３とを有する。熱エッチングの後に、マスクが第１主面１から除去される。

次に、図１１に示されるように、ゲート絶縁膜８１を形成する。例えば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、第１ボディ領域１２ａと、第１電流拡散領域１４ａと、第１電界緩和領域１６ａと、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０を、酸素を含む雰囲気において、例えば１３００℃以上１４００℃以下の温度で加熱する。これにより、第１主面１と、側面３と、底面４とに接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化した後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３及び底面４が若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気において炭化珪素基板１０に対して熱処理（ＮＯアニール）を行ってもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１と第２ボディ領域１２ｂとの界面領域に窒素原子が導入される。その結果、界面領域における界面順位の形成が抑制されることで、チャネル移動度を向上させることができる。

次に、図１２に示されるように、ゲート電極８２を形成する。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（low pressure - chemical vapor deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ソース領域１３と、第１ボディ領域１２ａと、第１電流拡散領域１４ａと、第１電界緩和領域１６ａとの各々に対面するように形成される。

次に、図１３に示されるように、層間絶縁膜８３を形成する。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えばＣＶＤ法により形成される。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部がゲートトレンチ５の内部に形成されてもよい。

次に、図１４に示されるように、層間絶縁膜８３及びゲート絶縁膜８１をエッチングすることにより、層間絶縁膜８３及びゲート絶縁膜８１にコンタクトホール９０を形成する。この結果、ソース領域１３及びコンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出する。次に、第１主面１においてソース領域１３及びコンタクト領域１８に接するコンタクト電極６１用の金属膜（図示せず）を形成する。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばニッケルを含む材料から構成される。次に、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０用の金属膜（図示せず）を形成する。ドレイン電極７０用の金属膜は、例えばスパッタリング法により形成される。ドレイン電極７０用の金属膜は、例えばニッケルを含む材料から構成される。次に、合金化アニールを行う。コンタクト電極６１用の金属膜及びドレイン電極７０用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分間程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部及びドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３及びコンタクト領域１８とオーミック接合するコンタクト電極６１と、炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０とが形成される。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。ドレイン電極７０が、チタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。

次に、図１５に示されるように、ソース配線６２を形成する。具体的には、コンタクト電極６１及び層間絶縁膜８３を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法により形成される。ソース配線６２は、例えばアルミニウム又は銅を含む材料から構成される。ソース配線６２がアルミニウム及び銅を含む材料から構成されてもよい。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

このようにして電界効果トランジスタを含む炭化珪素半導体装置１００を製造できる。

以上に説明した実施形態に係る炭化珪素半導体装置１００の製造方法によれば、ゲートトレンチ５の底面４と第２主面２との間に電界緩和領域１６を形成することができる。また、第１主面１に垂直な方向から平面視したときに、電界緩和領域１６によってゲートトレンチ５を隠すことができる。これにより、ゲートトレンチ５の底面４の近傍での電界集中を緩和し、ゲート絶縁膜８１の絶縁破壊を抑制することができる。

また、開口９１ａの直下ではイオンが第１マスク９１を構成する材料の結晶原子に衝突することなく炭化珪素エピタキシャル層４０に注入される。これにより、開口９１ａの直下では、炭化珪素エピタキシャル層４０の深い位置までイオンが注入される。その結果、開口９１ａの直下に位置する炭化珪素エピタキシャル層４０に第１電界緩和領域１６ａを形成することができる。また、開口９１ａの直下の側方ではイオンが第１マスク９１を構成する材料の結晶原子により散乱されて炭化珪素エピタキシャル層４０に注入される。これにより、開口９１ａの直下の側方では、炭化珪素エピタキシャル層４０の深い位置にはイオンが注入されず、浅い位置にイオンが注入される。その結果、開口９１ａの直下の側方に位置する炭化珪素エピタキシャル層４０に第２電界緩和領域１６ｂを形成することができる。第１電界緩和領域１６ａからゲートトレンチ５の幅方向に張り出した第２電界緩和領域１６ｂが設けられていることにより、ゲートトレンチ５の底面４の近傍での電界集中をより緩和することができる。

なお、第１マスク９１と第２マスク９２との積層マスクに代えて、図１６に示されるように、炭化珪素エピタキシャル層４０上に１層の第３マスク９３を形成してもよい。第３マスク９３は、開口９３ａを有する。開口９３ａは、厚さ方向において開口幅が変化する。開口９３ａは、厚さ方向の中央部における幅Ｗｃが厚さ方向の上部及び下部における幅Ｗｄよりも広くなるようにくびれた樽型の断面形状を有していることが好ましい。この場合、所望のイオン注入プロファイルを得やすい。開口９３ａは、露光条件及び現像条件の少なくともいずれかを調整することにより、くびれ量Ｄ（＝Ｗｃ－Ｗｄ）を制御できる。

第３マスク９３を用いて、炭化珪素エピタキシャル層４０に対してイオン注入を行うことにより、ゲートトレンチ５の底面４と第２主面２との間に電界緩和領域１６を形成することができる。また、第１主面１に垂直な方向から平面視したときに、電界緩和領域１６によってゲートトレンチ５を隠すことができる。これにより、ゲートトレンチ５の底面の近傍での電界集中を緩和し、ゲート絶縁膜８１の絶縁破壊を抑制することができる。

また、第３マスク９３が厚さ方向において開口幅が変化する開口９３ａを有しているので、第１マスク９１及び第２マスク９２を有する場合と同様に、炭化珪素エピタキシャル層４０に第１電界緩和領域１６ａ及び第２電界緩和領域１６ｂを形成することができる。これにより、ゲートトレンチ５の底面４の近傍での電界集中をより緩和することができる。

［変形例］
次に、実施形態の変形例について説明する。変形例は、主にゲートトレンチの形状の点で実施形態と相違する。図１７は、実施形態の変形例に係る炭化珪素半導体装置を示す断面図である。

図１７に示されるように、変形例に係る炭化珪素半導体装置２００においては、ゲートトレンチ５の底面４が、第１電界緩和領域１６ａの上端面よりも下方に位置する。ゲートトレンチ５の側面３は、ソース領域１３、第１ボディ領域１２ａ、第１電流拡散領域１４ａ及び第１電界緩和領域１６ａに接し、底面４と連なる。他の構成は実施形態と同様である。

このような変形例によっても実施形態と同様の効果を得ることができる。

上記の実施形態では、ｎ型を第１導電型とし、かつｐ型を第２導電型として説明したが、ｐ型を第１導電型とし、かつｎ型を第２導電型としてもよい。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域（第１半導体領域の一部）
１２ ボディ領域
１２ａ 第１ボディ領域
１２ｂ 第２ボディ領域
１３ ソース領域
１４ 電流拡散領域（第１半導体領域の一部）
１４ａ 第１電流拡散領域（第２半導体領域）
１４ｂ 第２電流拡散領域（第３半導体領域）
１６ 電界緩和領域
１６ａ 第１電界緩和領域
１６ｂ 第２電界緩和領域
１８ コンタクト領域
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
９０ コンタクトホール
９１ 第１マスク
９１ａ 開口
９２ 第２マスク
９２ａ 開口
９３ 第３マスク
９３ａ 開口
１００ 炭化珪素半導体装置
２００ 炭化珪素半導体装置

Claims (10)

1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
   前記炭化珪素基板は、
   第１導電型を有する第１半導体領域と、
   前記第１半導体領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
   前記第１半導体領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
   を有し、
   前記第１主面には、前記ソース領域及び前記ボディ領域を貫通する側面と、前記側面と連なる底面とにより規定されるゲートトレンチが設けられており、
   前記炭化珪素基板は、前記底面と前記第２主面との間に前記底面と接するように設けられ、かつ前記第２導電型を有する電界緩和領域を更に有し、
   前記電界緩和領域は、前記底面から前記第２主面の側に１．５μｍ離れた第１位置における第１幅よりも前記底面に接する第２位置における第２幅が広く、かつ前記第１幅が前記底面の幅よりも広く、
   前記電界緩和領域は、
   前記底面に接し、かつ前記第１幅を有する第１電界緩和領域と、
   前記第１電界緩和領域から前記ゲートトレンチの幅方向に張り出した第２電界緩和領域と、
   を有し、
   前記第１電界緩和領域における前記第２導電型の不純物の実効濃度は、前記第２電界緩和領域における前記第２導電型の不純物の実効濃度よりも低く、
   前記第１半導体領域は、
   前記第１電界緩和領域上に位置する第２半導体領域と、
   前記第２電界緩和領域上に位置する第３半導体領域と、
   を有し、
   前記第２半導体領域における前記第１導電型の不純物の実効濃度は、前記第３半導体領域における前記第１導電型の不純物の実効濃度よりも高い、
   炭化珪素半導体装置。
2. 前記第１電界緩和領域における前記第１主面に垂直な方向の長さと前記第２電界緩和領域における前記第１主面に垂直な方向の長さとの差は、前記第２電界緩和領域における前記第１主面に垂直な方向の長さの３倍以上１５倍以下である、
   請求項１に記載の炭化珪素半導体装置。
3. 前記ボディ領域は、
   前記第２半導体領域上に位置する第１ボディ領域と、
   前記第３半導体領域上に位置する第２ボディ領域と、
   を有し、
   前記第１ボディ領域における前記第２導電型の不純物の実効濃度は、前記第２ボディ領域における前記第２導電型の不純物の実効濃度よりも低い、
   請求項１または請求項２に記載の炭化珪素半導体装置。
4. 前記第１半導体領域は、
   ドリフト領域と、
   前記ドリフト領域と前記ボディ領域との間に位置する電流拡散領域と、
   を有し、
   前記電流拡散領域における前記第１導電型の不純物の実効濃度は、前記ドリフト領域における前記第１導電型の不純物の実効濃度よりも高く、
   前記ゲートトレンチの前記側面は、前記電流拡散領域に至る、
   請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置。
5. 第１主面と、前記第１主面と反対側の第２主面とを有し、かつ第１導電型を有する第１半導体領域を有する炭化珪素基板を準備する工程と、
   前記第１主面上に第１マスクを形成する工程と、
   前記第１マスク上に第２マスクを形成する工程と、
   前記第１マスク及び前記第２マスクを用いて、前記炭化珪素基板に対してイオン注入を行うことにより、前記第１導電型と異なる第２導電型を有する電界緩和領域を形成する工程と、
   を有し、
   前記第１マスクは、第１開口を有し、
   前記第２マスクは、前記第１主面に垂直な方向から見て前記第１開口と重なるように位置し、かつ前記第１開口よりも開口幅が広い第２開口を有し、
   前記第１開口及び前記第２開口は、前記炭化珪素基板の［１１－２０］方向に沿って延在する、
   炭化珪素半導体装置の製造方法。
6. 前記第１マスクは、ポリシリコン又は酸化シリコンにより形成され、
   前記第２マスクは、レジストにより形成される、
   請求項５に記載の炭化珪素半導体装置の製造方法。
7. 前記第１開口の開口幅は、前記第２開口の開口幅よりも狭く、
   前記第１開口の開口幅と前記第２開口の開口幅との差は、０．２μｍ以上１．０μｍ以下である、
   請求項５または請求項６に記載の炭化珪素半導体装置の製造方法。
8. 前記第１開口の幅方向における中心と前記第２開口の幅方向における中心との間の位置ずれ量は、０．２μｍ以内である、
   請求項５から請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
9. 第１主面と、前記第１主面と反対側の第２主面とを有し、かつ第１導電型を有する第１半導体領域を有する炭化珪素基板を準備する工程と、
   前記第１主面上にレジストにより形成される第３マスクを形成する工程と、
   前記第３マスクを用いて、前記炭化珪素基板に対してイオン注入を行うことにより、前記第１導電型と異なる第２導電型を有する電界緩和領域を形成する工程と、
   を有し、
   前記第３マスクは、厚さ方向において開口幅が変化する第３開口を有する、
   炭化珪素半導体装置の製造方法。
10. 前記第３開口は、幅方向の断面形状が樽型を有する、
    請求項９に記載の炭化珪素半導体装置の製造方法。

Images