JP7764862B2 - 炭化珪素半導体装置 - Google Patents

Description

本開示は、炭化珪素半導体装置に関する。

本出願は、２０２０年１２月１８日出願の日本出願第２０２０－２１０１００号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

炭化珪素半導体装置の一つとして、層間絶縁膜に形成されたコンタクトホールの内側に、ボディ領域に接続されるコンタクト領域がゲートトレンチに沿って断続的に配置されたトレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている（たとえば、特許文献１）。

日本国特開２０１２－２３２９１号公報

本開示の炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な第１方向に延びるゲートトレンチが設けられており、前記ソース領域及び前記コンタクト領域に接続されたソース電極をさらに有し、前記第１主面に垂直な方向から平面視したときに、前記ゲートトレンチは前記ソース領域により囲まれ、前記ソース領域は、前記第１方向に垂直な第２方向で隣り合う前記ゲートトレンチと前記コンタクト領域とにより挟まれた部分を有する。

図１は、実施形態に係る炭化珪素半導体装置における層間絶縁膜及び第１主面の構成を示す図である。 図２は、実施形態に係る炭化珪素半導体装置における第１主面の構成を示す図である。 図３は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その１）である。 図４は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その２）である。 図５は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その３）である。 図６は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その４）である。 図７は、実施形態に係る炭化珪素半導体装置の構成を示す断面図（その５）である。 図８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。 図９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。 図１０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。 図１１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。 図１２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。 図１３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。 図１４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。 図１５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。 図１６は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。 図１７は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。 図１８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。 図１９は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１２）である。 図２０は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１３）である。 図２１は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１４）である。 図２２は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１５）である。 図２３は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１６）である。 図２４は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１７）である。 図２５は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１８）である。 図２６は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１９）である。 図２７は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２０）である。 図２８は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２１）である。 図２９は、短絡電流の経路の一例を示す図である。 図３０は、実施形態の変形例に係る炭化珪素半導体装置の構成を示す断面図である。

［本開示が解決しようとする課題］
従来のコンタクト領域が断続的に配置されたＭＯＳＦＥＴでは、十分な短絡耐量が得られない。

本開示は、短絡耐量を向上できる炭化珪素半導体装置を提供することを目的とする。

［本開示の効果］
本開示によれば、短絡耐量を向上できる。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”－”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、前記炭化珪素基板は、第１導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、を有し、前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な第１方向に延びるゲートトレンチが設けられており、前記ソース領域及び前記コンタクト領域に接続されたソース電極をさらに有し、前記第１主面に垂直な方向から平面視したときに、前記ゲートトレンチは前記ソース領域により囲まれ、前記ソース領域は、前記第１方向に垂直な第２方向で隣り合う前記ゲートトレンチと前記コンタクト領域とにより挟まれた部分を有する。

炭化珪素半導体装置が短絡状態になると、短絡電流の一部は平面視でゲートトレンチの周囲を迂回し、ソース領域の第２方向でゲートトレンチ及びコンタクト領域により挟まれた部分（狭窄部分）に達し、ゲートトレンチの側面に沿ってドリフト領域に向かって流れる。短絡電流が流れると、ゲートトレンチよりも第２主面側で熱が発生し、この熱により第１主面の近傍の温度が上昇する。この結果、特に狭窄部分の電気抵抗が上昇し、短絡電流が流れにくくなり、短絡耐量を向上できる。

〔２〕 〔１〕において、前記ソース領域は、前記第２方向で隣り合う前記ゲートトレンチにより挟まれた部分を有し、前記第１方向に垂直な断面において、前記ソース領域の前記ゲートトレンチ及び前記コンタクト領域により挟まれた部分の前記第２方向の長さは、隣り合う前記ゲートトレンチにより挟まれた部分の前記第２方向の長さよりも短くてもよい。この場合、狭窄部分により短絡耐量を向上しやすい。

〔３〕 〔１〕又は〔２〕において、前記コンタクト領域は、前記第２方向で前記ゲートトレンチの片側のみに設けられていてもよい。この場合、ソース領域のソース電極に接する部分を介して流れるオン電流の確保と、狭窄部分による短絡耐量の向上とを両立させやすい。

〔４〕 〔１〕～〔３〕において、前記炭化珪素基板は、前記ゲートトレンチの前記底面と前記第２主面との間に設けられ、前記第１方向に延び、前記第２導電型を有する電界緩和領域と、前記コンタクト領域と前記電界緩和領域とを電気的に接続し、前記第２導電型を有する接続領域と、を有し、前記第１主面に垂直な方向から平面視したときに、前記ゲートトレンチ及び前記電界緩和領域は、前記第１方向に延びる仮想直線上にあり、前記接続領域は、前記仮想直線上で前記電界緩和領域に接していてもよい。この場合、ソース電極から電界緩和領域にキャリアを供給することができ、帰還容量を低減することができる。帰還容量の低減によりスイッチング損失を低減し、スイッチング速度を向上することができる。

〔５〕 〔４〕において、前記電界緩和領域は、前記ゲートトレンチの前記底面から離れていてもよい。この場合、オン抵抗が低下してオン電流が流れやすい。

〔６〕 〔４〕又は〔５〕において、前記第１主面に垂直な方向から平面視したときに、前記ゲートトレンチの下端は、前記電界緩和領域の内側にあってもよい。この場合、ゲートトレンチの下端における電界集中を緩和しやすい。

〔７〕 〔６〕において、前記第１主面に垂直な方向から平面視したときに、前記ゲートトレンチの上端は、前記電界緩和領域の内側にあってもよい。この場合、ゲートトレンチの下端における電界集中を更に緩和しやすい。

〔８〕 〔４〕～〔７〕において、前記ゲートトレンチが複数、一定の間隔で前記仮想直線と重なって設けられており、前記接続領域は、前記第１主面に垂直な方向から平面視したときに、前記第１方向で隣り合う前記ゲートトレンチの間に設けられていてもよい。この場合、ソース電極から電界緩和領域にキャリアを供給しやすく、帰還容量の低減によりスイッチング損失を低減し、スイッチング速度を向上することができる。

〔９〕 〔８〕において、前記第１方向で隣り合う前記ゲートトレンチの間の距離は、前記ゲートトレンチの前記第１方向における寸法の０．２０倍以上０．４０倍以下であってもよい。この場合、オン電流の確保と短絡耐量の向上とを両立させやすい。

〔１０〕 〔１〕～〔９〕において、前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含んでもよい。この場合、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減することができる。

［本開示の実施形態］
本開示の実施形態は、いわゆる縦型のＭＯＳＦＥＴ（炭化珪素半導体装置）に関する。図１は、実施形態に係る炭化珪素半導体装置における層間絶縁膜及び第１主面の構成を示す図である。図２は、実施形態に係る炭化珪素半導体装置における第１主面の構成を示す図である。図３～図７は、実施形態に係る炭化珪素半導体装置の構成を示す断面図である。図３は、図１及び図２中のIII-III線に沿った断面図に相当する。図４は、図１及び図２中のIV-IV線に沿った断面図に相当する。図５は、図１及び図２中のV-V線に沿った断面図に相当する。図６は、図１及び図２中のVI-VI線に沿った断面図に相当する。図７は、図１及び図２中のVII-VII線に沿った断面図に相当する。

図１～図７に示されるように、本実施形態に係るＭＯＳＦＥＴ１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、バリアメタル膜８４と、パッシベーション膜８５とを主に有している。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素基板１０は、第１主面１と、第１主面１と反対側の第２主面２とを有する。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０及び炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）などのｎ型不純物を含みｎ型（第１導電型）を有する。

第１主面１は、｛０００１｝面または｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面または（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、電界緩和領域１６と、接続領域１７と、コンタクト領域１８とを主に有する。

ドリフト領域１１は、例えば窒素またはリン（Ｐ）などのｎ型不純物を含み、ｎ型の導電型を有する。ドリフト領域１１は、例えば第３領域１１Ｃと、第４領域１１Ｄと、第５領域１１Ｅとを主に有している。

ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、例えばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型（第２導電型）の導電型を有する。ボディ領域１２におけるｐ型不純物の実効濃度は、５×１０^１７ｃｍ^－３以上である。短チャネル効果（パンチスルー）は、ｐｎ接合領域からチャネル領域内に空乏層が広がってチャネル領域全体が空乏層になることによって発生し得る。ボディ領域１２におけるｐ型不純物の実効濃度を高くすることによって、チャネル領域に形成される空乏層の広がりを低減することができる。ボディ領域１２の厚さは、例えば０．７μｍよりも小さくてもよい。ボディ領域１２のｐ型不純物の実効濃度は、例えば１×１０^１８ｃｍ^－３程度である。

ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、例えば窒素またはリンなどのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、第１主面１を構成する。ソース領域１３は、例えば第１領域１３Ａと、第２領域１３Ｂとを主に有している。ソース領域１３のｎ型不純物の実効濃度は、ボディ領域１２のｐ型不純物の実効濃度よりも高くてもよい。ソース領域１３のｎ型不純物の実効濃度は、例えば１×１０^１９ｃｍ^－３程度である。

コンタクト領域１８は、例えばアルミニウムなどのｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８は、第１主面１を構成する。コンタクト領域１８のｐ型不純物の実効濃度は、例えばボディ領域１２のｐ型不純物の実効濃度及び接続領域１７のｐ型不純物の実効濃度よりも高い。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８のｐ型不純物の実効濃度は、例えば１×１０^１８ｃｍ^－３以上１×１０^２０ｃｍ^－３以下である。

第１主面１には、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。側面３は、ソース領域１３及びボディ領域１２を貫通してドリフト領域１１に至る。底面４は、側面３と連なる。底面４は、ドリフト領域１１に位置する。底面４は、例えば第２主面２と平行な平面である。底面４を含む平面に対する側面３の角度θ１は、例えば４５°以上６５°以下である。角度θ１は、例えば５０°以上であってもよい。角度θ１は、例えば６０°以下であってもよい。側面３は、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。

特に図１及び図２に示されるように、第１主面１に垂直な方向から平面視したときに、ゲートトレンチ５は、第１主面１と平行な第１方向に延びる仮想直線Ｌ１と重なる。第１主面１に垂直な方向から平面視したときに、ゲートトレンチ５は仮想直線Ｌ１上にある。仮想直線Ｌ１上には、複数のゲートトレンチ５が一定の間隔で設けられている。また、第１主面１に垂直な方向から平面視したときに、複数のゲートトレンチ５が、第１方向に垂直な第２方向にも一定の間隔で設けられている。複数のゲートトレンチ５が、例えばアレイ状に設けられていてもよい。

電界緩和領域１６は、例えばＡｌなどのｐ型不純物を含み、ｐ型の導電型を有する。電界緩和領域１６は、ゲートトレンチ５の底面４と第２主面２との間にある。つまり、電界緩和領域１６は、ゲートトレンチ５の底面４から離れている。電界緩和領域１６は、ゲートトレンチ５と同様に、第１主面１に垂直な方向から平面視したときに仮想直線Ｌ１と重なる。第１主面１に垂直な方向から平面視したときに、電界緩和領域１６は仮想直線Ｌ１上にある。仮想直線Ｌ１上において、電界緩和領域１６は複数のゲートトレンチ５に共通に設けられていてもよい。また、第１主面１に垂直な方向から平面視したときに、複数の電界緩和領域１６が第２方向に一定の間隔で設けられている。複数の電界緩和領域１６がストライプ状に設けられていてもよい。電界緩和領域１６のｐ型不純物の実効濃度は、例えば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。

ドリフト領域１１の第５領域１１Ｅは、電界緩和領域１６よりも第２主面２側にある。第５領域１１Ｅは、電界緩和領域１６と接している。第５領域１１Ｅは、炭化珪素単結晶基板５０よりも第１主面１側にある。第５領域１１Ｅは、電界緩和領域１６と炭化珪素単結晶基板５０とに挟まれていてもよい。第５領域１１Ｅは、炭化珪素単結晶基板５０に連なっていてもよい。第５領域１１Ｅのｎ型不純物の実効濃度は、例えば５×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

第４領域１１Ｄは、第５領域１１Ｅよりも第１主面１側にある。第４領域１１Ｄは、第５領域１１Ｅと連なっている。第４領域１１Ｄは、第２主面２と平行な方向において電界緩和領域１６と接している。第４領域１１Ｄと電界緩和領域１６とは、第２主面２と平行な同一平面に位置していてもよい。第４領域１１Ｄのｎ型不純物の実効濃度は、第５領域１１Ｅのｎ型不純物の実効濃度よりも高くてもよい。第４領域１１Ｄのｎ型不純物の実効濃度は、例えば５×１０^１６ｃｍ^－３以上５×１０^１７ｃｍ^－３以下である。

第３領域１１Ｃは、ボディ領域１２よりも第２主面２側にあり、電界緩和領域１６及び第４領域１１Ｄよりも第１主面１側にある。第３領域１１Ｃは、第４領域１１Ｄと連なっている。第３領域１１Ｃは、ボディ領域１２と、電界緩和領域１６及び第４領域１１Ｄとに挟まれている。第３領域１１Ｃは、ボディ領域１２、電界緩和領域１６及び第４領域１１Ｄの各々と接している。第３領域１１Ｃの上端面は、例えばゲートトレンチ５の底面４を含む。第３領域１１Ｃのｎ型不純物の実効濃度は、第４領域１１Ｄのｎ型不純物の実効濃度よりも低くてもよい。第３領域１１Ｃのｎ型不純物の実効濃度は、例えば５×１０^１５ｃｍ^－３以上５×１０^１６ｃｍ^－３以下である。

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３及び底面４に接する。ゲート絶縁膜８１は、底面４において電界緩和領域１６と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２及びドリフト領域１１の各々と接している。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接していてもよい。

ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の一部は、第１主面１上に配置されていてもよい。

層間絶縁膜８３は、ゲート電極８２及びゲート絶縁膜８１に接して設けられている。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。

層間絶縁膜８３は、ゲートトレンチ５及び電界緩和領域１６と同様に、第１主面１に垂直な方向から平面視したときに仮想直線Ｌ１と重なる。仮想直線Ｌ１上において、層間絶縁膜８３は複数のゲートトレンチ５に共通に設けられていてもよい。第１主面１に垂直な方向から平面視したときに、層間絶縁膜８３及びゲート絶縁膜８１には、第２方向に一定の間隔でコンタクトホール９０が形成されている。コンタクトホール９０は、第１主面１に垂直な方向から平面視したときに、第２方向で隣り合うコンタクトホール９０の間にゲートトレンチ５が位置するように設けられている。コンタクトホール９０は、第１方向に延びる。コンタクトホール９０を通じて、ソース領域１３及びコンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出している。

特に図１及び図２に示されるように、ソース領域１３の第１領域１３Ａは第１方向に延び、電界緩和領域１６及びゲートトレンチ５と同様に、第１主面１に垂直な方向から平面視したときに仮想直線Ｌ１と重なる。第１主面１に垂直な方向から平面視したときに、第１領域１３Ａは仮想直線Ｌ１上にある。仮想直線Ｌ１上において、第１領域１３Ａは複数のゲートトレンチ５に共通に設けられていてもよい。また、第１主面１に垂直な方向から平面視したときに、複数の第１領域１３Ａが第２方向に一定の間隔で設けられていてもよい。複数の第１領域１３Ａがストライプ状に設けられていてもよい。第１領域１３Ａは、第１主面１に垂直な方向から平面視したときに、仮想直線Ｌ１上に並ぶ複数のゲートトレンチ５の全周に接し、これらゲートトレンチ５を取り囲む。第１領域１３Ａは、第２方向でコンタクト領域１８に連なっている。

第２領域１３Ｂは第１方向に延びる。第２領域１３Ｂは、第１主面１に垂直な方向から平面視したときに、第２方向で隣り合う２本の仮想直線Ｌ１の間に設けられている。第２領域１３Ｂは、第２方向で各ゲートトレンチ５の片側のみに設けられていてもよい。第２領域１３Ｂは、第２方向で隣り合う２つのゲートトレンチ５のペア毎に設けられていてもよい。複数の第２領域１３Ｂがストライプ状に設けられていてもよい。第２領域１３Ｂは、第２方向で隣り合う２つの第１領域１３Ａに連なり、第２方向でこれら２つの第１領域１３Ａに挟まれていてもよい。

コンタクト領域１８は第１方向に延びる。コンタクト領域１８は、第１主面１に垂直な方向から平面視したときに、第２領域１３Ｂとは排他的に、第２方向で隣り合う２本の仮想直線Ｌ１の間に設けられている。コンタクト領域１８は、第２方向で各ゲートトレンチ５の片側のみに設けられていてもよい。コンタクト領域１８は、第２方向で隣り合う２つのゲートトレンチ５のペア毎に設けられていてもよい。複数のコンタクト領域１８がストライプ状に設けられていてもよい。コンタクト領域１８は、第２方向で隣り合う２つの第１領域１３Ａに連なり、第２方向でこれら２つの第１領域１３Ａに挟まれていてもよい。

特に図１及び図２に示されるように、コンタクト領域１８と、第２領域１３Ｂとがコンタクトホール９０を通じて層間絶縁膜８３から露出している。第１領域１３Ａの一部が層間絶縁膜８３から露出していてもよい。

接続領域１７は、例えばＡｌなどのｐ型不純物を含み、ｐ型の導電型を有する。接続領域１７は、コンタクト領域１８と電界緩和領域１６とを電気的に接続する。接続領域１７は、仮想直線Ｌ１上で電界緩和領域１６に接する。接続領域１７は、第１主面１に垂直な方向から平面視したときに、第１方向で隣り合うゲートトレンチ５の間に設けられている。接続領域１７は、ボディ領域１２またはコンタクト領域１８に接する。接続領域１７は、ボディ領域１２及びコンタクト領域１８の各々に接してもよい。第２主面２に垂直な方向で、接続領域１７は、電界緩和領域１６とコンタクト領域１８との間にあってもよい。接続領域１７は、コンタクト領域１８よりも第２主面２側にある。接続領域１７は、電界緩和領域１６よりも第１主面１側にある。第２主面２に垂直な方向で、接続領域１７が、コンタクト領域１８と電界緩和領域１６との間にあり、コンタクト領域１８及び電界緩和領域１６の各々に接していると、コンタクト領域１８と電界緩和領域１６との間の直列抵抗が低減される。接続領域１７は、第２方向に延びていてもよい。接続領域１７のｐ型不純物の実効濃度は、電界緩和領域１６のｐ型不純物の実効濃度とほぼ同じであってもよい。接続領域１７のｐ型不純物の実効濃度は、例えば５×１０^１７ｃｍ^－３以上５×１０^１８ｃｍ^－３以下である。

第１方向に並ぶ複数のゲートトレンチ５を一つのゲートトレンチ集合体と仮定すれば、ゲートトレンチ集合体が、ソース領域１３及びボディ領域１２の一部と、接続領域１７とにより複数のゲートトレンチ５に分断されているとみなすことができる。

バリアメタル膜８４は、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆う。バリアメタル膜８４は、層間絶縁膜８３及びゲート絶縁膜８１の各々と接している。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成されている。

ソース電極６０は、第１主面１に接する。ソース電極６０は、コンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３の第２領域１３Ｂと、コンタクト領域１８とに接している。コンタクト電極６１が更に第１領域１３Ａの一部に接していてもよい。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタン（Ｔｉ）と、Ａｌと、Ｓｉとを含む材料から構成されていてもよい。コンタクト電極６１は、ソース領域１３及びコンタクト領域１８とオーミック接合している。ソース配線６２は、バリアメタル膜８４の上面及び側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４及びコンタクト電極６１の各々と接している。ソース配線６２は、例えばＡｌを含む材料から構成されている。

パッシベーション膜８５は、ソース配線６２の上面を覆う。パッシベーション膜８５は、ソース配線６２と接している。パッシベーション膜８５は、例えばポリイミドを含む材料から構成されている。

ドレイン電極７０は、第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばＮｉＳｉを含む材料から構成されている。ドレイン電極７０がＴｉと、Ａｌと、Ｓｉとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合している。

炭化珪素単結晶基板５０と第５領域１１Ｅとの間に、例えば窒素などのｎ型不純物を含み、ｎ型の導電型を有するバッファ層が設けられていてもよい。バッファ層のｎ型不純物の実効濃度は、第５領域１１Ｅのｎ型不純物の実効濃度よりも高くてもよい。

なお、上記各不純物領域における不純物の実効濃度は、例えば走査型静電容量顕微鏡（scanning capacitance microscope：ＳＣＭ）を用いた測定又は二次イオン質量分析（secondary ion mass spectrometry：ＳＩＭＳ）等により測定できる。

次に、実施形態に係るＭＯＳＦＥＴ１００の製造方法について説明する。図８～図２８は、実施形態に係るＭＯＳＦＥＴ１００の製造方法を示す断面図である。図８～図１１は、図３に示す断面及び図４に示す断面に共通の変化を示す。図１２、図１４、図１７、図１９、図２１、図２３、図２５及び図２７は、図４に示す断面の変化を示す。図１３、図１５、図１６、図１８、図２０、図２２、図２４、図２６及び図２８は、図３に示す断面の変化を示す。

まず、図８に示されるように、炭化珪素単結晶基板５０を準備する工程が実施される。例えば昇華法によって製造された炭化珪素インゴット（図示せず）がスライスされることにより、炭化珪素単結晶基板５０が準備される。炭化珪素単結晶基板５０上にバッファ層（図示せず）が形成されてもよい。バッファ層は、例えば原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）との混合ガスを用い、キャリアガスとして例えば水素（Ｈ_２）を用いた化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により形成することができる。バッファ層のエピタキシャル成長の際に、例えば窒素などのｎ型不純物がバッファ層に導入されてもよい。

次に、同じく図８に示されるように、第１エピタキシャル層２１を形成する工程が実施される。例えば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとして例えば水素を用いたＣＶＤ法により、炭化珪素単結晶基板５０上に第１エピタキシャル層２１が形成される。エピタキシャル成長の際、例えば窒素などのｎ型不純物が第１エピタキシャル層２１に導入される。第１エピタキシャル層２１は、ｎ型の導電型を有する。第１エピタキシャル層２１のｎ型不純物の実効濃度は、バッファ層のｎ型不純物の実効濃度よりも低くてもよい。

次に、図９に示されるように、電界緩和領域１６を形成する工程が実施される。例えば、電界緩和領域１６が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第１エピタキシャル層２１に注入される。これにより、電界緩和領域１６が形成される。

次に、図１０に示されるように、第４領域１１Ｄを形成する工程が実施される。例えば、第４領域１１Ｄが形成される領域、つまり第２主面２と平行な方向において電界緩和領域１６の側方の領域上に開口部を有するマスク層（図示せず）が形成される。次に、窒素などのｎ型を付与可能なｎ型不純物イオンが第１エピタキシャル層２１に対して注入される。これにより、第４領域１１Ｄが形成される。第１エピタキシャル層２１のうち、電界緩和領域１６より炭化珪素単結晶基板５０側の部分と、第４領域１１Ｄより炭化珪素単結晶基板５０側の部分とが第５領域１１Ｅとなる。第４領域１１Ｄのｎ型不純物の実効濃度は、第５領域１１Ｅのｎ型不純物の実効濃度よりも高くなる。

次に、図１１に示されるように、第２エピタキシャル層２２を形成する工程が実施される。例えば原料ガスとしてシランとプロパンとの混合ガスを用い、キャリアガスとして例えば水素を用いたＣＶＤ法により、第１エピタキシャル層２１上に第２エピタキシャル層２２が形成される。エピタキシャル成長の際、例えば窒素などのｎ型不純物が第２エピタキシャル層２２に導入される。第２エピタキシャル層２２は、ｎ型の導電型を有する。第２エピタキシャル層２２の厚さは、例えば０．８μｍ以上１．２μｍ以下である。例えば、第２エピタキシャル層２２のｎ型不純物の実効濃度は、第４領域１１Ｄのｎ型不純物の実効濃度よりも低くする。

次に、図１２及び図１３に示されるように、接続領域１７を形成する工程が実施される。例えば、接続領域１７が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層２２の表面全体に対して注入される。これにより、接続領域１７が形成される。

次に、同じく図１２及び図１３に示されるように、ボディ領域１２を形成する工程が実施される。例えばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層２２の表面全体に対して注入される。これにより、ボディ領域１２が形成される。

次に、同じく図１２及び図１３に示されるように、ソース領域１３を形成する工程が実施される。例えば、リンなどのｎ型を付与可能なｎ型不純物イオンが第２エピタキシャル層２２の表面全体に対して注入される。これにより、ソース領域１３が形成される。

次に、図１４及び図１５に示されるように、コンタクト領域１８を形成する工程が実施される。例えば、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、例えばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンが第２エピタキシャル層２２の表面全体に対して注入される。これにより、コンタクト領域１８が形成される。

次に、炭化珪素基板１０に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、例えば１７００℃程度である。活性化アニールの時間は、例えば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、例えばＡｒ雰囲気である。

次に、図１６に示されるように、ゲートトレンチ５を形成する工程が実施される。例えば、ソース領域１３及びコンタクト領域１８から構成される第１主面１上に、ゲートトレンチ５が形成される位置上に開口を有するマスク層（図示せず）が形成される。マスク層を用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とがエッチングにより除去される。エッチングの方法としては、例えば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、例えば反応ガスとして六フッ化硫黄（ＳＦ_６）またはＳＦ_６と酸素（Ｏ_２）との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ５が形成されるべき領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部（図示せず）が形成される。

次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク層が形成された状態で、例えば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子及びフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、ＳＦ_６または四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、例えば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。

上記熱エッチングにより、炭化珪素基板１０の第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、側面３と、底面４とにより規定される。側面３は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とにより構成される。底面４は、ドリフト領域１１により構成される。側面３と、底面４を含む平面との間の角度θ１は、例えば４５°以上６５°以下である。次に、マスク層が第１主面１から除去される。

次に、図１７及び図１８に示されるように、ゲート絶縁膜８１を形成する工程が実施される。例えば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、電界緩和領域１６と、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０が、酸素を含む雰囲気中において、例えば１３００℃以上１４００℃以下の温度で加熱される。これにより、第１主面１と、側面３及び底面４に接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３及び底面４が若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。

次に、図１９及び図２０に示されるように、ゲート電極８２を形成する工程が実施される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（Low Pressure - Chemical Vapor Deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。

次に、図２１及び図２２に示されるように、層間絶縁膜８３を形成する工程が実施される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えば、ＣＶＤ法により形成される。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に形成されてもよい。

次に、図２３及び図２４に示されるように、バリアメタル膜８４、コンタクト電極６１及びドレイン電極７０を形成する工程が実施される。例えば、層間絶縁膜８３及びゲート絶縁膜８１にコンタクトホール９０が形成されるようにエッチングが行われることにより、コンタクトホール９０にソース領域１３の第２領域１３Ｂ及びコンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出する。更に第１領域１３Ａの一部が層間絶縁膜８３及びゲート絶縁膜８１から露出してもよい。次に、層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆うバリアメタル膜８４が形成される。バリアメタル膜８４は、例えばＴｉＮを含む材料から構成される。バリアメタル膜８４は、例えばスパッタリング法による成膜及び反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）により形成される。次に、第１主面１においてソース領域１３及びコンタクト領域１８のコンタクトホール９０から露出している部分に接するコンタクト電極６１用の金属膜（図示せず）が形成される。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばＮｉを含む材料から構成される。次に、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０用の金属膜（図示せず）が形成される。ドレイン電極７０用の金属膜は、例えばスパッタリング法により形成される。ドレイン電極７０用の金属膜は、例えばＮｉを含む材料から構成される。

次に、合金化アニールが実施される。コンタクト電極６１用の金属膜及びドレイン電極７０用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部及びドレイン電極７０用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３及びコンタクト領域１８とオーミック接合するコンタクト電極６１と、炭化珪素単結晶基板５０とオーミック接合するドレイン電極７０とが形成される。コンタクト電極６１が、Ｔｉと、Ａｌと、Ｓｉとを含む材料から構成されてもよい。ドレイン電極７０が、Ｔｉと、Ａｌと、Ｓｉとを含む材料から構成されてもよい。

次に、図２５及び図２６に示されるように、ソース配線６２を形成する工程が実施される。具体的には、コンタクト電極６１及びバリアメタル膜８４を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法による成膜及びＲＩＥにより形成される。ソース配線６２は、例えばアルミニウムを含む材料から構成される。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

次に、図２７及び図２８に示されるように、パッシベーション膜８５を形成する工程が実施される。具体的には、ソース配線６２を覆うパッシベーション膜８５が形成される。パッシベーション膜８５は、例えばポリイミドを含む材料から構成される。パッシベーション膜８５は、例えば塗布法により形成される。パッシベーション膜８５をプラズマＣＶＤ法により形成してもよい。

このようにして、実施形態に係るＭＯＳＦＥＴ１００が完成する。

次に、本実施形態に係るＭＯＳＦＥＴの作用効果について説明する。図２９は、短絡電流の経路の一例を示す図である。

本実施形態に係るＭＯＳＦＥＴ１００では、短絡状態になると、図２９に示すように、短絡電流９の一部は、ソース領域１３の第２領域１３Ｂから第１領域１３Ａに向かい、ゲートトレンチ５の周囲を迂回する。そして、この短絡電流９は、第１領域１３Ａの第２方向でゲートトレンチ５及びコンタクト領域１８により挟まれた部分（狭窄部分）に達し、ゲートトレンチ５の側面３に沿ってドリフト領域１１に向かって流れる。短絡電流９が流れると、ゲートトレンチ５よりも第２主面２側で熱が発生し、この熱により第１主面１の近傍の温度が上昇する。この結果、特に狭窄部分の電気抵抗が上昇し、短絡電流９が流れにくくなり、短絡耐量を向上できる。

本実施形態では、コンタクト領域１８と電界緩和領域１６とが接続領域１７により電気的に接続される。コンタクト領域１８はソース電極６０に電気的に接続される。従って、電界緩和領域１６はソース電極６０に電気的に接続される。このため、ソース電極６０から電界緩和領域１６にキャリアを供給することができ、帰還容量を低減することができる。帰還容量の低減によりスイッチング損失を低減し、スイッチング速度を向上することができる。

また、接続領域１７が第１主面１に垂直な方向から平面視したときに第１方向で隣り合うゲートトレンチ５の間に設けられていることで、ソース電極から電界緩和領域にキャリアを供給しやすい。従って、帰還容量の低減によりスイッチング損失をより低減し、スイッチング速度をより向上することができる。

コンタクト領域１８が第２方向でゲートトレンチ５の片側のみに設けられていることで、ソース領域１３のソース電極６０に接する部分を介して流れるオン電流の確保と、狭窄部分による短絡耐量の向上とを両立させやすい。

電界緩和領域１６がゲートトレンチ５の底面４から離れていることで、オン電流がソース電極６０とドレイン電極７０との間を流れやすい。

第１主面１に垂直な方向から平面視したときに、ゲートトレンチ５の下端は、電界緩和領域１６の内側にあることが好ましい。ゲートトレンチ５の下端における電界集中を緩和しやすいためである。第１主面１に垂直な方向から平面視したときに、ゲートトレンチ５の上端は、電界緩和領域１６の内側にあることがより好ましい。ゲートトレンチ５の下端における電界集中をより緩和しやすいためである。

第１方向で隣り合うゲートトレンチ５の間の距離Ｗ１は、ゲートトレンチ５の第１方向における寸法Ｗ２の０．２０倍以上０．４０倍以下であることが好ましい。距離Ｗ１が寸法Ｗ２の０．２０倍未満であると、短絡時にゲートトレンチ５の周囲を電流が迂回しにくく、短絡耐量を向上しにくくなるおそれがある。一方、距離Ｗ１が寸法Ｗ２の０．４０倍超であると、チャネルが不足し、オン抵抗が高くなるおそれがある。距離Ｗ１は寸法Ｗ２の０．２２倍以上０．３８倍以下であることがより好ましく、０．２５倍以上０．３５倍以下であることが更に好ましい。

［変形例］
次に、実施形態の変形例について説明する。変形例は、主にゲートトレンチの形状の点で実施形態と相違する。図３０は、実施形態の変形例に係るＭＯＳＦＥＴ（炭化珪素半導体装置）の構成を示す断面図である。図３０は、図１及び図２中のIII-III線に沿った断面と同様の断面を示す。

図３０に示されるように、変形例に係るＭＯＳＦＥＴ１１０では、ゲートトレンチ５が垂直トレンチである。つまり、底面４を含む平面に対する側面３の角度θ１は、９０°であってもよい。他の構成は実施形態と同様である。

このような変形例によっても実施形態と同様の効果を得ることができる。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
９ 短絡電流
１０ 炭化珪素基板
１１ ドリフト領域
１１Ｃ 第３領域
１１Ｄ 第４領域
１１Ｅ 第５領域
１２ ボディ領域
１３ ソース領域
１３Ａ 第１領域
１３Ｂ 第２領域
１６ 電界緩和領域
１７ 接続領域
１８ コンタクト領域
２１ 第１エピタキシャル層
２２ 第２エピタキシャル層
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
８４ バリアメタル膜
８５ パッシベーション膜
９０ コンタクトホール
１００ ＭＯＳＦＥＴ
１１０ ＭＯＳＦＥＴ
Ｌ１ 仮想直線

Claims (10)

1. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
   前記炭化珪素基板は、
   第１導電型を有するドリフト領域と、
   前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
   前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
   前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、
   を有し、
   前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な第１方向に延びるゲートトレンチが設けられており、
   前記ソース領域及び前記コンタクト領域に接続されたソース電極をさらに有し、
   前記第１主面に垂直な方向から平面視したときに、
   前記ゲートトレンチは前記ソース領域により囲まれ、
   前記ソース領域は、前記第１方向に垂直な第２方向で隣り合う前記ゲートトレンチと前記コンタクト領域とにより挟まれた部分を有し、
   前記ソース領域は、前記第２方向で隣り合う前記ゲートトレンチにより挟まれた部分を有し、
   前記第１方向に垂直な断面において、
   前記ソース領域の前記ゲートトレンチ及び前記コンタクト領域により挟まれた部分の前記第２方向の長さは、隣り合う前記ゲートトレンチにより挟まれた部分の前記第２方向の長さよりも短い炭化珪素半導体装置。
2. 前記炭化珪素基板は、
   前記ゲートトレンチの前記底面と前記第２主面との間に設けられ、前記第１方向に延び、前記第２導電型を有する電界緩和領域と、
   前記コンタクト領域と前記電界緩和領域とを電気的に接続し、前記第２導電型を有する接続領域と、
   を有し、
   前記第１主面に垂直な方向から平面視したときに、
   前記ゲートトレンチ及び前記電界緩和領域は、前記第１方向に延びる仮想直線上にあり、
   前記接続領域は、前記仮想直線上で前記電界緩和領域に接している請求項１に記載の炭化珪素半導体装置。
3. 第１主面と、前記第１主面と反対側の第２主面とを有する炭化珪素基板を備え、
   前記炭化珪素基板は、
   第１導電型を有するドリフト領域と、
   前記ドリフト領域上に設けられ、前記第１導電型と異なる第２導電型を有するボディ領域と、
   前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第１導電型を有するソース領域と、
   前記ボディ領域上に設けられ、かつ前記第２導電型を有するコンタクト領域と、
   を有し、
   前記第１主面には、前記ソース領域及び前記ボディ領域を貫通して前記ドリフト領域に至る側面と、前記側面と連なる底面とにより規定され、前記第１主面に平行な第１方向に延びるゲートトレンチが設けられており、
   前記ソース領域及び前記コンタクト領域に接続されたソース電極をさらに有し、
   前記第１主面に垂直な方向から平面視したときに、
   前記ゲートトレンチは前記ソース領域により囲まれ、
   前記ソース領域は、前記第１方向に垂直な第２方向で隣り合う前記ゲートトレンチと前記コンタクト領域とにより挟まれた部分を有し、
   前記炭化珪素基板は、
   前記ゲートトレンチの前記底面と前記第２主面との間に設けられ、前記第１方向に延び、前記第２導電型を有する電界緩和領域と、
   前記コンタクト領域と前記電界緩和領域とを電気的に接続し、前記第２導電型を有する接続領域と、
   を有し、
   前記第１主面に垂直な方向から平面視したときに、
   前記ゲートトレンチ及び前記電界緩和領域は、前記第１方向に延びる仮想直線上にあり、
   前記接続領域は、前記仮想直線上で前記電界緩和領域に接している炭化珪素半導体装置。
4. 前記電界緩和領域は、前記ゲートトレンチの前記底面から離れている請求項２または請求項３に記載の炭化珪素半導体装置。
5. 前記第１主面に垂直な方向から平面視したときに、
   前記ゲートトレンチの下端は、前記電界緩和領域の内側にある請求項２から請求項４のいずれか１項に記載の炭化珪素半導体装置。
6. 前記第１主面に垂直な方向から平面視したときに、
   前記ゲートトレンチの上端は、前記電界緩和領域の内側にある請求項５に記載の炭化珪素半導体装置。
7. 前記ゲートトレンチが複数、一定の間隔で前記仮想直線と重なって設けられており、
   前記接続領域は、前記第１主面に垂直な方向から平面視したときに、前記第１方向で隣り合う前記ゲートトレンチの間に設けられている請求項２から請求項６のいずれか１項に記載の炭化珪素半導体装置。
8. 前記第１方向で隣り合う前記ゲートトレンチの間の距離は、前記ゲートトレンチの前記第１方向における寸法の０．２０倍以上０．４０倍以下である請求項７に記載の炭化珪素半導体装置。
9. 前記コンタクト領域は、前記第２方向で前記ゲートトレンチの片側のみに設けられている請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置。
10. 前記ゲートトレンチの前記側面は、｛０－３３－８｝面を含む請求項１から請求項９のいずれか１項に記載の炭化珪素半導体装置。