JP7720773B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP7720773B2
JP7720773B2 JP2021190508A JP2021190508A JP7720773B2 JP 7720773 B2 JP7720773 B2 JP 7720773B2 JP 2021190508 A JP2021190508 A JP 2021190508A JP 2021190508 A JP2021190508 A JP 2021190508A JP 7720773 B2 JP7720773 B2 JP 7720773B2
Authority
JP
Japan
Prior art keywords
semiconductor device
epoxy
die pad
epoxy resin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021190508A
Other languages
English (en)
Other versions
JP2023077263A (ja
Inventor
敦史 浦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021190508A priority Critical patent/JP7720773B2/ja
Priority to US17/936,447 priority patent/US12564072B2/en
Priority to DE102022129699.7A priority patent/DE102022129699A1/de
Priority to CN202211446768.2A priority patent/CN116314098A/zh
Publication of JP2023077263A publication Critical patent/JP2023077263A/ja
Application granted granted Critical
Publication of JP7720773B2 publication Critical patent/JP7720773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/413—Insulating or insulated substrates serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/458—Materials of insulating layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/755—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a laterally-adjacent insulating package substrate, interpose or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、半導体装置およびその製造方法に関する。
従来の半導体装置は、例えば、特許文献１に開示されている形状のリードフレームを備えている。
特開２００４－６３６８８号公報
トランスファーモールド成型前、すなわち絶縁性の封止樹脂でリードフレームの一部を覆う前の半導体装置は、リードフレームおよび金属ワイヤなどの各構成要素が露出した状態となっている。従って、従来の半導体装置では、製造工程におけるハンドリング時にリードフレーム変形、金属ワイヤ変形、または振動による金属ワイヤ接合部の断裂などが生じる問題があった。このような変形または断裂が生じると異電極間がショートすることがあり、半導体装置の品質保証に対する課題があった。
また、一般的にトランスファーモールド成型時に用いられるモールド樹脂は、エポキシを主成分としており、耐熱性および内部応力を低減するために黒色の不透明な樹脂である。従って、トランスファーモールド成型後に上記の変形または断裂を確認することが困難となり、不良品および劣化品の選別に多大な検証時間を要していた。
このように、従来の半導体装置には、品質の向上に改善の余地があった。
本開示は、このような問題を解決するためになされたものであり、品質の向上が可能な半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本開示による半導体装置は、それぞれが電気的に独立した複数のダイパッド部を有するリードフレームと、各ダイパッド部上に設けられた半導体素子と、半導体素子とリードフレームとを電気的に接続したワイヤと、少なくともリードフレームの一部に設けられたエポキシ系樹脂と、少なくとも各ダイパッド部、半導体素子、ワイヤ、およびエポキシ系樹脂を覆う封止樹脂とを備え、エポキシ系樹脂は、隣接するダイパッド部において対向するそれぞれの辺の端部上面および側面のうちの少なくとも一方に設けられ、隣接するダイパッド部のそれぞれに設けられたエポキシ系樹脂の間には封止樹脂が介在している。
本開示によれば、半導体装置の品質の向上が可能となる。
実施の形態１による半導体装置の外観の一例を示す概略図である。 図１のＡ－Ａ断面図である。 実施の形態１による半導体装置の製造工程の一例を示す図である。 実施の形態１によるエポキシ系液体樹脂を塗布する工程を説明するための図である。 実施の形態１による半導体装置の製造工程の一例を示す図である。 実施の形態１による半導体装置の製造工程の一例を示す図である。 実施の形態１による半導体装置の製造工程の一例を示す図である。 実施の形態１によるモールド装置の構成の一例を示す断面図である。 実施の形態１によるモールド装置の構成の一例を示す上面図である。 実施の形態１によるモールド装置の構成の一例を示す断面図である。 実施の形態１によるモールド装置の構成の一例を示す上面図である。 実施の形態２による半導体装置の構成の一例を示す図である。 実施の形態３による半導体装置の構成の一例を示す図である。 実施の形態４による半導体装置の構成の一例を示す断面図である。
＜実施の形態１＞
＜構成＞
図１は、実施の形態１による半導体装置１の外観の一例を示す概略図である。また、図２は、図１のＡ－Ａ断面図である。
図２に示すように、半導体装置１は、リードフレーム２、ダイパッド部３、電力半導体素子４、ＩＣチップ５、接合材６、金属ワイヤ７、モールド樹脂８（封止樹脂）、絶縁層９、放熱層１０、およびエポキシ系液体樹脂１２（エポキシ系樹脂）を備えている。なお、図２では、エポキシ系液体樹脂１２の図示を省略している。
リードフレーム２は、例えば図３に示すような複数のダイパッド部３を有している。各ダイパッド部３は、電気的に独立している。各ダイパッド部３上には、接合材６を介して電力半導体素子４が設けられている。図２の例では、１つのダイパッド部３に２つの電力半導体素子４を設けている。電力半導体素子４は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
電力半導体素子４は、同じダイパッド部３上に設けられた他の電力半導体素子４と金属ワイヤ７で電気的に接続されており、モールド樹脂８の一方面から外部に突出するリードフレーム２とも金属ワイヤ７で電気的に接続されている。
モールド樹脂８の他方面から外部に突出するリードフレーム２上には、接合材６を介してＩＣチップ５が設けられている。ここで、モールド樹脂８の他方面とは、モールド樹脂８の一方面と対向する面のことをいう。ＩＣチップ５は、上記他の電力半導体素子４と金属ワイヤ７で電気的に接続されている。
ダイパッド部３の裏面には、絶縁層９が設けられている。絶縁層９の裏面には、放熱層１０が設けられている。
モールド樹脂８は、一部のリードフレーム２、ダイパッド部３、電力半導体素子４、ＩＣチップ５、金属ワイヤ７、絶縁層９、および一部の放熱層１０を覆う（封止する）ように設けられている。モールド樹脂８の裏面の一部は、放熱層１０が露出している。モールド樹脂８は、絶縁性を有している。
＜製造方法＞
図３～７は、半導体装置１の製造工程の一例を示す図である。なお、図３～７において、絶縁層９および放熱層１０の図示を省略している。
まず、図３に示すように、ダイパッド部３上に電力半導体素子４を設け、リードフレーム２上にＩＣチップ５を設ける。
次に、図４，５に示すように、ダイパッド部３を含むリードフレーム２の端部上面にエポキシ系液体樹脂１２を塗布する。具体的には、図４に示すシリンジ１１を用いて、図５に示すリードフレーム２およびダイパッド部３の端部上面にエポキシ系液体樹脂１２を塗布する。エポキシ系液体樹脂１２は、塗布後に硬化して絶縁層を形成する。なお、エポキシ系液体樹脂１２の線膨張係数は、モールド樹脂８の線膨張係数を考慮して１５～１８［×１０－６／℃］とするが、これに限定するものではない。また、エポキシ系液体樹脂１２は、常温硬化性または恒温硬化性のものを採用する。
シリンジ１１は、図示しないエポキシ系液体樹脂塗布装置に備えられている。エポキシ系液体樹脂塗布装置は、Ｘ方向、Ｙ方向、およびＺ方向のうち任意の方向にシリンジ１１を移動させ、任意の箇所でエポキシ系液体樹脂１２を塗布することができる。なお、シリンジ１１の駆動方式、およびエポキシ系液体樹脂１２の吐出方式は、特に限定しない。
次に、図６に示すように、同じダイパッド部３上に設けられた２つの電力半導体素子４を金属ワイヤ７で接続し、電力半導体素子４とリードフレーム２とを金属ワイヤ７で接続し、電力半導体素子４とＩＣチップ５とを金属ワイヤ７で接続する。
次に、図７に示すように、一部のリードフレーム２、ダイパッド部３、電力半導体素子４、ＩＣチップ５、金属ワイヤ７、およびエポキシ系液体樹脂１２を覆うようにモールド樹脂８を設ける。
モールド樹脂８を用いたトランスファーモールド成型は、例えば図８～１１に示すモールド装置を用いて行われる。モールド装置は、上金型１３、下金型１４、プランジャー１５、キャビティ１６、およびゲート１７を備えている。キャビティ１６は、半導体装置１の外形に対応した形状となっている。
図８，９に示すように、ポット（下金型１４およびプランジャー１５で囲まれた空間）にはモールド樹脂８が充填されている。また、キャビティ１６には、図６に示す状態のリードフレーム２が載置されている。なお、図８～１１において、リードフレーム２の図示を省略する。図１０，１１に示すように、モールド樹脂８は、上金型１３および下金型１４の熱によって溶融し、プランジャー１５の上昇に伴ってゲート１７を通ってキャビティ１６に注入される。これにより、図７に示すモールド成型後の半導体装置が得られる。その後、リードフレーム２から半導体装置を切り出し、リードフレーム２の端子に相当する部分を曲げるなどする工程を経て、図１に示す半導体装置１が得られる。
＜効果＞
従来では、金属ワイヤの配線後からトランスファーモールド成型までの間の工程において、ハンドリング時にリードフレーム変形または金属ワイヤ変形などが生じて異電極間がショートするという問題があった。
一方、実施の形態１では、リードフレーム２およびダイパッド部３の端部上面にエポキシ系液体樹脂１２を塗布しているため、異電極間（隣接するリードフレーム２間、隣接するダイパッド部３間、隣接するリードフレーム２とダイパッド部３との間）の絶縁距離を確保することができる。これにより、半導体装置１の品質の向上が可能となる。
上記では、リードフレーム２およびダイパッド部３の端部上面にエポキシ系液体樹脂１２を塗布する場合について説明したが、リードフレーム２およびダイパッド部３の側面にエポキシ系液体樹脂１２を塗布する場合であっても同様の効果が得られる。なお、エポキシ系液体樹脂１２は、リードフレーム２およびダイパッド部３の端部上面および側面の少なくとも一方に設けるようにしてもよい。
＜実施の形態２＞
＜構成および製造方法＞
図１２は、実施の形態２による半導体装置の構成の一例を示す断面図である。実施の形態２による半導体装置は、表面にエポキシ系液体樹脂（エポキシ系樹脂）が設けられた金属ワイヤ２０を備えることを特徴としている。その他の構成は、実施の形態１による半導体装置１と同様であるため、ここでは詳細な説明を省略する。なお、図１２において、モールド樹脂８、絶縁層９、および放熱層１０の図示を省略している。
エポキシ系液体樹脂塗布装置は、Ｘ方向、Ｙ方向、およびＺ方向のうち任意の方向にシリンジ１１を移動させ、例えば図６に示す金属ワイヤ７の表面にエポキシ系液体樹脂を塗布する。金属ワイヤ７の表面に塗布されたエポキシ系液体樹脂が硬化することによって、金属ワイヤ２０が得られる。
＜効果＞
金属ワイヤにエポキシ系液体樹脂を塗布することによって、金属ワイヤ変形に対する補強が可能となる。金属ワイヤ２０を備えた半導体装置では、例えば金属ワイヤの線径が１００μｍ以下の材料で問題となる振動による金属ワイヤ接合部の断裂を防ぐことが可能となる。これにより、実施の形態２による半導体装置は、実施の形態１による半導体装置よりも品質の向上が可能となる。
＜実施の形態３＞
＜構成および製造方法＞
図１３は、実施の形態３による半導体装置の構成の一例を示す断面図である。実施の形態３による半導体装置は、金属ワイヤ７とリードフレーム２との接合部、金属ワイヤ７と電力半導体素子４との接合部、金属ワイヤ７とＩＣチップ５との接合部にエポキシ系液体樹脂３０を備えることを特徴としている。接合部は、ステッチともいう。その他の構成は、実施の形態１による半導体装置１と同様であるため、ここでは詳細な説明を省略する。なお、図１３において、モールド樹脂８、絶縁層９、および放熱層１０の図示を省略している。
エポキシ系液体樹脂塗布装置は、Ｘ方向、Ｙ方向、およびＺ方向のうち任意の方向にシリンジ１１を移動させ、図１３に示す各接合部にエポキシ系液体樹脂を塗布する。各接合部に塗布されたエポキシ系液体樹脂が硬化することによって、エポキシ系液体樹脂３０が得られる。
＜効果＞
金属ワイヤ変形は、金属ワイヤの接合部を起点にして進展する。図１３に示すように、接合部にエポキシ系液体樹脂３０を設けて補強することによって、金属ワイヤ変形を防ぐとともに、振動による金属ワイヤ接合部の断裂を防ぐことが可能となる。また、接合部のみにエポキシ系液体樹脂を塗布すればよいため、金属ワイヤの配線形状のばらつきの影響を受けずにエポキシ系液体樹脂を塗布することが可能となる。これにより、実施の形態３による半導体装置は、実施の形態１による半導体装置よりも品質の向上が可能となる。
上記では、実施の形態１による半導体装置１にエポキシ系液体樹脂３０を備える構成について説明したが、実施の形態２による半導体装置にエポキシ系液体樹脂３０を備える構成としてもよい。当該構成の場合、実施の形態３による上記効果に加えて、実施の形態２による効果も得ることができる。
＜実施の形態４＞
＜構成および製造方法＞
図１４は、実施の形態４による半導体装置の構成の一例を示す断面図である。実施の形態４による半導体装置は、ダイパッド部３の下面にエポキシ系液体樹脂４０を備え、かつエポキシ系液体樹脂４０の一部がモールド樹脂８から露出していることを特徴としている。すなわち、実施の形態４による半導体装置は、実施の形態１による半導体装置１における絶縁層９および放熱層１０の代わりにエポキシ系液体樹脂４０を備えている。その他の構成は、実施の形態１による半導体装置１と同様であるため、ここでは詳細な説明を省略する。
エポキシ系液体樹脂４０は、含有物の一部であるフィラーに表面処理を加えて熱伝導率を向上させたものである。エポキシ系液体樹脂４０の熱伝導率は、７［Ｗ／ｍ・Ｋ］以上である。
＜効果＞
実施の形態１で説明した絶縁層９および放熱層１０を備える半導体装置１では、その特性を達成するための背反であったリードフレーム２のダイパッド部３と絶縁層９との界面における密着性の低下が課題であった。これに対して、実施の形態４による半導体装置では、高熱伝導性のエポキシ系液体樹脂４０を用いるため、液状のエポキシ系液体樹脂４０がダイパッド部３とエポキシ系液体樹脂４０との密着性を向上させる。これにより、半導体装置の品質の向上が可能となる。
また、絶縁層９および放熱層１０を構成する材料は、要求される特性によって製造コストおよび製造難易度が高く、半導体装置において高額な材料である。実施の形態４による半導体装置のように、絶縁層９および放熱層１０に代えてエポキシ系液体樹脂４０を用いることによって、材料点数が削減するため、半導体装置の製造コストを低減することが可能となる。
上記では、実施の形態１による半導体装置１における絶縁層９および放熱層１０の代わりにエポキシ系液体樹脂４０を備える構成について説明したが、これに限るものではない。例えば、実施の形態２または実施の形態３による半導体装置における絶縁層９および放熱層１０の代わりにエポキシ系液体樹脂４０を備える構成としてもよい。当該構成の場合、実施の形態４による上記効果に加えて、実施の形態２または実施の形態３による効果も得ることができる。また、実施の形態１～３のようにリードフレーム２およびダイパッド部３の表面にエポキシ系液体樹脂１２を設けることなく、ダイパッド部３の下面のみにエポキシ系液体樹脂４０を設けるようにしてもよい。
なお、本開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 半導体装置、２ リードフレーム、３ ダイパッド部、４ 電力半導体素子、５ ＩＣチップ、６ 接合材、７ 金属ワイヤ、８ モールド樹脂、９ 絶縁層、１０ 放熱層、１１ シリンジ、１２ エポキシ系液体樹脂、１３ 上金型、１４ 下金型、１５ プランジャー、１６ キャビティ、１７ ゲート、２０ 金属ワイヤ、３０ エポキシ系液体樹脂、４０ エポキシ系液体樹脂。

Claims (13)

  1. それぞれが電気的に独立した複数のダイパッド部を有するリードフレームと、
    各前記ダイパッド部上に設けられた半導体素子と、
    前記半導体素子と前記リードフレームとを電気的に接続したワイヤと、
    少なくとも前記リードフレームの一部に設けられたエポキシ系樹脂と、
    少なくとも各前記ダイパッド部、前記半導体素子、前記ワイヤ、および前記エポキシ系樹脂を覆う封止樹脂と、
    を備え、
    前記エポキシ系樹脂は、隣接する前記ダイパッド部において対向するそれぞれの辺の端部上面および側面のうちの少なくとも一方に設けられ、
    隣接する前記ダイパッド部のそれぞれに設けられた前記エポキシ系樹脂の間には前記封止樹脂が介在している、半導体装置。
  2. 前記エポキシ系樹脂は、前記リードフレームの端部上面および側面のうちの少なくとも一方に設けられている、請求項１に記載の半導体装置。
  3. 前記エポキシ系樹脂は、前記ダイパッド部の下面に設けられ、かつ少なくとも一部が前記封止樹脂から露出している、請求項１または２に記載の半導体装置。
  4. 前記エポキシ系樹脂の熱伝導率は７Ｗ／ｍ・Ｋ以上である、請求項３に記載の半導体装置。
  5. 前記エポキシ系樹脂は、前記ワイヤの表面に設けられている、請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記エポキシ系樹脂は、前記ワイヤと前記リードフレームとの接合部、および前記ワイヤと前記半導体素子との接合部に設けられている、請求項１から５のいずれか１項に記載の半導体装置。
  7. それぞれが電気的に独立した複数のダイパッド部を有するリードフレームを準備する第１工程と、
    各前記ダイパッド部上に半導体素子を設ける第２工程と、
    少なくとも前記リードフレームの一部にエポキシ系樹脂を設ける第３工程と、
    前記半導体素子と前記リードフレームとをワイヤで電気的に接続する第４工程と、
    少なくとも各前記ダイパッド部、前記半導体素子、前記ワイヤ、および前記エポキシ系樹脂を封止樹脂で覆う第５工程と、
    を備え、
    前記第３工程において、前記エポキシ系樹脂は、隣接する前記ダイパッド部において対向するそれぞれの辺の端部上面および側面のうちの少なくとも一方に設けられる、半導体装置の製造方法。
  8. 前記第３工程において、前記エポキシ系樹脂は、前記リードフレームの端部上面および側面のうちの少なくとも１つに設けられる、請求項７に記載の半導体装置の製造方法。
  9. 前記第３工程において、前記エポキシ系樹脂は、前記ダイパッド部の下面にも設けられ、
    前記第５工程において、前記封止樹脂は、前記ダイパッド部の下面に設けられた前記エポキシ系樹脂の一部が露出するように設けられる、請求項７または８に記載の半導体装置の製造方法。
  10. 前記エポキシ系樹脂の熱伝導率は７Ｗ／ｍ・Ｋ以上である、請求項９に記載の半導体装置の製造方法。
  11. 前記第４工程と前記第５工程との間において、前記ワイヤの表面に前記エポキシ系樹脂を設ける第６工程をさらに備える、請求項７から１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記第３工程において、前記エポキシ系樹脂は、エポキシ系液体樹脂塗布装置によって前記リードフレームに塗布される、請求項７から１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記エポキシ系樹脂は、エポキシ系液体樹脂である、請求項７から１２のいずれか１項に記載の半導体装置の製造方法。
JP2021190508A 2021-11-24 2021-11-24 半導体装置およびその製造方法 Active JP7720773B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021190508A JP7720773B2 (ja) 2021-11-24 2021-11-24 半導体装置およびその製造方法
US17/936,447 US12564072B2 (en) 2021-11-24 2022-09-29 Semiconductor device and method for manufacturing the same
DE102022129699.7A DE102022129699A1 (de) 2021-11-24 2022-11-10 Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN202211446768.2A CN116314098A (zh) 2021-11-24 2022-11-18 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021190508A JP7720773B2 (ja) 2021-11-24 2021-11-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2023077263A JP2023077263A (ja) 2023-06-05
JP7720773B2 true JP7720773B2 (ja) 2025-08-08

Family

ID=86227528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021190508A Active JP7720773B2 (ja) 2021-11-24 2021-11-24 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US12564072B2 (ja)
JP (1) JP7720773B2 (ja)
CN (1) CN116314098A (ja)
DE (1) DE102022129699A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013124940A1 (ja) 2012-02-23 2013-08-29 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法
JP2017135310A (ja) 2016-01-29 2017-08-03 サンケン電気株式会社 半導体装置
WO2017154072A1 (ja) 2016-03-07 2017-09-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2021145037A (ja) 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063688A (ja) 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4422094B2 (ja) 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
KR101222831B1 (ko) * 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013124940A1 (ja) 2012-02-23 2013-08-29 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法
JP2017135310A (ja) 2016-01-29 2017-08-03 サンケン電気株式会社 半導体装置
WO2017154072A1 (ja) 2016-03-07 2017-09-14 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2021145037A (ja) 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN116314098A (zh) 2023-06-23
US20230163049A1 (en) 2023-05-25
US12564072B2 (en) 2026-02-24
JP2023077263A (ja) 2023-06-05
DE102022129699A1 (de) 2023-05-25

Similar Documents

Publication Publication Date Title
CN107078127B (zh) 电力用半导体装置及其制造方法
CN102820288B (zh) 功率模块及其制造方法
US8987877B2 (en) Semiconductor device
JP6115738B2 (ja) 半導体装置およびその製造方法
CN102348332B (zh) 电路装置及其制造方法
CN102347245B (zh) 电路装置的制造方法
JP5071719B2 (ja) 電力用半導体装置
TWI485819B (zh) 封裝結構及其製造方法
JP5444584B2 (ja) 半導体装置及びその製造方法
JP5720514B2 (ja) 半導体装置の製造方法
CN111489977A (zh) 半导体模块的制造方法
US12564072B2 (en) Semiconductor device and method for manufacturing the same
CN116435201A (zh) 一种塑封封装方法以及器件封装结构
CN102347308B (zh) 电路装置
JP6907697B2 (ja) 半導体装置および半導体装置の製造方法
CN100394569C (zh) 防止封装元件溢胶的方法
JP2003249605A (ja) 半導体装置、その製造方法、及びその金型
CN110718509A (zh) 一种电子元件封装结构及封装方法
JPH0210572B2 (ja)
JP2014179482A (ja) リードフレーム、及び半導体装置
JPS5988854A (ja) 半導体装置
JPH06349870A (ja) 半導体装置及びその製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JP2015012160A (ja) モールドパッケージおよびその製造方法
Lee et al. Heel cracking induced by the steep conversion of EMC in large QFP

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250729

R150 Certificate of patent or registration of utility model

Ref document number: 7720773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150