JP7736428B2 - 基板コイル及びトランス - Google Patents

Description

本発明は、基板上の巻き線パターンを重ねることで形成された基板コイル及びトランスに関する。

近年、パワーエレクトロニクス機器の小型化、ローコスト化が望まれている。そのため、パワーエレクトロニクス機器に実装される部品も、高密度化実装技術、磁気部品小型低背技術、高効率開度技術の開発が急務となっている。そして、磁気部品小型低背技術に関しては、巻き線コイルで形成されるバルク型の部品から、基板上の巻き線パターンを重ねることで形成される基板型の部品への移行が進められている。

この基板型の部品については、ＰＷＢ（Ｐrinted Ｗired Ｂoard）の各層の接続が問題となる。すなわち、層毎の接続箇所の場所を基板の法線方向から見て変更する必要があり、このことが積層数やサイズの増加を招き、さらに寄生Ｌや、層間の容量Ｃが大きくなり、外付けの共振Ｌが必要になるなどの不都合が生じていた。

また、ＰＷＢの各層の接続箇所によっては、各層のパターンを通過する電流の表皮効果によって、接続部内における電流密度に不均一が生じ、接続部の特定の部分への電流集中、温度上昇が生じる場合があった。

特開２００１－０７７５３８号公報 特開２００６－１９０９３４号公報 特開２００２－３２４９６２号公報

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、巻き線パターンが設けられた基板を重ねることで形成される基板コイルにおいて、コイルの小型化、低背化を可能とするとともに、各層における特定の接続部に対する電流集中を低減し、信頼性を向上できる技術を提供することである。

上記の課題を解決するための本発明は、多層基板を構成する複数の層に設けられた巻き線パターンを該巻き線パターンにおける接続部において電気的に接続されるとともに積層することで形成される基板コイルであって、
前記巻き線パターンにおける前記接続部は、前記基板コイルの法線方向から見て、前記巻き線パターンの周方向に延びた細長形状を有するとともに、前記巻き線パターンの外周部に配置されたことを特徴とする、基板コイルである。

これによれば、基板コイルの各基板に設けられた各々の巻き線パターンを、巻き線パターンの外周部に配置された接続部において接続することができる。よって、接続部を各巻き線パターンにおける通電を阻害しないように配置することが可能となり、基板コイルの巻き線効率を向上させることができる。その結果、基板コイルの小型化、低背化を実現することが可能となる。ここで、接続部とは各基板の巻き線パターンの一部であって、上または下の巻き線パターンと接続するための接続手段（後述）が配置される場所をいう。

ここで高周波電流はその表皮効果によって、各巻き線パターンにおける内周側を通過し易くなる。よって、接続部が巻き線パターンの径方向に大きな面積を有していた場合には、その中の内周側を優先的に電流が流れることとなり、接続部の特定の部分において過大な電流が流れ、過熱による信頼性の低下が生じ得る。これに対し、本発明においては、接続部は巻き線パターンの周方向に延びた細長形状を有し、巻き線パターンの外周部に配置されている。従って、接続部の内部で電流密度の不均一が生じ難くすることができ、基板コイルの信頼性を向上させることが可能である。なお、上記において、接続部の全てが、巻き線パターンの周方向に延びた細長形状を有するとともに、巻き線パターンの外周部に配置されることが、効果を増大させる。しかしながら、一部の接続部が、巻き線パターンの周方向に延びた細長形状を有していない場合や、一部の接続部が巻き線パターンの外周部に配置されていない場合も、本発明に含まれる。

また、本発明においては、前記複数の層に設けられた巻き線パターンのうち、重ねられて互いに接続される二つの巻き線パターンの接続部は、前記基板コイルの法線方向から見て、前記巻き線パターンの外周部で互いに重なる位置に配置され、該接続部どうしを、前記基板コイルの法線方向に延びる接続手段よって接続されるようにしてもよい。

これによれば、各接続部どうしを、基板コイルの法線方向に延びる接続手段によって接続するだけで、各巻き線パターンを接続することが可能となり、より容易に基板コイルを形成することが可能となる。

また、本発明においては、前記互いに接続される二つの巻き線パターンの接続部の対と、次に接続される二つの巻き線パターンの接続部の対とが、巻き線パターンの外周上に連続して並ぶように、配置されるようにしてもよい。これによれば、各巻き線パターンにおいて、前の巻き線パターンと接続するための接続部と、次の巻き線パターンと接続するための接続部とを、巻き線パターンの外周上に連続して並ぶように、配置することが可能となる。従って、各巻き線パターンにおける巻き線両端の間の距離を小さくすることができ、両端の隙間を狭くすることができる。その結果、各巻き線パターンにおける巻き線効率を可及的に向上させることが可能となる。なお、この場合も、全ての接続部の対が、巻き線パターンの外周上に連続して並ぶことが、効果を増大させる。しかしながら、一部の接続部の対が、巻き線パターンの外周上に連続して並ばない場合も、本発明に含まれる。

また、本発明においては、前記接続部は、前記巻き線パターンの外周からさらに外周側に突出した部分に設けられ、前記接続手段は、複数の層を貫通する貫通スル―ホールとしてもよい。これによれば、各巻き線パターンにおける電流通過のための領域に影響を与えずに、巻き線パターンを接続することが可能となる。よって、より確実に巻き線効率を向上し、基板コイルの小型化、低背化を可能とすることができる。また、且つ接続部を、接続手段としての貫通スル―ホールで接続するので、各層の基板を重ね合わせた後に、多層基板を貫通するスル―ホールを形成することで、各基板を接続することができ、基板コイルの生産性を向上させることが可能である。なお、この場合も、全ての接続部が、巻き線パターンの外周からさらに外周側に突出した部分に設けられることが、効果を増大させる。しかしながら、一部の接続部の対が、巻き線パターンの外周からさらに外周側に突出した部分に設けられない場合も、本発明に含まれる。

また、本発明においては、前記接続手段は、前記互いに接続される二つの巻き線パターンの接続部上に、前記巻き線パターンの周方向に一列または二列に並列され、前記巻き線パターンの法線方向に前記接続部の間に形成されるビアホールとしてもよい。これによれば、接続部においてビアホールをより密集させて効率よく配置することが可能である。その結果、接続部の面積を抑制することができ、より確実に、巻き線パターンの巻き線効率
を向上させることが可能となる。

また、本発明においては、前記接続手段は、前記互いに接続される二つの巻き線パターンの間に形成される絶縁層の、前記接続部の側面に施される導電部（導電性のメッキ等）であることとしてもよい。これによれば、巻き線パターンの法線方向から見た、接続部の面積を可及的に減少させることができ、巻き線効率を向上させ、基板コイルの小型化、低背化を実現することが可能である。また、製造コストを低減し、基板コイルにおける寄生Ｌや寄生Ｃを低減し、基板コイルが組み込まれた装置の誤動作を防止し、ノイズ低減を図ることが可能となる。導電部は、メッキの他、スパッタリング等により形成された導電膜や、金属箔を貼付することによる構成であってもよい。

また、本発明においては、前記基板コイルの法線方向から見て、前記巻き線パターンの一部を覆うように配置される磁気コアを備え、前記接続部は、前記基板コイルの法線方向から見て、前記磁気コアに覆われていない部分に配置されるようにしてもよい。ここで、磁気コアは、コイルの巻き線によって生じる磁界の流れを効率化し磁界を増大させる。これに対し、接続部の間を通過することで生じる磁界は、コイルの巻き線によって生じる磁界と方向が異なり、コイルの巻き線によって生じる磁界を乱す原因となり得る。これに対し、本発明においては、接続部は、平面視で前記磁気コアが設けられていない部分に配置されるため、接続部の間を通過する磁界が、磁気コアによる磁界の流れを乱すことを抑制できる。その結果、基板コイルの巻き線により生じる磁界の流れをより確実に効率化し、増大させることが可能である。

また、本発明においては、前記基板コイルの法線方向から見て、前記巻き線パターンの一部を、該巻き線パターンの中心に対して点対称形に覆うように配置される２つの磁気回路からなる磁気コアを備え、前記接続部は、前記基板コイルの法線方向から見て、前記２つの磁気回路に覆われる部分に、対称となるように配置されることとしてもよい。これによれば、接続部の間を流れる電流が、上述した磁気コアによる磁界の流れを乱すことがあったとしても、巻き線パターンに対して対称に乱れが生じるので、磁気コアによる磁界の流れに偏った影響を与えることを抑制することができる。その結果、基板コイルにより生じる磁界の分布を安定させることが可能である。

また、本発明は、複数のコイルを重ねるように配置するとともに、磁気コアを備え、一のコイルに電流を入力し、他のコイルに流れる誘導電流を出力するトランスであって、
前記磁気コアは、前記複数のコイルの中心を貫通するように配置された部分を有し、
前記複数のコイルの少なくとも一部は、上記した基板コイルであることを特徴とする、トランス（変圧器及び、絶縁トランスを含む）であってもよい。この場合には、変圧器をより小型化、低背化することができ、この変圧器が装着される装置の小型化を実現することが可能となる。

その場合、前記磁気コアは、前記複数のコイルにおけるコイルの間にコアが配置されるパスコア構造を有することとしてもよい。また、前記磁気コアは、前記複数のコイルの中心を貫通する棒状のコアからなる棒コアとしてもよい。

上記構成および処理の各々は技術的な矛盾が生じない限り互いに組み合わせて本発明を構成することができる。

本発明によれば、巻き線パターンが設けられた基板を重ねることで形成される基板コイルにおいて、コイルの小型化、低背化を可能とするとともに、特定の各層の接続部に対する電流集中を低減し、信頼性を向上することが可能となる。基板コイル化することにより
、電子回路基板へ直接、コイル、インダクタンス、トランス等を組込み内蔵化することが可能となる。その結果、電子機器の小型化、部品実装点数削減や生産コストの低減も可能となる。

本発明の実施例１に係る基板コイルの平面図である。 本発明の実施例における、基板コイルを含む２つのコイルを利用してトランスを構成した場合の断面図である。 第１基板から第９基板までの巻き線パターンの接続の状態を示す概略図である。 第１基板から第９基板までの各基板の巻き線パターンを、従来の方法で接続した場合の、接続の状態について説明するための平面図である。 基板コイルに高周波電流を印加した場合の電流の流れを示す模式的な図である。 本発明の実施例１における、各基板の巻き線パターンにおける接続箇所と、ビアホールによる接続の様子を説明するための模式的な図である。 本発明の実施例１における、各基板の巻き線パターンにおける接続箇所と、電流の流れ方の様子を説明するための模式的な図である。 本発明の実施例１における基板コイルに磁気コアを組み合わせた場合の斜視図である。 本発明の実施例１における各基板における巻き線パターン及び、及び基板コイルの巻き線に磁気コアを組み合わせた場合の平面図である。 本発明の実施例２における巻き線及び、接続箇所を示す斜視図である。 本発明の実施例２における各基板における巻き線パターン及び、及び基板コイルの巻き線に磁気コアを組み合わせた場合の平面図である。 本発明の実施例２における基板コイルの作製手法の第１の態様を説明するための図である。 本発明の実施例２における基板コイルの作製手法の第２の態様を説明するための図である。 本発明の実施例２における基板コイルの作製手法の第３の態様を説明するための図である。 本発明の実施例３に係る基板コイルの平面図である。 本発明の実施例４に係るトランスの断面図である。

〔適用例〕
以下に本発明の適用例の概要について一部の図面を用いて説明する。本発明が適用される基板コイル１０は、図１に例示される。基板コイル１０は、例えば、巻き線パターンが設けられた第１基板１から第９基板９の９層の基板を重ね、連続して重なる２枚の基板の巻き線パターン（１ａ～９ａ）どうしを例えばビアホール（ＶＩＡ）によって電気的に接続させることで、コイルを形成したものである。図１に示すように、例えば第１基板１には、基板コイルの第１層に相当する円弧状の導体パターンである第１巻き線パターン１a
が設けられている。

ここで、図４に示す従来技術のように、各基板１０１～１０９の巻き線パターン１０１ａ～１０９ａにおいて、各接続箇所１０１ｄ～１０８ｄが、各巻き線パターン１０１ａ～１０９ａ上の内周側から外周側に広く分布するように形成された場合には、コイルとして使用される巻き線パターンの面積が減少するので、巻き線効率が低下していた。

また、基板コイル１１０に高周波電流を印加した場合には、各巻き線パターン１０１ａ
～１０９ａの内周側の電流密度が高くなるので、従来の接続箇所１０１ｄ～１０８ｄにおいて、複数のＶＩＡのうちの内周側のＶＩＡの電流密度が高くなるなり、一部のＶＩＡにおいて発熱が増大し、信頼性が低下する等の不都合が生じ得た。

これに対し、本適用例では、図６に示すように、各基板の巻き線パターンにおける接続箇所を、各巻き線パターンの外周側に配置するとともに、ＶＩＡを接続箇所において円周方向に一列または二列に並列させて構成することとした。これにより、各巻き線パターンにおいてコイルとして使用できる面積が増加し、巻き線効率を向上させることが可能である。なお、本適用例及び、以下の実施例における接続箇所は、本発明の接続部に相当する。

また、図７に示すように、高周波電流が表皮効果によって巻き線パターンの内周側に偏って流れていたとしても、接続箇所２ｄ、３ｅにおいて一旦外周側を流れ、次の第３基板３の第３巻き線パターン３ａにおいて外周側から内周側に戻るという軌跡を辿らせることができる。その結果、特定のＶＩＡに電流密度が集中することを抑制でき、信頼性を向上させることが可能である。

＜実施例１＞
以下に各図面（上記の適用例で一旦説明した図も含む）を順次参照して、この発明を実施するための形態を、例示的に詳しく説明する。ただし、この実施例に記載されている具体的構成は、特に記載がない限りは、この発明の範囲を当該構成に限定する趣旨のものではない。

図１には、本発明の実施例に係る基板コイル１０の平面図を示す。本実施例に係る基板コイル１０は、例えば、巻き線パターンが設けられた第１基板１から第９基板９の９層の基板を重ね、連続して重なる２枚の基板の巻き線パターン（１ａ～９ａ）どうしを電気的に接続させることで、合計巻き数８ターンに相当する基板コイルを形成したものである。図１においては、一番上部に配置される第１基板１が視認できる状態が示されている。

第１基板１には、基板コイルの第１層に相当する円弧状の導体パターンである第１巻き線パターン１aが設けられている。そして、第１巻き線パターン１aと接続される入力端１ｂ、不図示の第９基板９における第９巻き線パターン９ａと第２基板２から第８基板８を貫通した形で接続される出力端１ｃを有している。また、磁気コア（後述）が挿入されるための開口１ｆ、１ｇ、１ｈを有している。この巻き線パターンと、磁気コアが挿入されるための開口については、第２基板２～第９基板９にも共通に設けられている（２ａ～９ａ、２ｆ～９ｆ、２ｇ～９ｇ、２ｈ～９ｈ）。

図２は、基板コイル１０と、合計巻き数の異なる第２の基板コイル４０とを利用して変圧器であるトランス５０を構成した場合の断面図である。トランス５０は、図１に示した９層（８ターン）の基板コイル１０と、層数及びターン数の異なる第２の基板コイル４０とを、磁気コア６０で磁気的に結合することで構成される。そして、一の基板コイルとしての基板コイル１０に電流を入力し、他の基板コイルである第２の基板コイル４０に流れる誘導電流を出力して変圧する。このように、複数の基板コイル１０、４０を用いてトランス５０を構成することで、トランス５０の小型化、低背化を実現することができる。なお、同様に、基板コイル１０と磁気コア６０とを組み合わせることでインダクタ素子を構成することも可能である。

なお、基板コイルの各基板に設けられる巻き線パターンは、図１の第１巻き線パターン１ａのように、１回巻き（シングルターン）としてもよいし、多数巻き（マルチターン）としてもよい。巻き線パターンを１回巻きとすることで、合計巻き数を増やすために基板
数が増加してしまうが、パターンの太線化が可能で大電流を通電することが可能というメリットがある。なお、多数巻（マルチターン）を採用した場合には、各巻き線パターンの外周側の端部および内周側の端部に、接続箇所を設けることとなる。また、基板コイル１０の巻き数と、第２の基板コイル４０の巻き数は、同じであっても異なっていてもよい。さらに、基板コイル１０または第２の基板コイル４０の代わりに、通常の巻き線コイルを使用しても構わない。

図３には、第１基板１から第９基板９までの第１巻き線パターン１ａ～第９巻き線パターン９ａの接続の状態についての概略図を示す。図に示すように、各基板においては、より上側の基板と接続する接続箇所と、より下側に基板と接続する接続箇所とが離れているために、１つの巻き線パターンで１ターンを形成することができず、第１基板１から第９基板９までの９枚の基板を重ねることで、８ターンのコイルが構成されている。

図４は、第１基板１から第９基板９まで各基板の巻き線パターン１ａ～９ａを、従来の方法で接続した場合の、接続の状態について説明するための平面図である。ここでは、各基板の巻き線パターンどうしはそれぞれ複数の層間導通用の穴（ビア（ＶＩＡ）ホール、以下、単にＶＩＡともいう。）で接続されている。実際には、基板コイル１１０の平面視において、第１巻き線パターン１０１ａと第２巻き線パターン１０２ａとを接続する接続箇所１０１ｄにおけるＶＩＡだけが視認でき、第２巻き線パターン１０２ａと第３巻き線パターン１０３ａとを接続する接続箇所１０２ｄから、第８巻き線パターン１０８ａと第９巻き線パターン１０９ａとを接続する接続箇所１０８ｄにおけるＶＩＡは、本来視認できないが、図においては、互いの位置関係を記すために、接続箇所１０１ｄにおけるＶＩＡと同様に記載されている。

図４を見ても分かるように、上述したとおり、各基板１０１～１０９の巻き線パターン１０１ａ～１０９ａにおいて、より上側の基板と接続するための接続箇所と、より下側の基板と接続する接続箇所との間の距離が離れているために、巻き線効率が低下していた。また、各接続箇所１０１ｄ～１０８ｄは、各巻き線パターン１０１ａ～１０９ａ上の内周側から外周側に、あるいは周方向に広く分布するように形成されていたので、このことによっても、巻き線効率がさらに低下していた。

また、基板コイル１１０に高周波電流を印加した場合に、図５に示すような、高周波電流の表皮効果で、各巻き線パターン１０１ａ～１０９ａの内周側の電流密度が高くなることが分かっている。（電流を示す矢印は、交流電流の正または負の一方向を表している。）そうすると、各接続箇所１０１ｄ～１０８ｄにおいて、複数のＶＩＡのうちの内周側のＶＩＡの電流密度が高くなることとなり、一部のＶＩＡにおいて発熱が増大し、信頼性が低下する等の不都合が生じ得た。また、各接続箇所１０１ｄ～１０８ｄを通過する電流による磁界の各接続箇所内におけるバラツキが増大する等の不都合もあった。

これに対し、本実施例では、図６に示すように、各基板の巻き線パターンにおける接続箇所を、各巻き線パターンの外周側に配置するとともに、ＶＩＡを円周方向に一列または二列に並列させて構成することとした。このことは、接続部を、巻き線パターンの周方向に延びた細長形状とすることに相当する。また、ここで、ＶＩＡは、基板コイルの法線方向に延びる接続手段に相当する。さらに、各基板の巻き線パターンにおいて、下側の基板の巻き線パターンとの接続箇所と、上側の基板との接続箇所とを、巻き線パターンの外周において並ぶように配置することとした。より具体的には図６において、第２基板２における第２巻き線パターン２ａで、第３基板３における第３巻き線パターン３ａの接続箇所３ｅと接続するための接続箇所２ｄと、第１基板１における第１巻き線パターン（不図示）と接続するための接続箇所２ｅとを、第２巻き線パターン２ａの外周に、巻き線パターン２ａの両端の間の隙間２ｉを挟んで連続して並ぶように配置した。なお、ここでは、接
続箇所３ｅと接続箇所２ｄとは、二つの巻き線パターンの接続部の対に相当する。

これによれば、図７に示すように、例えば、第２基板２の第２巻き線パターン２ａを流れる高周波電流が表皮効果によって巻き線パターンの内周側に偏って流れていた（電流を示す矢印は、交流電流の正または負の一方向を表している。）としても、接続箇所２ｄ、３ｅにおいて一旦外周側を流れ、次の３基板３の第３巻き線パターン３ａにおいて外周側から内周側に戻るという軌跡を辿るため、接続箇所２ｄ、３ｅにおける特定のＶＩＡに電流密度が集中することを抑制できる。

図８には、本実施例における基板コイル１０に磁気コア６０を組み合わせた場合の斜視図の例を示す。この図では、簡単のため、各基板１～９の巻き線パターン１ａ～９ａによって形成される巻き線１０ａのみについて記載している。このように、磁気コア６０は、平面視において、巻き線１０ａの中心に対して点対称形の形状を有しており、巻き線１０ａの中心から外周側に向かって扇形状に広がる形状を有し、巻き線１０ａを覆うように配置されている。

図９には、本実施例における各基板１～９における各巻き線パターン１ａ～９ａの平面図と、基板コイル１０に磁気コア６０を組み合わせた場合の平面図とを示す。図９（ａ）は、第１基板１～第９基板９における、各巻き線パターン１ａ～９ａのパターン図である。図９（ｂ）は、基板コイル１０に磁気コア６０を組み合わせた場合の平面図である。図９（ｂ）においては、各接続部の配置が分かり易いように、磁気コア６０については、センターコア６０ａと第１サイドコア６０ｂ、第２サイドコア６０ｃの断面のみ示している。

本実施例においては、図９（ａ）に示す第１基板１から第９基板９における、巻き線パターン１ａから巻き線パターン９ａを重ねることで基板コイル１０における巻き線１０ａが形成されている。各々の巻き線パターン１ａ～９ａは、概略円形に隙間が設けられたパターンとなっており、巻き線パターン１ａ～９ａが順番に反時計回りに徐々に回転していく形態となっている。

巻き線パターン１ａにおける両端の隙間を挟んで左回り側の接続箇所1ｄと、巻き線パ
ターン２ａにおける両端の隙間を挟んで右回り側の接続箇所２ｅがＶＩＡによって接続されている。同様に、巻き線パターン２ａにおける両端の隙間を挟んで左回り側の接続箇所２ｄと、巻き線パターン３ａにおける両端の隙間を挟んで右回り側の接続箇所３ｅ、・・・巻き線パターン８ａにおける両端の隙間を挟んで左反時計回り側の接続箇所８ｄと、巻き線パターン９ａにおける両端の隙間を挟んで右回り側の接続箇所９ｅがＶＩＡによって接続されている。

そして、図９（ｂ）に示すように、接続箇所１ｄ（２ｅ）、接続箇所２ｄ（３ｅ）、
接続箇所３ｄ（４ｅ）、接続箇所４ｄ（５ｅ）は、磁気コア６０の第１サイドコア６０ｂと、センターコア６０ａの間のギャップ内に配置されている。同様に、接続箇所５ｄ（６ｅ）、接続箇所６ｄ（７ｅ）、接続箇所７ｄ（８ｅ）、接続箇所８ｄ（９ｅ）は、磁気コア６０の第２サイドコア６０ｃと、センターコア６０ａの間のギャップ内に配置されている。このように、各基板１～９の巻き線パターン１ａ～９ａにおける接続箇所を、磁気コア６０のセンターコア６０ａと第１サイドコア６０ｂ、第２サイドコア６０ｃと間に対称形に配置することで、各接続箇所のＶＩＡによる磁界の乱れを両方のサイドコア側の磁気回路において均一化することができ、インダクタ素子またはトランスとしての機能を安定化させることが可能である。なお、同様に、図示は省略するが、各基板の巻き線パターン１ａ～９ａの接続箇所を、磁気コア６０に覆われていない場所に配置するようにしてもよい。このことで、各接続箇所の貫通スルーホールを流れる電流による磁気の乱れが、磁気
コア６０を通過する磁界に影響を及ぼすことを回避できる。その結果、インダクタまたはトランスとしての機能を安定化させることが可能である。

＜実施例２＞
次に、本発明の実施例２について説明する。実施例１においては、第１基板１～第９基板９の各巻き線パターン１ａ～９ａのうち、連続して重ねられる巻き線パターンどうしを、各巻き線パターン１ａ～９ａの外周部に配置された接続箇所においてＶＩＡを用いて接続する例について説明したが、本実施例においては、各巻き線パターン１ａ～９ａから外周側に突出した接続箇所において、貫通スルーホールによって、連続して重ねられる巻き線パターンどうしを接続する例について説明する。

図１０には、本実施例における基板コイルの巻き線２０ａの斜視図を示す。本実施例においても、各基板における各巻き線パターン１１ａ～１９ａの接続箇所を接続することにより巻き線２０ａを形成する点は、実施例１と同様である。しかしながら、実施例１で示したように、各巻き線パターン１ａ～９ａの接続箇所どうしをＶＩＡで接続する場合には、各基板１～９を重ね合わせる毎にＶＩＡで連続して重なる巻き線パターンどうしを接続する必要があり、製造工程が複雑になる場合があった。

それに対し、本実施例においては、各巻き線パターン１１ａ～１９ａの接続箇所を巻き線パターン１１ａ～１９ａの外周側に突出させた形で配置する。そして、連続して重ねられる巻き線パターンにおける接続箇所については、平面視で重なる位置に配置させる。そして、基板コイル全体を貫通する貫通スルーホールで各接続箇所を接続することとした。これによれば、第１基板～第９基板までを重ねた後に、各接続箇所に対して、貫通スル―ホールを形成することで、連続して重なる巻き線パターンどうしを各々接続させることができ、製造工程を単純化することが可能である。

図１１には、本実施例における各基板における巻き線パターン１１ａ～１９ａの平面図と、基板コイルの巻き線２０ａに磁気コア６０を組み合わせた場合の平面図とを示す。図１１（ａ）は、第１基板～第９基板における、各巻き線パターン１１ａ～１９ａのパターン図である。図１１（ｂ）は、基板コイルの巻き線２０ａに磁気コア６０を組み合わせた場合の平面図である。図１１（ｂ）においては、各接続部の配置が分かり易いように、磁気コア６０については、センターコア６０ａと第１サイドコア６０ｂ、第２サイドコア６０ｃの断面のみを示している。

本実施例においては、図１１（ａ）に示すように、第１基板から第９基板における、巻き線パターン１１ａ～１９ａを重ねることで基板コイルにおける巻き線２０ａが形成されている。巻き線２０ａを構成する各々の巻き線パターン１１ａ～１９ａは、概略円形に隙間が設けられたパターンとなっており、巻き線パターン１１ａ～１９ａが、順番に反時計回りに徐々に回転していく形態となっている。

本実施例における巻き線パターン１１ａ～１９ａにおける接続箇所１１ｅ、１１ｄ～１９ｄ、１９ｅは、巻き線パターン１１ａ～１９ａの円弧の外周からさらに外周側に突出するように配置されている。そして、巻き線パターン１１ａにおける両端の隙間を挟んで左回り側の接続箇所１1ｄと、巻き線パターン１２ａにおける両端の隙間を挟んで右回り側
の接続箇所１２ｅが平面視で重なるように配置され、貫通スル―ホールによって接続されている。

同様に、巻き線パターン１２ａにおける両端の隙間を挟んで左回り側の接続箇所１２ｄと、巻き線パターン１３ａにおける両端の隙間を挟んで右回り側の接続箇所１３ｅ、・・・巻き線パターン１８ａにおける両端の隙間を挟んで左反時計回り側の接続箇所１８ｄと
、巻き線パターン１９ａにおける両端の隙間を挟んで右回り側の接続箇所１９ｅが重なるように配置され、貫通スル―ホールによって接続されている。

そして、図１１（ｂ）に示すように、接続箇所１１ｄ（１２ｅ）、接続箇所１２ｄ（１３ｅ）、接続箇所１３ｄ（１４ｅ）、接続箇所１４ｄ（１５ｅ）は、磁気コア６０の第１サイドコア６０ｂと、センターコア６０ａの間のギャップ内に配置されている。同様に、接続箇所１５ｄ（１６ｅ）、接続箇所１６ｄ（１７ｅ）、接続箇所１７ｄ（１８ｅ）、接続箇所１８ｄ（１９ｅ）は、磁気コア６０の第２サイドコア６０ｃと、センターコア６０ａの間のギャップ内に配置されている。

ここにおいても、各基板の巻き線パターン１１ａ～１９ａの接続箇所を、磁気コア６０のセンターコア６０ａと各サイドコア６０ｂ、６０ｃの間に対称形に配置することで、各接続箇所の貫通スルーホールを流れる電流による磁気の乱れを両方のサイドコア６０ｂ、６０ｃ側の磁気回路において均一化することができ、インダクタまたはトランスとしての機能を安定化させることが可能である。なお、同様に、図示は省略するが、各基板の巻き線パターン１１ａ～１９ａの接続箇所を、磁気コア６０に覆われていない場所に配置するようにしてもよい。このことで、各接続箇所の貫通スルーホールを流れる電流による磁気の乱れが、磁気コア６０を通過する磁界に影響を及ぼすことを回避できる。その結果、インダクタまたはトランスとしての機能を安定化させることが可能である。

次に、本実施例の基板コイルの作製手順の態様について、まず図１２を用いて説明する。図１２（ａ）に示すように、本実施例では、第４基板１４と第５基板１５は、共通の両面基板により形成されており、その両面に巻き線パターン１４ａと１５ａが形成される。そして、図１２（ｂ）～（ｅ）に示すように、巻き線パターン１４ａ側には、巻き線パターン１３ａが形成された第３基板１３～巻き線パターン１１ａが形成された第１基板１１が重ねられる。一方、巻き線パターン１５ａ側には、巻き線パターン１６ａが形成された第６基板１６～巻き線パターン１９ａが形成された第９基板１９が重ねられる。そして、１２（ｆ）に示すように、最後に、貫通スル―ホールが形成され、各接続箇所が接続される。

次に、基板コイルの作製手順の他の態様について、図１３を用いて説明する。この例では、図１３（ａ）に示すように、第４基板１４と第５基板１５は、共通の両面基板により形成されており、その両面に巻き線パターン１４ａと１５ａが形成される。そして、この時点で両面基板には、埋込型のスルーホールが形成され、巻き線パターン１４ａと１５ａが接続される。

次に、図１３（ｂ）～（ｅ）に示すように、巻き線パターン１４ａ側には、第３基板１３～第１基板１１が重ねられ、巻き線パターン１５ａ側には、第６基板１６～第９基板１９が重ねられる。そして、１３（ｆ）に示すように、最後に、貫通スルーホールが形成され、残りの接続箇所が接続される。この例においては、巻き線パターン１４ａと１５ａの間の接続箇所１４ｄ（１５ｅ）は、埋込スルーホールで接続されるので、必ずしも、図１１に示したように、巻き線パターン１４ａ、１５ａから外周側に突出させる必要はない。巻き線パターン１４ａ、１５ａの円弧部分の内部に接続箇所１４ｄ（１５ｅ）を設けるようにしてもよい。

また、その場合には、接続箇所の埋込スルーホールの形態も、他の接続箇所のように、円周方向に４つのスルーホールを並べた形態にする必要はなく、例えば、一つの比較的断面積の大きなスル―ホールで形成するようにしてもよい。

さらに、図１４を用いて、基板コイルの作製手順の第３の態様について説明する。図１
４は、この態様において作成された基板コイル２０である。図１４（ａ）は基板コイル２０の接続の状態を示す概略図である。図１４（ｂ）は、基板コイル２０の断面図である。この態様においては、埋込スルーホールと貫通スルーホールを組み合わせて使用している。

図１４（ａ）に示すように、第１巻き線パターン１１ａと第２巻き線パターン１２ａ、第３巻き線パターン１３ａと第４巻き線パターン１４ａ、第５巻き線パターン１５ａと第６巻き線パターン１６ａ、及び第７巻き線パターン１７ａと第８巻き線パターン１８ａがそれぞれ両面基板であるコア基板の上下の面に形成され、埋込スルーホールによって接続され、ペアを成している。これら四つの巻き線パターンのペアがさらに貫通スルーホールによって接続され、積層されることで基板コイル２０が形成されている。

図１４（ｂ）に示すように、四つのコア基板における埋込スル―ホールは、接続箇所１１ｄと接続箇所１２ｅ、接続箇所１３ｄと接続箇所１４ｅ、接続箇所１５ｄと接続箇所１６ｅ、接続箇所１７ｄと接続箇所１８ｅを接続している。これら四つの埋込スル―ホールは、上面視において各巻き線パターン１１ａ～１８ａにおける円弧状の部分の内部に設けられている。また、上面視において各々が同じ位置に設けられていてもよい。

また、貫通スル―ホールによって、接続箇所１２ｄと接続箇所１３ｅ、接続箇所１４ｄと接続箇所１５ｅ、接続箇所１６ｄと接続箇所１７ｅ、接続箇所１８ｄと接続箇所１９ｅが接続されている。この四つの貫通スル―ホールは、各巻き線パターン１１ａ～１８ａにおける円弧状の部分の外周から、さらに外周側に突出した部分において、各接続部分を接続する。

なお、図１４（ａ）において、接続箇所は黒点で、接続箇所どうしを接続させる埋込スルーホールと貫通スルーホールは実線で、接続箇所どうしを接続させない貫通スルーホールは点線で示している。図１４（ｂ）において、埋込スル―ホールは黒色で表している。また、貫通スルーホールは斜線でハッチングしており、巻き線パターンどうしを接続している範囲については黒色で示している。なお、巻き線パターンの数は、九個に限られず、コア基板の数も四枚に限られない。

＜実施例３＞
次に、本発明の実施例３について説明する。本実施例においては、各基板における巻き線パターンの円弧から外周側に突出するように、各巻き線パターンの接続箇所が配置され、連続して重ねられる巻き線パターンの接続箇所どうしは、平面視で重なるように配置されるとともに、接続箇所で挟まれる層の側面にメッキが施されることで接続される例について説明する。

図１５には、本実施例における基板コイル３０の平面図を示す。本実施例においても、第１基板２１～第９基板２９までにおける巻き線パターン２１ａ～２９ａの接続箇所を接続することにより巻き線を形成する点は、実施例１、２と同様である。しかしながら、実施例１、２で示したように、各巻き線パターンの接続箇所どうしをＶＩＡやスル―ホールで接続する場合には、接続箇所の構造が複雑になる場合があった。

これに対し、本実施例においては、各巻き線パターン２１ａ～２９ａの接続箇所については、連続して重なる巻き線パターンの接続箇所どうしの間の絶縁層（基板）の側面にメッキを施すことで、各接続箇所を接続することとした。これによれば、巻き線パターン２１ａ～２９ａの法線方向から見た、接続箇所の面積を可及的に小さくすることができ、巻き線効率を向上させ、基板コイル３０の小型化、低背化を実現することが可能である。

また、製造コストを低減し、基板コイル３０における寄生Ｌや寄生Ｃを低減し、基板コイル３０が組み込まれた装置の誤動作を防止し、ノイズ低減を図ることが可能となる。さらに、実施例１、２と同様、高周波電流を流す場合に、接続箇所の測定の部分の過熱による信頼性の低下を抑制することが可能である。なお、この場合、図１５に示す、第１巻き線パターン２１ａの接続箇所２１ｄのように、各巻き線パターンの接続箇所を外周側に突出させてもよい。あるいは、接続箇所は外周側に突出させず、巻き線パターンの円弧の側面をそのままメッキするようにしても構わない。なお、本実施例において基板の側面に施されたメッキは、導電部に相当する。

＜実施例４＞
次に、本発明の実施例４について説明する。上記の実施例では、巻き線パターンの一部のみが磁気コアによって覆われている基板コイルを備えたトランスについて説明したが、本実施例では、巻き線パターンが磁気コアによって覆われていない基板コイルを備えたトランス、及び二種類のコイルの間にパスコア構造を適用したトランスについて説明する。

図１６は、本実施例におけるトランスの断面図である。図１６（ａ）は、巻き線パターンが磁気コアによって覆われていない基板コイル１０及び第２の基板コイル４０を備えたトランス５１の断面図である。磁気コア６１は、各基板の巻き線パターンに囲まれるように巻き線パターンの中心付近に位置する棒コアである。図１６（ａ）の構成において、巻き線パターン上の接続箇所（不図示）が磁気コア６１によって覆われることはない。従って、巻き線パターン上を流れる電流から発生する磁界に乱れが生じる欠点や、サイドコア（不図示）どうしで通過する磁界の量が不均一になる欠点を避け、接続箇所の配置の自由度を高めることが可能である。

図１６（ｂ）は、磁気コア６２を備えた基板コイル１０及び第２の基板コイル４０の間にパスコア構造を適用したトランス５２の断面図である。トランスの作動効率を向上させるために共振Ｌを外付けにあたり、トランスと共振Ｌを横に並べる場合は実装面積が増え、縦に積む場合はシールドが必要になり、高さが増大する不都合がある。よって、上記のいずれの場合もトランスの小型化や低背化が困難となる。図１６（ｂ）の構成において、基板コイル１０及び第２の基板コイル４０の間にも磁気コア６２ａを挿入し、パスコア構造を適用することで、トランス５２の小型化や低背化を図りつつ、基板コイル１０及び第２の基板コイル４０の共振を誘起させることが可能となる。

また、基板コイル１０の巻き数と、第２の基板コイル４０の巻き数は、同じであっても異なっていてもよい点、及び第２の基板コイル４０の代わりに、通常の巻き線コイルを使用してもよい点は、実施例１のトランス５０と同様である。

なお、以下には本発明の構成要件と実施例の構成とを対比可能とするために、本発明の構成要件を図面の符号付きで記載しておく。
＜発明１＞
多層基板を構成する複数の層（１～９）に設けられた巻き線パターン（１ａ～９ａ）を該巻き線パターン（１ａ～９ａ）における接続部（１ｄ～８ｄ、２ｅ～９ｅ）において電気的に接続されるとともに積層することで形成される基板コイル（１０）であって、
前記巻き線パターン（１ａ～９ａ）における前記接続部（１ｄ～８ｄ、２ｅ～９ｅ）は、前記基板コイル（１０）の法線方向から見て、前記巻き線パターンの周方向に延びた細長形状を有するとともに、前記巻き線パターン（１ａ～９ａ）の外周部に配置されたことを特徴とする、基板コイル（１０）。

１～９、１１～１９、２１～２９・・・第１基板～第９基板
１ａ～９ａ、１１ａ～１９ａ、２１ａ～２９ａ・・・第１巻き線パターン～第９巻き線パターン
１ｂ、１１ｂ・・・入力端
１ｃ、１１ｃ・・・出力端
１ｄ～８ｄ、１１ｄ～１８ｄ・・・接続箇所
２ｅ～９ｅ、１２ｅ～１９ｅ・・・接続箇所
１０、２０、３０・・・基板コイル
６０・・・磁気コア

Claims (9)

1. 多層基板を構成する複数の層に設けられた巻き線パターンを該巻き線パターンにおける接続部において電気的に接続されるとともに積層することで形成される基板コイルであって、
   前記巻き線パターンにおける前記接続部は、前記基板コイルの法線方向から見て、前記巻き線パターンの周方向に延びた細長形状を有するとともに、前記巻き線パターンの外周部に配置され、
   前記基板コイルの法線方向から見て、前記巻き線パターンの一部を、該巻き線パターンの中心に対して点対称形に覆うように配置される２つの磁気回路からなる磁気コアを備え、
   前記接続部は、前記基板コイルの法線方向から見て、前記２つの磁気回路に覆われる部分に、前記巻き線パターンの中心に対して点対称となるように配置されたことを特徴とする、基板コイル。
2. 前記複数の層に設けられた巻き線パターンのうち、重ねられて互いに接続される二つの巻き線パターンの接続部は、前記基板コイルの法線方向から見て、前記巻き線パターンの外周部で互いに重なる位置に配置され、該接続部どうしを、前記基板コイルの法線方向に延びる接続手段によって接続されることを特徴とする、請求項１に記載の基板コイル。
3. 前記互いに接続される二つの巻き線パターンの接続部の対と、次に接続される二つの巻き線パターンの接続部の対とが、巻き線パターンの外周上に連続して並ぶように、配置されることを特徴とする、請求項２に記載の基板コイル。
4. 前記接続部は、前記巻き線パターンの外周からさらに外周側に突出した部分に設けられ、
   前記接続手段は、複数の層を貫通する貫通スルーホールであることを特徴とする、請求項２または３に記載の基板コイル。
5. 前記接続手段は、前記互いに接続される二つの巻き線パターンの接続部上に、前記巻き
   線パターンの周方向に一列または二列に並列され、前記巻き線パターンの法線方向に前記接続部の間に形成されるビアホールであることを特徴とする、請求項２または３に記載の基板コイル。
6. 前記接続手段は、前記互いに接続される二つの巻き線パターンの間に形成される絶縁層の、前記接続部の側面に施される導電部であることを特徴とする、請求項２または３に記載の基板コイル。
7. 複数のコイルを重ねるように配置するとともに、磁気コアを備え、一のコイルに電流を入力し、他のコイルに流れる誘導電流を出力するトランスであって、
   前記磁気コアは、前記複数のコイルの中心を貫通するように配置された部分を有し、
   前記複数のコイルの少なくとも一部は、請求項１から６のいずれか一項に記載の基板コイルであることを特徴とする、トランス。
8. 前記磁気コアは、前記複数のコイルにおけるコイルの間にコアが配置されるパスコア構造を有することを特徴とする、請求項７に記載のトランス。
9. 前記磁気コアは、前記複数のコイルの中心を貫通する棒状のコアからなる棒コアであることを特徴とする、請求項７に記載のトランス。