JP7742432B2 - 撮像装置 - Google Patents

撮像装置

Info

Publication number
JP7742432B2
JP7742432B2 JP2024000153A JP2024000153A JP7742432B2 JP 7742432 B2 JP7742432 B2 JP 7742432B2 JP 2024000153 A JP2024000153 A JP 2024000153A JP 2024000153 A JP2024000153 A JP 2024000153A JP 7742432 B2 JP7742432 B2 JP 7742432B2
Authority
JP
Japan
Prior art keywords
oxide
transistor
conductor
insulator
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024000153A
Other languages
English (en)
Other versions
JP2024029175A (ja
Inventor
達也 大貫
清 加藤
隆徳 松嵜
肇 木村
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024029175A publication Critical patent/JP2024029175A/ja
Priority to JP2025148423A priority Critical patent/JP2025175068A/ja
Application granted granted Critical
Publication of JP7742432B2 publication Critical patent/JP7742432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一形態は、撮像装置に関する。特に、積層構造を有する撮像装置に関する。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
デジタルビデオカメラ、デジタルカメラ、スマートフォン等、電子機器に広く使用される撮像装置として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）に代表されるＭＯＳ型イメージセンサが知られている。
また、撮像装置において、近年、機能が異なる複数の半導体チップを積み重ねて電気的に接続する、積層構造が実用化されている。積層構造を採用することで、各半導体チップの作製方法および使用する材料等を、各半導体チップの機能に対応したものとすることができるため、撮像装置の高機能化を容易に実現でき、また、撮像装置を搭載した電子機器を小型化、軽量化することができる。
非特許文献１には、信号処理回路、記憶装置、ＭＯＳ型イメージセンサを積層した撮像装置の例が示されている。非特許文献１では、記憶装置としてＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を採用し、撮像した画像データをＤＲＡＭに保存することで、前記撮像装置を搭載した電子機器とのデータ転送速度を超える高速撮像を実現したと記されている。
一方、トランジスタに適用可能な半導体として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯともいう）に関する研究が盛んに行われている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献２乃至非特許文献４参照）。非特許文献２および非特許文献３では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献５および非特許文献６に示されている。
さらに、酸化物半導体を用いたトランジスタは極めて低いオフ電流を持ち（非特許文献７参照）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非特許文献８および非特許文献９参照）。
また、酸化物半導体を用いたトランジスタを、ＤＲＡＭセルに適用したＤＲＡＭが提案されている（例えば、特許文献１、非特許文献１０）。酸化物半導体を用いたトランジスタは、オフ状態でのリーク電流（オフ電流）が非常に小さいため、リフレッシュ期間が長く消費電力の少ないメモリを作製することができる。本明細書等では、酸化物半導体を用いたトランジスタがＤＲＡＭセルに適用されたＤＲＡＭを、「酸化物半導体ＤＲＡＭ」、または、「ＤＯＳＲＡＭ（登録商標、Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）」と呼ぶ。
特開２０１２―２５６８２０号公報
Ｔｓｕｔｏｍｕ．Ｈａｒｕｔａ ｅｔ ａｌ．、"Ａ １／２．３ｉｎｃｈ ２０Ｍｐｉｘｅｌ ３－Ｌａｙｅｒ Ｓｔａｃｋｅｄ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ ＤＲＡＭ"、ＩＥＥＥ ＩＳＳＣＣ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１７，ｐｐ．７６‐７８． Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐ．１８３－１８６ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ ５３，Ｎｕｍｂｅｒ ４Ｓ，ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０ Ｓ．Ｉｔｏ ｅｔ ａｌ．，"Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１３，ｐ．１５１－１５４ Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ ３，ｉｓｓｕｅ ９，ｐ．Ｑ３０１２－Ｑ３０２２ Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ ６４，ｉｓｓｕｅ １０，ｐ．１５５－１６４ Ｋ．Ｋａｔｏ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ ５１，ｐ．０２１２０１－１－０２１２０１－７ Ｓ．Ｍａｔｓｕｄａ ｅｔ ａｌ．，"２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１５，ｐ．Ｔ２１６－Ｔ２１７ Ｓ．Ａｍａｎｏ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ ４１，ｉｓｓｕｅ １，ｐ．６２６－６２９ Ｔ．Ｏｎｕｋｉ ｅｔ ａｌ．，"ＤＲＡＭ ｗｉｔｈ Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔａｎｃｅ ｏｆ ３．９ｆＦ ｕｓｉｎｇ ＣＡＡＣ－ＯＳ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｌ ｏｆ ６０ｎｍ ａｎｄ ｈａｖｉｎｇ Ｍｏｒｅ Ｔｈａｎ １－ｈ Ｒｅｔｅｎｔｉｏｎ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ"，Ｅｘｔ．Ａｂｓｔｒ．ＳＳＤＭ，２０１４，ｐｐ．４３０－４３１．
非特許文献１では、信号処理回路、記憶装置、ＭＯＳ型イメージセンサを、それぞれ別の半導体チップに作製し、半導体チップを３層積み重ねて電気的に接続している。ここで、信号処理回路、記憶装置、ＭＯＳ型イメージセンサが形成される面を半導体チップの上面とすると、具体的には、１層目（信号処理回路）の半導体チップの上面に、２層目（記憶装置）の半導体チップの上面を向い合せて貼り合わせ、２層目の半導体チップを薄膜化する。さらに、３層目（ＭＯＳ型イメージセンサ）の半導体チップの上面を２層目の半導体チップに貼り合わせ、３層目の半導体チップを薄膜化する。このようにして、３層目の半導体チップの下面（薄膜化した面）から入射した光を検知する、いわゆる「裏面照射型」のＭＯＳ型イメージセンサを搭載した、撮像装置が作製される。
しかしながら、上記作製方法は、貼り合わせ工程を２回と薄膜化工程を２回有し、さらに２層目の半導体チップのシリコン基板を貫通して電気的な接続を確保する必要があることから、難易度が高い。そのため記憶装置の積層数を増やして、記憶容量を大容量化することも容易ではない。また、半導体チップを貼り合わせることから発熱の問題を有するが、記憶装置として採用したＤＲＡＭは、比較的熱に強くないといった課題を有する。
本発明の一形態は、容易に作製可能な、積層型の撮像装置を提供することを課題の一つとする。または、容易に記憶容量を増やすことができる、積層型の撮像装置を提供することを課題の一つとする。または、熱に強く、信頼性の高い記憶装置を有した、積層型の撮像装置を提供することを課題の一つとする。
または、本発明の一形態は、新規な撮像装置を提供することを課題の一つとする。または、本発明の一形態は、新規な撮像装置を有する電子機器を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、第１の層と、第１の層の上方の第２の層と、第２の層の上方の第３の層とを有する撮像装置である。第１の層は信号処理回路を有し、第２の層は記憶装置を有し、第３の層はイメージセンサを有する。信号処理回路は、第１の半導体基板に形成されたトランジスタを有し、記憶装置は、チャネル形成領域に金属酸化物を含むトランジスタを有し、イメージセンサは、第２の半導体基板に形成されたトランジスタを有する。
また、本発明の一形態は、第１の層と、第１の層の上方の第２の層と、第２の層の上方の第３の層とを有する撮像装置である。第１の層は信号処理回路を有し、第２の層は記憶装置を有し、第３の層はイメージセンサを有する。記憶装置は複数のメモリセルを有し、メモリセルはトランジスタと容量素子とを有し、トランジスタのソースまたはドレインの一方は容量素子の一方の電極と電気的に接続され、トランジスタはチャネル形成領域に金属酸化物を有する。信号処理回路は、第１の半導体基板に形成されたトランジスタを有し、イメージセンサは、第２の半導体基板に形成されたトランジスタを有する。
また、上記形態において、信号処理回路は、記憶装置およびイメージセンサの動作を制御する機能を有していてもよい。
また、上記形態において、信号処理回路またはイメージセンサの少なくとも一方は、アナログデジタル変換回路を有し、アナログデジタル変換回路は、イメージセンサが生成した画像データをデジタル信号に変換する機能を有していてもよい。
また、上記形態において、記憶装置はデジタル信号を保持する機能を有していてもよい。
本発明の一形態により、容易に作製可能な、積層型の撮像装置を提供することができる。または、容易に記憶容量を増やすことができる、積層型の撮像装置を提供することができる。または、熱に強く、信頼性の高い記憶装置を有した、積層型の撮像装置を提供することができる。
または、積層型の撮像装置において、コストを下げた撮像装置を提供することができる。または、リフレッシュ頻度を少なくし、消費電力が低い、積層型の撮像装置を提供することができる。
または、本発明の一形態により、新規な撮像装置を提供することができる。または、本発明の一形態により、新規な撮像装置を有する電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
（Ａ、Ｂ）撮像装置の構成例を示す斜視図。 （Ａ、Ｂ、Ｃ）メモリセルの構成例を示す回路図、（Ｄ）画素の構成例を示す回路図。 撮像装置の構成例を示す斜視図。 層１００および層２００の構成例を示す断面図。 （Ａ、Ｂ、Ｃ）トランジスタの構成例を示す断面図。 撮像装置の構成例を示す断面図。 撮像装置の構成例を示す断面図。 （Ａ、Ｂ）トランジスタの構成例を示す断面図。 （Ａ）トランジスタの構成例を示す上面図、（Ｂ）トランジスタの構成例を示す斜視図。 （Ａ、Ｂ）トランジスタの構成例を示す断面図。 （Ａ、Ｃ）トランジスタの断面図、（Ｂ、Ｄ）トランジスタの電気特性。 （Ａ、Ｂ、Ｃ、Ｄ）電子機器の構成例を示す図。 電子機器の構成例を示す図。 （Ａ、Ｂ）Ｓｈｍｏｏプロットを示す図。 メモリ保持特性を示す図。 （Ａ、Ｂ、Ｃ）消費電力の見積もりを示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。以下、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」ともいう。また、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
（実施の形態１）
本実施の形態では、本発明の一形態に係わる撮像装置の構成例について説明する。本発明の一形態に係わる撮像装置は、半導体基板に形成されたトランジスタを有する層と、ＯＳトランジスタを有する層とが積層され、さらに、半導体基板に形成されたトランジスタおよびフォトダイオードを有する層が貼り合わされて積層された構造を有する。
＜撮像装置の構成例＞
図１（Ａ）は、本発明の一形態に係わる撮像装置１０の構成例を示す斜視図である。
撮像装置１０は、層１００、層２００、および層３００を有する。撮像装置１０は、図１（Ａ）に示すように、層１００上に層２００が積層され、層２００上に層３００が積層された構造を有する。なお、層１００と層２００の間には、層間絶縁層を設けることができる。
図１（Ｂ）は、撮像装置１０の構成例を、より分かりやすく説明するための斜視図である。
層１００、層２００、および層３００には、それぞれ、半導体特性を利用することで機能しうる装置または回路が設けられており、層１００には信号処理回路１１０が設けられ、層２００には記憶装置２１０が設けられ、層３００にはイメージセンサ３１０が設けられている。
＜信号処理回路１１０＞
信号処理回路１１０は、記憶装置２１０およびイメージセンサ３１０の動作を制御する機能、イメージセンサ３１０が生成した画像データを処理する機能、撮像装置１０を搭載した電子機器との間でデータおよび制御信号等を送受信する機能、等を有する。
具体的には、例えば、信号処理回路１１０は、制御回路１１１、制御回路１１２、画像処理回路１１３、および入出力回路１１４を有する（図１（Ｂ）参照）。
制御回路１１１は、記憶装置２１０に書き込まれるデータ、データの読み書きを行う記憶装置２１０のアドレスを指定するアドレス信号、および、記憶装置２１０の動作を制御するための制御信号、等を供給する機能を有する。また、制御回路１１１は、記憶装置２１０から読み出されたデータを受信する機能を有する。
制御回路１１２は、イメージセンサ３１０が生成した画像データを受信する機能、および、イメージセンサ３１０の動作を制御するための制御信号等を供給する機能を有する。制御回路１１２は、アナログデジタル変換回路（Ａｎａｌｏｇ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）を有していてもよい。
画像処理回路１１３は、イメージセンサ３１０が生成した画像データに対して、例えば、ガンマ補正、調光処理、調色処理、ノイズ除去、歪み補正、ビデオコーデックなどを行う機能を有する。また、画像処理回路１１３は、顔検出、自動シーン認識、ハイダイナミックレンジ合成（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ Ｒｅｎｄｅｒｉｎｇ：ＨＤＲ）を行う機能を有していてもよい。
ここで、自動シーン認識とは、外部環境などのシーンを認識して、露光、フォーカス、フラッシュなどを自動的に調整することをいう。画像処理回路１１３は、上記すべての処理を行う必要はなく、必要に応じて取捨することができる。
入出力回路１１４は、撮像装置１０を搭載した電子機器との間でデータおよび制御信号等を送受信する機能を有する。入出力回路１１４には、例えば、ＬＶＤＳ（Ｌｏｗ－Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）等のインターフェースが使用される。
その他、信号処理回路１１０は、バスライン１１５、電源回路１１６等を有していてもよい。図１（Ｂ）では、バスライン１１５を介して、制御回路１１１、制御回路１１２、画像処理回路１１３、および入出力回路１１４が接続されている様子を示している。
信号処理回路１１０は、半導体基板ＳＵＢ１に形成されたトランジスタを用いて構成されている。半導体基板ＳＵＢ１は、トランジスタのチャネル領域を形成することが可能であれば、特に限定されない。例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、化合物半導体基板（ＳｉＣ基板、ＧａＮ基板など）、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
また、ＳＯＩ基板として、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（登録商標：Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）などを用いて形成されたＳＯＩ基板を用いてもよい。単結晶基板を用いて形成されたトランジスタは、チャネル形成領域に単結晶半導体を有する。
本実施の形態では、一例として、半導体基板ＳＵＢ１に単結晶シリコン基板を用いた場合について説明する。以下、単結晶シリコン基板に形成されたトランジスタを、Ｓｉトランジスタという。
＜記憶装置２１０＞
記憶装置２１０は、層１００と層２００を接続する配線ＣＬを介して、制御回路１１１と接続されている。配線ＣＬは、層１００と層２００間のコンタクトホールに形成された導電体によって形成される。そして、記憶装置２１０と制御回路１１１間のデータおよび信号の入出力は、配線ＣＬを介して行われる。
層２００に設けられた記憶装置２１０は、セルアレイ２１１、駆動回路２２１、駆動回路２２２を有する。また、セルアレイ２１１は、マトリクス状に配置された複数のメモリセル２１２によって構成されている。
メモリセル２１２は、データを記憶する機能を有する。メモリセル２１２は、２値（ハイレベルおよびローレベル）のデータを記憶する機能を有していてもよいし、４値以上の多値データを記憶する機能を有していてもよい。また、メモリセル２１２は、アナログデータを記憶する機能を有していてもよい。
駆動回路２２１は、メモリセル２１２を選択する機能を有する。具体的には、駆動回路２２１は、データの書き込みまたは読み出しを行うメモリセル２１２を選択するための信号（以下、選択信号ともいう）を、メモリセル２１２と接続された配線に供給する機能を有する。
駆動回路２２２は、メモリセル２１２にデータを書き込む機能と、メモリセル２１２に記憶されたデータを読み出す機能とを有する。具体的には、駆動回路２２２は、データの書き込みを行うメモリセル２１２と接続された配線に、メモリセル２１２に記憶されるデータに対応する電位（以下、書き込み電位ともいう）を供給する機能を有する。また、駆動回路２２２は、メモリセル２１２に記憶されたデータに対応する電位（以下、読み出し電位ともいう）を読み出し、配線ＣＬを介して制御回路１１１に出力する機能を有する。
層１００に設けられた制御回路１１１から駆動回路２２１には、アドレス信号、クロック信号、およびタイミング信号などが配線ＣＬを介して入力される。そして、駆動回路２２１はこれらの信号を用いて選択信号を生成する。なお、駆動回路２２１から選択信号が出力されるタイミングは、制御回路１１１から入力されたタイミング信号によって制御される。
また、層１００に設けられた制御回路１１１から駆動回路２２２には、アドレス信号、クロック信号、タイミング信号、およびメモリセル２１２に書き込まれるデータなどが、配線ＣＬを介して供給される。そして、駆動回路２２２はこれらの信号を用いて書き込み電位を生成する。なお、駆動回路２２２から書き込み電位が出力されるタイミングは、制御回路１１１から入力されたタイミング信号によって制御される。
なお、図１（Ｂ）では、駆動回路２２１および駆動回路２２２と接続された配線ＣＬを、１本にまとめて図示している。
メモリセル２１２、駆動回路２２１、および駆動回路２２２は、ＯＳトランジスタによって構成されている。酸化物半導体のバンドギャップは２．５ｅＶ以上、好ましくは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、またオフ電流が極めて小さい。なお、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。
トランジスタのチャネル形成領域に用いられる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態３で説明する。
ＯＳトランジスタはオフ電流が極めて小さいため、メモリセル２１２に用いるトランジスタとして好適である。ＯＳトランジスタは、例えば、チャネル幅１μｍあたりのオフ電流を、１００ｚＡ／μｍ以下、または１０ｚＡ／μｍ以下、または１ｚＡ／μｍ以下、または１０ｙＡ／μｍ以下とすることができる。ＯＳトランジスタをメモリセル２１２に用いることにより、メモリセル２１２に記憶されたデータを長期間に渡って保持することができる。
メモリセル２１２にＯＳトランジスタを用いることで、メモリセル２１２のリフレッシュ頻度を少なくすることができる。または、メモリセル２１２のリフレッシュ動作を不要にすることができる。また、メモリセル２１２のリフレッシュ頻度を少なくすることで、記憶装置２１０の消費電力を低減することができる。または、メモリセル２１２のリフレッシュ動作を不要にすることで、リフレッシュ動作に要する回路を削減することができる。
また、ＯＳトランジスタはリーク電流が非常に小さいため、メモリセル２１２に対して、多値データまたはアナログデータを保持することができる。また、ＯＳトランジスタは高温下でもオフ電流が増加しにくいため、信号処理回路１１０またはイメージセンサ３１０の発熱による高温下においても、メモリセル２１２に記憶されたデータの消失が生じにくい。ＯＳトランジスタを用いることで、記憶装置２１０の信頼性を高めることができる。
図２（Ａ）は、ＯＳトランジスタを用いたメモリセル２１２の構成例を示す回路図である。図２（Ａ）に示すメモリセル２１２は、トランジスタ２１３、容量素子２１４を有する。なお、図中の「ＯＳ」の符号は、ＯＳトランジスタであることを示している。
トランジスタ２１３のゲートはノードａ１と接続され、ソースまたはドレインの一方は容量素子２１４の一方の電極と接続され、ソースまたはドレインの他方はノードａ２と接続されている。容量素子２１４の他方の電極は、定電位（例えば、低電源電位）が供給されるノードａ３と接続されている。また、ノードａ１は図１（Ｂ）における駆動回路２２１と接続され、ノードａ２は図１（Ｂ）における駆動回路２２２と接続されている。なお、トランジスタ２１３のソースまたはドレインの一方、および容量素子２１４の一方の電極と接続されたノードをノードＮ１とする。
メモリセル２１２にデータを書き込む際は、ノードａ２に書き込み電位を供給する。そして、ノードａ１に選択信号（ハイレベルの電位）を供給することにより、トランジスタ２１３をオン状態にする。これにより、書き込み電位がノードＮ１に書き込まれる。その後、ノードａ１にローレベルの電位を供給することにより、トランジスタ２１３をオフ状態にする。これにより、ノードＮ１がフローティング状態となり、書き込み電位が保持される。
メモリセル２１２に記憶されたデータを読み出す際は、ノードＮ１の電位が読み出し電位となる。ノードａ１に選択信号（ハイレベルの電位）を供給することにより、トランジスタ２１３をオン状態にする。これにより、ノードａ２の電位がノードＮ１の電位に応じて決定される。このようにして、メモリセル２１２に記憶されたデータが読み出される。
トランジスタ２１３にはＯＳトランジスタが用いられているため、ノードＮ１の電位は長期間に渡って保持される。これにより、データのリフレッシュ頻度を少なくすることが可能となり、消費電力を低減することができる。図２（Ａ）に示す回路によってメモリセル２１２が構成される記憶装置２１０を、本明細書等では、ＤＯＳＲＡＭと呼ぶ。
メモリセル２１２は、バックゲートを有するトランジスタを用いてもよい。図２（Ｂ）に、バックゲートを有するトランジスタ２１５を用いたメモリセル２１２の構成例を示す。図２（Ｂ）に示すメモリセル２１２は、トランジスタ２１５、容量素子２１４を有する。
トランジスタ２１５のバックゲートは、ノードａ４と接続されている。ノードａ４に任意の電位を印加することで、トランジスタ２１５のしきい値電圧を増減することができる。例えば、バックゲートに負電位（ノードａ２およびノードＮ１より低い電位）を印加することで、しきい値電圧は増加し、オフ電流を小さくすることができる。
また、図２（Ｃ）に示すように、トランジスタ２１５のバックゲートを、ノードａ１に接続してもよい。トランジスタ２１５のバックゲートをノードａ１に接続することで、トランジスタ２１５が導通状態のとき、トランジスタ２１５に流れる電流を増加することができる。なお、図２（Ｂ）および図２（Ｃ）において、バックゲート以外の説明は図２（Ａ）と同様のため、省略する。
図１（Ｂ）に示す駆動回路２２１および駆動回路２２２も、上記のメモリセル２１２と同様、ＯＳトランジスタによって構成されている。すなわち、メモリセル２１２、駆動回路２２１、および駆動回路２２２はＳｉトランジスタを含まず、ｎチャネル型のＯＳトランジスタによって構成されている。このように、同一の極性のトランジスタによって構成されている回路を、以下、単極性回路ともいう。すなわち、層２００は、ＯＳトランジスタを用いた単極性回路によって構成された記憶装置２１０を有する。
なお、記憶装置２１０を制御する制御回路１１１は、層１００に設けられており、Ｓｉトランジスタを用いたＣＭＯＳ回路などによって構成することができる。これにより、動作が高速で高性能な制御回路１１１を構成し、これを用いて記憶装置２１０を動作させることができる。
なお、上記では層２００に設けられる回路にＯＳトランジスタが用いられる構成について説明したが、酸化物半導体以外の半導体材料を含む膜にチャネル領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、または単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。
＜イメージセンサ３１０＞
イメージセンサ３１０は、半導体基板ＳＵＢ２に形成されたトランジスタを用いて構成されている。半導体基板ＳＵＢ２は、トランジスタのチャネル領域を形成することが可能であれば、特に限定されない。半導体基板ＳＵＢ２の説明は、半導体基板ＳＵＢ１と同様のため、省略する。また、本実施の形態では、一例として、半導体基板ＳＵＢ２に単結晶シリコン基板を用いた場合について説明する。
イメージセンサ３１０は、層１００と層２００を接続する配線ＣＬ、および、層２００の最表面に設けられた導電体２０１と、層３００の最表面に設けられた導電体３０１が、電気的な接続を有することで、制御回路１１２と接続されている。イメージセンサ３１０と制御回路１１２間のデータおよび信号の入出力は、配線ＣＬ、導電体２０１、および導電体３０１を介して行われる。
ここで、層２００の表面とは記憶装置２１０が形成された面であり、層３００の表面とはイメージセンサ３１０が形成された面である。すなわち、イメージセンサ３１０が形成された面が、記憶装置２１０が形成された面と接するように、層３００は層２００上に積層される。
イメージセンサ３１０は、画素アレイ３１１、駆動回路３２１、駆動回路３２２を有する。また、画素アレイ３１１は、マトリクス状に配置された複数の画素３１２によって構成される。
画素３１２は、光の強度を電気信号に変換する機能を有する。複数の画素３１２によって得られた電気信号は、駆動回路３２２によって読み出され、画像データとしてイメージセンサ３１０から制御回路１１２へ出力される。
ここで、層３００は、イメージセンサ３１０が形成された面と、記憶装置２１０が形成された面が接するように積層されるため、光２０は、層３００のイメージセンサ３１０が形成されていない面から入射される（図１（Ｂ）参照）。そのため、層３００は、光が透過できる程度に薄膜化されている。
そして、駆動回路３２１は、画素３１２を選択する機能を有する。具体的には、駆動回路３２１は、データの読み出しを行う画素３１２を選択するための選択信号を、画素３１２と接続された配線に供給する機能を有する。
駆動回路３２２は、画素３１２から電気信号を読み出す機能を有する。駆動回路３２２は、読み出した電気信号に対し、ノイズ除去、アナログデジタル変換等を行う機能を有していてもよい。例えば、ノイズ除去を行う回路としてＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関２重サンプリング）回路、アナログデジタル変換を行なう回路として列並列型（カラム型）アナログデジタル変換回路を有している場合がある。
アナログデジタル変換回路は、駆動回路３２２、もしくは、層１００に設けられた制御回路１１２のどちらかに有していればよい。または、駆動回路３２２と制御回路１１２の両方に有していてもよい。アナログデジタル変換回路を有することで、イメージセンサ３１０が生成した画像データを、デジタル信号として処理することができる。
層１００に設けられた制御回路１１２から駆動回路３２１には、クロック信号、およびタイミング信号などが、配線ＣＬ、導電体２０１、および導電体３０１を介して入力される。そして、駆動回路３２１はこれらの信号を用いて選択信号を生成する。なお、駆動回路３２１から選択信号が出力されるタイミングは、制御回路１１２から入力されたタイミング信号によって制御される。
また、駆動回路３２２は、画素３１２から読み出した電気信号を、画像データとして出力する機能を有する。駆動回路３２２は、導電体３０１、導電体２０１、および配線ＣＬを介して、画像データを制御回路１１２に出力する。
なお、図１（Ｂ）では、駆動回路３２１および駆動回路３２２と接続された配線ＣＬを１本に、導電体２０１、および導電体３０１を１つに、それぞれまとめて図示している。
＜画素３１２＞
図２（Ｄ）は、画素３１２の構成例を示す回路図である。図２（Ｄ）に示す画素３１２は、光電変換素子３１３、トランジスタ３１４、トランジスタ３１５、トランジスタ３１６、トランジスタ３１７、および容量素子３１８を有する。
光電変換素子３１３としては、例えば、ｐ型シリコン半導体とｎ型シリコン半導体を用いたｐｎ接合型フォトダイオードを用いることができる。また、ｐ型シリコン半導体とｎ型シリコン半導体の間に、ｉ型シリコン半導体層を設けたｐｉｎ型のフォトダイオードであってもよい。または、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子、ダイオード接続のトランジスタ、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなどを用いて形成してもよい。
また、光電変換素子３１３として、放射線を吸収して電荷を発生させることが可能な材料を用いてもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。
そして、トランジスタ３１４のソースまたはドレインの一方は、光電変換素子３１３のカソードと電気的に接続され、他方はノード３３１（電荷蓄積部）と電気的に接続されている。光電変換素子３１３のアノードは、配線３３４と電気的に接続されている。
トランジスタ３１５のソースまたはドレインの一方は、ノード３３１と電気的に接続され、他方は配線３３２と電気的に接続されている。トランジスタ３１６のゲートはノード３３１と電気的に接続され、ソースまたはドレインの一方は配線３３３と電気的に接続され、他方はトランジスタ３１７のソースまたはドレインの一方と電気的に接続されている。トランジスタ３１７のソースまたはドレインの他方は、配線３３２と電気的に接続されている。容量素子３１８の一方の電極はノード３３１と電気的に接続され、他方の電極は配線３３４と電気的に接続される。
トランジスタ３１４は、転送トランジスタとしての機能を有する。トランジスタ３１４のゲートには、転送信号ＴＸが供給される。トランジスタ３１５は、リセットトランジスタとしての機能を有する。トランジスタ３１５のゲートには、リセット信号ＲＳＴが供給される。トランジスタ３１６は、増幅トランジスタとしての機能を有する。トランジスタ３１７は、選択トランジスタとしての機能を有する。トランジスタ３１７のゲートには、選択信号ＳＥＬが供給される。
また、配線３３２に高電源電位ＶＤＤが供給され、配線３３４には低電源電位ＶＳＳが供給される。ここで、本明細書等において、高電源電位とは、低電源電位よりも高い電位の電源電位のことである。また、低電源電位とは、高電源電位よりも低い電位の電源電位である。
次に、図２（Ｄ）に示す画素３１２の動作について説明する。
まず、トランジスタ３１５をオン状態にして、ノード３３１にＶＤＤを供給する（リセット動作）。その後、トランジスタ３１５をオフ状態にすると、ノード３３１にＶＤＤが保持される。
次に、トランジスタ３１４をオン状態とすると、光電変換素子３１３の受光量に応じて、ノード３３１の電位が変化する（蓄積動作）。その後、トランジスタ３１４をオフ状態にすると、ノード３３１の電位が保持される。
そして、トランジスタ３１７をオン状態とすると、ノード３３１の電位に応じた電位が配線３３３から出力される（選択動作）。配線３３３の電位を検出することで、光電変換素子３１３の受光量を知ることができる。
上記の動作を、画素アレイ３１１が有するすべての画素３１２にて行い、駆動回路３２２が電気信号を読み出すことで、イメージセンサ３１０は画像データを生成することができる。
なお、上述した画素３１２の構成は一例であり、一部の回路、一部のトランジスタ、または一部の容量素子などが含まれない場合がある。または、上述した画素３１２の構成に含まれない回路、トランジスタ、または容量素子などが含まれる場合もある。または、一部の電源電位が異なる場合もある。
＜撮像装置１０＞
上記のように、撮像装置１０は、層１００上に層２００が、層２００上に層３００が積層された構造を有し、信号処理回路１１０、記憶装置２１０、およびイメージセンサ３１０を有する。撮像装置１０は、イメージセンサ３１０が生成した画像データに、アナログデジタル変換、ノイズ除去、その他各種画像処理を行ってから、撮像装置１０を搭載した電子機器にデータを出力することができる。そのため、撮像装置１０を搭載した電子機器を小型化、軽量化することができる。
また、撮像装置１０は、ＯＳトランジスタによって構成された記憶装置２１０を有し、撮像した画像データを記憶装置２１０に保存することで、入出力回路１１４が撮像装置１０を搭載した電子機器との間でデータを送受信する速度（データ転送速度）を超える高速撮像を行うことができる。
また、ＯＳトランジスタは、層１００上に形成することができるため、非特許文献１で示されている撮像装置の作製方法より、貼り合わせ工程および薄膜化工程を少なくすることができる。また、撮像装置１０は、層２００を複数有していてもよい。撮像装置１０が、層２００を２層有する例を、図３に示す。図３に示す撮像装置１５は、層１００、層２００ａ、層２００、および層３００を有する。層２００ａは、導電体２０１を有さない以外は層２００と同様のため、説明を省略するが、撮像装置１０は、層２００を増やすことで記憶容量を容易に増やすことができる。
また、記憶装置２１０を構成するＯＳトランジスタはリーク電流が非常に小さいため、メモリセル２１２に記憶されたデータを長期間に渡って保持することができる。このことは、メモリセル２１２のリフレッシュ頻度を少なく、または、リフレッシュ動作を不要にすることができ、記憶装置２１０の消費電力を低減することができる。また、ＯＳトランジスタは高温下でもオフ電流が増加しにくいため、高温下においてもメモリセル２１２に記憶されたデータの消失が生じにくい。すなわち、記憶装置２１０の信頼性を高めることができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した撮像装置１０の断面構成例について説明する。
なお、信号処理回路１１０は半導体基板ＳＵＢ１に形成されたトランジスタを用いて構成され、イメージセンサ３１０は半導体基板ＳＵＢ２に形成されたトランジスタを用いて構成されているため、層１００と層３００は、異なる半導体基板に形成されたトランジスタを用いて構成されている。また、記憶装置２１０はＯＳトランジスタによって構成され、層２００は層１００上に形成されているため、層２００は半導体基板ＳＵＢ１の上方に構成されている。
図４および図５に、層１００および層２００の断面構成例を示し、図６に、層３００の断面構成例を示す。
＜層１００および層２００＞
図４に示す層１００および層２００の断面構成例は、トランジスタ４００ａ、トランジスタ４００ｂ、トランジスタ５００、および容量素子６００を含んでいる。図５（Ａ）はトランジスタ５００のチャネル長方向の断面図であり、図５（Ｂ）はトランジスタ５００のチャネル幅方向の断面図であり、図５（Ｃ）はトランジスタ４００ａのチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタである。トランジスタ５００は、オフ電流が極めて小さいため、これをメモリセル２１２に用いることにより、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、もしくは、リフレッシュ動作を必要としないため、記憶装置２１０の消費電力を低減することができる。
図４に示すように、トランジスタ５００は、トランジスタ４００ａおよびトランジスタ４００ｂの上方に設けられ、容量素子６００は、トランジスタ５００の上方に設けられている。
トランジスタ４００ａは、半導体基板４１１上に設けられ、導電体４１６、絶縁体４１５、半導体基板４１１の一部からなる半導体領域４１３、ソース領域またはドレイン領域として機能する低抵抗領域４１４ａおよび低抵抗領域４１４ｂ、を有する。同様に、トランジスタ４００ｂは半導体基板４１１上に設けられ、導電体４１６、絶縁体４１５、半導体基板４１１の一部からなる半導体領域４１７、ソース領域またはドレイン領域として機能する低抵抗領域４１８ａおよび低抵抗領域４１８ｂ、を有する。なお、半導体基板４１１は、実施の形態１における半導体基板ＳＵＢ１に対応する。
図５（Ｃ）のトランジスタ４００ａのチャネル幅方向の断面図に示すように、半導体領域４１３の上面およびチャネル幅方向の側面が、絶縁体４１５を介して導電体４１６に覆われている。このように、トランジスタ４００ａおよびトランジスタ４００ｂは、Ｆｉｎ型のトランジスタである。トランジスタ４００ａおよびトランジスタ４００ｂをＦｉｎ型のトランジスタとすることにより、実効上のチャネル幅が増大し、トランジスタのオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ４００ａおよびトランジスタ４００ｂのオフ特性を向上させることができる。
なお、本実施の形態では、一例として、半導体基板４１１にｎ型の単結晶シリコン基板を用いている。また、半導体領域４１７は、半導体基板４１１の一部に設けられた、ｐ型半導体のウェルの一部である。すなわち、トランジスタ４００ａはｐチャネル型のトランジスタとして機能し、トランジスタ４００ｂはｎチャネル型のトランジスタとして機能する。
また、半導体基板４１１は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。または、結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。または、ＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ４００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域４１４ａ、低抵抗領域４１４ｂ、および半導体領域４１７は、半導体領域４１３に適用される半導体材料に加え、ホウ素などのｐ型の導電性を付与する元素を含む。また、低抵抗領域４１８ａおよび低抵抗領域４１８ｂは、半導体領域４１７に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体４１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでトランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために、導電体にタングステンやアルミニウムなどの金属材料を積層して用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図４に示すトランジスタ４００ａおよびトランジスタ４００ｂは一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ５００と同様に、トランジスタ４００ａおよびトランジスタ４００ｂに酸化物半導体を用いる構成としてもよい。
そして、トランジスタ４００ａおよびトランジスタ４００ｂを覆って、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６が、順に積層して設けられている。
絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体４２２は、その下方に設けられるトランジスタ４００ａなどによって生じる段差を平坦化する、平坦化膜としての機能を有していてもよい。例えば、絶縁体４２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法などを用いた平坦化処理により平坦化されていてもよい。
また、絶縁体４２４には、半導体基板４１１またはトランジスタ４００ａなどから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。
トランジスタ５００等の酸化物半導体を有する半導体素子は、当該半導体素子に水素が拡散することで、特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ４００ａおよびトランジスタ４００ｂとの間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ分析：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法などを用いて分析することができる。例えば、絶縁体４２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体４２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体４２６は、絶縁体４２４より誘電率が低いことが好ましい。例えば、絶縁体４２６の比誘電率は４未満が好ましく、３未満がより好ましい。また、例えば、絶縁体４２６の比誘電率は、絶縁体４２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６には、容量素子６００またはトランジスタ５００と接続する、導電体４２８および導電体４３０等が埋め込まれている。なお、導電体４２８および導電体４３０は、プラグまたは配線としての機能を有する。
ここで、プラグまたは配線としての機能を有する導電体には、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグおよび配線（導電体４２８および導電体４３０など）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体４２６および導電体４３０上に、配線層を設けてもよい。例えば、図４において、絶縁体４５０、絶縁体４５２、および絶縁体４５４が順に積層して設けられている。また、絶縁体４５０、絶縁体４５２、および絶縁体４５４には、導電体４５６が形成されている。導電体４５６は、トランジスタ４００ａ等と接続するプラグ、または配線としての機能を有する。なお、導電体４５６は、導電体４２８および導電体４３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体４５０は、絶縁体４２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体４５６は、水素に対するバリア性を有する導電体を含むことが好ましい。この場合、水素に対するバリア性を有する絶縁体４５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００ａおよびトランジスタ４００ｂと、トランジスタ５００とは、バリア層により分離することができ、トランジスタ４００ａおよびトランジスタ４００ｂから、トランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体として、例えば、窒化タンタルを用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ４００ａおよびトランジスタ４００ｂからの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体４５０と接する構造であることが好ましい。
絶縁体４５４および導電体４５６上に、配線層を設けてもよい。例えば、図４において、絶縁体４６０、絶縁体４６２、および絶縁体４６４が順に積層して設けられている。また、絶縁体４６０、絶縁体４６２、および絶縁体４６４には、導電体４６６が形成されている。導電体４６６は、プラグまたは配線としての機能を有する。なお、導電体４６６は、導電体４２８および導電体４３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体４６０は、絶縁体４２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体４６６は、水素に対するバリア性を有する導電体を含むことが好ましい。この場合、水素に対するバリア性を有する絶縁体４６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００ａおよびトランジスタ４００ｂと、トランジスタ５００とは、バリア層により分離することができ、トランジスタ４００ａおよびトランジスタ４００ｂから、トランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体４５６を含む配線層および導電体４６６を含む配線層について説明したが、層１００および層２００の断面構成は、これに限られるものではない。導電体４５６を含む配線層と同様の配線層を１層にしてもよいし、導電体４５６を含む配線層と同様の配線層を３層以上にしてもよい。
ここで、トランジスタ４００ａのゲートは、導電体４２８、導電体４３０、導電体４５６、および導電体４６６等を介して、トランジスタ５００のソースおよびドレインの一方と電気的に接続されている。この一連の配線が、実施の形態１における配線ＣＬに対応する。
絶縁体４６４上には、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０および絶縁体５１４には、例えば、半導体基板４１１、またはトランジスタ４００ａおよびトランジスタ４００ｂを設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体４２４と同様の材料を用いることができる。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２および絶縁体５１６には、絶縁体４２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８およびトランジスタ５００を構成する導電体（導電体５０３（図５（Ａ）参照））等が埋め込まれている。なお、導電体５１８は、容量素子６００またはトランジスタ４００ａと接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体４２８および導電体４３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ４００ａおよびトランジスタ４００ｂと、トランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で分離することができ、トランジスタ４００ａおよびトランジスタ４００ｂから、トランジスタ５００への水素等の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図５（Ａ）、（Ｂ）に示すように、トランジスタ５００は、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａおよび導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
また、図５（Ａ）、（Ｂ）に示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａおよび導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図５（Ａ）、（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図５（Ａ）、（Ｂ）に示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に、絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて、酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて、導電体５４２という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域とその近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図４、図５（Ａ）（Ｂ）に示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができ、トランジスタ５００の占有面積の縮小を図ることができる。これにより、例えば、層２００に設けられた記憶装置２１０の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することで、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界とがつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁体としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析（ＴＤＳ分析）法にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの、いわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ－ｋ材料の絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において、形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極およびドレイン電極として機能する導電体５４２（導電体５４２ａおよび導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図５（Ａ）に示すように、酸化物５３０の導電体５４２との界面と、その近傍には、低抵抗領域として、領域５４３（領域５４３ａおよび領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に、導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウムまたはハフニウムの一方、または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁体として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）に接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分析（ＴＤＳ分析）法にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極として機能する導電体５６０は、図５（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００の保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体４２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６および導電体５４８等が埋め込まれている。
導電体５４６および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ４００ａおよびトランジスタ４００ｂと接続するプラグ、または配線としての機能を有する。導電体５４６および導電体５４８は、導電体４２８および導電体４３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２および導電体６１０は、同時に形成することができる。
導電体６１２および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図４では、導電体６１２および導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体４２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、絶縁体６５０には、導電体６４６および導電体６４８が埋め込まれている。導電体６４６および導電体６４８は、トランジスタ５００、トランジスタ４００ａおよびトランジスタ４００ｂ等と接続するプラグとしての機能を有する。導電体６４６および導電体６４８は、導電体４２８および導電体４３０と同様の材料を用いて設けることができる。
導電体６４６および導電体６４８上には、導電体６６０が設けられている。導電体６６０は、導電体６１２および導電体６１０と同様の材料を用いて設けることができる。そして、導電体６６０は、実施の形態１における導電体２０１に対応する。すなわち、導電体６６０を介して、層３００との電気的な接続を確保することができる。
なお、トランジスタ５００および容量素子６００上に、トランジスタ５００および容量素子６００と同様の素子を有する層を設けてもよい。トランジスタ５００および容量素子６００を有する層を、複数設けることで、記憶装置２１０の記憶容量を増やすことができる。
以上のような構成を用いることで、酸化物半導体を有するトランジスタを含む層２００において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置２１０を提供することができる。または、酸化物半導体を有するトランジスタを用いた記憶装置２１０において、微細化または高集積化を図ることができる。
＜層３００＞
図６に、層３００の断面構成例を示す。図６に示す層３００の断面構成例は、トランジスタ７００ａ、および、ｐｎ接合型のフォトダイオード７００ｃを含んでいる。なお、フォトダイオード７００ｃは、実施の形態１における光電変換素子３１３として機能する。
トランジスタ７００ａは、半導体基板７１１上に設けられ、導電体７１６、絶縁体７１５、半導体基板７１１の一部からなる半導体領域７１３、ソース領域またはドレイン領域として機能する低抵抗領域７１４ａおよび低抵抗領域７１４ｂ、を有する。なお、半導体基板７１１は、実施の形態１における半導体基板ＳＵＢ２に対応する。
なお、本実施の形態では、一例として、半導体基板７１１にｎ型の単結晶シリコン基板を用いている。半導体基板７１１の一部はフォトダイオード７００ｃのｎ型半導体として機能し、半導体基板７１１の中に設けられたｐ型半導体領域７１８が、フォトダイオード７００ｃのｐ型半導体として機能する。また、トランジスタ７００ａはｐチャネル型のトランジスタとして機能する。図６では、ｎチャネル型のトランジスタを図示していないが、上述したトランジスタ４００ｂと同様に作製することができる。
低抵抗領域７１４ａ、低抵抗領域７１４ｂ、およびｐ型半導体領域７１８は、半導体領域７１３に適用される半導体材料に加え、ホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体７１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでトランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために、導電体にタングステンやアルミニウムなどの金属材料を積層して用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
そして、トランジスタ７００ａおよびフォトダイオード７００ｃを覆って、絶縁体７２０、絶縁体７２２、絶縁体７２４、および絶縁体７２６が、順に積層して設けられている。
絶縁体７２０、絶縁体７２２、絶縁体７２４、および絶縁体７２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体７２２は、その下方に設けられるトランジスタ７００ａなどによって生じる段差を平坦化する、平坦化膜としての機能を有していてもよい。例えば、絶縁体７２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法などを用いた平坦化処理により平坦化されていてもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。また、絶縁体７２２として、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いてもよい。
また、絶縁体７２０、絶縁体７２２、絶縁体７２４、および絶縁体７２６には、導電体７２８および導電体７３０等が埋め込まれている。なお、導電体７２８および導電体７３０は、プラグまたは配線としての機能を有する。
各プラグおよび配線（導電体７２８および導電体７３０など）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体７２６および導電体７３０上に、配線層を設けてもよい。例えば、図６において、絶縁体７５０、絶縁体７５２、および絶縁体７５４が順に積層して設けられている。また、絶縁体７５０、絶縁体７５２、および絶縁体７５４には、導電体７５６が形成されている。導電体７５６は、トランジスタ７００ａ等と接続するプラグ、または配線としての機能を有する。なお、導電体７５６は、導電体７２８および導電体７３０と同様の材料を用いて設けることができる。また、絶縁体７５０、絶縁体７５２、および絶縁体７５４には、絶縁体７２０等と同様の材料を用いて設けることができる。
絶縁体７５４および導電体７５６上に、配線層を設けてもよい。例えば、図６において、絶縁体７６０、絶縁体７６２、および絶縁体７６４が順に積層して設けられている。また、絶縁体７６０、絶縁体７６２、および絶縁体７６４には、導電体７６６が形成されている。導電体７６６は、プラグまたは配線としての機能を有する。なお、導電体７６６は、導電体７２８および導電体７３０と同様の材料を用いて設けることができる。また、絶縁体７６０、絶縁体７６２、および絶縁体７６４には、絶縁体７２０等と同様の材料を用いて設けることができる。
上記において、導電体７５６を含む配線層および導電体７６６を含む配線層について説明したが、層３００の断面構成は、これに限られるものではない。導電体７５６を含む配線層と同様の配線層を１層にしてもよいし、導電体７５６を含む配線層と同様の配線層を３層以上にしてもよい。
導電体７６６上には、導電体７７０が設けられている。導電体７７０は、導電体７２８および導電体７３０と同様の材料を用いて設けることができる。そして、導電体７７０は、実施の形態１における導電体３０１に対応する。すなわち、導電体７７０を介して、層１００および層２００との電気的な接続を確保することができる。
＜撮像装置１０＞
撮像装置１０は、上述した、層１００および層２００と、層３００を貼り合わせて構成される。図７に、撮像装置１０の断面構成例を示す。
撮像装置１０は、層１００および層２００において、半導体基板４１１上の、トランジスタ４００ａ、トランジスタ４００ｂ、トランジスタ５００、および容量素子６００等が設けられた面と、層３００において、トランジスタ７００ａ、およびフォトダイオード７００ｃ等が設けられた面と、が貼り合わされて構成される。なお、図７に示す撮像装置１０は、一部の符号と、導電体４６６を含む層、導電体７５６を含む層を省略し、一部の図形の縮尺を変更して示している点で、図４および図６と異なっている。
図７において、層１００および層２００と、層３００が貼り合わせられ、導電体６６０と導電体７７０は電気的な接続を有する。層１００および層２００と、層３００が貼り合わされた後、層３００が有する半導体基板７１１を薄膜化して、撮像装置１０が形成される。
フォトダイオード７００ｃは、半導体基板７１１を透過した光を捉え、電気信号に変換する。フォトダイオード７００ｃで変換された電気信号は、信号処理回路１１０もしくはイメージセンサ３１０が有するアナログデジタル変換回路にて、デジタル信号に変換される。フォトダイオード７００ｃで変換された電気信号は、導電体７７０と導電体６６０を介して、信号処理回路１１０に送信される。
＜トランジスタの構成例１＞
図４及び図５では、ソース電極またはドレイン電極として機能する導電体５４２が、酸化物５３０に接して形成されている構成例について説明したが、ＯＳトランジスタの構成はこれに限られない。例えば、導電体５４２を設けず、酸化物５３０を選択的に低抵抗化することで、酸化物５３０ｂにソース領域またはドレイン領域が設けられた構成を用いることもできる。このようなトランジスタの構成例を、図８に示す。
図８（Ａ）はトランジスタ５００Ａのチャネル長方向の断面図であり、図８（Ｂ）はトランジスタ５００Ａのチャネル幅方向の断面図である。なお、図８に示すトランジスタ５００Ａは図５に示すトランジスタ５００の変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５００と異なる点について説明する。
トランジスタ５００Ａは、トランジスタ５００と同様に、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることができる。
酸化物５３０は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで、キャリア密度が増大し、低抵抗化する場合がある。酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
なお、上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
図８に示す、領域５４３（領域５４３ａ、および領域５４３ｂ）は、酸化物５３０ｂに上記の元素が添加された領域である。領域５４３は、例えば、ダミーゲートを用いることで形成することができる。
例えば、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５４３が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５４４となる絶縁膜、および絶縁体５４５となる絶縁膜を成膜してもよい。絶縁体５４４となる絶縁膜、および絶縁体５４５となる絶縁膜を積層して設けることで、領域５４３と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５４５となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５４４の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５４５、および絶縁体５４４が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５４３の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図８に示すトランジスタを形成することができる。
なお、絶縁体５４４、および絶縁体５４５は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図８に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
＜トランジスタの構成例２＞
図４及び図５では、ゲートとして機能する導電体５６０が、絶縁体５８０の開口の内部に形成されている構成例について説明したが、ＯＳトランジスタの構成はこれに限られない。例えば、当該導電体の上方に、当該絶縁体が設けられた構成を用いることもできる。このようなトランジスタの構成例を、図９及び図１０に示す。
図９（Ａ）はトランジスタの上面図であり、図９（Ｂ）はトランジスタの斜視図である。また、図９（Ａ）におけるＸ１－Ｘ２の断面図を図１０（Ａ）に示し、Ｙ１－Ｙ２の断面図を図１０（Ｂ）に示す。
図９、図１０に示すトランジスタは、バックゲートとしての機能を有する導電体ＢＧＥと、ゲート絶縁膜としての機能を有する絶縁体ＢＧＩと、酸化物半導体Ｓと、ゲート絶縁膜としての機能を有する絶縁体ＦＧＩと、フロントゲートとしての機能を有する導電体ＦＧＥと、配線としての機能を有する導電体ＷＥと、を有する。また、導電体ＰＥは、導電体ＷＥと、酸化物Ｓ、導電体ＢＧＥ、または導電体ＦＧＥと、を接続するためのプラグとしての機能を有する。なお、ここでは、酸化物半導体Ｓが、３層の酸化物Ｓ１、Ｓ２、Ｓ３によって構成されている例を示している。
＜トランジスタの電気特性＞
次に、ＯＳトランジスタの電気特性について説明する。以下では一例として、第１のゲート及び第２のゲートを有するトランジスタについて説明する。第１のゲート及び第２のゲートを有するトランジスタは、第１のゲートと第２のゲートに異なる電位を印加することで、閾値電圧を制御することができる。例えば、第２のゲートに負の電位を印加することにより、トランジスタの閾値電圧を０Ｖより大きくし、オフ電流を低減することができる。つまり、第２のゲートに負の電位を印加することにより、第１の電極に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、酸化物半導体は、水素などの不純物が添加されると、キャリア密度が増加する場合がある。例えば、酸化物半導体は、水素が添加されると、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、水素などの不純物が添加された酸化物半導体は、ｎ型となり、低抵抗化される。
したがって、酸化物半導体を選択的に低抵抗化することができる。つまり、酸化物半導体に、キャリア密度が低く、チャネル形成領域として機能する半導体として機能する領域と、キャリア密度が高く、ソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
ここで、第１のゲートと第２のゲートに異なる電位を印加する場合、酸化物半導体に設ける低抵抗領域、および高抵抗領域の構成が、トランジスタの電気特性に与える影響を評価する。
［トランジスタ構造］
図１１（Ａ）および図１１（Ｃ）は、電気特性の評価に用いたトランジスタの断面図である。なお、図１１（Ａ）および図１１（Ｃ）では、図の明瞭化のために一部の要素を省いて図示している。
図１１（Ａ）および図１１（Ｃ）に示すトランジスタは、第１のゲートとして機能する導電体ＴＧＥと、第１のゲート絶縁膜として機能する絶縁体ＴＧＩと、第１のゲートの側面に設けられたサイドウォールとして機能する絶縁体ＳＷと、酸化物半導体Ｓと、第２のゲートとして機能する導電体ＢＧＥと、第２のゲート絶縁体として機能する絶縁体ＢＧＩと、を有する。絶縁体ＢＧＩは、導電体ＢＧＥと接する第１層、第１層上の第２層、第２層上の第３層、からなる３層構造とする。なお、第３層は酸化物半導体Ｓと接する。
ここで、図１１（Ａ）に記載のトランジスタが有する酸化物半導体Ｓは、ｎ＋領域と、導電体ＴＧＥと重畳するｉ領域を有する。一方、図１１（Ｃ）に記載のトランジスタが有する酸化物半導体Ｓは、ｎ＋領域と、導電体ＴＧＥと重畳するｉ領域と、ｎ＋領域とｉ領域との間のｎ－領域と、を有する。
なお、ｎ＋領域は、ソース領域またはドレイン領域として機能し、キャリア密度が高い、低抵抗化した領域である。また、ｉ領域は、チャネル形成領域として機能し、ｎ＋領域よりもキャリア密度が低い高抵抗領域である。また、ｎ－領域は、ｎ＋領域よりもキャリア密度が低い、かつ、ｉ領域よりもキャリア密度が高い領域である。
また、図示しないが、酸化物半導体Ｓのｎ＋領域は、ソースまたはドレインとして機能するＳ／Ｄ電極と接する構造である。
［電気特性の評価結果］
図１１（Ａ）に示すトランジスタ、および図１１（Ｃ）に示すトランジスタにおいて、Ｉｄ－Ｖｇ特性を計算し、トランジスタの電気特性を評価した。
ここで、トランジスタの電気特性の指標として、トランジスタのしきい値電圧（以下、Ｖｓｈともいう）の変化量（以下、ΔＶｓｈともいう）を用いた。なお、Ｖｓｈとは、Ｉｄ－Ｖｇ特性において、Ｉｄ＝１．０×１０－１２［Ａ］の時のＶｇの値と定義する。
なお、Ｉｄ－Ｖｇ特性とは、トランジスタの第１のゲートとして機能する導電体ＴＧＥに印加する電位（以下、ゲート電位（Ｖｇ）ともいう）を、第１の値から第２の値まで変化させたときの、ソースとドレインとの間の電流（以下、ドレイン電流（Ｉｄ）ともいう）の変動特性である。
ここでは、ソースとドレインとの間の電位（以下、ドレイン電位Ｖｄともいう）を＋０．１Ｖとし、ソースと、第１のゲートとして機能する導電体ＴＧＥとの間の電位を－１Ｖから＋４Ｖまで変化させたときのドレイン電流（Ｉｄ）の変動を評価した。
また、計算は、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳを用いた。また、表１には、計算に用いたパラメータを示す。なお、Ｅｇはエネルギーギャップ、Ｎｃは伝導帯の実効状態密度、Ｎｖは価電子帯の実効状態密度を示す。
図１１（Ａ）に示すトランジスタは、片側のｎ＋領域を７００ｎｍとし、片側のｎ－領域を０ｎｍと設定した。また、図１１（Ｃ）に示すトランジスタは、片側のｎ＋領域を６５５ｎｍとし、片側のｎ－領域を４５ｎｍと設定した。また、図１１（Ａ）に示すトランジスタ、および図１１（Ｃ）に示すトランジスタにおいて、第２のゲートは、ｉ領域よりも大きい構造とした。なお、本評価においては、第２のゲートとして機能する導電体ＢＧＥの電位（以下、バックゲート電位（Ｖｂｇ）ともいう）を、０．００Ｖ、－３．００Ｖ、または－６．００Ｖと設定した。
図１１（Ｂ）に、図１１（Ａ）に示すトランジスタの計算によって得られたＩｄ－Ｖｇ特性の結果を示す。バックゲート電位を－３．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．２Ｖであった。また、バックゲート電位を－６．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋２．３Ｖであった。つまり、バックゲート電位を－６．００Ｖとした場合、－３．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．１Ｖであった。従って、第２のゲートとして機能する導電体ＢＧＥの電位を大きくしても、トランジスタの閾値電圧の変動量はほとんど変化しなかった。また、バックゲート電位を大きくしても、立ち上がり特性に変化は見られなかった。
図１１（Ｄ）に、図１１（Ｃ）に示すトランジスタの計算によって得られたＩｄ－Ｖｇ特性の結果を示す。バックゲート電位を－３．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．２Ｖであった。また、バックゲート電位を－６．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋３．５Ｖであった。つまり、バックゲート電位を－６．００Ｖとした場合、－３．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋２．３Ｖであった。従って、第２のゲートとして機能する導電体ＢＧＥの電位を大きくするほど、トランジスタの閾値電圧の変動量が大きくなった。一方、バックゲート電位を大きくするほど、立ち上がり特性が悪化した。
上記より、図１１（Ｃ）に示すトランジスタは、第２のゲートとして機能する導電体ＢＧＥの電位を大きくするほど、トランジスタの閾値電圧の変動量が大きくなることがわかった。一方で、図１１（Ａ）に示すトランジスタは、第２のゲートとして機能する導電体ＢＧＥの電位を大きくしても、トランジスタの閾値電圧の変動量の変化は見られなかった。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
＜金属酸化物の構成＞
本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ＣＡＡＣ－ＩＧＺＯと呼ぶ）が発見されたことが、非特許文献２および非特許文献３で報告されている。ここでは、ＣＡＡＣ－ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ－ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ｎｃ－ＩＧＺＯと呼ぶ）が発見された（非特許文献４参照）。ここでは、ｎｃ－ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献５および非特許文献６では、上記のＣＡＡＣ－ＩＧＺＯ、ｎｃ－ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ－ＩＧＺＯの薄膜およびｎｃ－ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ－ＩＧＺＯの薄膜またはｎｃ－ＩＧＺＯの薄膜を用いることが好ましい。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０－２４Ａ／μｍ）オーダである、ことが非特許文献７に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献８参照）。
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献９参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した撮像装置１０を搭載した電子機器の一例について説明する。
図１２（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３などを有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一形態に係る撮像装置を備えることができる。これにより、監視カメラを小型化、軽量化することができる。また、温度の高い環境においても信頼性の高い監視カメラを提供することができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば、監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図１２（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作用のボタン９７４、レンズ９７５、接続部９７６などを有する。操作用のボタン９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一形態に係る撮像装置を備えることができる。これにより、ビデオカメラを小型化、軽量化することができる。また、消費電力を低減し長時間撮像が可能なビデオカメラを提供することができる。また、高速撮像が可能なビデオカメラを提供することができる。
図１２（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５などを有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一形態に係る撮像装置を備えることができる。これにより、デジタルカメラを小型化、軽量化することができる。また、高速撮像が可能なデジタルカメラを提供することができる。
図１２（Ｄ）は携帯電話（スマートフォン）であり、筐体９８１に、表示部９８２、マイク９８７、スピーカー９８４、カメラ９８９、入出力端子９８６、操作用のボタン９８５などを有する。表示部９８２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯電話における画像を取得するための部品の一つとして本発明の一形態に係る撮像装置を備えることができる。これにより、携帯電話を小型化、軽量化することができる。また、高速撮像が可能な携帯電話を提供することができる。また、撮像動作時の消費電力を低減した携帯電話を提供することができる。
図１３に示すロボット９００は、演算装置９１０、照度センサ９０１、マイクロフォン９０２、上部カメラ９０３、スピーカ９０４、ディスプレイ９０５、下部カメラ９０６および障害物センサ９０７、移動機構９０８を備える。上部カメラ９０３および下部カメラ９０６は、ロボット９００の周囲を撮像する機能を有する。また、障害物センサ９０７は、移動機構９０８を用いてロボット９００が前進する際の進行方向における障害物の有無を察知することができる。ロボット９００は、上部カメラ９０３、下部カメラ９０６および障害物センサ９０７を用いて、周囲の環境を認識し、安全に移動することが可能である。
ロボット９００において、上部カメラ９０３および下部カメラ９０６に、画像を取得するための部品の一つとして本発明の一形態に係る撮像装置を備えることができる。これにより、ロボットを小型化、軽量化することができる。また、温度の高い環境においても安全に移動することができる、信頼性の高いロボットを提供することができる。
なお、本実施の形態で説明した電子機器、その電子機器の機能、その効果などは、他の電子機器の記載と適宜組み合わせることができる。また、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、酸化物半導体を用いたトランジスタがメモリセルに適用されたＤＲＡＭ（ＤＯＳＲＡＭ）を試作し、試作したＤＯＳＲＡＭが、記憶内容を１００，０００秒保持できることを確認した。また、リフレッシュ頻度を少なくすることで、消費電力は、従来のＤＲＡＭに比べて最大５０％削減可能と見積もられた。
試作したＤＯＳＲＡＭの仕様を、表２に示す。当該ＤＯＳＲＡＭは、メモリセルに６０ｎｍ ＯＳＦＥＴプロセスが使用され、酸化物半導体トランジスタが用いられている。また、メモリセルを選択、またはメモリセルにデータを書き込む、またはメモリセルに記憶されたデータを読み出す等の機能を有する駆動回路は、６５ｎｍ ＣＭＯＳプロセスが使用され、Ｓｉトランジスタが用いられている。
図１４（Ａ）に２５℃でのＳｈｍｏｏプロット、図１４（Ｂ）に８５℃でのＳｈｍｏｏプロットを示す。供給電圧が１．２Ｖ、および２５℃から８５℃の温度範囲において、サイクルタイム（Ｃｙｃｌｅ ｔｉｍｅ）１０ｎｓで動作可能なことがわかる。このことは、従来のＤＲＡＭの仕様におさまるため、従来のＤＲＡＭとの互換性が保たれると考えられる。
図１５に、８５℃でのメモリ保持特性（Ｒｅｔｅｎｔｉｏｎ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ）を示す。１０５秒後においても、正常ビット率（Ｒａｔｅ ｏｆ ｃｏｒｒｅｃｔ ｂｉｔ）９９．９７％の良好なデータ保持特性を示した。
図１６は、ＤＲＡＭ、ＤＯＳＲＡＭ、およびＤＯＳＲＡＭにおいてパワーゲーティングを行った場合について、消費電力（Ｐｏｗｅｒ Ｃｏｎｓｕｍｐｔｉｏｎ Ｒａｔｉｏ）の見積もりを行った結果である。図１６において、ＤＯＳＲＡＭは、酸化物半導体トランジスタが微細化され、ＤＲＡＭと同じセルサイズ、同じメモリ容量が実現できたと仮定している。また、図１６（Ａ）はＩ／Ｏ数が×４、図１６（Ｂ）はＩ／Ｏ数が×８、図１６（Ｃ）はＩ／Ｏ数が×１６であり、メモリ容量が４Ｇｂｉｔ、８Ｇｂｉｔ、１６Ｇｂｉｔの場合をそれぞれ示している。
ＤＯＳＲＡＭは、リフレッシュ動作が不要のため、リフレッシュ動作に要する電力を削減できる。さらに、パワーゲーティングを行うことで、スタンバイ電力も削減できる。一方、リフレッシュ動作に要する電力が総電力に占める割合は、メモリ密度が大きく、Ｉ／Ｏ数が小さくなるほど大きくなる。その結果、総電力は、最大５０％削減できると見積もられた（図１６（Ａ）参照）。なお、計算には、Ｍｉｃｒｏｎ社の、「Ｍｉｃｒｏｎ ＤＤＲ４ ＳＤＲＡＭ Ｓｙｓｔｅｍ－Ｐｏｗｅｒ Ｃａｌｃｕｌａｔｏｒ」を使用した。
ａ１：ノード、ａ２：ノード、ａ３：ノード、ａ４：ノード、Ｎ１：ノード、Ｓ：酸化物、Ｓ１：酸化物、ＳＵＢ１：半導体基板、ＳＵＢ２：半導体基板、１０：撮像装置、１５：撮像装置、２０：光、１００：層、１１０：信号処理回路、１１１：制御回路、１１２：制御回路、１１３：画像処理回路、１１４：入出力回路、１１５：バスライン、１１６：電源回路、２００：層、２００ａ：層、２０１：導電体、２１０：記憶装置、２１１：セルアレイ、２１２：メモリセル、２１３：トランジスタ、２１４：容量素子、２１５：トランジスタ、２２１：駆動回路、２２２：駆動回路、３００：層、３０１：導電体、３１０：イメージセンサ、３１１：画素アレイ、３１２：画素、３１３：光電変換素子、３１４：トランジスタ、３１５：トランジスタ、３１６：トランジスタ、３１７：トランジスタ、３１８：容量素子、３２１：駆動回路、３２２：駆動回路、３３１：ノード、３３２：配線、３３３：配線、３３４：配線、４００：トランジスタ、４００ａ：トランジスタ、４００ｂ：トランジスタ、４１１：半導体基板、４１３：半導体領域、４１４ａ：低抵抗領域、４１４ｂ：低抵抗領域、４１５：絶縁体、４１６：導電体、４１７：半導体領域、４１８ａ：低抵抗領域、４１８ｂ：低抵抗領域、４２０：絶縁体、４２２：絶縁体、４２４：絶縁体、４２６：絶縁体、４２８：導電体、４３０：導電体、４５０：絶縁体、４５２：絶縁体、４５４：絶縁体、４５６：導電体、４６０：絶縁体、４６２：絶縁体、４６４：絶縁体、４６６：導電体、５００：トランジスタ、５００Ａ：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０ａ：導電体、５４０ｂ：導電体、５４２：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３：領域、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４５：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６１０：導電体、６１２：導電体、６２０：導電体、６３０：絶縁体、６４６：導電体、６４８：導電体、６５０：絶縁体、６６０：導電体、７００ａ：トランジスタ、７００ｃ：フォトダイオード、７１１：半導体基板、７１３：半導体領域、７１４ａ：低抵抗領域、７１４ｂ：低抵抗領域、７１５：絶縁体、７１６：導電体、７１８：ｐ型半導体領域、７２０：絶縁体、７２２：絶縁体、７２４：絶縁体、７２６：絶縁体、７２８：導電体、７３０：導電体、７５０：絶縁体、７５２：絶縁体、７５４：絶縁体、７５６：導電体、７６０：絶縁体、７６２：絶縁体、７６４：絶縁体、７６６：導電体、７７０：導電体、９００：ロボット、９０１：照度センサ、９０２：マイクロフォン、９０３：上部カメラ、９０４：スピーカ、９０５：ディスプレイ、９０６：下部カメラ、９０７：障害物センサ、９０８：移動機構、９１０：演算装置、９５１：筐体、９５２：レンズ、９５３：支持部、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：レンズ、９６７：発光部、９７１：筐体、９７２：筐体、９７３：表示部、９７４：ボタン、９７５：レンズ、９７６：接続部、９８１：筐体、９８２：表示部、９８４：スピーカー、９８５：ボタン、９８６：入出力端子、９８７：マイク、９８９：カメラ

Claims (1)

  1. 第１の層と、
    前記第１の層の上方の第２の層と、
    前記第２の層の上方の第３の層と、
    前記第３の層の上方の第４の層と、を有し、
    前記第１の層は、信号処理回路を有し、
    前記第２の層は、第１の積層された複数のプラグと、第１の記憶装置を有し、
    前記第３の層は、第２の積層された複数のプラグと、第２の記憶装置を有し、
    前記第４の層は、イメージセンサを有し、
    前記信号処理回路は、第１の半導体基板に形成された第１のトランジスタを有し、
    前記第１の記憶装置は、第１のメモリセルと、前記第１のメモリセルを選択する機能を有する駆動回路と、前記第１のメモリセルにデータを書き込む機能を有する駆動回路と、を有し、
    前記第１の記憶装置は、チャネル形成領域に金属酸化物を含む第２のトランジスタを有し、
    前記第２の記憶装置は、第２のメモリセルと、前記第２のメモリセルを選択する機能を有する駆動回路と、前記第２のメモリセルにデータを書き込む機能を有する駆動回路と、を有し、
    前記第２の記憶装置は、チャネル形成領域に金属酸化物を含む第３のトランジスタを有し、
    前記イメージセンサは、第２の半導体基板に形成された第４のトランジスタを有し、
    前記第１のトランジスタは、前記第１の半導体基板の第１の面側に配置され、
    前記第４のトランジスタは、前記第２の半導体基板の第１の面側に配置され、
    前記第１の積層された複数のプラグは、前記第２の層を貫通するように設けられており、
    前記第２の積層された複数のプラグは、前記第３の層を貫通するように設けられており、
    前記第１の積層された複数のプラグは、前記第２の積層された複数のプラグと重なる領域を有し、
    前記第２の記憶装置は、前記第２の積層された複数のプラグと、前記第１の積層された複数のプラグと、を介して、前記信号処理回路と電気的に接続され、
    前記第１の半導体基板の第１の面と前記第２の半導体基板の第１の面とが向かい合うように前記第１の半導体基板と前記第２の半導体基板とが貼り合わせられている、撮像装置。
JP2024000153A 2017-11-23 2024-01-04 撮像装置 Active JP7742432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025148423A JP2025175068A (ja) 2017-11-23 2025-09-08 撮像装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017225285 2017-11-23
JP2017225285 2017-11-23
JP2018030881 2018-02-23
JP2018030881 2018-02-23
JP2019555089A JPWO2019102296A1 (ja) 2017-11-23 2018-11-13 撮像装置、および電子機器
PCT/IB2018/058883 WO2019102296A1 (ja) 2017-11-23 2018-11-13 撮像装置、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019555089A Division JPWO2019102296A1 (ja) 2017-11-23 2018-11-13 撮像装置、および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025148423A Division JP2025175068A (ja) 2017-11-23 2025-09-08 撮像装置

Publications (2)

Publication Number Publication Date
JP2024029175A JP2024029175A (ja) 2024-03-05
JP7742432B2 true JP7742432B2 (ja) 2025-09-19

Family

ID=66630953

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019555089A Withdrawn JPWO2019102296A1 (ja) 2017-11-23 2018-11-13 撮像装置、および電子機器
JP2024000153A Active JP7742432B2 (ja) 2017-11-23 2024-01-04 撮像装置
JP2025148423A Pending JP2025175068A (ja) 2017-11-23 2025-09-08 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019555089A Withdrawn JPWO2019102296A1 (ja) 2017-11-23 2018-11-13 撮像装置、および電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025148423A Pending JP2025175068A (ja) 2017-11-23 2025-09-08 撮像装置

Country Status (3)

Country Link
US (3) US11574945B2 (ja)
JP (3) JPWO2019102296A1 (ja)
WO (1) WO2019102296A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019102296A1 (ja) * 2017-11-23 2019-05-31 株式会社半導体エネルギー研究所 撮像装置、および電子機器
US11302736B2 (en) * 2019-08-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2021070007A1 (ja) 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 半導体装置
CN111725250B (zh) * 2020-06-29 2023-11-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US20240172521A1 (en) * 2021-03-25 2024-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device And Electronic Apparatus
US12587764B2 (en) * 2021-12-31 2026-03-24 Samsung Electronics Co., Ltd. Flexible computational image sensor with compressive sensing capability

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129762A1 (ja) 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法
JP2012256820A (ja) 2010-09-03 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP2015076502A (ja) 2013-10-09 2015-04-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP2016054478A (ja) 2014-07-31 2016-04-14 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
WO2016098691A1 (ja) 2014-12-18 2016-06-23 ソニー株式会社 半導体装置、製造方法、電子機器
US20160358967A1 (en) 2015-06-03 2016-12-08 Semiconductor Components Industries, Llc Monolithically stacked image sensors
JP2016213298A (ja) 2015-05-07 2016-12-15 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2017130654A (ja) 2016-01-15 2017-07-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2017170716A1 (ja) 2016-03-31 2017-10-05 株式会社ニコン 撮像装置、画像処理装置、および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049293B2 (en) 2005-03-07 2011-11-01 Sony Corporation Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device
CN101228631A (zh) 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102015211231A1 (de) 2015-06-18 2016-12-22 Epc Engineering Consulting Gmbh Weiterentwickelte Anlage zur Herstellung von Natriumcyanid
WO2019102296A1 (ja) * 2017-11-23 2019-05-31 株式会社半導体エネルギー研究所 撮像装置、および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129762A1 (ja) 2005-06-02 2006-12-07 Sony Corporation 半導体イメージセンサ・モジュール及びその製造方法
JP2012256820A (ja) 2010-09-03 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP2015076502A (ja) 2013-10-09 2015-04-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP2016054478A (ja) 2014-07-31 2016-04-14 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
WO2016098691A1 (ja) 2014-12-18 2016-06-23 ソニー株式会社 半導体装置、製造方法、電子機器
JP2016213298A (ja) 2015-05-07 2016-12-15 株式会社半導体エネルギー研究所 撮像装置および電子機器
US20160358967A1 (en) 2015-06-03 2016-12-08 Semiconductor Components Industries, Llc Monolithically stacked image sensors
JP2017130654A (ja) 2016-01-15 2017-07-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2017170716A1 (ja) 2016-03-31 2017-10-05 株式会社ニコン 撮像装置、画像処理装置、および電子機器

Also Published As

Publication number Publication date
US20200303444A1 (en) 2020-09-24
JP2024029175A (ja) 2024-03-05
JPWO2019102296A1 (ja) 2020-11-19
US11574945B2 (en) 2023-02-07
US20230230994A1 (en) 2023-07-20
JP2025175068A (ja) 2025-11-28
US12199122B2 (en) 2025-01-14
US20250151443A1 (en) 2025-05-08
WO2019102296A1 (ja) 2019-05-31

Similar Documents

Publication Publication Date Title
JP7742432B2 (ja) 撮像装置
JP7117466B2 (ja) 撮像装置
JP2024163178A (ja) 撮像装置
JP2026063237A (ja) 撮像装置
JP7833066B2 (ja) 撮像装置
JP2023101694A (ja) 撮像装置
JP2022116063A (ja) 撮像装置、電子機器
KR20210142695A (ko) 반도체 장치
US20240364343A1 (en) Logic circuit formed using unipolar transistor, and semiconductor device
KR20210120001A (ko) 촬상 장치 및 전자 기기
JP2025120272A (ja) 半導体装置
JP7467430B2 (ja) 記憶装置
US11777502B2 (en) Logic circuit and semiconductor device formed using unipolar transistor
JP2023160913A (ja) 半導体装置
JP2024155930A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250908

R150 Certificate of patent or registration of utility model

Ref document number: 7742432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150