JP7774456B2 - 半導体レーザ装置 - Google Patents

Description

本開示は、半導体レーザ素子を備える半導体レーザ装置及び半導体レーザ装置に用いられる半導体レーザ素子の製造方法に関する。

半導体レーザ素子は、民生分野や産業分野を問わず、様々な分野の製品の光源に用いられている。例えば、半導体レーザは、ディスプレイやプロジェクタ等の画像表示装置の光源、自動車のヘッドランプの光源、又は、レーザ加工装置等の産業機器の光源等に用いられている。

中でも、プロジェクタ又はレーザ加工装置の光源に用いられる半導体レーザ素子については、光出力が１ワットを大きく超える高出力化が要求されている。例えば、溶接、接合又は切断等のレーザ加工を行うレーザ加工装置の光源には、赤外光（例えば波長９１５ｎｍ帯）のレーザ光を出射する半導体レーザ素子が用いられるが、この場合、１０Ｗ程度～数十Ｗ級の光出力が要求される。

このような高出力の半導体レーザ素子は、動作電流が非常に大きく、レーザ光が出射する前端部（光出射端部）での発熱量が大きくなるので、前端部にＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）が発生するおそれがある。このため、半導体レーザ素子を高出力状態に保ったまま長期間にわたって安定した動作を実現するには、前端部で発生した熱を速やかに外部に逃がし、前端部における動作温度の上昇を抑えることが重要になる。

そこで、従来、はんだ等の接合部材を用いて半導体レーザ素子をジャンクションダウン実装によりヒートシンク（サブマウント）に接合された構成の半導体レーザ装置が提案されている。この種の半導体レーザ装置をさらに改良した技術が特許文献１、２に開示されている。

具体的には、特許文献１に開示された半導体レーザ装置では、半導体レーザ素子と放熱部材とを接合する接着剤を、半導体レーザ素子と放熱部材との間から半導体レーザ素子の前端面の直下における放熱部材の前端面にまで延長している。また、特許文献２に開示された半導体レーザ装置では、半導体レーザ素子とヒートシンクとを接合する接合層について、半導体レーザ素子の前端部に接続される接合層とそれ以外の部分に接続される接合層との材質を変更し、前端部に接続される接合層の融点を高くしている。

国際公開第２０１３／１５０７１５号 特開２０１７－１９１８９９号公報

半導体レーザ素子とヒートシンクとが接合部材により接合された半導体レーザ装置では、半導体レーザ素子の前端部で発生する熱をヒートシンクに逃がすために、半導体レーザ素子とヒートシンクとの間に介在する接合部材の一部を半導体レーザ素子の前端部にまで延在して接合部材のフィレットを形成することがある。これにより、ＣＯＤレベルを安定させることができるとともに、自己発熱によって半導体レーザ素子の光出力が低下することを抑制することができる。

しかしながら、半導体レーザ素子の前端部に接続された接合部材のフィレットが形成されると、このフィレットによって半導体レーザ素子の前端部に応力がかかることになる。この結果、半導体レーザ素子の長期信頼性が低下するおそれがある。特に、特許文献１に開示された半導体レーザ装置の構造では、接合部材のフィレットの端部から半導体レーザ素子にかかる応力が大きくなってしまう。また、特許文献２に開示された半導体レーザ装置の構造では、半導体レーザ素子における前端部とそれ以外の部分とで接合層の組成比を変更しているので、前端部とそれ以外の部分とで残留する歪量が異なる。このため、半導体レーザ素子にかかる応力が不均一に発生し、半導体レーザ素子の長期信頼性が低下するおそれがある。

本開示は、このような課題を解決するものであり、半導体レーザ素子の前端部に接合部材が接続されていても、長期信頼性が低下することを抑制できる半導体レーザ装置及び半導体レーザ素子の製造方法を提供することを目的とする。

上記課題を解決するために、本開示に係る半導体レーザ装置の一態様は、ヒートシンクと、接合部材を介して前記ヒートシンクに接合され、パッド電極が設けられた半導体レーザ素子と、を備え、前記半導体レーザ素子は、前記パッド電極が前記ヒートシンク側となるように配置されており、前記半導体レーザ素子は、前記パッド電極の前端面が前記半導体レーザ素子の前端面から後退した位置に存在することで前記パッド電極から露出する露出面を有し、前記接合部材は、前記半導体レーザ素子の前記露出面に接続されており、前記半導体レーザ素子の共振器長方向に平行な縦断面において、前記パッド電極の前記前端面は、少なくとも一部が窪むように形成されており、前記接合部材と前記パッド電極の前記前端面との間に隙間が形成されている。

また、本開示に係る半導体レーザ素子の製造方法の一態様は、ジャンクションダウン実装により接合部材を介してヒートシンクに接合される半導体レーザ素子の製造方法であって、活性層を含む半導体積層構造体を形成する工程と、前記半導体積層構造体の上方に電極層を形成する工程と、前記電極層の上方にパッド電極を形成する工程と、を含み、前記パッド電極を形成する工程では、前記パッド電極の前端面の少なくとも一部が窪むように前記パッド電極を形成する。

本開示によれば、半導体レーザ素子の前端部に接合部材が接続されていても、半導体レーザ素子にかかる応力を緩和できるので、半導体レーザ素子の長期信頼性が低下することを抑制できる。

図１は、実施の形態１に係る半導体レーザ素子の平面図である。 図２Ａは、図１のIIA－IIA線における実施の形態１に係る半導体レーザ素子の断面図である。 図２Ｂは、図１のIIB－IIB線における実施の形態１に係る半導体レーザ素子の断面図である。 図２Ｃは、図１のIIC－IIC線における実施の形態１に係る半導体レーザ素子の断面図である。 図３は、実施の形態１に係る半導体レーザ装置の平面図である。 図４Ａは、図３のIVA－IVA線における実施の形態１に係る半導体レーザ装置の断面図である。 図４Ｂは、図３のIVB－IVB線における実施の形態１に係る半導体レーザ装置の断面図である。 図４Ｃは、図３のIVC－IVC線における実施の形態１に係る半導体レーザ装置の断面図である。 図５は、実施の形態１に係る半導体レーザ装置の拡大断面図である。 図６Ａは、実施の形態１に係る半導体レーザ素子の製造方法において、基板に半導体積層構造体を形成する工程を示す断面図である。 図６Ｂは、実施の形態１に係る半導体レーザ素子の製造方法において、半導体積層構造体に窓領域を形成する工程を示す断面図である。 図６Ｃは、実施の形態１に係る半導体レーザ素子の製造方法において、半導体積層構造体に開口部を形成する工程を示す断面図である。 図６Ｄは、実施の形態１に係る半導体レーザ素子の製造方法において、半導体積層構造体に分離溝を形成する工程を示す断面図である。 図６Ｅは、実施の形態１に係る半導体レーザ素子の製造方法において、半導体積層構造体に絶縁膜を形成する工程を示す断面図である。 図６Ｆは、実施の形態１に係る半導体レーザ素子の製造方法において、ｐ側電極層及びパッド電極を形成する工程を示す断面図である。 図６Ｇは、実施の形態１に係る半導体レーザ素子の製造方法において、ｎ側電極層を形成する工程を示す断面図である。 図７は、実施の形態１に係る半導体レーザ素子の製造方法において、パッド電極を形成する工程を説明するための図である。 図８は、実施の形態１に係る半導体レーザ装置のＳＥＭ像である。 図９は、比較例の半導体レーザ装置の構成を示す断面図である。 図１０は、実施の形態１に係る半導体レーザ装置の構成を示す断面図である。 図１１は、光出射端面からパッド電極端までの距離とＣＯＤ破壊電流との関係を示す図である。 図１２は、実施の形態１の変形例１に係る半導体レーザ装置の構成を示す断面図である。 図１３は、実施の形態１の変形例２に係る半導体レーザ装置の構成を示す断面図である。 図１４は、実施の形態１に係る半導体レーザ装置における半導体レーザ素子の反り状態を説明するための図である。 図１５は、半導体レーザ素子の共振器長方向の位置と反り量との関係を示す図である。 図１６は、実施の形態２に係る半導体レーザ素子の平面図である。 図１７Ａは、図１６のXVIIA－XVIIA線における実施の形態２に係る半導体レーザ素子の断面図である。 図１７Ｂは、図１６のXVIIB－XVIIB線における実施の形態２に係る半導体レーザ素子の断面図である。 図１７Ｃは、図１６のXVIIC－XVIIC線における実施の形態２に係る半導体レーザ素子の断面図である。 図１８は、実施の形態２に係る半導体レーザ装置の拡大断面図である。 図１９は、実施の形態２の変形例に係る半導体レーザ装置の拡大断面図である。 図２０Ａは、実施の形態２に係る半導体レーザ素子の製造方法において、第２のｐ側電極層を形成する工程を示す断面図である。 図２０Ｂは、実施の形態２に係る半導体レーザ素子の製造方法において、ｎ側電極層を形成する工程を示す断面図である。 図２１は、実施の形態３に係る半導体レーザ素子の平面図である。 図２２Ａは、図２１のXXIIA－XXIIA線に対応する部分で実施の形態３に係る半導体体レーザ装置を切断したときの断面の一部を示す図である。 図２２Ｂは、図２１のXXIIB－XXIIB線に対応する部分で実施の形態３に係る半導体体レーザ装置を切断したときの断面の一部を示す図である。 図２２Ｃは、図２１のXXIIC－XXIIC線に対応する部分で実施の形態３に係る半導体体レーザ装置を切断したときの断面の一部を示す図である。 図２３Ａは、実施の形態３に係る半導体レーザ素子の製造方法において、パッド電極、第２パッド電極及び第２のｐ側電極層を形成する工程を示す断面図である。 図２３Ｂは、実施の形態３に係る半導体レーザ素子の製造方法において、ｎ側電極層を形成する工程を示す断面図である。 図２４は、実施の形態３の変形例１に係る半導体レーザ素子の平面図である。 図２５は、実施の形態３の変形例２に係る半導体レーザ素子の平面図である。

以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、並びに、ステップ（工程）及びステップの順序等は、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに接する状態で配置される場合にも適用される。

（実施の形態１）
［半導体レーザ素子］
まず、実施の形態１に係る半導体レーザ素子１の構成について、図１、図２Ａ、図２Ｂ及び図２Ｃを用いて説明する。図１は、実施の形態１に係る半導体レーザ素子１の平面図である。図２Ａ～図２Ｃは、実施の形態１に係る半導体レーザ素子１の断面図である。図２Ａ、図２Ｂ及び図２Ｃは、それぞれ、図１のIIA－IIA線、図１のIIB－IIB線及び図１のIIC－IIC線における断面を示している。図２Ａは、電流が注入される領域である電流注入領域に対応する部分の断面が示されており、図２Ｂは、半導体レーザ素子１の前端部における電流が注入されない領域である電流非注入領域に対応する部分の断面が示されている。

図１に示すように、半導体レーザ素子１は、前端面１ａと、前端面１ａとは反対側の面である後端面１ｂとを有する。前端面１ａは、レーザ光が出射するフロント端面（光出射端面）であり、後端面１ｂは、レーザ光が出射しないリア端面である。

半導体レーザ素子１は、前端面１ａと後端面１ｂとを共振器反射ミラーとする光導波路を有する。したがって、前端面１ａ及び後端面１ｂは、共振器端面となる。つまり、半導体レーザ素子１では、前端面１ａと後端面１ｂとによって共振器が形成される。このため、後端面１ｂは、前端面１ａよりも反射率が高くなっている。一例として、前端面１ａの反射率は、５％であり、後端面１ｂの反射率は、９５％である。また、半導体レーザ素子１の共振器長は、前端面１ａと後端面１ｂとの間の距離である。本実施の形態において、半導体レーザ素子１の共振器長は、２ｍｍ以上であり、さらに４ｍｍ以上であってもよい。なお、半導体レーザ素子１の共振器長は、２ｍｍ未満であってもよい。また、半導体レーザ素子１は、共振器長方向に長尺をなす形状になっている。

半導体レーザ素子１は、前端面１ａから１０Ｗ程度～数十Ｗ級の光出力でレーザ光を出射する。一例として、半導体レーザ素子１は、２５Ｗの光出力で波長９７６ｎｍ帯にピーク波長を有する赤外光を出射する。なお、半導体レーザ素子１のレーザ光のピーク波長は、これに限るものではない。

図２Ａ～図２Ｃに示すように、半導体レーザ素子１は、基板１０と、基板１０の上方に形成された半導体積層構造体２０とを有する。本実施の形態における半導体レーザ素子１は、ＡｌＧａＩｎＡｓ系のＩＩＩ－Ｖ族半導体材料によって構成された化合物半導体レーザである。したがって、半導体積層構造体２０は、各々がＩＩＩ－Ｖ族半導体材料によって構成された複数の半導体層が積層された構造になっている。

図１及び図２Ｃに示すように、半導体積層構造体２０の前端面には、第１端面コート膜２０ａが形成されている。また、半導体積層構造体２０の後端面には、第２端面コート膜２０ｂが形成されている。第１端面コート膜２０ａ及び第２端面コート膜２０ｂは、誘電体多層膜によって構成された反射膜である。例えば、第１端面コート膜２０ａは、Ａｌ_２Ｏ_３とＳｉＯ_２との多層膜であり、第２端面コート膜２０ｂは、Ａｌ_２Ｏ_３とＳｉＯ_２とＴａ_２Ｏ_５との多層膜である。一例として、第１端面コート膜２０ａの反射率は５％であり、第２端面コート膜２０ｂの反射率は９５％である。なお、第１端面コート膜２０ａの前端面が半導体レーザ素子１の前端面１ａとなり、第２端面コート膜２０ｂの後端面が半導体レーザ素子１の後端面１ｂとなる。

図２Ａ及び図２Ｂに示すように、半導体積層構造体２０の側部には、分離溝２０ｃが形成されている。分離溝２０ｃは、半導体レーザ素子１を個片化する際に用いる溝であり、上面視において、共振器長方向に延在している。本実施の形態において、分離溝２０ｃは、くびれるように形成されている。

基板１０は、主面が一様に平面である平面状の基板である。基板１０は、ＧａＡｓ基板等の半導体基板又はサファイア基板等の絶縁基板である。本実施の形態において、基板１０は、ｎ型ＧａＡｓ基板である。

図２Ａ～図２Ｃに示すように、半導体積層構造体２０は、基板１０の一方の面の上に、ｎ型半導体層２１と、活性層２２と、ｐ型半導体層２３と、ｐ型コンタクト層２４とを順に有する。つまり、基板１０の上にｎ型半導体層２１が形成され、ｎ型半導体層２１の上に活性層２２が形成され、活性層２２の上にｐ型半導体層２３が形成され、ｐ型半導体層２３の上にｐ型コンタクト層２４が形成されている。

ｎ型半導体層２１は、第１導電型の第１半導体層の一例である。本実施の形態において、ｎ型半導体層２１は、基板１０の上に順次積層された、ｎ型バッファ層、ｎ型第１組成傾斜層、ｎ型クラッド層、及び、ｎ型第２組成傾斜層を有する。

ｎ型バッファ層、ｎ型第１組成傾斜層、ｎ型クラッド層及びｎ型第２組成傾斜層は、シリコン（Ｓｉ）等の不純物が意図的にドーピングされたｎ型の半導体層であり、例えばｎ型ＧａＡｓ層又はｎ型ＡｌＧａＡｓ層によって構成されている。なお、ｎ型半導体層２１には、不純物が意図的にドーピングされていないアンドープの半導体層が含まれていてもよい。

一例として、ｎ型バッファ層は、膜厚０．５０μｍのｎ－ＧａＡｓからなるｎ型ＧａＡＳ層であり、ｎ型第１組成傾斜層は、膜厚０．０５μｍのｎ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．１５～０．３２）からなるｎ型ＡｌＧａＡｓ層であり、ｎ型クラッド層は、膜厚３．０μｍのｎ－Ａｌ_０．３２Ｇａ_{０．７１５}Ａｓからなるｎ型ＡｌＧａＡｓ層であり、ｎ型第２組成傾斜層は、膜厚０.０３μｍのｎ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．３２～０．２８５）のｎ型ＡｌＧａＡｓ層である。

活性層２２は、ｎ型半導体層２１の上に形成されている。本実施の形態において、活性層２２は、ｎ型半導体層２１の上に順次積層された、ｎ型ガイド層、ｎ側第２バリア層、ｎ側第１バリア層、ウェル層、ｐ側第１バリア層、ｐ側第２バリア層、及び、ｐ型ガイド層を有する。

ｎ型ガイド層、ｎ側第２バリア層及びｎ側第１バリア層は、シリコン等の不純物が意図的にドーピングされたｎ型半導体層であり、例えばｎ型ＡｌＧａＡｓ層又はｎ型ＡｌＧａＩｎＡｓ層によって構成されている。

一例として、ｎ型ガイド層は、膜厚１．０５μｍのｎ－Ａｌ_{０．２８５}Ｇａ_{０．７１５}Ａｓからなるｎ型ＡｌＧａＡｓ層であり、ｎ側第２バリア層は、膜厚０．０２６８μｍのｎ－Ａｌ_０．１５Ｇａ_０．８５Ａｓからなるｎ型ＡｌＧａＡｓ層と膜厚０．００８３μｍのＡｌ_０．１５Ｇａ_０．８５ＡｓからなるアンドープＡｌＧａＡｓ層との２層からなり、ｎ側第１バリア層は、０．００１８μｍのＡｌ_０．５０Ｇａ_０．３２Ｉｎ_０．１８ＡｓからなるＡｌＧａＩｎＡｓ層である。

また、ｐ側第１バリア層、ｐ側第２バリア層及びｐ型ガイド層は、は、炭素（Ｃ）等の不純物が意図的にドーピングされたｐ型の半導体層であり、例えばｐ型ＡｌＧａＡｓ層又はｐ型ＡｌＧａＩｎＡｓ層によって構成されている。なお、ｐ側第１バリア層及びｐ側第１バリア層は、不純物がドーピングされたドープ領域以外に、不純物がドーピングされていないアンドープ領域を有していてもよい。

一例として、ｐ側第１バリア層は、０．００１８μｍのＡｌ_０．５０Ｇａ_０．３２Ｉｎ_０．１８ＡｓからなるＡｌＧａＩｎＡｓ層であり、ｐ側第２バリア層は、膜厚０．００８３μｍのＡｌ_０．１５Ｇａ_０．８５ＡｓからなるアンドープＡｌＧａＡｓ層と膜厚０．０２５μｍのｐ－Ａｌ_０．１５Ｇａ_０．８５Ａｓからなるｐ型ＡｌＧａＡｓ層との２層からなり、ｐ型ガイド層は、膜厚０．２２μｍのｐ－Ａｌ_０．２８Ｇａ_０．７２Ａｓからなるｐ型ＡｌＧａＡｓ層である。

また、ウェル層は、例えば、単一の量子井戸層を含む単一量子井戸構造である。ウェル層は、例えば、アンドープのＩｎＧａＡｓ層によって構成されている。一例として、ウェル層は、膜厚０．００９０μｍのＩｎ_{０．１３５}Ｇａ_{０．８６５}ＡｓからなるＩｎＧａＡｓ層である。なお、ウェル層は、単一量子井戸構造に限らず、複数の量子井戸層を含む多重量子井戸構造であってもよい。

ｐ型半導体層２３は、第１導電型とは異なる第２導電型の第２半導体層の一例である。本実施の形態において、ｐ型半導体層２３は、活性層２２の上に順次積層された、ｐ型第１組成傾斜層、ｐ型クラッド層及びｐ型第２組成傾斜層を有する。ｐ型第１組成傾斜層、ｐ型クラッド層及びｐ型第２組成傾斜層は、炭素等の不純物が意図的にドーピングされたｐ型の半導体層であり、例えばｐ型ＡｌＧａＡｓ層によって構成されている。なお、ｐ型第１組成傾斜層、ｐ型クラッド層及びｐ型第２組成傾斜層の不純物濃度は、例えば、１．０×１０^１９（ｃｍ^－３）未満である。

一例として、ｐ型第１組成傾斜層は、膜厚０．０５μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．２８～０．７０）からなるｐ型ＡｌＧａＡｓ層であり、ｐ型クラッド層は、膜厚０．７５μｍのｐ－Ａｌ_０．７０Ｇａ_０．３０Ａｓからなるｐ型ＡｌＧａＡｓ層であり、ｐ型第２組成傾斜層は、膜厚０．０５μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．７０～０．１５）からなるｐ型ＡｌＧａＡｓ層である。

ｐ型コンタクト層２４は、第２導電型の第３半導体層の一例である。ｐ型コンタクト層は、炭素等の不純物が意図的にドーピングされたｐ型の半導体層であり、例えばｐ型ＧａＡｓ層によって構成されている。なお、ｐ型コンタクト層の不純物濃度は、例えば、１．０×１０^１９（ｃｍ^－３）以上である。一例として、ｐ型コンタクト層は、膜厚０．２５μｍのｐ－ＧａＡｓからなるｐ型ＧａＡｓ層である。

半導体レーザ素子１は、共振器長方向に延在する導波路として、リッジ状に形成されたリッジ部１Ｒを有する。リッジ部１Ｒは、共振器長方向に延在している。リッジ部１Ｒは、半導体レーザ素子１における電流注入領域として機能する。図２Ａ及び図２Ｂに示すように、リッジ部１Ｒは、ｐ型半導体層２３及びｐ型コンタクト層２４に形成されている。

具体的には、図２Ａに示すように、リッジ部１Ｒは、ｐ型半導体層２３及びｐ型コンタクト層２４に開口部３０を掘り込むことで形成されている。本実施の形態において、リッジ部１Ｒの最上層は、ｐ型コンタクト層２４になっている。開口部３０の底部３０ａは、リッジ底部を構成しており、ｐ型半導体層２３内に位置する平坦部である。

本実施の形態において、開口部３０は、一対の横溝部３１を有する。図２Ａに示すように、リッジ部１Ｒは、開口部３０における一対の横溝部３１によって挟まれている。図１に示すように、開口部３０の一対の横溝部３１は、互いに平行であり、レーザ共振器長方向に延在している。

また、図１及び図２Ｂに示すように、開口部３０は、一対の横溝部３１だけではなく、前溝部３２及び後溝部３３も有する。前溝部３２は、リッジ部１Ｒの延長上における半導体レーザ素子１の前端部に形成され、後溝部３３は、リッジ部１Ｒの延長上における半導体レーザ素子１の後端部に形成されている。ｐ型半導体層２３及びｐ型コンタクト層２４に前溝部３２及び後溝部３３が形成されることで、リッジ部１Ｒは、半導体レーザ素子１の前端部及び後端部には存在しないようになっている。一対の横溝部３１と前溝部３２と後溝部３３とは連続して形成されている。したがって、リッジ部１Ｒは、開口部３０で囲まれるように構成されている。なお、前溝部３２と後溝部３３は形成されなくてもよい。

また、図２Ａに示すように、ｐ型半導体層２３及びｐ型コンタクト層２４に開口部３０を形成することで、半導体レーザ素子１に一対のウイング部４０が形成されている。一対のウイング部４０は、リッジ部１Ｒの側方に位置している。つまり、リッジ部１Ｒは、開口部３０を介して一対のウイング部４０によって挟まれている。一対のウイング部４０は、半導体レーザ素子１の共振器長方向に沿って延在している。

また、図２Ａ～図２Ｃに示すように、リッジ部１Ｒ上の一部を除き、ｐ型コンタクト層２４の上には、ＳｉＯ_２又はＳｉＮ等の誘電体膜からなる絶縁膜５０が形成されている。具体的には、絶縁膜５０は、ｐ型コンタクト層２４のリッジ部１Ｒの上に開口部５０ａを有するように形成されている。絶縁膜５０は、電流ブロック膜として機能する。したがって、絶縁膜５０の開口部５０ａは、電流が通過する電流注入窓である。

また、絶縁膜５０は、ｐ型半導体層２３及びｐ型コンタクト層２４に形成された開口部３０の底部３０ａを覆っている。したがって、半導体レーザ素子１の前端部における開口部３０の底部３０ａ（具体的には、前溝部３２の底部）は、絶縁膜５０で覆われている。つまり、上面視したときに、絶縁膜５０は、半導体レーザ素子１の前端部を覆っている。これにより、半導体レーザ素子１の前端部及び窓領域に電流が拡がることを抑制することができ、光出力の低下及び信頼性の低下を抑制することができる。

図２Ａ及び図２Ｂに示すように、絶縁膜５０は、さらに、半導体積層構造体２０の側面も覆っている。具体的には、絶縁膜５０は、ｐ型コンタクト層２４の側面全面、ｐ型半導体層２３の側面全面、活性層２２の側面全面、及び、ｎ型半導体層２１の側面の一部を覆っている。

図２Ｃに示すように、半導体レーザ素子１における半導体積層構造体２０は、共振器長方向の前端部に窓領域２２ａ（端面窓構造）を有する。具体的には、活性層２２におけるリッジ部１Ｒの前端面付近の電流非注入領域において、前端面１ａから所定の長さの領域に窓領域２２ａが形成されている。窓領域２２ａは、半導体積層構造体２０の前端部に形成されている。なお、導波路における窓領域２２ａが形成されていない領域は利得領域である。このように、半導体レーザ素子１の前端部に窓領域２２ａ（端面窓構造）を形成することで、半導体レーザ素子１の前端部を透明化して前端面１ａ付近における光吸収を低減することができる。これにより、半導体レーザ素子１の前端部にＣＯＤが発生することを抑制できる。なお、半導体積層構造体２０の後端部にも、同様の窓領域が形成されていてもよい。なお、半導体レーザ素子１の前端部及び後端部には、窓領域が形成されなくてもよい。

半導体レーザ素子１は、ｐ側の第１電極として、ｐ側電極層６１を有する。ｐ側電極層６１は、半導体積層構造体２０の上に形成されている。具体的には、ｐ側電極層６１は、ｐ型コンタクト層２４の上方に形成されている。本実施の形態において、ｐ側電極層６１は、リッジ部１Ｒの上方においてｐ型コンタクト層２４に接するように形成されている。具体的には、ｐ側電極層６１は、ｐ型コンタクト層２４とオーミック接触している。本実施の形態において、ｐ側電極層６１は、リッジ部１Ｒの上だけではなく、絶縁膜５０を介して開口部３０内及びウイング部４０上にも形成されている。

ｐ側電極層６１は、金属材料によって構成された金属層である。ｐ側電極層６１は、例えば、Ｐｔ、Ｔｉ、Ｃｒ、Ｎｉ、Ｍｏ及びＡｕの少なくとも一つで形成された単層膜又は多層膜である。本実施の形態において、ｐ側電極層６１は、多層膜によって構成されている。一例として、ｐ側電極層６１は、ｐ型コンタクト層２４側から、Ｔｉ膜、Ｐｔ膜及びＡｕ膜の順で積層された３層構造の多層膜である。

また、半導体レーザ素子１は、ｎ側の第２電極として、ｎ側電極層６２を有する。ｎ側電極層６２は、基板１０の一方の面（半導体積層構造体２０側の面）とは反対側の面である他方の面（下面）の下方に形成されている。本実施の形態において、ｎ側電極層６２は、基板１０の他方の面に直接形成されている。

ｎ側電極層６２は、金属材料によって構成された金属層である。ｎ側電極層６２は、例えば、Ｃｒ、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ及びＧｅの少なくとも一つで形成された単層膜又は多層膜である。本実施の形態において、ｎ側電極層６２は、多層膜によって構成されている。一例として、ｎ側電極層６２は、例えば、基板１０側から、ＡｕＧｅ膜、Ｎｉ膜、Ａｕ膜、Ｔｉ膜、Ｐｔ膜、及び、Ａｕ膜の順で積層された６層構造の多層膜である。

さらに、半導体レーザ素子１は、パッド電極７０を有する。パッド電極７０は、ｐ側電極層６１の上方に形成されている。具体的には、パッド電極７０は、ｐ側電極層６１の上面に接するようにしてｐ側電極層６１に積層されている。つまり、ｐ側電極層６１は、パッド電極７０の下面に形成されている。パッド電極７０は、ｐ側電極層６１とともにｐ側の電極を構成するｐ側パッド電極である。本実施の形態において、パッド電極７０は、ｐ側電極層６１の上方に形成されている。したがって、パッド電極７０は、リッジ部１Ｒの上方だけではなく、ウイング部４０の上方にも形成されている。

パッド電極７０は、金属材料によって構成された金属層である。本実施の形態において、パッド電極７０は、Ａｕめっき膜であるが、これに限らない。

図２Ｃに示すように、パッド電極７０の前端面は、半導体レーザ素子１の前端面１ａから後退した位置に存在している。このように、パッド電極７０の前端面が半導体レーザ素子１の前端面１ａから後退した位置に存在することで、半導体レーザ素子１は、パッド電極７０から露出する露出面６１ａを有することになる。本実施の形態において、この露出面６１ａは、ｐ側電極層６１の表面になっている。パッド電極７０の前端面と半導体レーザ素子１の前端面１ａとの間隔Ｌ（パッド電極７０の前端部の後退量）は、例えば、５μｍ以上１５μｍ以下であるが、これに限るものではない。

また、半導体レーザ素子１の共振器長方向に平行な縦断面において、パッド電極７０の前端面は、少なくとも一部が窪むように形成されている。具体的には、パッド電極７０の前端部には庇部７１（オーバーハング部）が形成されている。このように、本実施の形態では、パッド電極７０の前端部に庇部７１が形成されていることで、パッド電極７０の前端面の一部が窪んでいる。これにより、パッド電極７０の前端面には、当該前端面の一部が共振器長方向の後方に向けて凹んだ凹部７０ａが形成されている。

図２Ａに示すように、本実施の形態において、庇部７１は、パッド電極７０の側面にも形成されている。なお、図示されていないが、庇部７１は、パッド電極７０の後端面にも形成されている。つまり、庇部７１は、パッド電極７０の全周にわたって形成されている。

［半導体レーザ装置］
次に、半導体レーザ素子１を用いた半導体レーザ装置１００の構成について、図３、図４Ａ、図４Ｂ、図４Ｃ及び図５を用いて説明する。図３は、実施の形態１に係る半導体レーザ装置１００の平面図である。図４Ａ～図４Ｃは、実施の形態１に係る半導体レーザ装置１００の断面図である。図４Ａ、図４Ｂ及び図４Ｃは、それぞれ、図３のIVA－IVA線、図３のIVB－IVB線及び図３のIVC－IVC線における断面を示している。また、図５は、図４Ｃの破線で囲まれる領域Ｖの拡大断面図である。

図３～図５に示すように、本実施の形態に係る半導体レーザ装置１００は、半導体レーザ素子１と、ヒートシンク２と、半導体レーザ素子１とヒートシンク２とを接合する接合部材３とを備える。つまり、半導体レーザ素子１は、接合部材３を介してヒートシンク２に接合されている。

半導体レーザ素子１は、ジャンクションダウン実装によりヒートシンク２に接合されている。つまり、半導体レーザ素子１は、パッド電極７０がヒートシンク２側となるように配置されている。具体的には、半導体レーザ素子１は、ヒートシンク２の上方において、パッド電極７０側が下向きになるように配置し、接合部材３によってヒートシンク２に接合されている。

ヒートシンク２は、半導体レーザ素子１で発生する熱を放熱するための放熱部材である。本実施の形態において、ヒートシンク２は、半導体レーザ素子１を実装するためのサブマウント（基台）としても機能する。半導体レーザ素子１は、ヒートシンク２の上に位置している。

図４Ｃに示すように、ヒートシンク２は、ヒートシンク本体２ａと、第１導体層２ｂと、第２導体層２ｃと、第３導体層２ｄと、第４導体層２ｅとを有する。

第１導体層２ｂ及び第２導体層２ｃは、ヒートシンク本体２ａの半導体レーザ素子１側に形成されている。第１導体層２ｂは、ヒートシンク本体２ａの上面に形成されており、第２導体層２ｃは、第１導体層２ｂの上面に形成されている。本実施の形態において、第２導体層２ｃは、第１導体層２ｂが露出しないように第１導体層２ｂの前端面及び後端面も覆っている。

第３導体層２ｄ及び第４導体層２ｅは、ヒートシンク本体２ａの半導体レーザ素子１側とは反対側に形成されている。第３導体層２ｄは、ヒートシンク本体２ａの下面に形成されており、第４導体層２ｅは、第３導体層２ｄの下面に形成されている。本実施の形態において、第４導体層２ｅは、第３導体層２ｄが露出しないように第３導体層２ｄの前端面及び後端面も覆っている。

ヒートシンク本体２ａは、例えば、ＡｌＮ、ＣｕＷ、ダイヤモンド、ＳｉＣ等の高熱伝導材料によって構成される。本実施の形態において、ヒートシンク本体２ａは、ＡｌＮによって構成されている。ヒートシンク本体２ａの形状は、一例として、直方体である。

第１導体層２ｂ、第２導体層２ｃ、第３導体層２ｄ及び第４導体層２ｅは、金属材料によって構成された金属層である。第１導体層２ｂ、第２導体層２ｃ、第３導体層２ｄ及び第４導体層２ｅは、単層膜であってもよいし、多層膜であってもよい。

ヒートシンク本体２ａに接する第１導体層２ｂ及び第３導体層２ｄは、Ｃｕ等の伝導率が高い金属材料によって構成された高放熱導体層である。本実施の形態において、第１導体層２ｂ及び第３導体層２ｄは、Ｃｕ膜である。

接合部材３に接する第２導体層２ｃは、接合部材３との密着性が高い金属材料によって構成されているとよい。本実施の形態において、第２半導体層２ｃは、第１半導体層２ｂから接合部材３に向かって、Ｎｉ膜、Ａｕ膜及びＰｔ膜が順次形成された３層構造の多層膜である。なお、第４導体層２ｅは、第２導体層２ｃと同様の構成になっている。

図５に示すように、ヒートシンク２に実装される半導体レーザ素子１は、前端面１ａがヒートシンク２の前端面から突出しないように配置されている。つまり、半導体レーザ素子１の前端面１ａは、ヒートシンク２の前端面よりも後退した位置に存在している。なお、半導体レーザ素子１の前端面１ａは、ヒートシンク２のヒートシンク本体２ａの前端面と第２導体層２ｃの前端面との間に位置している。

図４Ａ～図４Ｃ及び図５に示すように、接合部材３は、半導体レーザ素子１とヒートシンク２とを接合しており、半導体レーザ素子１とヒートシンク２との間に介在している。具体的には、接合部材３は、半導体レーザ素子１のパッド電極７０とヒートシンク２の第２導体層２ｃとを接合している。

また、図５に示すように、接合部材３は、半導体レーザ素子１の前端部にまで延在されており、半導体レーザ素子１の前端部に接続されている。これにより、接合部材３を介して半導体レーザ素子１の前端部で発生する熱をヒートシンク２に伝導させることができるので、半導体レーザ素子１の前端部にＣＯＤが発生することを抑制することができる。本実施の形態において、接合部材３は、半導体レーザ素子１の前端部における露出面６１ａに接続されている。つまり、接合部材３は、半導体レーザ素子１のｐ側電極層６１に接続されている。

具体的には、接合部材３にはフィレット３ａが形成されており、フィレット３ａが半導体レーザ素子１の前端部に接続されている。フィレット３ａは、接合部材３において、半導体レーザ素子１とヒートシンク２との間からはみ出した部分である。本実施の形態において、接合部材３は、半田であるので、フィレット３ａは、半田フィレットである。

また、接合部材３は、半導体レーザ素子１の露出面６１ａにおける半導体レーザ素子１が有する半導体積層構造体２０の前端面の位置まで接続されている。つまり、フィレット３ａは、半導体積層構造体２０の前端面の位置まで形成されている。なお、フィレット３ａは、露出面６１ａにおける半導体レーザ素子１の前端面１ａの位置まで形成されていてもよい。

本実施の形態において、接合部材３は、半導体レーザ素子１の前端部に接続されているだけではなく、ヒートシンク２の前端面にも接続されている。具体的には、パッド電極７０とヒートシンク２との間から前方にはみ出した接合部材３のフィレット３ａが、半導体レーザ素子１の前端部における露出面６１ａに接続されているとともに、ヒートシンク２の第２導体層２ｃの前端面に接続されている。

また、図４Ａに示すように、半導体レーザ素子１の露出面６１ａにおける共振器長方向に垂直な縦断面において、接合部材３は、少なくともリッジ部１Ｒの幅（リッジ幅）の全域にわたって露出面６１ａに接続されている。本実施の形態において、接合部材３は、半導体レーザ素子１の露出面６１ａにおける共振器長方向に垂直な縦断面において、露出面６１ａの全面に形成されている。具体的には、図４Ａに示すように、接合部材３の幅は、露出面６１ａの幅よりも大きくなっている。

接合部材３は、例えば、ＡｕＳｎを主成分とするＡｕＳｎはんだ等のはんだ材、又は、金属ろう材である。本実施の形態において、接合部材３は、ＡｕＳｎはんだである。なお、半導体レーザ素子１とヒートシンク２との間における接合部材３の厚さは、一例として、３μｍ～７μｍである。

図５に示すように、本実施の形態における半導体レーザ装置１００では、半導体レーザ素子１の共振器長方向に平行な縦断面において、接合部材３とパッド電極７０の前端面との間に隙間４が形成されている。具体的には、隙間４は、接合部材３のフィレット３ａとパッド電極７０の前端面と半導体レーザ素子１の露出面６１ａとで囲まれた空隙（空洞）であり、意図的に形成されたものである。隙間４は、少なくともパッド電極７０の庇部７１と半導体レーザ素子１の露出面６１ａとの間に存在している。

隙間４の断面形状は、一例として、略台形状である。したがって、隙間４におけるパッド電極７０の前端面及び接合部材３（フィレット３ａ）の隙間４側の内面は、いずれも傾斜面になっている。この場合、半導体レーザ素子１の露出面６１ａとパッド電極７０の前端面とのなす角は、半導体レーザ素子１の露出面６１ａと接合部材３（フィレット３ａ）の内面とのなす角よりも大きくなっている。

なお、隙間４は、図５の紙面垂直方向において延在している。つまり、隙間４は、柱状であり、半導体レーザ素子１における半導体積層構造体２０の積層方向及び共振器長方向のいずれにも直交する方向に沿って延在している。

［半導体レーザ素子の製造方法］
次に、図１～図２Ｃに示される半導体レーザ素子１の製造方法について、図６Ａ～図６Ｇを用いて説明する。図６Ａ～図６Ｇは、実施の形態１に係る半導体レーザ素子１の製造方法における各工程の断面図である。なお、図６Ａ～図６Ｇの各図において、（ａ）は、図２Ａに対応する断面（電流注入領域の断面）を示しており、（ｂ）は、図２Ｂに対応する断面（前端部における電流非注入領域の断面）を示している。

まず、図６Ａの（ａ）及び（ｂ）に示すように、基板１０を準備し、基板１０の上に、活性層２２を含む半導体積層構造体２０を形成する。具体的には、ｎ－ＧａＡＳ基板のウエハである基板１０の上に、有機金属気層成長法（Ｍｅｔａｌｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ法）による結晶成長技術により、ｎ型半導体層２１、活性層２２、ｐ型半導体層２３及びｐ型コンタクト層２４を順次成膜する。

次に、図６Ｂの（ａ）及び（ｂ）に示すように、半導体積層構造体２０における共振器長方向の前端部に対応する部分にのみ窓領域２２ａを形成する。本実施の形態において、窓領域２２ａは、活性層２２に空孔を拡散することで形成される。なお、窓領域２２ａは、空孔拡散法によって形成したが、これに限らない。なお、半導体レーザ素子１の前端部及び後端部には窓領域が形成されなくてもよい。

次に、図６Ｃの（ａ）及び（ｂ）に示すように、ｐ型コンタクト層２４に、リッジ部１Ｒとウイング部４０を画定するための開口部３０を形成する。具体的には、ｐ型コンタクト層２４の上に、フォトリソグラフィー技術によりＳｉＯ_２等からなるマスクを所定のパターンで形成し、その後、ウェットエッチング技術によって、開口部３０を形成する。

このとき、図６Ｃの（ａ）に示すように、電流注入領域においては、横溝部３１を形成することで、リッジ部１Ｒに対応する部分のｐ型コンタクト層２４には凸部５ａを形成するとともに、ウイング部４０に対応する部分のｐ型コンタクト層２４には凸部５ｂを形成する。一方、図６Ｃの（ｂ）に示すように、半導体レーザ素子１の前端部（電流非注入領域）においては、凸部５ａを形成せず、ｐ型コンタクト層２４には前溝部３２を形成する。なお、前溝部３２と後溝部３３は形成されなくてもよい。

なお、半導体レーザ素子１のチップ端領域においては、個片化する際の分離溝２０ｃに対応する部分のｐ型コンタクト層２４に別途凹部を形成しておいてもよい。この凹部は、半導体積層構造体２０の両側部に形成されており、上面視において、共振器長方向に延在している。

次に、図６Ｄの（ａ）及び（ｂ）に示すように、半導体積層構造体２０の側面に傾斜面を有する分離溝２０ｃを形成する。具体的には、ｐ型半導体層２３の上に、フォトリソグラフィー技術を用いてＳｉＯ_２等からなるマスクを所定のパターンで形成し、その後、ウェットエッチング技術によって、ｐ型半導体層２３からｎ型半導体層２１の途中までをエッチングすることで、半導体積層構造体２０の側面を傾斜させた分離溝２０ｃを形成することができる。

なお、分離溝２０ｃを形成する際のエッチング液は、例えば、硫酸系のエッチング液を用いることができる。この場合、硫酸：過酸化水素水：水＝１：１：１０のエッチング液を用いることができる。また、エッチング液は、硫酸系のエッチング液に限らず、有機酸系のエッチング液又はアンモニア系のエッチング液を用いてもよい。このとき、分離溝２０ｃは、等方性のウェットエッチングにより形成される。これにより、半導体積層構造体２０の側面に傾斜面を形成して、半導体積層構造体２０の側面にくびれ構造を形成することができる。

次に、分離溝２０ｃを形成する際のマスクをフッ酸系のエッチング液で除去した後に、図６Ｅの（ａ）及び（ｂ）に示すように、基板１０上の全面に、絶縁膜５０としてＳｉＮ膜を堆積し、その後、フォトリソグラフィー技術及びエッチング技術を用いて、電流注入領域に対応する部分の絶縁膜５０を除去することで開口部５０ａを形成する。なお、図６Ｅの（ｂ）に示すように、電流非注入領域に対応する部分の絶縁膜５０は除去されず、電流非注入領域に対応する部分の絶縁膜５０には開口部５０ａが形成されない。

絶縁膜５０のエッチングとしては、フッ酸系エッチング液を用いたウェットエッチング又は反応性イオンエッチング（ＲＩＥ）によるドライエッチングを用いることができる。また、絶縁膜５０は、ＳｉＮ膜としたが、これに限らず、ＳｉＯ_２膜などであってもよい。

次に、図６Ｆの（ａ）及び（ｂ）に示すように、半導体積層構造体２０の上方にｐ側電極層６１を形成し、その後、ｐ側電極層６１の上方にパッド電極７０を形成する。

具体的には、電子ビーム蒸着法によってＴｉ膜とＰｔ膜とＡｕ膜との積層膜からなるｐ側電極層６１を半導体積層構造体２０のｐ型コンタクト層２４の上に形成する。その後、ｐ側電極層６１を下地電極として、ｐ側電極層６１の上に、Ａｕめっき膜からなるパッド電極７０を形成する。このとき、パッド電極７０を形成する工程では、レジストマスクを用いてパターニングすることで、パッド電極７０の前端面の少なくとも一部が窪むようにパッド電極７０を形成する。なお、ｐ側電極層６１は、共振器長方向のほぼ全長にわたって形成されるが、パッド電極７０は、共振器長方向の全長にわたって形成されておらず、前端部には形成されていない。

ここで、パッド電極７０を形成する工程について、図７を用いて詳細に説明する。まず、図７の（ａ）に示すように、ｐ側電極層６１の一部を露出するようにｐ側電極層６１の上に所定形状のレジスト８０（レジストマスク）を形成する。次に、図７の（ｂ）に示すように、露出したｐ側電極層６１とレジスト８０とにまたがってパッド電極７０を形成する。具体的には、電解めっき法によってｐ側電極層６１を下地電極としてＡｕめっき膜を形成し、その後、フォトリソグラフィー技術、エッチング技術及びリフトオフ技術を用いて、半導体積層構造体２０の前端部近傍のＡｕめっき膜を選択的に除去することで、図７の（ｂ）に示される形状のパッド電極７０を形成することができる。次に、図７の（ｃ）に示すように、レジスト８０を除去する。これにより、ｐ側電極層６１の表面が露出して露出面６１ａが形成される。

また、このパッド電極７０を形成する工程において、パッド電極７０（Ａｕめっき膜）の厚さは、レジスト８０の厚さより厚くするとよい。これにより、レジスト８０の端部に覆いかぶさるようにパッド電極７０（Ａｕめっき膜）が形成されるので、パッド電極７０の前端部に庇部７１を形成することができる。このようにして、前端部に庇部７１を有するパッド電極７０を形成することができる。この場合、図７の（ｃ）に示すように、パッド電極７０の凹部７０ａの傾斜面の角度θは、６５±１５°であり、パッド電極７０の庇部７１の長さｄは、０．４μｍ～２．０μｍである。なお、レジスト８０の厚さは、例えば、１．８μｍである。

次に、図６Ｇの（ａ）及び（ｂ）に示すように、基板１０の下面に、ｎ側電極層６２を形成する。具体的には、基板１０側から、ＡｕＧｅ膜、Ｎｉ膜、Ａｕ膜、Ｔｉ膜、Ｐｔ膜、及び、Ａｕ膜を順次成膜することで、基板１０の下面にｎ側電極層６２を形成する。

その後、図示しないが、所定形状の半導体積層構造体２０が形成された基板１０（ウエハ）を、ブレードを用いたダイシング又は劈開等によって複数本のバー状に分離し、その後、さらに分離溝２０ｃを切断部として切断することでチップ分離を行う。これにより、個片状の半導体レーザ素子１を作製することができる。

そして、半導体レーザ素子１を接合部材３によってジャンクションダウン実装によりヒートシンク２に接合することで、図３～図５に示される半導体レーザ装置１００を作製することができる。

このとき、半導体レーザ素子１によって液状の接合部材３が押しつけられることになるので、半導体レーザ素子１とヒートシンク２との間から液状の接合部材３がはみ出して、半導体レーザ素子１の前端部に接合部材３に接続することになるが、本実施の形態に係る半導体レーザ素子１では、パッド電極７０の前端部に庇部７１が形成されているので、液状の接合部材３は、突出する庇部７１の内側に回り込まない。この結果、図５に示すように、接合部材３はパッド電極７０の前端面に接触しなくなるので、隙間４が形成されることになる。

図８は、このようにして実際に作製した半導体レーザ装置１００のＳＥＭ像である。図８に示すように、半導体レーザ装置１００では、半導体レーザ素子１の共振器長方向に平行な縦断面において、接合部材３とパッド電極７０の前端面との間に隙間４が形成されていることが分かる。

次に、図９及び図１０を用いて、本実施の形態に係る半導体レーザ装置１００の作用効果について、比較例の半導体レーザ装置１００Ｘと比較して説明する。図９は、比較例の半導体レーザ装置１００Ｘの構成を示す断面図である。図１０は、実施の形態１に係る半導体レーザ装置１００の構成を示す断面図である。なお、図１０は、図５に対応する断面図である。

図９に示すように、比較例の半導体レーザ装置１００Ｘでは、ＣＯＤの発生を抑制するために、半導体レーザ素子１Ｘとヒートシンク２とを接合する接合部材３Ｘは、半導体レーザ素子１Ｘの前端部に接続されている。接合部材３Ｘとしては、ＡｕＳｎはんだが用いられている。

また、比較例の半導体レーザ装置１００Ｘでは、半導体レーザ素子１Ｘのパッド電極７０Ｘの前端面が垂直面になっており、接合部材３Ｘ（フィレット３ａ）は、パッド電極７０Ｘの前端面を覆うとともに、半導体レーザ素子１Ｘの露出面６１ａ（つまりｐ側電極層６１の表面）の全面を覆っている。つまり、半導体レーザ素子１Ｘの前端部に接続された接合部材３Ｘは、パッド電極７０Ｘの前端面及び露出面６１ａの周辺領域を隙間なく埋めている。

このような構造の場合、接合部材３Ｘとパッド電極７０Ｘの前端面との接触部分が合金化するとともに、接合部材３Ｘとｐ側電極層６１の露出面６１ａとの接触部分が合金化する。このため、接合部材３Ｘとパッド電極７０Ｘの前端面との界面と、接合部材３Ｘとｐ側電極層６１の露出面６１ａとの界面とに、新たな合金層が形成されることになる。

このとき、接合部材３Ｘとパッド電極７０Ｘとｐ側電極層６１と新たな合金層とは、互いに線膨張係数が異なっている。つまり、接合部材３Ｘとパッド電極７０Ｘとｐ側電極層６１と新たな合金層との各部材間には、線膨張係数差が存在することになる。したがって、半導体レーザ装置１００Ｘにおいて、温度が変化すると、各部材間の線膨張係数差に起因して各部材間に剪断応力が発生する。特に、図９の点Ｐに示すように、パッド電極７０Ｘの前端面とｐ側電極層６１の露出面６１ａとの角部に接合部材３Ｘが詰まって存在していると、この点Ｐに大きな剪断応力が発生することになる。この結果、半導体レーザ素子１Ｘの前端部に剪断応力がかかって剪断歪が発生し、半導体レーザ素子１Ｘの内部の発光領域にこの剪断歪が進行することになる。これにより、半導体レーザ素子１Ｘの長期信頼性が低下するおそれがある。

これに対して、図１０に示すように、本実施の形態に係る半導体レーザ装置１００では、半導体レーザ素子１の前端部の露出面６１ａに接合部材３（フィレット３ａ）が接続されているが、パッド電極７０の前端面の少なくとも一部が窪むように形成されているので、接合部材３とパッド電極７０の前端面との間に隙間４（空隙）が形成されている。本実施の形態では、パッド電極７０の前端部に庇部７１が形成されることでパッド電極７０の前端面の一部が窪んでいる。

このように、接合部材３とパッド電極７０の前端面との間に隙間４が存在すると、接合部材３とパッド電極７０の前端面とが離間することになり、接合部材３とパッド電極７０の前端面との間に新たな合金層が形成されなくなる。これにより、部材間の線膨張係数差による剪断応力によって半導体レーザ素子１の前端部に応力がかかることを抑制することができる。この結果、半導体レーザ素子１の内部の発光領域に剪断歪が進行することを抑制できるので、半導体レーザ素子１の長期信頼性が低下することを抑制することができる。

さらに、本実施の形態に係る半導体レーザ装置１００では、隙間４が存在することで、接合部材３とｐ側電極層６１の露出面６１ａの一部とが離間している。このため、接合部材３とｐ側電極層６１の露出面６１ａとの間に形成される合金層を少なくすることもできる。

これにより、部材間の線膨張係数差に起因する剪断応力によって半導体レーザ素子１の前端部に応力がかかることを一層抑制することができる。したがって、半導体レーザ素子１の長期信頼性が低下することをさらに抑制することができる。

以上説明したように、本実施の形態に係る半導体レーザ装置１００によれば、ＣＯＤの発生を抑制するために半導体レーザ素子１の前端部に接合部材３を接続したとしても、半導体レーザ素子１にかかる応力を緩和することができる。これにより、半導体レーザ素子１の長期信頼性が低下することを抑制できる。

また、本実施の形態に係る半導体レーザ装置１００において、半導体レーザ素子１は、共振器長方向に延在するリッジ部１Ｒを有し、半導体レーザ素子１の露出面６１ａにおける共振器長方向に垂直な縦断面において、接合部材３は、少なくともリッジ部１Ｒの幅の全域にわたって露出面６１ａに接続されている。

半導体レーザ素子１が発光している時に生じる熱は、リッジ部１Ｒ（リッジ幅領域）で最も高くなる。したがって、図４Ａに示すように、露出面６１ａにおける接合部材３（フィレット３ａ）が、リッジ部１Ｒの幅の一部だけでなく、リッジ部１Ｒの幅の全体（つまり発光領域の全体）に形成することで、半導体レーザ素子１の前端部のリッジ幅領域で発生する熱を効果的に放熱させることができる。つまり、リッジ部１Ｒにおける放熱を促進できる。

また、図１０に示すように、本実施の形態に係る半導体レーザ装置１００では、接合部材３が、露出面６１ａにおける半導体レーザ素子１が有する半導体積層構造体２０の前端面の位置まで接続されている。

この構成により、半導体レーザ素子１の前端部における熱を確実に放熱しつつ、隙間４によって剪断歪を効果的に低減することができる。これにより、半導体レーザ素子１の長期信頼性を向上させることができる。

ここで、図１０に示すように、半導体レーザ素子１の前端面１ａ（光出射端面）からパッド電極７０の前端面（パッド電極端）までの間隔をＬとして、この間隔Ｌを変化させてＣＯＤ破壊電流を測定すると、図１１に示す結果になった。

半導体レーザ素子１の前端面１ａとパッド電極７０の前端面との間隔Ｌは、短くなるほど、半導体レーザ素子１の前端部に接続されるフィレット３ａが形成されやすくなるので、ＣＯＤ破壊電流が高くなる。逆に、間隔Ｌが大きくなると、フィレット３ａが形成されにくくなるので、ＣＯＤ破壊電流が低下する。したがって、図１１に示す結果から、高いＣＯＤ破壊電流を得るとの観点では、間隔Ｌは、１５μｍ以下にするとよい。

一方、半導体積層構造体２０が形成されたウエハをへき開してバー状にする際、パッド電極７０の上からへき開すると、へき開端面が変形してレーザ特性及び信頼性に影響を及ぼすおそれがある。このため、パッド電極７０の前端面は、半導体積層構造体２０の前端面から離しておくとよい。このため、間隔Ｌは、５μｍ以上であるとよい。

したがって、半導体レーザ素子１の前端面１ａとパッド電極７０の前端面との間隔Ｌは、５μｍ以上１５μｍ以下であるとよい。

なお、本実施の形態における半導体レーザ装置１００では、図１０に示すように、半導体レーザ素子１の前端面１ａがヒートシンク２の前端面から飛び出していなかったが、これに限らない。例えば、図１２に示される半導体レーザ装置１００Ａのように、半導体レーザ素子１の前端面１ａは、ヒートシンク２の前端面から飛び出していてもよい。つまり、半導体レーザ素子１は、前端面１ａがヒートシンク２の前端面からはみ出すように実装されていてもよい。

また、本実施の形態における半導体レーザ装置１００では、パッド電極７０に庇部７１が形成されることでパッド電極７０の前端面の一部が窪んでいたが、これに限らない。例えば、図１３に示される半導体レーザ装置１００Ｂのように、パッド電極７０Ｂに庇部７１が形成されることなくパッド電極７０Ｂの前端面の一部が窪んでいてもよい。具体的には、図１３では、パッド電極７０Ｂの前端面の全体が傾斜面になっている。この場合、接合部材３とパッド電極７０Ｂの前端面との間の隙間４の断面形状は、三角形状になっている。つまり、隙間４の断面形状は、台形状に限らない。なお、隙間４の断面形状は、台形状及び三角形状以外の形状であってもよい。

また、本実施の形態に係る半導体レーザ装置１００では、図１４の（ａ）に示すように、半導体レーザ素子１は反っていなかったが、半導体レーザ素子１は、共振器長方向において反っていてもよい。この場合、図１４の（ｂ）に示すように、半導体レーザ素子１は、共振器長方向において、ヒートシンク２に接合された面に対して中央部が凹むように反っているとよい。

図１４の（ａ）に示すように、半導体レーザ素子１が反らずにフラットであると、半導体レーザ素子１の前端部に接合部材３のフィレット３ａが形成されにくく、しかも、半導体レーザ素子１の前端面１ａとヒートシンク２の前端面とが面一に近い場合には、接合部材３が半導体レーザ素子１の前端面１ａ（光出射端面）に這い上がってしまうおそれがある。

これに対して、図１４の（ｂ）に示すように、接合部材３によってヒートシンク２に半導体レーザ素子１を実装した時に、半導体レーザ素子１が共振器長方向において反っていると、半導体レーザ素子１の前端部に接合部材３のフィレット３ａが形成しやすくなるとともに、接合部材３が半導体レーザ素子１の前端面１ａに這い上がってしまうことを抑制できる。

この場合、図１４の（ｃ）に示すように、半導体レーザ素子１の共振器長方向における中央部が凸状となるように半導体レーザ素子１が反っていると、半導体レーザ素子１とヒートシンク２とを接合部材３で接合する際に、接合部材３が凸状となった半導体レーザ素子１の湾曲した内側に入り込んでしまい、接合部材３が半導体レーザ素子１の露出面６１ａと接続されなくなるおそれがある。したがって、ヒートシンク２に実装された半導体レーザ素子１は、図１４（ｂ）に示すように、共振器長方向において凹状に沿っているとよい。

ただし、半導体レーザ素子１が凹状となるように反っていたとしても、図１４の（ｄ）に示すように、反り量が大きくなると、接合部材３と半導体レーザ素子１の露出面６１ａとの間隔が大きくなり、半導体レーザ素子１の露出面６１ａに接合部材３が接続されにくくなる。

したがって、図１４の（ｂ）に示すように、半導体レーザ素子１の共振器長方向における中央部が凹状となるように反っているとともに、その反り量が小さくなっているとよい。これにより、半導体レーザ素子１によって押し付けられた接合部材３が半導体レーザ素子１の両端側で盛り上がることになるので、半導体レーザ素子１の露出面６１ａと接合部材３との接合を促進させることができる。

ここで、図１４の（ｂ）、（ｃ）及び（ｄ）に示す半導体レーザ装置において、共振器長方向における半導体レーザ素子１の反り量を測定すると、図１５に示す結果となった。図１５において、（ｂ）、（ｃ）、（ｄ）は、それぞれ、図１４の（ｂ）、（ｃ）、（ｄ）の各半導体レーザ素子１の反り量を示している。図１５に示す結果から、半導体レーザ素子１の反り量は、１μｍ以上３μｍ以下であるとよい。

なお、上記実施の形態１における半導体レーザ素子１の層構成は、実施例１としての一例であり、これに限るものではない。例えば、上記実施の形態１における半導体レーザ素子１の層構成は、実施例２として、以下のように構成されていてもよい。

具体的には、基板１０は、ｎ型ＧａＡｓ基板であり、半導体層２１は、ｎ型バッファ層が膜厚０．５０μｍのｎ－ＧａＡｓからなるｎ型ＧａＡＳ層で、ｎ型第１組成傾斜層が膜厚０．０５μｍのｎ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．１５～０．３５３）からなるｎ型ＡｌＧａＡｓ層で、ｎ型クラッド層が膜厚２．４０μｍのｎ－Ａｌ_{０．３５３}Ｇａ_{０．６４７}Ａｓからなるｎ型ＡｌＧａＡｓ層で、ｎ型第２組成傾斜層が膜厚０.０３μｍのｎ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．３５３～０．３２３）のｎ型ＡｌＧａＡｓ層である。活性層２２は、ｎ型ガイド層が膜厚０．９５μｍのｎ－Ａｌ_{０．３２３}Ｇａ_{０．６７７}Ａｓからなるｎ型ＡｌＧａＡｓ層で、ｎ側第２バリア層が膜厚０．０２５０μｍのｎ－Ａｌ_０．１８Ｇａ_０．８２Ａｓからなるｎ型ＡｌＧａＡｓ層と膜厚０．００６５μｍのＡｌ_０．１８Ｇａ_０．８２ＡｓからなるアンドープＡｌＧａＡｓ層との２層で、ｎ側第１バリア層が０．００３５μｍのＡｌ_０．３５Ｇａ_０．５５Ｉｎ_０．１０ＡｓからなるＡｌＧａＩｎＡｓ層で、ウェル層が膜厚０．００６０μｍのＩｎ_０．１１Ｇａ_０．８９ＡｓからなるＩｎＧａＡｓ層で、ｐ側第１バリア層が０．００３５μｍのＡｌ_０．３５Ｇａ_０．５５Ｉｎ_０．１０ＡｓからなるＡｌＧａＩｎＡｓ層で、ｐ側第２バリア層が膜厚０．００６５μｍのＡｌ_０．１８Ｇａ_０．８２ＡｓからなるアンドープＡｌＧａＡｓ層と膜厚０．０２５μｍのｐ－Ａｌ_０．１８Ｇａ_０．８２Ａｓからなるｐ型ＡｌＧａＡｓ層との２層で、ｐ型ガイド層が膜厚０．１８２５μｍのｐ－Ａｌ_０．３２Ｇａ_０．６８Ａｓからなるｐ型ＡｌＧａＡｓ層である。ｐ型半導体層２３は、ｐ型第１組成傾斜層が膜厚０．０５μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．３２～０．７０）からなるｐ型ＡｌＧａＡｓ層で、ｐ型クラッド層が膜厚０．７５μｍのｐ－Ａｌ_０．７０Ｇａ_０．３０Ａｓからなるｐ型ＡｌＧａＡｓ層で、ｐ型第２組成傾斜層が膜厚０．０５μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．７０～０．１５）からなるｐ型ＡｌＧａＡｓ層である。ｐ型コンタクト層２４は、膜厚０．２５μｍのｐ－ＧａＡｓからなるｐ型ＧａＡｓ層である。以上のように構成される実施例２の半導体レーザ素子１も実施例１の半導体レーザ素子１と同様の効果を奏する。

また、実施の形態１における半導体レーザ素子１の層構成は、実施例３として、以下のように構成されていてもよい。

具体的には、基板１０は、ｎ型ＧａＡｓ基板であり、ｎ型半導体層２１は、ｎ型バッファ層が膜厚０．５０μｍのｎ－ＧａＡｓからなるｎ型ＧａＡｓ層で、ｎ型第１組成傾斜層が膜厚０．０５μｍのｎ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．１５～０．２５）からなるｎ型ＡｌＧａＡｓ層で、ｎ型クラッド層が膜厚３．１０μｍのｎ－Ａｌ_０．２５Ｇａ_０．７５Ａｓからなるｎ型ＡｌＧａＡｓ層で、ｎ型第２組成傾斜層が膜厚０.８３μｍのｎ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．２５～０．２）のｎ型ＡｌＧａＡｓ層である。活性層２２は、ｎ型ガイド層が膜厚０．２７μｍのｎ－Ａｌ_０．２０Ｇａ_０．８０Ａｓからなるｎ型ＡｌＧａＡｓ層で、ｎ側第２バリア層が膜厚０．０１μｍのＡｌ_０．１６Ｇａ_０．８４ＡｓからなるアンドープＡｌＧａＡｓ層の単層で、ウェル層が膜厚０．００９０μｍのＩｎ_{０．１３５}ａ_{０．８６５}ＡｓからなるＩｎＧａＡｓ層で、ｐ側第２バリア層が膜厚０．０１μｍのＡｌ_０．１６Ｇａ_０．８４ＡｓからなるアンドープＡｌＧａＡｓ層の単層で、ｐ型ガイド層が膜厚０．０１μｍのｐ－Ａｌ_０．２０Ｇａ_０．８０Ａｓからなるｐ型ＡｌＧａＡｓ層と膜厚０．２８μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．２０～０．２１）からなるｐ型ＡｌＧａＡｓ層との２層である。なお、活性層２２は、ｎ側第１バリア層及びｐ側第１バリア層は有していない。ｐ型半導体層２３は、ｐ型第１組成傾斜層が膜厚０．１μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．２１～０．７０）からなるｐ型ＡｌＧａＡｓ層で、ｐ型クラッド層が膜厚０．５５μｍのｐ－Ａｌ_０．７０Ｇａ_０．３０Ａｓからなるｐ型ＡｌＧａＡｓ層で、ｐ型第２組成傾斜層が膜厚０．０５μｍのｐ－Ａｌ_ｘＧａ_１－ｘＡｓ（ｘ＝０．７０～０．１５）からなるｐ型ＡｌＧａＡｓ層である。ｐ型コンタクト層２４は、膜厚０．２５μｍのｐ－ＧａＡｓからなるｐ型ＧａＡｓ層である。以上のように構成される実施例３の半導体レーザ素子１も実施例１の半導体レーザ素子１と同様の効果を奏する。さらに、実施例３の半導体レーザ素子１は、窓領域２２、前溝部３２及び後溝部３３が形成されていない。また、実施例３の半導体レーザ素子１では、ｐ側第２バリア層及びｎ側２バリア層よりもＡｌ組成が高いｎ側第１バリア層及びｐ側第１バリア層が形成されていない。これにより、動作電圧を低減させることができる。さらに、実施例３の半導体レーザ素子１では、ｎ側第２バリア層が単層であり、ｎ型ＡｌＧａＡｓが形成されていない。これにより、導波路損失を低減することができるので、スロープ効率を向上させることができる。

（実施の形態２）
次に、実施の形態２について、図１６～図１８を用いて説明する。図１６は、実施の形態２に係る半導体レーザ素子１Ａの平面図である。図１７Ａ～図１７Ｃは、実施の形態２に係る半導体レーザ素子１Ａの断面図である。なお、図１７Ａ、図１７Ｂ及び図１７Ｃは、それぞれ、図１６のXVIIA－XVIIA線、図１６のXVIIB－XVIIB線及び図１６のXVIIC－XVIIC線における断面を示している。図１８は、実施の形態２に係る半導体レーザ装置１０１の拡大断面図である。図１８は、図５に対応する断面図である。

図１６～図１８に示すように、本実施の形態に係る半導体レーザ素子１Ａ及び半導体レーザ装置１０１は、上記実施の形態１に係る半導体レーザ素子１及び半導体レーザ装置１００において、ｐ側電極層６１を第１のｐ側電極層としたときに、さらに、第２のｐ側電極層６３を備える構成になっている。具体的には、第２のｐ側電極層６３は、半導体レーザ素子１Ａに設けられている。

図１７Ａ～図１７Ｃに示すように、第２のｐ側電極層６３は、パッド電極７０の上に形成されているとともに、ｐ側電極層６１の上にも形成されている。したがって、図１８に示すように、半導体レーザ装置１０１において、第２のｐ側電極層６３は、パッド電極７０におけるヒートシンク２側の面と、ｐ側電極層６１におけるヒートシンク２側の面とに形成されている。

そして、図１８に示すように、半導体レーザ素子１Ａの前端部において、ｐ側電極層６１の上に第２のｐ側電極層６３が形成されている。このため、本実施の形態では、半導体レーザ素子１Ａの前端部における露出面は、ｐ側電極層６１の表面ではなく、第２のｐ側電極層６３の表面になっている。したがって、半導体レーザ素子１Ａの前端部に接続される接合部材３（フィレット３ａ）は、ｐ側電極層６１ではなく、第２のｐ側電極層６３に接続されている。

第２のｐ側電極層６３は、金属材料によって構成された金属層である。第２のｐ側電極層６３は、例えば、Ｐｔ、Ｔｉ、Ｃｒ、Ｎｉ、Ｍｏ及びＡｕの少なくとも一つで形成された単層膜又は多層膜である。本実施の形態において、第２のｐ側電極層６３は、ｐ側電極層６１と同じ多層膜によって構成されている。したがって、第２のｐ側電極層６３は、パッド電極７０側から、Ｔｉ膜、Ｐｔ膜及びＡｕ膜の順で積層された３層構造の多層膜である。

なお、第２のｐ側電極層６３が追加されていること以外は、本実施の形態に係る半導体レーザ素子１Ａ及び半導体レーザ装置１０１は、上記実施の形態１に係る半導体レーザ素子１及び半導体レーザ装置１００と同じ構成である。

したがって、本実施の形態に係る半導体レーザ装置１０１においても、上記実施の形態１に係る半導体レーザ装置１００と同様に、半導体レーザ素子１Ａの前端部の露出面６１ａに接合部材３（フィレット３ａ）が接続されているが、パッド電極７０の前端面の少なくとも一部が窪むように形成されている。そして、接合部材３とパッド電極７０の前端面との間に隙間４（空隙）が形成されている。

この構成により、接合部材３とパッド電極７０との合金化を抑制できるので、半導体レーザ素子１Ａの前端部に応力がかかることを抑制できる。したがって、半導体レーザ素子１Ａに生じる歪を抑制できるので、半導体レーザ素子１Ａの長期信頼性が低下することを抑制することができる。

さらに、本実施の形態に係る半導体レーザ装置１０１では、パッド電極７０の上とｐ側電極層６１の上とに第２のｐ側電極層６３が形成されており、半導体レーザ素子１Ａの前端部に接続される接合部材３（フィレット３ａ）は、第２のｐ側電極層６３に接続されている。

この構成により、接合部材３が半導体レーザ素子１Ａに接触して形成される合金層に起因する剪断応力の影響を一層抑制できるので、半導体レーザ素子１Ａに生じる歪をさらに抑制することができる。この結果、本実施の形態に係る半導体レーザ装置１０１は、上記実施の形態に係る半導体レーザ装置１００と比べて、長期信頼性を向上させることができる。

なお、本実施の形態における半導体レーザ装置１０１では、図１８に示すように、半導体レーザ素子１Ａの前端面１ａがヒートシンク２の前端面から飛び出していなかったが、これに限らない。例えば、図１９に示される半導体レーザ装置１０１Ａのように、半導体レーザ素子１Ａの前端面１ａは、ヒートシンク２の前端面から飛び出していてもよい。つまり、半導体レーザ素子１Ａは、前端面１ａがヒートシンク２の前端面からはみ出すように実装されていてもよい。

また、本実施の形態における半導体レーザ素子１Ａは、上記実施の形態１に係る半導体レーザ素子１の製造方法に準じて作製することができる。具体的には、図６Ａ～図６Ｆまでは、上記実施の形態１と同様の方法で作製することができる。

そして、本実施の形態では、パッド電極７０を形成した後は、図２０Ａの（ａ）及び（ｂ）に示すように、パッド電極７０の上とｐ側電極層６１の上とに、第２のｐ側電極層６３を形成する。具体的には、電子ビーム蒸着法によってＴｉ膜とＰｔ膜とＡｕ膜との積層膜からなる第２のｐ側電極層６３をパッド電極７０の上とｐ側電極層６１の上とに形成する。

次に、図２０Ｂの（ａ）及び（ｂ）に示すように、基板１０の下面に、ｎ側電極層６２を形成する。具体的には、基板１０側から、ＡｕＧｅ膜、Ｎｉ膜、Ａｕ膜、Ｔｉ膜、Ｐｔ膜、及び、Ａｕ膜を順次成膜することで、基板１０の下面にｎ側電極層６２を形成する。

その後、図示しないが、上記実施の形態１と同様に、所定形状の半導体積層構造体２０が形成された基板１０（ウエハ）を複数本のバー状に分離し、さらにチップ分離を行うことで、個片状の半導体レーザ素子１Ａを作製することができる。

なお、図２０Ａ及び図２０Ｂの各図において、（ａ）は、図１７Ａに対応する断面（電流注入領域の断面）を示しており、（ｂ）は、図１７Ｂに対応する断面（前端部における電流非注入領域の断面）を示している。

（実施の形態３）
次に、実施の形態３について、図２１～図２２Ｃを用いて説明する。図２１は、実施の形態３に係る半導体レーザ素子１Ｂの平面図である。図２２Ａ～図２２Ｃは、実施の形態２に係る半導体レーザ装置１０２の断面図である。なお、図２２Ａ、図２２Ｂ及び図２２Ｃは、それぞれ、図２１のXXIIA－XXIIA線、図２１のXXIIB－XXIIB線及び図２１のXXIIC－XXIIC線に対応する部分で実施の形態３に係る半導体レーザ装置１０２を切断したときの断面の一部を示している。なお、図２１では、第２パッド電極９０の位置を示すために、便宜上ハッチングを施している。

図２１～図２２Ｃに示すように、本実施の形態に係る半導体レーザ素子１Ｂ及び半導体レーザ装置１０２は、上記実施の形態２に係る半導体レーザ素子１Ａ及び半導体レーザ装置１０１において、パッド電極７０を第１パッド電極としたときに、さらに、第２パッド電極９０を備える構成になっている。具体的には、第２パッド電極９０は、半導体レーザ素子１Ｂに設けられている。

第２パッド電極９０は、半導体レーザ素子１Ｂの共振器長方向に延在する光導波路の両側に形成されている。本実施の形態では、光導波路としてリッジ部１Ｒが形成されているので、図２１に示すように、上面視において、第２パッド電極９０は、リッジ部１Ｒの両側に形成されている。具体的には、第２パッド電極９０は、リッジ部１Ｒを挟むように２つ形成されている。２つの第２パッド電極９０は、半導体レーザ素子１Ｂの共振器長方向に延在するように平行に形成されている。なお、各第２パッド電極９０の幅は一定であり、各第２パッド電極９０の上面視形状は、長尺状の矩形である。

また、図２２Ｂ及び図２２Ｃに示すように、第２パッド電極９０は、パッド電極７０（第１パッド電極）のヒートシンク２側に形成されている。つまり、第２パッド電極９０は、パッド電極７０におけるｐ側電極層６１側とは反対側の面に形成されている。したがって、パッド電極７０は、ｐ側電極層６１と第２パッド電極９０とで挟まれた構成になっている。

なお、第２パッド電極９０が追加されていること以外は、本実施の形態に係る半導体レーザ素子１Ｂ及び半導体レーザ装置１０２は、上記実施の形態２に係る半導体レーザ素子１Ａ及び半導体レーザ装置１０１と同じ構成である。

したがって、本実施の形態に係る半導体レーザ装置１０２においても、上記実施の形態２に係る半導体レーザ装置１０１と同様に、半導体レーザ素子１Ｂの前端部の露出面６１ａに接合部材３（フィレット３ａ）が接続されているが、パッド電極７０の前端面の少なくとも一部が窪むように形成されている。そして、接合部材３とパッド電極７０の前端面との間に隙間４（空隙）が形成されている。

この構成により、接合部材３とパッド電極７０との合金化を抑制できるので、半導体レーザ素子１Ｂの前端部に応力がかかることを抑制できる。したがって、半導体レーザ素子１Ｂに生じる歪を抑制できるので、半導体レーザ素子１Ｂの長期信頼性が低下することを抑制することができる。

また、本実施の形態に係る半導体レーザ装置１０２でも、上記実施の形態２と同様に、パッド電極７０の上とｐ側電極層６１の上とに第２のｐ側電極層６３が形成されており、半導体レーザ素子１Ｂの前端部に接続される接合部材３（フィレット３ａ）は、第２のｐ側電極層６３に接続されている。

この構成により、上記実施の形態２と同様に、半導体レーザ素子１Ｂに生じる歪を抑制できるので、長期信頼性を向上させることができる。

さらに、本実施の形態に係る半導体レーザ装置１０２では、パッド電極７０のヒートシンク２側に第２パッド電極９０が形成されており、第２パッド電極９０は、半導体レーザ素子１Ｂの共振器長方向に延在する光導波路の両側に形成されている。

この構成により、接合部材３によって半導体レーザ素子１Ｂをヒートシンク２に実装する際、半導体レーザ素子１とヒートシンク２との間の接合部材３が横方向に広がることを規制して共振器長方向に濡れ広がるようにすることができる。これにより、半導体レーザ素子１Ｂの前端部のリッジ幅領域に接合部材３のフィレット３ａが形成することを促進させることができる。したがって、半導体レーザ素子１Ｂが発光している時に生じる熱はリッジ部１Ｒ（リッジ幅領域）で最も高くなるので、半導体レーザ素子１Ｂの前端部のリッジ幅領域に接合部材３のフィレット３ａが形成されることで、半導体レーザ素子１Ｂの前端部のリッジ幅領域で発生する熱を効果的に放熱させることができる。

なお、図示しないが、本実施の形態における半導体レーザ装置１０２でも、半導体レーザ素子１Ｂの前端面１ａは、ヒートシンク２の前端面から飛び出していてもよい。

また、本実施の形態における半導体レーザ素子１Ｂは、上記実施の形態１、２に係る半導体レーザ素子１、１Ａの製造方法に準じて作製することができる。具体的には、図６Ａ～図６Ｆまでは、上記実施の形態１、２と同様の方法で作製することができる。

そして、本実施の形態では、パッド電極７０を形成した後は、図２３Ａの（ａ）及び（ｂ）に示すように、パッド電極７０の上に一対の第２パッド電極９０を形成し、その後、第２パッド電極９０を覆うようにパッド電極７０の上に第２のｐ側電極層６３を形成するとともに、ｐ側電極層６１の上に第２のｐ側電極層６３を形成する。

次に、図２３Ｂの（ａ）及び（ｂ）に示すように、上記実施の形態１、２と同様にして、基板１０の下面に、ｎ側電極層６２を形成する。

その後、図示しないが、上記実施の形態２と同様に、所定形状の半導体積層構造体２０が形成された基板１０（ウエハ）を複数本のバー状に分離し、さらにチップ分離を行うことで、個片状の半導体レーザ素子１Ｂを作製することができる。

なお、図２３Ａ及び図２３Ｂの各図において、（ａ）は、電流注入領域の断面を示しており、（ｂ）は、半導体レーザ素子１Ｂの前端部における電流非注入領域の断面を示している。

また、上記実施の形態における半導体レーザ素子１Ｂにおいて、各第２パッド電極９０は、共振器長方向に沿って連続して形成されていたが、これに限らない。例えば、図２４に示される半導体レーザ素子１Ｄのように、各第２パッド電極９０Ｄは、共振器長方向に沿って断続的に形成されていてもよい。つまり、第２パッド電極９０Ｄは、共振器長方向において、部分的に分断されていてもよい。

また、上記実施の形態における半導体レーザ素子１Ｂにおいて、各第２パッド電極９０は、長尺状の矩形であったが、これに限らない。例えば、図２５に示される半導体レーザ素子１Ｅのように、上面視において、第２パッド電極９０Ｅの長手方向の両端部の各々に、内側に突出する突出部が形成されていてもよい。これにより、接合部材３によって半導体レーザ素子１Ｂをヒートシンク２に実装する際に、共振器長方向に濡れ広がった接合部材３が半導体レーザ素子の前端部で内側へと進行することになる。したがって、半導体レーザ素子１Ｂの前端部のリッジ幅領域に接合部材３のフィレット３ａを容易に形成することができる。

（変形例）
以上、本開示に係る半導体レーザ装置及び半導体レーザ素子等について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。

例えば、上記実施の形態１～３において、半導体レーザ素子は、赤外光のレーザ光を出射するように構成されていたが、これに限らない。例えば、半導体レーザ素子は、可視光又は紫外光のレーザ光を出射するように構成されていてもよい。

また、上記実施の形態１～３において、半導体レーザ素子は、ＡｌＧａＩｎＡｓ系のＩＩＩ－Ｖ族半導体材料によって構成されたが、これに限らない。例えば、半導体レーザ素子は、窒化物系半導体材料によって構成された窒化物系半導体レーザ素子であってもよい。

その他、上記実施の形態に対して当業者が思い付く各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。

本開示に係る半導体レーザ装置及び半導体レーザ素子は、レーザ加工装置等をはじめとして、様々な製品の光源に適用することができる。

１、１Ａ、１Ｂ、１Ｄ、１Ｅ 半導体レーザ素子
１ａ 前端面
１ｂ 後端面
１Ｒ リッジ部
２ ヒートシンク
２ａ ヒートシンク本体
２ｂ 第１導体層
２ｃ 第２導体層
２ｄ 第３導体層
２ｅ 第４導体層
３ 接合部材
３ａ フィレット
４ 隙間
５ａ、５ｂ 凸部
１０ 基板
２０ 半導体積層構造体
２０ａ 第１端面コート膜
２０ｂ 第２端面コート膜
２０ｃ 分離溝
２１ ｎ型半導体層
２２ 活性層
２２ａ 窓領域
２３ ｐ型半導体層
２４ ｐ型コンタクト層
３０ 開口部
３０ａ 底部
３１ 横溝部
３２ 前溝部
３３ 後溝部
４０ ウイング部
５０ 絶縁膜
５０ａ 開口部
６１ ｐ側電極層
６１ａ 露出面
６２ ｎ側電極層
６３ 第２のｐ側電極層
７０、７０Ｂ パッド電極
７０ａ 凹部
７１ 庇部
８０ レジスト
９０、９０Ｄ、９０Ｅ 第２パッド電極
１００、１００Ａ、１００Ｂ、１０１、１０１Ａ、１０２ 半導体レーザ装置

Claims (13)

1. ヒートシンクと、
   接合部材を介して前記ヒートシンクに接合され、パッド電極が設けられた半導体レーザ素子と、を備え、
   前記半導体レーザ素子は、前記パッド電極が前記ヒートシンク側となるように配置されており、
   前記半導体レーザ素子は、前記パッド電極の前端面が前記半導体レーザ素子の前端面から後退した位置に存在することで前記パッド電極から露出する露出面を有し、
   前記接合部材は、前記半導体レーザ素子の前記露出面に接続されており、
   前記半導体レーザ素子の共振器長方向に平行な縦断面において、
   前記パッド電極の前記前端面は、少なくとも一部が窪むように形成されており、
   前記接合部材と前記パッド電極の前記前端面との間に隙間が形成されており、
   前記半導体レーザ素子は、前記パッド電極の前記ヒートシンク側とは反対側の面に形成された電極層を有し、
   前記露出面は、前記電極層の表面であり、
   前記電極層は、第１電極層であり、
   前記パッド電極における前記ヒートシンク側の面と前記電極層における前記ヒートシンク側の面とに第２電極層が形成されている、
   半導体レーザ装置。
2. 前記パッド電極の前端部に庇部が形成されることで前記パッド電極の前端面の一部が窪んでいる、
   請求項１に記載の半導体レーザ装置。
3. 前記パッド電極の凹部の傾斜面の角度θは、６５±１５°であり、
   前記パッド電極の庇部の長さは、０．４μｍ～２．０μｍである、
   請求項１または２に記載の半導体レーザ装置。
4. 前記ヒートシンクは、前記半導体レーザ素子側に導体層を有しており、
   前記接合部材は、前記導体層と前記パッド電極とを接合している、
   請求項１～３のいずれか１項に記載の半導体レーザ装置。
5. 前記接合部材は、前記導体層の前端面に接続されている、
   請求項４に記載の半導体レーザ装置。
6. 前記ヒートシンクは、前記導体層として、第１導体層と第２導体層とを有し、
   前記第２導体層は、前記第１導体層の前端面を覆っている、
   請求項５に記載の半導体レーザ装置。
7. 前記半導体レーザ素子は、前記共振器長方向に延在するリッジ部を有し、
   前記半導体レーザ素子の前記露出面における前記共振器長方向に垂直な縦断面において、
   前記接合部材は、少なくとも前記リッジ部の幅の全域にわたって前記露出面に接続されている、
   請求項１～６のいずれか１項に記載の半導体レーザ装置。
8. 前記接合部材は、前記露出面における前記半導体レーザ素子が有する半導体積層構造体の前端面の位置まで接続されている、
   請求項１～７のいずれか１項に記載の半導体レーザ装置。
9. 前記半導体レーザ素子の前記前端面と前記パッド電極の前記前端面との間隔は、５μｍ以上１５μｍ以下である、
   請求項１～８のいずれか１項に記載の半導体レーザ装置。
10. 前記半導体レーザ素子は、前記共振器長方向において、前記ヒートシンクに接合された面に対して中央部が凹むように反っている、
    請求項１～９のいずれか１項に記載の半導体レーザ装置。
11. 前記半導体レーザ素子の反り量は、１μｍ以上３μｍ以下である、
    請求項１０に記載の半導体レーザ装置。
12. 前記パッド電極は、第１パッド電極であり、
    前記第１パッド電極の前記ヒートシンク側に第２パッド電極が形成されており、
    上面視において、前記第２パッド電極は、前記半導体レーザ素子の前記共振器長方向に延在する光導波路の両側に形成されている、
    請求項１～１１のいずれか１項に記載の半導体レーザ装置。
13. 前記半導体レーザ素子は、共振器長方向に延在する光導波路の上に開口部を有する絶縁膜を備え、
    上面視したときに、前記絶縁膜は、前記半導体レーザ素子の前端部を覆っている、
    請求項１～１２のいずれか１項に記載の半導体レーザ装置。