JP7796378B2 - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents
固体撮像装置、固体撮像装置の駆動方法、および電子機器Info
- Publication number
- JP7796378B2 JP7796378B2 JP2021102293A JP2021102293A JP7796378B2 JP 7796378 B2 JP7796378 B2 JP 7796378B2 JP 2021102293 A JP2021102293 A JP 2021102293A JP 2021102293 A JP2021102293 A JP 2021102293A JP 7796378 B2 JP7796378 B2 JP 7796378B2
- Authority
- JP
- Japan
- Prior art keywords
- readout
- signal
- conversion gain
- switch
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
ところで、固体撮像装置（ＣＭＯＳイメージセンサ）の画素の構成としては、たとえば一つのフォトダイオード（光電変換素子）に対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタをそれぞれ一つずつ有する４トランジスタ（４Ｔｒ）構成の基本的な画素を例示することができる。
転送トランジスタは、所定の転送期間に選択されて導通状態となり、フォトダイオードで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤで電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤで電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
たとえば、読み出しスキャン期間において、リセット期間にフローティングディフュージョンＦＤがたとえば電源線の電位（基準電位）にリセットされた後、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、基準レベルの読み出しリセット信号（基準レベルの信号）Ｖｒｓｔとして垂直信号線に出力される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号（Ｖｓｉｇ－Ｖｒｓｔ）としてＣＤＳ（相関二重サンプリング）処理される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの電荷がＦＤ容量に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号（Ｖｓｉｇ－Ｖｒｓｔ）としてＣＤＳ（相関二重サンプリング）処理される。
このように、通常の画素読み出し信号（以下、画素信号という場合もある）ＰＳは、１つの基準レベルの読み出しリセット信号Ｖｒｓｔと１つの信号レベルの読み出し信号Ｖｓｉｇにより形成される。
ところで、特性向上のため、高ダイナミックレンジ（ＨＤＲ：High Dynamic Range）を持つ高画質の固体撮像装置（ＣＭＯＳイメージセンサ）を実現する方法が種々提案されている。
高ダイナミックレンジ化のアプローチの一つとして、横型オーバーフロー蓄積容量（LOFIC: Lateral Overflow Integration Capacitor）の構成を挙げることができる（たとえば特許文献１参照）。
ＬＯＦＩＣ構成の画素は、上述した基本的構成に、蓄積キャパシタおよび蓄積トランジスタが追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷を捨てずに蓄積キャパシタに蓄積する。
ＬＯＦＩＣ構成の画素は、上述した基本的構成に、蓄積キャパシタおよび蓄積トランジスタが追加されており、同一露光時間にフォトダイオードから溢れた過飽和電荷を捨てずに蓄積キャパシタに蓄積する。
このＬＯＦＩＣ画素は、フローティングディフュージョンの容量Ｃｆｄ１による変換利得（高利得側：1/Cfd1に比例）と、フローティングディフュージョンの容量Ｃｆｄ１＋蓄積キャパシタＣ２のＬＯＦＩＣ容量Ｃｌｏｆｉｃによる変換利得（低利得側：1/(Cfd1+Clofic)に比例）の２種類を持つことができる。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
すなわち、ＬＯＦＩＣ画素では、低変換利得（ＬＣＧ）信号と高変換利得（ＨＣＧ）信号をそれぞれ使用して、大きな飽和と小さなダークノイズを実現する。
しかしながら、ＬＯＦＩＣには、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の結合（接合）点におけるＳＮＲの低下という重要な問題がある。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
すなわち、ＬＯＦＩＣ構成のみでは、ＬＣＧ信号のｋＴＣノイズを取り除くことができないため、ＨＣＧ信号とＬＣＧ信号の結合点におけるＳＮＲが低下する。
たとえば特許文献２には、ＬＯＦＩＣ対象ではないが、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも高ダイナミックレンジ化を実現できる固体撮像装置の読み出し回路における画素信号処理部の具体的な回路構成が提案されている。
ところで、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサでは、高変換利得（ＨＣＧ）信号と低変換利得（ＬＣＧ）信号の信号方向、すなわち、互いにレベル遷移方向が反対であることから、二重読み出し回路が必要となる。
ところが、上記特許文献２に記載の読み出し回路における画素信号処理部は信号方向が互いに同じである単一露光ＨＤＲ（SEHDR）画素から発生のＨＣＧ信号およびＬＣＧ信号の両方を読み取ることが可能であることから、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサにはそのまま適用することは困難である。
ところが、上記特許文献２に記載の読み出し回路における画素信号処理部は信号方向が互いに同じである単一露光ＨＤＲ（SEHDR）画素から発生のＨＣＧ信号およびＬＣＧ信号の両方を読み取ることが可能であることから、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサにはそのまま適用することは困難である。
また、ＬＯＦＩＣ構造を持つＣＭＯＳイメージセンサに適用可能な二重読み出し回路を実現しようとする場合、チップコストを削減するためには、ＬＣＧ信号とＨＣＧ信号の両方を最小限の回路オーバーヘッドで処理でき、また、低消費電力化を実現することが可能な読み出し回路が必要である。
本発明は、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明は、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、消費電力の増大、回路面積の増大を抑止し可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明は、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、消費電力の増大、回路面積の増大を抑止し可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能な読み出し画素と、前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、前記画素信号処理部は、前記読み出し画素から読み出された画素信号が入力される入力ノードと、次段回路と接続される接続ノードと、前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む。
本発明の第２の観点は、光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能な読み出し画素と、前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、前記画素信号処理部は、前記読み出し画素から読み出された画素信号が入力される入力ノードと、次段回路と接続される接続ノードと、前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む固体撮像装置の駆動方法であって、第１変換利得信号読み出しモード時に、前記第１の読み出し部において、第１変換利得による第１の読み出しリセット信号の反転読み出しを行い、次いで、第１変換利得による第１の読み出し輝度信号の反転読み出しを行い、第２変換利得信号読み出しモード時に、前記第２の読み出し部において、第２変換利得による第２の読み出し輝度信号の非反転読み出しを行い、次いで、第２変換利得による第２の読み出しリセット信号の非反転読み出しを行う。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能な読み出し画素と、前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、前記画素信号処理部は、前記読み出し画素から読み出された画素信号が入力される入力ノードと、次段回路と接続される接続ノードと、前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む。
本発明によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能となる。
また、本発明によれば、変換利得の異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもとより、消費電力の増大、回路面積の増大を抑止し可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能となる。
また、本発明によれば、変換利得の異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもとより、消費電力の増大、回路面積の増大を抑止し可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能となる。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図３（Ａ）～（Ｅ）は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の読み出しシーケンスの一例を示すタイミングチャートである。
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
図２は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の構成例を示す回路図である。
図３（Ａ）～（Ｅ）は、本発明の第１の実施形態に係る固体撮像装置における読み出し画素の読み出しシーケンスの一例を示すタイミングチャートである。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、画素信号処理部４００を含む読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
本第１の実施形態において、画素部２０に行列状に配列される読み出し画素２００は、基本的に、図２に示すような、構成を有している。
すなわち、読み出し画素２００は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積する光電変換素子としてのフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されて光電変換素子としてのフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送素子としての転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
すなわち、読み出し画素２００は、転送される電荷を電圧信号として読み出すために保持するフローティングディフュージョンＦＤ（Floating Diffusion；浮遊拡散層）１１と、露光期間ＰＥＸＰ中に入射光量に応じた電荷を蓄積する光電変換素子としてのフォトダイオードＰＤ１１と、露光期間ＰＥＸＰ中は非導通状態に保持され、転送期間に導通状態に保持されて光電変換素子としてのフォトダイオードＰＤ１１に蓄積された電荷をフローティングディフュージョンＦＤ１１に転送する転送素子としての転送トランジスタＴＧ１１－Ｔｒと、フローティングディフュージョンＦＤ１１の蓄積電荷を排出するリセット処理が可能なリセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒと、を含んで構成されている。
さらに、読み出し画素２００は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ出るオーバーフロー電荷を蓄積可能な蓄積容量素子としての蓄積キャパシタＣＳ１１と、フローティングディフュージョンＦＤ１１と蓄積容量素子としての蓄積キャパシタＣＳ１１とを選択的に接続する蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒと、を含んで構成されている。
さらに、読み出し画素２００は、光電変換素子としてのフォトダイオードＰＤ１１から溢れ、転送トランジスタＴＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１に溢れ出る電荷を蓄積容量素子としての蓄積キャパシタＣＳ１１の形成領域方向にオーバーフローさせることが可能なオーバーフローパスＯＶＦＰが形成されている。
オーバーフローパスＯＶＦＰの所定領域に形成された蓄積ノードＮＤＳ１１と基準電位ＶＳＳとの間に蓄積キャパシタＣＳ１１が接続され、蓄積トランジスタＳＧ１１－Ｔｒが蓄積ノードＮＤＳ１１とフローティングディフュージョンＦＤ１１との間に接続され、リセットトランジスタＲＳＴ１１－Ｔｒが電源電位ＶＡＡＰＩＸと蓄積ノードＮＤＳ１１との間に接続されている。
さらに、読み出し画素２００は、フローティングディフュージョンＦＤ１１で変換した電圧信号を出力するソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒと、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒを含んで構成されている。
オーバーフローパスＯＶＦＰの所定領域に形成された蓄積ノードＮＤＳ１１と基準電位ＶＳＳとの間に蓄積キャパシタＣＳ１１が接続され、蓄積トランジスタＳＧ１１－Ｔｒが蓄積ノードＮＤＳ１１とフローティングディフュージョンＦＤ１１との間に接続され、リセットトランジスタＲＳＴ１１－Ｔｒが電源電位ＶＡＡＰＩＸと蓄積ノードＮＤＳ１１との間に接続されている。
さらに、読み出し画素２００は、フローティングディフュージョンＦＤ１１で変換した電圧信号を出力するソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒと、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒを含んで構成されている。
本実施形態に係る読み出し画素２００は、読み出し部７０の制御の下、蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒを通してフローティングディフュージョンＦＤ１１と蓄積容量素子としての蓄積キャパシタＣＳ１１を選択的に接続することにより、フローティングディフュージョンＦＤ１１の容量を第１容量または第２容量に変更して変換利得を第１容量で決まる第１変換利得（たとえば高変換利得：ＨＣＧ：High Conversion Gain）または第２容量で決まる第２変換利得（たとえば低変換利得：ＬＣＧ：Low Conversion Gain）に切り換え可能である。
このように、固体撮像装置１０は、読み出し部７０の制御の下、図３に示すように、指定されるデュアル変換利得読み出しモード期間に、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しと、を行うことが可能に構成されている。
読み出し画素２００は、たとえば横型オーバ一フロー蓄積容量（以下、「L0FIC (Lateral Overflow Integration Capacitor) 」という構造が設けられており、読み出し部７０の制御の下、低照度条件下では光電変換素子であるフォトダイオードＰＤ１１の蓄積電荷およびオーバーフロー電荷に関連する第２変換利得を用いた２重サンプリング読み出しモード（ＬＯＦＩＣモード）動作を行う。
本第１の実施形態において、読み出し画素２００は、第１容量に応じた第１変換利得（たとえば高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得信号読み出しと、第２容量（第１容量と異なる）に応じた第２変換利得（たとえば低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得信号読み出しを行うデュアル変換利得信号読み出しが行われる。
本第１の実施形態において、読み出し画素２００に対する読み出し処理としては、図３に示すように、まず第１変換利得信号読み出しモード時に、第１の読み出しリセット信号ＨＣＧＲＳＴが読み出され、次いで、第１の読み出し輝度信号ＨＣＧＳＩＧが読み出される。
続いて、第２変換利得信号読み出しモード時に、第２の読み出し輝度信号ＬＣＧＳＩＧが読み出され、次いで、第２の読み出しリセット信号ＬＣＧＲＳＴが読み出される。
本第１の実施形態において、読み出し画素２００に対する読み出し処理としては、図３に示すように、まず第１変換利得信号読み出しモード時に、第１の読み出しリセット信号ＨＣＧＲＳＴが読み出され、次いで、第１の読み出し輝度信号ＨＣＧＳＩＧが読み出される。
続いて、第２変換利得信号読み出しモード時に、第２の読み出し輝度信号ＬＣＧＳＩＧが読み出され、次いで、第２の読み出しリセット信号ＬＣＧＲＳＴが読み出される。
このように、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）は、信号方向（レベル遷移方向）が逆方向の信号として形成される。
（画素２００の具体的な回路構成）
ここで、図２の読み出し画素２００の具体的な回路構成について説明する。
ここでは、ＬＯＦＩＣ構造を持つ読み出し画素２００の構成例について説明する。
ここで、図２の読み出し画素２００の具体的な回路構成について説明する。
ここでは、ＬＯＦＩＣ構造を持つ読み出し画素２００の構成例について説明する。
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む読み出し画素２００がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
この読み出し画素２００は、たとえば図２に示すように、光電変換素子としてのフォトダイオードＰＤ１１、転送素子としての転送トランジスタＴＧ１１－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１１－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１１－Ｔｒ、選択素子としての選択トランジスタＳＥＬ１１－Ｔｒ、蓄積接続素子としての蓄積トランジスタＳＧ１１－Ｔｒ、蓄積容量素子としての蓄積キャパシタＣＳ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１に接続された蓄積ノードＮＤＳ１１を含んで構成されている。
また、読み出し画素２００において、フローティングディフュージョンＦＤ１１の容量ＣＦＤは、低ノイズ用に非常に小さい容量に形成されている。
蓄積キャパシタＣＳ１１の容量ＣＳ１は、高ＦＷＣ(Full Well Capacity)用に非常に大きい容量（静電容量）に設定されている。蓄積キャパシタＣＳ１１の容量ＣＳ１は、フローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい。
そして、高変換利得にはフローティングディフュージョンＦＤ１１の容量ＣＦＤが主として用いられ、低変換利得には蓄積キャパシタＣＳ１１の容量ＣＳ１も用いられる。
蓄積キャパシタＣＳ１１の容量ＣＳ１は、高ＦＷＣ(Full Well Capacity)用に非常に大きい容量（静電容量）に設定されている。蓄積キャパシタＣＳ１１の容量ＣＳ１は、フローティングディフュージョンＦＤ１１の容量ＣＦＤより大きい。
そして、高変換利得にはフローティングディフュージョンＦＤ１１の容量ＣＦＤが主として用いられ、低変換利得には蓄積キャパシタＣＳ１１の容量ＣＳ１も用いられる。
フォトダイオードＰＤ１１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
各読み出し画素２００において、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまうおそれがある。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による界面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまうおそれがある。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
転送トランジスタＴＧ１１－Ｔｒは、フォトダイオードＰＤ１１とフローティングディフュージョンＦＤ１１の間に接続され、制御信号ＴＧを通じて制御される。
転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積ノードに蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。
転送トランジスタＴＧ１１－Ｔｒは、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ１１で光電変換され蓄積ノードに蓄積された電荷（電子）をフローティングディフュージョンＦＤ１１に転送する。
リセットトランジスタＲＳＴ１１－Ｔｒは、図２の例では、電源電位ＶＡＡＰＩＸと蓄積ノードＮＤＳ１１との間に接続され、制御信号ＲＳＴを通じて制御される。
リセットトランジスタＲＳＴ１１－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されているときに、フローティングディフュージョンＦＤ１１（および蓄積キャパシタＣＳ１１）を電源電位ＶＡＡＰＩＸにリセットする。
リセットトランジスタＲＳＴ１１－Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されているときに、フローティングディフュージョンＦＤ１１（および蓄積キャパシタＣＳ１１）を電源電位ＶＡＡＰＩＸにリセットする。
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１およびフォトダイオードＰＤ１１がリセットされる。
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
また、本第１の実施形態では、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
蓄積トランジスタＳＧ１１-Ｔｒは、蓄積ノードＮＤＳ１１を介してフローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１との間に接続されている。
蓄積トランジスタＳＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＳＧにより制御される。
蓄積トランジスタＳＧ１１－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１とを接続する。
本第１の実施形態では、上述したように、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
蓄積トランジスタＳＧ１１－Ｔｒは、制御線を通じてゲートに印加される制御信号ＳＧにより制御される。
蓄積トランジスタＳＧ１１－Ｔｒは、制御信号ＳＧがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ１１（およびリセットトランジスタＲＳＴ１１－Ｔｒ）と蓄積キャパシタＣＳ１１とを接続する。
本第１の実施形態では、上述したように、リセットトランジスタＲＳＴ１１－Ｔｒおよび蓄積トランジスタＳＧ１１－Ｔｒが導通状態に保持されてフローティングディフュージョンＦＤ１１および蓄積キャパシタＣＳ１１がリセットされる。
なお、本第１の実施形態において、オーバーフローパスＯＶＦＰは、図２に示すように、フォトダイオードＰＤ１１のオーバーフロー電荷をフローティングディフュージョンＦＤ１１、蓄積トランジスタＳＧ１１－Ｔｒ、蓄積ノードＮＤＳ１１を介し蓄積キャパシタＣＳ１１に転送可能な経路として形成され（実線の矢印）、かつ、蓄積キャパシタＣＳ１１のオーバーフロー電荷を蓄積ノードＮＤＳ１１、リセットトランジスタＲＳＴ１１－Ｔｒを介して電源電位ＶＡＡＰＩＸに転送可能な経路として形成されている（破線の矢印）。
ソースフォロワトランジスタＳＦ１１－Ｔｒと選択トランジスタＳＥＬ１１－Ｔｒは、電源電位ＶＡＡＰＩＸと垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ１１－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ１１－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはＦＤ１１で電圧信号に変換した列出力の読み出し電圧信号（ＶＲＳＴ１，ＶＳＩＧ１）を垂直信号線ＬＳＧＮ１１に出力する。
ソースフォロワトランジスタＳＦ１１－ＴｒのゲートにはフローティングディフュージョンＦＤ１１が接続され、選択トランジスタＳＥＬ１１－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１１－ＴｒはＦＤ１１で電圧信号に変換した列出力の読み出し電圧信号（ＶＲＳＴ１，ＶＳＩＧ１）を垂直信号線ＬＳＧＮ１１に出力する。
画素部２０には、読み出し画素２００がＮ行×Ｍ列配置されているので、各制御線はそれぞれＮ本、垂直信号線はＭ本ある。
図１においては、各制御線を１本の行走査制御線として表している。
図１においては、各制御線を１本の行走査制御線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ１１に蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤ１１に蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）としての画素信号処理部４００を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
読み出し回路４０において、画素信号処理部４００は、信号方向、換言するとレベル遷移方向が逆方向の信号として形成され、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）のいずれか一方の変換利得信号、具体的には第１変換利得信号を反転させる機能を有する。
さらに、画素信号処理部４００は、信号方向（レベル遷移方向）をそろえた後、第１変換利得信号と第２変換利得信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する。
なお、画素信号処理部の具体的な回路構成例については後で詳述する。
読み出し回路４０において、画素信号処理部４００は、信号方向、換言するとレベル遷移方向が逆方向の信号として形成され、読み出し画素２００から画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）のいずれか一方の変換利得信号、具体的には第１変換利得信号を反転させる機能を有する。
さらに、画素信号処理部４００は、信号方向（レベル遷移方向）をそろえた後、第１変換利得信号と第２変換利得信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換機能を有する。
なお、画素信号処理部の具体的な回路構成例については後で詳述する。
水平走査回路５０は、読み出し回路４０の複数の画素信号処理部４００で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
読み出し部７０は、デュアル変換利得読み出しモードＭＤＣＧが指定されると、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを行う、
本第１の実施形態において、読み出し部７０は、露光期間ＰＥＸＰを開始後、読み出しモード処理として、デュアル変換利得読み出しモードＭＤＣＧの読み出し処理を行う。
たとえば、読み出し部７０は、図３に示すように、リセットトランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、および転送トランジスタＴＧ１１－Ｔｒを所定期間導通状態に保持してフォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、蓄積キャパシタＣＳ１１をリセットしてシャッター処理を行い、転送トランジスタＴＧ１１－Ｔｒを非導通状態にして露光期間ＰＥＸＰを開始する。
そして、読み出し部７０は、露光期間ＰＥＸＰを開始した後、デュアル変換利得読み出しモードＤＭＣＧの処理として、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを順次行う。
そして、読み出し部７０は、露光期間ＰＥＸＰを開始した後、デュアル変換利得読み出しモードＤＭＣＧの処理として、第１変換利得リセット読み出し処理ＨＣＧＲＲＤ、第１変換利得読み出し処理ＨＣＧＳＲＤ、第２変換利得読み出し処理ＬＣＧＳＲＤ、および第２変換利得リセット読み出し処理ＬＣＧＲＲＤを順次行う。
以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
次に、本第１の実施形態に係る読み出し部７０のカラム処理系である画素信号処理部４００における構成、それに関連した読み出し処理等について詳述する。
次に、本第１の実施形態に係る読み出し部７０のカラム処理系である画素信号処理部４００における構成、それに関連した読み出し処理等について詳述する。
図４は、本発明の第１の実施形態に係る画素信号処理部の構成例を示す回路図である。
読み出し画素２００から読み出される複数の画素信号を増幅、ＡＤ変換等可能な画素信号処理部４００は、図４に示すように、入力ノードＮＤ４０１、接続ノードＮＤ４０２、第１の読み出し部４１０、第２の読み出し部４２０、およびＡＤ変換部４３０を含んで構成されている。
入力ノードＮＤ４０１は、読み出し画素２００から垂直信号線ＬＳＧＮ１１に画素信号ＰＸＬＯＵＴとして読み出される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）と第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）が入力され、入力信号を第１の読み出し部４１０および第２の読み出し部４２０に供給する。
接続ノードＮD４０２は、第１の読み出し部４１０の出力端子および第２の読み出し部３２０の出力端子が接続され、かつ、次段のＡＤ変換部４３０の入力端子に接続されている。
接続ノードＮD４０２は、第１の読み出し部４１０により反転処理された第１変換利得信号および第２の読み出し部４２０により処理された第２変換利得信号をＡＤ変換部４３０に供給する。
接続ノードＮD４０２は、第１の読み出し部４１０により反転処理された第１変換利得信号および第２の読み出し部４２０により処理された第２変換利得信号をＡＤ変換部４３０に供給する。
第１の読み出し部４１０は、入力ノードＮD４０１に入力される画素信号ＰＩＸＯＵＴのうち第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）の信号方向（レベル遷移方向）を反転させ、反転第１変換利得信号を接続ノードＮＤ４０２に出力する。
第２の読み出し部４２０は、入力ノードＮＤ４０１に入力される画素信号ＰＩＸＯＵＴのうち第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）の信号方向（レベル遷移方向）を保持して、非反転第２変換利得信号を接続ノードＮＤ４０２に出力する。
ここで、本第１の実施形態に係る第１の読み出し部４１０および第２の読み出し部４２０の具体的な構成例について図４に関連付けて説明する。
（第１の読み出し部４１０の構成例）
第１の読み出し部４１０は、反転入力端子（－）が入力ノードＮＤ４０１からの信号供給ラインに接続される第１の演算増幅器（アンプ）４１１を含む。
アンプ４１１は、入力ノードＮＤ４０１からの信号供給ラインに接続される反転入力端子（－）が第１のノードＮＤ４１１に接続され、出力端子が第２のノードＮＤ４１２に接続され、非反転入力端子（＋）が第３のノードＮＤ４１３に接続されている。
入力ノードＮＤ４０１と第１のノードＮＤ４１１との間に、第１の入力スイッチ４１２および第１のサンプリングキャパシタＣＳ４１１が直列に接続されている。
第２のノードＮＤ４１２と第１のノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１が接続されている。
第２のノードＮＤ４１２と第１のノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１と並列に第１のリセットスイッチＲＳＴ４１１が接続されている。
第２のノードＮＤ４１２と接続ノードＮＤ４０２との間に、出力スイッチ４１３が接続されている。
そして、アンプ４１１の非反転入力端子（＋）に接続された第３のノードＮＤ４１３が基準電位ＶＢに接続されている。
第１の読み出し部４１０は、反転入力端子（－）が入力ノードＮＤ４０１からの信号供給ラインに接続される第１の演算増幅器（アンプ）４１１を含む。
アンプ４１１は、入力ノードＮＤ４０１からの信号供給ラインに接続される反転入力端子（－）が第１のノードＮＤ４１１に接続され、出力端子が第２のノードＮＤ４１２に接続され、非反転入力端子（＋）が第３のノードＮＤ４１３に接続されている。
入力ノードＮＤ４０１と第１のノードＮＤ４１１との間に、第１の入力スイッチ４１２および第１のサンプリングキャパシタＣＳ４１１が直列に接続されている。
第２のノードＮＤ４１２と第１のノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１が接続されている。
第２のノードＮＤ４１２と第１のノードＮＤ４１１との間に、帰還キャパシタＣＦ４１１と並列に第１のリセットスイッチＲＳＴ４１１が接続されている。
第２のノードＮＤ４１２と接続ノードＮＤ４０２との間に、出力スイッチ４１３が接続されている。
そして、アンプ４１１の非反転入力端子（＋）に接続された第３のノードＮＤ４１３が基準電位ＶＢに接続されている。
第１の入力スイッチ４１２は、たとえばＭＯＳトランジスタにより形成され、制御信号φ１により導通状態、非導通状態が切り換えられる。
第１の入力スイッチ４１２は、第１変換利得信号読み出しモード時に制御信号φ１がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を第１のサンプリングキャパシタＣＳ４１１を通してアンプ４１１の反転入力端子（－）に入力させる。
第１の入力スイッチ４１２は、第１変換利得信号読み出しモード時に制御信号φ１がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を第１のサンプリングキャパシタＣＳ４１１を通してアンプ４１１の反転入力端子（－）に入力させる。
出力スイッチ４１３は、たとえばＭＯＳトランジスタに形成され、制御信号φ１により導通状態、非導通状態が切り換えられる。
出力スイッチ４１３は、第１変換利得信号読み出しモード時に制御信号φ１がたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１により反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
出力スイッチ４１３は、第１変換利得信号読み出しモード時に制御信号φ１がたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１により反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
第１のリセットスイッチＲＳＴ４１１は、制御信号ＲＳＴ＿ＨＣＧにより導通状態、非導通状態が切り換えられる。
第１のリセットスイッチＲＳＴ４１１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ＲＳＴ＿ＨＣＧがたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１を初期化させる。
第１のリセットスイッチＲＳＴ４１１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ＲＳＴ＿ＨＣＧがたとえばハイレベルで供給されて導通状態に保持され、アンプ４１１を初期化させる。
（第２の読み出し部４２０の構成例）
第２の読み出し部４２０は、入力ノードＮD４０１と接続ノードＮＤ４０２間の信号転送ラインＬＳ４２１に接続された第２の入力スイッチ４２１を含む。
第２の読み出し部４２０は、入力ノードＮD４０１と接続ノードＮＤ４０２間の信号転送ラインＬＳ４２１に接続された第２の入力スイッチ４２１を含む。
第２の入力スイッチ４２１は、たとえばＭＯＳトランジスタにより形成され、制御信号φ２１により導通状態、非導通状態が切り換えられる。
第２の入力スイッチ４２１は、第２変換利得信号読み出しモード時に制御信号φ２がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
第２の入力スイッチ４２１は、第２変換利得信号読み出しモード時に制御信号φ２がたとえばハイレベルで供給されて導通状態に保持され、入力ノードＮＤ４０１に入力される第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
（ＡＤ変換部４３０の構成例）
ＡＤ変換部４３０は、反転入力端子（－）が接続ノードＮＤ４０２からの信号供給ラインに接続される第２の演算増幅器（アンプ）４３１を含む。
アンプ４３１は、接続ＮＤ４０２からの信号供給ラインに接続される反転入力端子（－）が入力ノードＮＤ４３１に接続され、出力端子出力ノードＮＤ４３２に接続され、非反転入力端子（＋）が参照電位制御回路４３２の出力側に接続されている。
接続ノードＮＤ４０２と入力ノードＮＤ４３１との間に、入力キャパシタとしてのサンプリングキャパシタＣC４３１が接続されている。
出力ノードＮＤ４３２と入力ノードＮＤ４３１との間に、第３のリセットスイッチＲＳＴ４３１が接続されている。
そして、アンプ４３１の反転入力端子（－）に接続された第３のノードＮＤ４３１と基準電位ＶＳＳと間に第３のスイッチ４３３およびサンプリングキャパシタＣＳＨ４３１が直列に接続されている。
ＡＤ変換部４３０は、反転入力端子（－）が接続ノードＮＤ４０２からの信号供給ラインに接続される第２の演算増幅器（アンプ）４３１を含む。
アンプ４３１は、接続ＮＤ４０２からの信号供給ラインに接続される反転入力端子（－）が入力ノードＮＤ４３１に接続され、出力端子出力ノードＮＤ４３２に接続され、非反転入力端子（＋）が参照電位制御回路４３２の出力側に接続されている。
接続ノードＮＤ４０２と入力ノードＮＤ４３１との間に、入力キャパシタとしてのサンプリングキャパシタＣC４３１が接続されている。
出力ノードＮＤ４３２と入力ノードＮＤ４３１との間に、第３のリセットスイッチＲＳＴ４３１が接続されている。
そして、アンプ４３１の反転入力端子（－）に接続された第３のノードＮＤ４３１と基準電位ＶＳＳと間に第３のスイッチ４３３およびサンプリングキャパシタＣＳＨ４３１が直列に接続されている。
第３の入力スイッチ４３３は、たとえばＭＯＳトランジスタにより形成され、制御信号φ２により導通状態、非導通状態が切り換えられる。
第３の入力スイッチ４３３は、第２変換利得信号読み出しモード時に、サンプリングキャパシタＣＣ４３１に入力ノードＮＤ４３１を介してサンプリングキャパシタＣＳＨ４３１に接続させる。
サンプリングキャパシタＣＳＨ４３１を設けることにより、画素信号の振幅を調整し、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
第３の入力スイッチ４３３は、第２変換利得信号読み出しモード時に、サンプリングキャパシタＣＣ４３１に入力ノードＮＤ４３１を介してサンプリングキャパシタＣＳＨ４３１に接続させる。
サンプリングキャパシタＣＳＨ４３１を設けることにより、画素信号の振幅を調整し、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
第３のリセットスイッチＲＳＴ４３１は、制御信号ＲＳＴ＿ＬＣＧにより導通状態、非導通状態が切り換えられる。
第３のリセットスイッチＲＳＴ４３１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ＲＳＴ＿ＬＣＧがたとえばハイレベルで供給されて導通状態に保持され、アンプ４３１を初期化させる。
第３のリセットスイッチＲＳＴ４３１は、第１変換利得信号読み出しモードの所定の開始期間に制御信号ＲＳＴ＿ＬＣＧがたとえばハイレベルで供給されて導通状態に保持され、アンプ４３１を初期化させる。
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について詳述する。
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について詳述する。
図５（Ａ）～（Ｇ）は、本第１の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図５（Ａ）は読み出し画素２００のリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図５（Ｂ）は読み出し画素２００の蓄積トランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図５（Ｃ）は読み出し画素２００の転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧをそれぞれ示している。
図５（Ｄ）は画素信号処理部４００の第１の読み出し部４１０の第１の入力スイッチ４１２、出力スイッチ４１３の制御信号φ１、第２の読み出し部４２０の第２の入力スイッチ４２１、並びに、ＡＤ変換部４３０の第３の入力スイッチ４３３の制御信号φ２を示している。
図５（Ｅ）は画素信号処理部４００の第１の読み出し部４１０の第１のリセットスイッチＲＳＴ４１１の制御信号ＲＳＴ＿ＨＣＧ、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号ＲＳＴ＿ＬＣＧを示している。
図５（Ｆ）は読み出し画素２００から読み出される画素信号ＰＩＸＯＵＴを、図５（Ｇ）は画素信号処理部４００の第１の読み出し部４１０および第２の読み出し部４２０の増幅出力信号ＡＭＰＯＵＴを示している。
図５（Ｄ）は画素信号処理部４００の第１の読み出し部４１０の第１の入力スイッチ４１２、出力スイッチ４１３の制御信号φ１、第２の読み出し部４２０の第２の入力スイッチ４２１、並びに、ＡＤ変換部４３０の第３の入力スイッチ４３３の制御信号φ２を示している。
図５（Ｅ）は画素信号処理部４００の第１の読み出し部４１０の第１のリセットスイッチＲＳＴ４１１の制御信号ＲＳＴ＿ＨＣＧ、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号ＲＳＴ＿ＬＣＧを示している。
図５（Ｆ）は読み出し画素２００から読み出される画素信号ＰＩＸＯＵＴを、図５（Ｇ）は画素信号処理部４００の第１の読み出し部４１０および第２の読み出し部４２０の増幅出力信号ＡＭＰＯＵＴを示している。
デュアル変換利得読み出しモードＭＤＣＧの処理が開始される前に、制御信号ＲＳＴ、ＳＧ、ＴＧが所定期間ハイレベルに設定されて、リセットトランジスタＲＳＴ１１－Ｔｒ、蓄積トランジスタＳＧ１１－Ｔｒ、転送トランジスタＴＧ１１－Ｔｒが所定期間導通状態に保持される。
これにより、フォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１が固定電位ＶＡＡＰＩＸでリセットされる。すなわち、シャッター動作が行われる（図５（Ａ）～（C））。
これにより、フォトダイオードＰＤ１１、フローティングディフュージョンＦＤ１１、および蓄積キャパシタＣＳ１１が固定電位ＶＡＡＰＩＸでリセットされる。すなわち、シャッター動作が行われる（図５（Ａ）～（C））。
（第１変換利得信号読み出しモードによる読み出し処理）
そして、転送トランジスタＴＧ１１－Ｔｒが導通状態から非導通状態に切り換えられたタイミングで露光時間ＰＥＸＰが開始され、第１変換利得信号読み出しモードによる読み出し処理が行われる。
露光期間ＰＥＸＰを開始してから一定期間後、制御信号ＳＧが所定期間だけハイレベルに切り換えられた後、第１の読み出しリセット信号（ＨＣＧＲＳＴ）の読み出し期間となる。
このとき、制御信号ＳＧはローレベルのままに保持され、蓄積トランジスタＳＧ１１－Ｔｒは非導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が分離されており、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤを含む第１容量で決まる第１変換利得ＨＣＧに保持されている。
そして、転送トランジスタＴＧ１１－Ｔｒが導通状態から非導通状態に切り換えられたタイミングで露光時間ＰＥＸＰが開始され、第１変換利得信号読み出しモードによる読み出し処理が行われる。
露光期間ＰＥＸＰを開始してから一定期間後、制御信号ＳＧが所定期間だけハイレベルに切り換えられた後、第１の読み出しリセット信号（ＨＣＧＲＳＴ）の読み出し期間となる。
このとき、制御信号ＳＧはローレベルのままに保持され、蓄積トランジスタＳＧ１１－Ｔｒは非導通状態にあることから、フローティングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が分離されており、フローティングディフュージョンＦＤ１１の利得がフローティングディフュージョンＦＤ１１の容量ＣＦＤを含む第１容量で決まる第１変換利得ＨＣＧに保持されている。
そして、リセット処理後の第１のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得ＨＣＧで変換した第１の読み出しリセット信号ＨＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第１の読み出しリセット信号ＨＣＧＲＳＴに対する所定の処理を行う第１変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
次いで、第１のリセット信号読み出し期間後の第１の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第１の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
次いで、第１の転送期間に続く第１の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第１容量で決まる第１変換利得で変換した第１の読み出し信号ＨＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第１の読み出し信号ＨＣＧＳＩＧに対する所定の処理を行う第１変換利得読み出し処理ＨＣＧＳＲＤ行われる。
そして、リセットレベル（ＶＨＣＧＲＳＴ，ＶＲＨ）と信号レベル（ＶＨＣＧＳＩＧ、ＶＳＨ）を保持するか、あるいは、リセットレベルと信号レベルとの差分によりデジタルＣＤＳ演算が行われる。
第１変換利得信号読み出しモードにおいて、読み出し回路４０では以下の処理が行われる。
第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号φ１がアクティブのハイレベルで供給される。
一方、第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号φ２が非アクティブのローレベルに保持される。
したがって、第１変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０がアクティブ状態となり、第２の読み出し部４２０は非アクティブ状態となる。
第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号φ１がアクティブのハイレベルで供給される。
一方、第１変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号φ２が非アクティブのローレベルに保持される。
したがって、第１変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０がアクティブ状態となり、第２の読み出し部４２０は非アクティブ状態となる。
また、第１の読み出し部４１０においては、第１変換利得信号読み出しモードの所定の開始期間に制御信号ＲＳＴ＿ＨＣＧがたとえばハイレベルで供給されて第１のリセットスイッチＲＳＴ４１１が導通状態に切り換えられ、アンプ４１１が初期化される。
そして、第１変換利得信号読み出しモードにおいては、第１変換利得信号である第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１で反転される。
そして、第１変換利得信号読み出しモードにおいては、第１変換利得信号である第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１で反転される。
また、第１変換利得信号読み出しモード時において、ＡＤ変換部４３０は、第３の入力スイッチ４３３および第２のリセットスイッチＲＳＴ４３１には非アクティブの制御信号φ２，ＲＳＴ＿ＬＣＧが供給されていることから、アンプ４３１の反転入力端子（－）に供給される第１の読み出し部４１０の出力信号ＡＭＰＯＵＴと非反転入力端子（＋）に供給される所定電位とを比較処理することで、ＡＤ変換を行う。
第１変換利得信号読み出しモード時においては、増幅部として機能する第１の読み出し部４１０には、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴより低電位の第１の読み出し輝度信号ＨＣＧＳＩＧ（電位ＶＳＨ）が供給される。
そして、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１において反転増幅作用を受けて、次段のＡＤ変換部４３０に出力される。
第１の読み出し部４１０のアンプ４１１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）と低電位の読み出し輝度信号ＨＣＧＳＩＧ（ＶＳＨ）の差分に容量比倍Ｇ（ＣＳ／ＣＦ）を掛け合わせたレベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））となる。
そして、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）が入力され、続いて第１の読み出しリセット信号ＨＣＧＲＳＴはアンプ４１１において反転増幅作用を受けて、次段のＡＤ変換部４３０に出力される。
第１の読み出し部４１０のアンプ４１１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第１の読み出しリセット信号ＨＣＧＲＳＴ（電位ＶＲＨ）と低電位の読み出し輝度信号ＨＣＧＳＩＧ（ＶＳＨ）の差分に容量比倍Ｇ（ＣＳ／ＣＦ）を掛け合わせたレベル増幅された信号（ＶＢ＋Ｇ＊（ＶＲＨ－ＶＳＨ））となる。
（第２変換利得信号読み出しモードによる読み出し処理）
次いで、第１変換利得読み出し処理ＨＣＧＳＲＤ後に、制御信号ＳＧがローレベルからハイレベルに切り換えられて、蓄積トランジスタＳＧ１１－Ｔｒを導通状態に切り換えられて蓄積キャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第２容量で決まる第２変換利得ＬＣＧに切り換えられる。
これにより、第１変換利得信号読み出しモードによる読み出し処理から第２変換利得信号読み出しモードによる読み出し処理に切り換わる。
次いで、第１変換利得読み出し処理ＨＣＧＳＲＤ後に、制御信号ＳＧがローレベルからハイレベルに切り換えられて、蓄積トランジスタＳＧ１１－Ｔｒを導通状態に切り換えられて蓄積キャパシタＣＳ１１がフローティングディフュージョンＦＤ１１と接続される。
これにより、フローディングディフュージョンＦＤ１１の電荷と蓄積キャパシタＣＳ１１の電荷が共有されてフローティングディフュージョンＦＤ１１の利得が第２容量で決まる第２変換利得ＬＣＧに切り換えられる。
これにより、第１変換利得信号読み出しモードによる読み出し処理から第２変換利得信号読み出しモードによる読み出し処理に切り換わる。
次いで、第１の信号読み出し期間後の第２の転送期間に制御信号ＴＧがハイレベルに切り換えられて転送トランジスタＴＧ１１－Ｔｒが導通状態に保持され、フォトダイオードＰＤ１１の蓄積電荷がフローティングディフュージョンＦＤ１１に転送される。第２の転送期間後、制御信号ＴＧはローレベルに切り換えられ、転送トランジスタＴＧ１１－Ｔｒは非導通状態に切り換えられる。
そして、第１の信号読み出し期間後の第２の転送期間に続く第２の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出し信号ＬＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出し信号ＬＣＧＳＩＧに対する所定の処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤが行われる。
そして、第１の信号読み出し期間後の第２の転送期間に続く第２の信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出し信号ＬＣＧＳＩＧが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出し信号ＬＣＧＳＩＧに対する所定の処理を行う第２変換利得読み出し処理ＬＣＧＳＲＤが行われる。
次いで、第２の信号読み出し期間経過後に、制御信号ＲＳＴがハイレベルに切り換えられ、リセットトランジスタＲＳＴ１１－Ｔｒが導通状態に切り換えられ、第２のリセット信号読み出し期間となる。
そして、第２のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出しリセット信号ＬＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出しリセット信号ＬＣＧＲＳＴに対する所定の処理を行う第２変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
そして、第２のリセット信号読み出し期間に、ソースフォロワトランジスタＳＦ１１－ＴｒからフローティングディフュージョンＦＤ１１の第２容量で決まる第２変換利得ＬＣＧで変換した第２の読み出しリセット信号ＬＣＧＲＳＴが垂直信号線ＬＳＧＮ１１に読み出され、カラム処理回路である読み出し回路４０においてこの第２の読み出しリセット信号ＬＣＧＲＳＴに対する所定の処理を行う第２変換利得リセット読み出し処理ＨＣＧＲＲＤが行われる。
そして、リセットレベル（ＬＣＧＲＳＴ、ＶＲＬ）と信号レベル（ＬＣＧＳＩＧ,ＶＳＬ）を保持するか、あるいは、リセットレベルＬＣＧＲＳＴ（ＶＲＬ）と信号レベルＬＣＧＳＩＧ（ＶＳＬ）の差分によりオフセットノイズキャンセル演算が行われる。
第２変換利得信号読み出しモードにおいて、読み出し回路４０では以下の処理が行われる。
第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号φ１が非アクティブのローレベルで供給される。
一方、第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号φ２がアクティブのハイレベルに保持される。
したがって、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第１の読み出し部４１０における第１の入力スイッチ４１２および出力スイッチ４１３に制御信号φ１が非アクティブのローレベルで供給される。
一方、第２変換利得信号読み出しモード時には、読み出し回路４０の画素信号処理部４００の第２の読み出し部４２０における第２の入力スイッチ４２１に制御信号φ２がアクティブのハイレベルに保持される。
したがって、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
また、第２変換利得信号読み出しモード時において、ＡＤ変換部４３０は、第３の入力スイッチ４３３および第２のリセットスイッチＲＳＴ４３１にはアクティブの制御信号φ２，ＲＳＴ＿ＬＣＧが供給されることから、アンプ４３１の反転入力端子（－）に供給される第２の読み出し部４２０の出力信号ＡＭＰＯＵＴは、以下のような処理を受ける。
第２変換利得信号読み出しモード時においては、減衰器として機能する第２の読み出し部４２０、ＡＤ変換部４３０のアンプ４３１には、反転作用を受けていない、第２の読み出し輝度信号ＬＣＧＳＩＧ（電位ＶＳＬ）が入力され、続いて第２の読み出しリセット信号ＬＣＧＲＳＴ（電位ＶＲＬ）が供給される。
そして、ＡＤ変換部４３０のアンプ４３１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第２の読み出し輝度信号ＬＣＧＳＩＧ（電位ＶＳＬ）が入力され、続いて第２の読み出しリセット信号ＬＣＧＲＳＴ（電位ＶＲＬ）の差分に容量比倍Ｇ（ＣＣ／（ＣＣ＋ＣＳＨ））を掛け合わせたレベル減衰された信号（ＶＢ＋Ｇ＊（ＶＲＬ－ＶＳＬ））となる。
そして、ＡＤ変換部４３０のアンプ４３１の出力信号ＡＭＰＯＵＴは、参照電位ＶＢを基準に、第２の読み出し輝度信号ＬＣＧＳＩＧ（電位ＶＳＬ）が入力され、続いて第２の読み出しリセット信号ＬＣＧＲＳＴ（電位ＶＲＬ）の差分に容量比倍Ｇ（ＣＣ／（ＣＣ＋ＣＳＨ））を掛け合わせたレベル減衰された信号（ＶＢ＋Ｇ＊（ＶＲＬ－ＶＳＬ））となる。
以上説明したように、本第１の実施形態によれば、ＡＤ変換処理等が可能な画素信号処理部４００は、図４に示すように、入力ノードＮＤ４０１、接続ノードＮＤ４０２、第１の読み出し部４１０、第２の読み出し部４２０，およびＡＤ変換部４３０を含んで構成されている。
第１の読み出し部４１０は、入力ノードＮD４０１に入力される画素信号ＰＩＸＯＵＴのうち第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）の信号方向（レベル遷移方向）を反転させ、反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
第２の読み出し部４２０は、入力ノードＮＤ４０１に入力される画素信号ＰＩＸＯＵＴのうち第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）の信号方向（レベル遷移方向）を保持して、非反転第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
また、ＡＤ変換部４３０は、サンプリングキャパシタＣＳＨ４３１を設けることにより、画素信号の振幅を調整、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
第１の読み出し部４１０は、入力ノードＮD４０１に入力される画素信号ＰＩＸＯＵＴのうち第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）の信号方向（レベル遷移方向）を反転させ、反転増幅処理を受けた反転第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
第２の読み出し部４２０は、入力ノードＮＤ４０１に入力される画素信号ＰＩＸＯＵＴのうち第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）の信号方向（レベル遷移方向）を保持して、非反転第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を、接続ノードＮＤ４０２を通してＡＤ変換部４３０に入力させる。
また、ＡＤ変換部４３０は、サンプリングキャパシタＣＳＨ４３１を設けることにより、画素信号の振幅を調整、特に高振幅の画素信号の振幅をＡＤ変換可能なレベルに減少（調整）させることで、ダイナミックレンジを拡張することが可能となる。
したがって、本第１の実施形態によれば、変換利得が異なり、かつ互いに信号方向が異なる信号を読み出すことが可能となる。
また、本第１の実施形態によれば、変換利得の異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、消費電力の増大、回路面積の増大を抑止可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能となる。
また、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
また、ＡＤ変換部４３０には、同じ方向の反転第１変換利得信号と非反転第２変換利得信号を入力させることができることから、既存のＡＤＣにより、オーバーヘッドなしで入力される反転第１変換利得信号と非反転第２変換利得信号を変換することが可能となり、ひいては適用されるカメラシステムのコスト低減を図ることが可能となる。
また、本第１の実施形態によれば、変換利得の異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、消費電力の増大、回路面積の増大を抑止可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能となる。
また、第２変換利得信号読み出しモード時には、画素信号処理部４００の第１の読み出し部４１０が非アクティブ状態となり、第２の読み出し部４２０はアクティブ状態となる。
これに伴い、第２変換利得信号読み出しモード中には、第１の読み出し部４１０のアンプ４１１の電源をオフにすることができることから、消費電力の削減を図ることが可能である。
また、ＡＤ変換部４３０には、同じ方向の反転第１変換利得信号と非反転第２変換利得信号を入力させることができることから、既存のＡＤＣにより、オーバーヘッドなしで入力される反転第１変換利得信号と非反転第２変換利得信号を変換することが可能となり、ひいては適用されるカメラシステムのコスト低減を図ることが可能となる。
（第２の実施形態）
図６は、本発明の第２の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図７（Ａ）～（Ｈ）は、本第２の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図６は、本発明の第２の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図７（Ａ）～（Ｈ）は、本第２の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図７（Ａ）は読み出し画素２００のリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図７（Ｂ）は読み出し画素２００の蓄積トランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図７（Ｃ）は読み出し画素２００の転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧをそれぞれ示している。
図７（Ｄ）は画素信号処理部４００の第１の読み出し部４１０の第１の入力スイッチ４１２の制御信号φ１、第２の読み出し部４２０の第２の入力スイッチ４２１の制御信号φ２を示している。
図７（Ｅ）は画素信号処理部４００の第１の読み出し部４１０の第１のリセットスイッチＲＳＴ４１１の制御信号ＲＳＴ＿ＨＣＧを、図７（Ｆ）はＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４１２の制御信号ＲＳＴ＿ＬＣＧを示している。
図７（Ｇ）は読み出し画素２００から読み出される画素信号ＰＩＸＯＵＴを、図７（Ｈ）は画素信号処理部４００の第１の読み出し部４１０および第２の読み出し部４２０の増幅出力信号ＡＭＰＯＵＴを示している。
図７（Ｄ）は画素信号処理部４００の第１の読み出し部４１０の第１の入力スイッチ４１２の制御信号φ１、第２の読み出し部４２０の第２の入力スイッチ４２１の制御信号φ２を示している。
図７（Ｅ）は画素信号処理部４００の第１の読み出し部４１０の第１のリセットスイッチＲＳＴ４１１の制御信号ＲＳＴ＿ＨＣＧを、図７（Ｆ）はＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４１２の制御信号ＲＳＴ＿ＬＣＧを示している。
図７（Ｇ）は読み出し画素２００から読み出される画素信号ＰＩＸＯＵＴを、図７（Ｈ）は画素信号処理部４００の第１の読み出し部４１０および第２の読み出し部４２０の増幅出力信号ＡＭＰＯＵＴを示している。
本第２の実施形態の画素信号処理部４００Ａが第１の実施形態の画素信号処理部４００が異なる点は、次の通りである。
第１の実施形態の画素信号処理部４００においては、第１の読み出し部４１０はアンプ４１１を有し、第２の読み出し部４２０はアンプを持たず、第２の入力スイッチ４２１に接続された信号転送ラインＬＳ４２１は接続ノードＮＤ４０２に接続されて減衰器として機能する。
そして、第１の読み出し部４１０と第２の読み出し部４２０は、アンプ４１１を共用することなくそれぞれ独立して個別に、処理対象の第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）に対する反転増幅処理と、第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）に対する非反転減衰処理を行う。
そして、第１の読み出し部４１０と第２の読み出し部４２０は、アンプ４１１を共用することなくそれぞれ独立して個別に、処理対象の第１変換利得信号（ＨＣＧＲＳＴ，ＨＣＧＳＩＧ）に対する反転増幅処理と、第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）に対する非反転減衰処理を行う。
これに対して、本第２の実施形態の画素信号処理部４００Ａにおいては、アンプ４１１Ａが第１の読み出し部４１０Ａと第２の読み出し部４２０Ａにより共用されている。
具体的には、第２の読み出し部４１０Ａにおいては、アンプ４１１Ａの非反転入力端子（＋）に接続された第３のノードＮＤ４１３と基準電位ＶＢとの間に第４の入力スイッチ４１４が接続されている。
一方、第２の読み出し部４２０Ａにおいては、第２の入力スイッチ４２１に接続された信号転送ラインＳＬ４２１は接続ノードＮＤ４０２の代わりに、アンプ４１１Ａの非反転入力端子（＋）に接続された第３のノードＮＤ４１３に接続されている。
さらに、第２の読み出し部４２０Ａにおいては、第２の入力スイッチ４２１と第３のノードＮＤ４１３との間に第２のサンプリングキャパシタＣＣ４２１が接続されている。そして、第３のノードＮＤ４１３と第２のサンプリングキャパシタＣＣ４２１との接続ノードである第５のノードＮＤ４２１と基準電位ＶＳＳとの間に減衰用キャパシタＣＳＨ４２１が接続されている。
具体的には、第２の読み出し部４１０Ａにおいては、アンプ４１１Ａの非反転入力端子（＋）に接続された第３のノードＮＤ４１３と基準電位ＶＢとの間に第４の入力スイッチ４１４が接続されている。
一方、第２の読み出し部４２０Ａにおいては、第２の入力スイッチ４２１に接続された信号転送ラインＳＬ４２１は接続ノードＮＤ４０２の代わりに、アンプ４１１Ａの非反転入力端子（＋）に接続された第３のノードＮＤ４１３に接続されている。
さらに、第２の読み出し部４２０Ａにおいては、第２の入力スイッチ４２１と第３のノードＮＤ４１３との間に第２のサンプリングキャパシタＣＣ４２１が接続されている。そして、第３のノードＮＤ４１３と第２のサンプリングキャパシタＣＣ４２１との接続ノードである第５のノードＮＤ４２１と基準電位ＶＳＳとの間に減衰用キャパシタＣＳＨ４２１が接続されている。
第４の入力スイッチ４１４は、たとえばＭＯＳトランジスタにより形成され、制御信号φ３により導通状態、非導通状態が切り換えられる。
第４の入力スイッチ４１４は、第１変換利得信号読み出しモード、または、第２変換利得信号読み出しモードの所定の開始期間に制御信号φ３がたとえばハイレベルで供給されて導通状態に保持され、基準電位ＶＢとアンプ４１１Ａの非反転入力端子（＋）とを接続させる。
第４の入力スイッチ４１４は、第１変換利得信号読み出しモード、または、第２変換利得信号読み出しモードの所定の開始期間に制御信号φ３がたとえばハイレベルで供給されて導通状態に保持され、基準電位ＶＢとアンプ４１１Ａの非反転入力端子（＋）とを接続させる。
本第２の実施形態によれば、第２変換利得信号読み出しモードにおいて、第２のサンプリングキャパシタＣＣ４２１と減衰用第キャパシタＣＳＨ４２１が第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を減衰させる減衰器として機能する。
そして、この減衰器出力はアンプ４１１Aの非反転入力端子（＋）に供給され、非反転入力端子（＋）側に適用される非反転ユニティゲイン増幅器でバッファリングされる。
そして、この減衰器出力はアンプ４１１Aの非反転入力端子（＋）に供給され、非反転入力端子（＋）側に適用される非反転ユニティゲイン増幅器でバッファリングされる。
また、本第２の実施形態によれば、上述した第１の実施形態と同様に、変換利得の異なり、かつ互いに信号方向が異なる信号を読み出すことが可能なことはもより、消費電力の増大、回路面積の増大を抑止し可能で、しかも高ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能となる。
（第３の実施形態）
図８は、本発明の第３の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図９（Ａ）～（Ｈ）は、本第３の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図８は、本発明の第３の実施形態に係る画素信号処理部の要部の構成例を示す回路図である。
図９（Ａ）～（Ｈ）は、本第３の実施形態に係る固体撮像装置のデュアル変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図９（Ａ）は読み出し画素２００のリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図９（Ｂ）は読み出し画素２００の蓄積トランジスタＳＧ１１－Ｔｒの制御信号を、図９（Ｃ）は読み出し画素２００の転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧをそれぞれ示している。
図９（Ｄ）は画素信号処理部４００Ｂの第１の読み出し部４１０Ｂの第１の入力スイッチ４１１の制御信号φ１、第２の読み出し部４２０Ｂの第２の入力スイッチ４２１Bの制御信号φ２を示している。図９（Ｅ）は画素信号処理部４００Ｂの第１の読み出し部４１０Ｂの第４のスイッチ４１４の制御信号φ３を示している。
図９（Ｆ）は画素信号処理部４００Ｂの第１の読み出し部４１０の第１のリセットスイッチＲＳＴ４２１の制御信号ＲＳＴ＿ＨＣＧを示している。
図９（Ｇ）は読み出し画素２００から読み出される画素信号ＰＩＸＯＵＴを、図９（Ｈ）は画素信号処理部４００Ｂの第１の読み出し部４１０Ｂおよび第２の読み出し部４２０Ｂの増幅出力信号ＡＭＰＯＵＴを示している。
図９（Ｄ）は画素信号処理部４００Ｂの第１の読み出し部４１０Ｂの第１の入力スイッチ４１１の制御信号φ１、第２の読み出し部４２０Ｂの第２の入力スイッチ４２１Bの制御信号φ２を示している。図９（Ｅ）は画素信号処理部４００Ｂの第１の読み出し部４１０Ｂの第４のスイッチ４１４の制御信号φ３を示している。
図９（Ｆ）は画素信号処理部４００Ｂの第１の読み出し部４１０の第１のリセットスイッチＲＳＴ４２１の制御信号ＲＳＴ＿ＨＣＧを示している。
図９（Ｇ）は読み出し画素２００から読み出される画素信号ＰＩＸＯＵＴを、図９（Ｈ）は画素信号処理部４００Ｂの第１の読み出し部４１０Ｂおよび第２の読み出し部４２０Ｂの増幅出力信号ＡＭＰＯＵＴを示している。
本第３の実施形態の画素信号処理部４００Ｂが第２の実施形態の画素信号処理部４００Ａと異なる点は、次の通りである。
本第３の実施形態の画素信号処理部４００Ｂにおいては、第１変換利得信号読み出しモードによる読み出し処理時に、第２の読み出し部４２０Ｂの信号転送ラインＬＳ４２１を画素グランドしての基準電位ＶＳＳに接続して、アンプ４１１Ｂの非反転入力端子（＋）側の入力容量をサンプリングキャパシタＣＣ４２１および減衰用キャパシタＣＳＨ４２１の容量を加算した容量（ＣＣ＋ＣＳＨ）として、反転入力端子（－）側に接続されている第１のサンプリングＣＳ４２１の容量ＣＳとバランスをとるように構成されている。
本第３の実施形態の画素信号処理部４００Ｂにおいては、第２の入力スイッチ４２１Ｂが、端子入力ノードＮＤ４０１に接続された端子ａと、基準電位ＶＳＳに接続された端子ｂと、信号転送ラインＬＳ４２１に接続された端子ｃを有し、制御信号φ２がハイレベルのときは端子ｃと端子ａを接続し、ローレベルのときは端子ｃと端子ｂを接続する。
本第３の実施形態によれば、第１変換利得信号読み出しモードで動作する場合、非反転入力端子（＋）側の入力容量はＣＳとバランスをとるために容量（ＣＣ＋ＣＳＨ）にほぼ等しく設定され、画素グランドの変動はアンプ４１１Ｂの差動の作用でキャンセルされる。
本第３の実施形態の画素信号処理部４００Ｂにおいては、第１変換利得信号読み出しモードによる読み出し処理時に、第２の読み出し部４２０Ｂの信号転送ラインＬＳ４２１が画素グランドとしての基準電位ＶＳＳに接続されて、アンプ４１１Ｂの非反転入力端子（＋）側の入力容量をサンプリングキャパシタＣＣ４２１および減衰用キャパシタＣＳＨ４２１の容量を加算した容量（ＣＣ＋ＣＳＨ）として、反転入力端子（－）側に接続されている第１のサンプリングＣＳ４２１の容量ＣＳとバランスがとられる。
一方、第２変換利得信号読み出しモードにおいて、第２の読み出し部４２０Ｂの信号転送ラインＬＳ４２１が入力ノードＮＤ４０１に接続され、第２のサンプリングキャパシタＣＣ４２１とアナロググランドとしての基準電位に接続された減衰用第キャパシタＣＳＨ４２１が第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を減衰させる減衰器として機能する。
そして、この減衰器出力はアンプ４１１Ｂの非反転入力端子（＋）に供給され、非反転入力端子（＋）側に適用される非反転ユニティゲイン増幅器でバッファリングされる。
一方、第２変換利得信号読み出しモードにおいて、第２の読み出し部４２０Ｂの信号転送ラインＬＳ４２１が入力ノードＮＤ４０１に接続され、第２のサンプリングキャパシタＣＣ４２１とアナロググランドとしての基準電位に接続された減衰用第キャパシタＣＳＨ４２１が第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を減衰させる減衰器として機能する。
そして、この減衰器出力はアンプ４１１Ｂの非反転入力端子（＋）に供給され、非反転入力端子（＋）側に適用される非反転ユニティゲイン増幅器でバッファリングされる。
本第３の実施形態によれば、上述した第２の実施形態の効果を得られることはもとより、いわゆる画素グランドノイズキャンセル回路に入力される信号が、アンプ４１１Ｂの非反転入力端子（＋）側に、サンプリングキャパシタＣＳＨ４２１を介して供給されることから、たとえばカラム（列）ごとのグランド（ＧＮＤ）浮をキャンセルすることができ、ひいては、シェーディングなどのノイズを低減することができる。いわゆるグランドバウンスキャンセル（ＧＢＣ）が可能である。
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る画素信号処理部の要部の構成例および画素と画素信号処理部の積層構造例を示すブロック図である。
図１０は、本発明の第４の実施形態に係る画素信号処理部の要部の構成例および画素と画素信号処理部の積層構造例を示すブロック図である。
本第４の実施形態の画素信号処理部４００Ｃが第２の実施形態の画素信号処理部４００Ａが異なる点は、次の通りである。
本第４の実施形態の画素信号処理部４００Ｃでは、アンプ４１１Ｃの非反転入力端子（＋）に接続された第３のノードＮＤ４１３とキャパシタＣＣ４２１，ＣＳＨ４２１に接続された第５のノードＮＤ４２１との間に第５のスイッチ４２２が接続されている。
第５のスイッチ４２２は、制御信号φ１、φ２により導通状態が制御される。
本第４の実施形態の画素信号処理部４００Ｃでは、アンプ４１１Ｃの非反転入力端子（＋）に接続された第３のノードＮＤ４１３とキャパシタＣＣ４２１，ＣＳＨ４２１に接続された第５のノードＮＤ４２１との間に第５のスイッチ４２２が接続されている。
第５のスイッチ４２２は、制御信号φ１、φ２により導通状態が制御される。
本第４の実施形態の画素信号処理部４００Ｃにおいては、第１変換利得信号読み出しモードによる読み出し処理時に、第２の読み出し部４２０Ｃの信号転送ラインＳＬ４２１を基準電位に接続して、アンプ４１１Cの反転入力端子（＋）側の入力容量を第４のサンプリングキャパシタＣＣ４２１および減衰用キャパシタＣＳＨ４２１の容量を加算した容量（ＣＣ＋ＣＳＨ）として、反転入力端子（－）側に接続されている第１のサンプリングＣＳ４２１の容量ＣＳとバランスをとるように構成されている。
本第４の実施形態によれば、第１変換利得信号読み出しモードで動作する場合、非反転入力端子（＋）側の入力容量はＣＳとバランスをとるために容量（ＣＣ＋ＣＳＨ）にほぼ等しく設定され、画素グランドの変動はアンプ４１１Ｃの差動の作用でキャンセルされる。
本第４の実施形態の画素信号処理部４００Ｃにおいては、第１変換利得信号読み出しモードによる読み出し処理時に、第２の読み出し部４２０Ｃの信号転送ラインＬＳ４２１が画素グランドとしての基準電位ＶＳＳに接続されて、アンプ４１１Ｃの非反転入力端子（＋）側の入力容量をサンプリングキャパシタＣＣ４２１および減衰用キャパシタＣＳＨ４２１の容量を加算した容量（ＣＣ＋ＣＳＨ）として、反転入力端子（－）側に接続されている第１のサンプリングＣＳ４２１の容量ＣＳとバランスがとられる。
一方、第２変換利得信号読み出しモードにおいて、第２の読み出し部４２０Ｃの信号転送ラインＬＳ４２１が入力ノードＮＤ４０１に接続され、第２のサンプリングキャパシタＣＣ４２１とアナロググランドとしての基準電位に接続された減衰用第キャパシタＣＳＨ４２１が第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を減衰させる減衰器として機能する。
そして、この減衰器出力はアンプ４１１Ｃの非反転入力端子（＋）に供給され、非反転入力端子（＋）側に適用される非反転ユニティゲイン増幅器でバッファリングされる。
一方、第２変換利得信号読み出しモードにおいて、第２の読み出し部４２０Ｃの信号転送ラインＬＳ４２１が入力ノードＮＤ４０１に接続され、第２のサンプリングキャパシタＣＣ４２１とアナロググランドとしての基準電位に接続された減衰用第キャパシタＣＳＨ４２１が第２変換利得信号（ＬＣＧＳＩＧ，ＬＣＧＲＳＴ）を減衰させる減衰器として機能する。
そして、この減衰器出力はアンプ４１１Ｃの非反転入力端子（＋）に供給され、非反転入力端子（＋）側に適用される非反転ユニティゲイン増幅器でバッファリングされる。
本第４の実施形態によれば、上述した第２の実施形態の効果を得られることはもとより、画素グランドノイズキャンセル回路に入力される信号が、アンプ４１１Ｃの非反転入力端子（＋）側に、減衰用キャパシタＣＳＨ４２１を介して供給されることから、たとえばカラム（列）ごとのグランド（ＧＮＤ）浮をキャンセルすることができ、ひいては、シェーディングなどのノイズを低減することができる。いわゆるグランドバウンスキャンセル（ＧＢＣ）が可能である。
また、本第４の実施形態においては、ＡＤ変換部４３０Ｃが、比較器４３５，カウンタ４３６、メモリ４３７を含むシングルスロープＡＤＣにより構成されている。
比較器４３５は、第１の読み出し部４１０Ｃのアンプ４１１Ｃの出力信号とある傾きを持った線形に変化するスロープ波形のランプ信号ＲＡＭＰとを比較し、両信号が交差するまでの間、たとえばハイレベルの信号を出力する。
ＡＤ変換部４３０Ｃにおいては、このハイレベルの期間をカウンタ４３６にほじすることでＡＤ変換を行う。
比較器４３５は、第１の読み出し部４１０Ｃのアンプ４１１Ｃの出力信号とある傾きを持った線形に変化するスロープ波形のランプ信号ＲＡＭＰとを比較し、両信号が交差するまでの間、たとえばハイレベルの信号を出力する。
ＡＤ変換部４３０Ｃにおいては、このハイレベルの期間をカウンタ４３６にほじすることでＡＤ変換を行う。
（画素と画素信号処理部の積層構造）
また、本第４の実施形態に係る固体撮像装置１０Cは、読み出し画素２００と画素信号処理部４００Cの積層構造を有する。
本第４の実施形態に係る固体撮像装置１０Ｃは、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
固体撮像装置１０Ｃは、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第２の基板１２０上に第１の基板１１０が積層された構造を有する。
また、本第４の実施形態に係る固体撮像装置１０Cは、読み出し画素２００と画素信号処理部４００Cの積層構造を有する。
本第４の実施形態に係る固体撮像装置１０Ｃは、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
固体撮像装置１０Ｃは、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第２の基板１２０上に第１の基板１１０が積層された構造を有する。
第１の基板１１０には読み出し画素２００が形成され、第２の基板１２０には画素信号処理部４００Ｃが形成されている。
このような積層構造において、第１の基板１１０の読み出し画素２００の出力ノードと第２の基板１２０の画素信号処理部４００Ｃの入力ノードＮＤ４０１とが、たとえば図１０に示すように、それぞれビア（Ｄｉｅ－ｔｏ－Ｄｉｅ Ｖｉａ）やマイクロバンプ等を用いて電気的な接続が行われている。
（第５の実施形態）
図１１は、本発明の第５の実施形態に係る画素信号処理部の構成例を示す回路図である。
図１２は、本発明の第５の実施形態に係る画素信号処理部の第１変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
図１３は、本発明の第５の実施形態に係る画素信号処理部の第２変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
図１１は、本発明の第５の実施形態に係る画素信号処理部の構成例を示す回路図である。
図１２は、本発明の第５の実施形態に係る画素信号処理部の第１変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
図１３は、本発明の第５の実施形態に係る画素信号処理部の第２変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
本第５の実施形態の画素信号処理部４００Ｄが第２の実施形態の画素信号処理部４００Ａが異なる点は、次の通りである。
本第５の実施形態の画素信号処理部４００Ｄでは、第１の読み出し部４１０Ｄおよび第２の読み出し部４２０Ｄは、第１のサンプリングキャパシタＣＳ４１１と第２のサンプリングキャパシタＣＣ４２１が共用され、帰還キャパシタＣＦ４１１と減衰用キャパシタとＣＳＨ４２１が共用されている。
本例では、第１のサンプリングキャパシタＣＳ４１１および帰還キャパシタＣＦ４１１が用いられている。
本第５の実施形態の画素信号処理部４００Ｄでは、第１の読み出し部４１０Ｄおよび第２の読み出し部４２０Ｄは、第１のサンプリングキャパシタＣＳ４１１と第２のサンプリングキャパシタＣＣ４２１が共用され、帰還キャパシタＣＦ４１１と減衰用キャパシタとＣＳＨ４２１が共用されている。
本例では、第１のサンプリングキャパシタＣＳ４１１および帰還キャパシタＣＦ４１１が用いられている。
本第５の実施形態の画素信号処理部４００Dの各構成要素の接続は以下のように行われている。
画素信号処理部４００Ｄにおいて、入力ノードＮＤ４０１にサンプリングキャパシタＣＳ４１１が接続され、サンプリングキャパシタＣＳ４１１と第１の演算増幅器であるアンプ４１１Ｄの反転入力端子（－）に接続された第１のノードＮＤ４１１との間に第１の入力スイッチ４１２が接続され、サンプリングキャパシタＣＳ４１１とアンプ４１１Ｄの非反転入力端子（＋）に接続された第３のノードＮＤ４１３との間に第２の入力スイッチ４２１が接続されている。
アンプ４１１Ｄの出力端子に接続された第２のノードＮＤ４１２と反転入力端子（－）に接続された第１のノードＮＤ４１１との間に帰還キャパシタＣＦ４１１が接続され、アンプ４１１Ｄの出力端子に接続された第２のノードＮＤ４１２と反転入力端子（－）に接続された第１のノードＮＤ４１１との間にリセットスイッチＲＳＴ４１１が接続されている。
帰還キャパシタＣＦ４１１の一方の電極側とアンプ４１１Ｄの反転入力端子（－）に接続された第１のノードＮＤ４１１との間に第６のスイッチ４１６が接続され、帰還キャパシタＣＦ４１１の他方の電極側とアンプ４１１Ｄの出力端子に接続された第２のノードＮＤ４１２との間に第７のスイッチ４１７が接続され、帰還キャパシタＣＦ４１１の一方の電極側とアンプ４１１Ｄの非反転入力端子（＋）に接続された第３のノードＮＤ４１３との間に第８のスイッチ４１８が接続され、帰還キャパシタＣＦ４１１の他方の電極側と基準電位ＶＳＳとの間に第９のスイッチ４１９が接続され、アンプ４１１Ｄの非反転入力端子（＋）に接続された第３のノードＮＤ４１３と参照電位ＶＢとの間に第３のスイッチ４１４が接続されている。
アンプ４１１Ｄの出力端子に接続された第２のノードＮＤ４１２と反転入力端子（－）に接続された第１のノードＮＤ４１１との間に帰還キャパシタＣＦ４１１が接続され、アンプ４１１Ｄの出力端子に接続された第２のノードＮＤ４１２と反転入力端子（－）に接続された第１のノードＮＤ４１１との間にリセットスイッチＲＳＴ４１１が接続されている。
帰還キャパシタＣＦ４１１の一方の電極側とアンプ４１１Ｄの反転入力端子（－）に接続された第１のノードＮＤ４１１との間に第６のスイッチ４１６が接続され、帰還キャパシタＣＦ４１１の他方の電極側とアンプ４１１Ｄの出力端子に接続された第２のノードＮＤ４１２との間に第７のスイッチ４１７が接続され、帰還キャパシタＣＦ４１１の一方の電極側とアンプ４１１Ｄの非反転入力端子（＋）に接続された第３のノードＮＤ４１３との間に第８のスイッチ４１８が接続され、帰還キャパシタＣＦ４１１の他方の電極側と基準電位ＶＳＳとの間に第９のスイッチ４１９が接続され、アンプ４１１Ｄの非反転入力端子（＋）に接続された第３のノードＮＤ４１３と参照電位ＶＢとの間に第３のスイッチ４１４が接続されている。
このような構成において、第１変換利得信号読み出しモード時には、図１２に示すように、第１の入力スイッチ４１２、第３のスイッチ４１４、第６のスイッチ４１６、および第７のスイッチ４１７が導通状態に保持される。
一方、第２の入力スイッチ４２１、リセットスイッチＲＳＴ４１１、第８のスイッチ４１８、および第９のスイッチ４１９が非導通状態に保持される。
一方、第２の入力スイッチ４２１、リセットスイッチＲＳＴ４１１、第８のスイッチ４１８、および第９のスイッチ４１９が非導通状態に保持される。
第２変換利得信号読み出しモード時には、図１３に示すように、第１の入力スイッチ４１２、第３のスイッチ４１４、第６のスイッチ４１６、および第７のスイッチ４１７が非導通状態に保持される。
一方、第２の入力スイッチ４２１、リセットスイッチＲＳＴ４１１、第８のスイッチ４１８、および第９のスイッチ４１９が導通状態に保持される。
一方、第２の入力スイッチ４２１、リセットスイッチＲＳＴ４１１、第８のスイッチ４１８、および第９のスイッチ４１９が導通状態に保持される。
本第５の実施形態によれば、上述した第２の実施形態の効果と同様の効果を得られることはもとより、部品点数を削減でき、画素サイズの縮小化を図ることができ、ひいては、積層構造の簡単化を図ることが可能となる。
たとえば、積層構造において、上層の第１の基板１１０側にサンプリングキャパシタＣＳ４１１または帰還キャパシタＣＦ４１１の一方を配置した場合、下層の第２の基板１２９には残りの他方の帰還キャパシタＣＦ４１１またはサンプリングキャパシタＣＳ４１１の１つのみを配置すれば良いことなる。
たとえば、積層構造において、上層の第１の基板１１０側にサンプリングキャパシタＣＳ４１１または帰還キャパシタＣＦ４１１の一方を配置した場合、下層の第２の基板１２９には残りの他方の帰還キャパシタＣＦ４１１またはサンプリングキャパシタＣＳ４１１の１つのみを配置すれば良いことなる。
（第６の実施形態）
図１４は、本発明の第６の実施形態に係る画素信号処理部の構成例を示す回路図である。
図１５は、本発明の第６の実施形態に係る画素信号処理部の第１変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
図１６は、本発明の第６の実施形態に係る画素信号処理部の第２変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
図１４は、本発明の第６の実施形態に係る画素信号処理部の構成例を示す回路図である。
図１５は、本発明の第６の実施形態に係る画素信号処理部の第１変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
図１６は、本発明の第６の実施形態に係る画素信号処理部の第２変換利得信号読み出しモード時におけるアクティブ系回路を説明するための回路図である。
本第６の実施形態の画素信号処理部４００Ｅが第２の実施形態の画素信号処理部４００Ａが異なる点は、次の通りである。
本第６の実施形態の画素信号処理部４００Ｅでは、第１の読み出し部４１０Ｅおよび第２の読み出し部４２０Ｅは、第１のサンプリングキャパシタＣＳ４１１と第２のサンプリングキャパシタＣＣ４２１が共用されている。
本例では、第１のサンプリングキャパシタＣＳ４１１が用いられている。
本第６の実施形態の画素信号処理部４００Ｅでは、第１の読み出し部４１０Ｅおよび第２の読み出し部４２０Ｅは、第１のサンプリングキャパシタＣＳ４１１と第２のサンプリングキャパシタＣＣ４２１が共用されている。
本例では、第１のサンプリングキャパシタＣＳ４１１が用いられている。
本第６の実施形態の画素信号処理部４００Ｅの各構成要素の接続は以下のように行われている。
画素信号処理部４００Ｅにおいて、入力ノードＮＤ４０１にサンプリングキャパシタＣＳ４１１が接続され、サンプリングキャパシタＣＳ４１１と第１の演算増幅器であるアンプ４１１Ｅの反転入力端子（－）に接続された第１のノードＮＤ４１１との間に第１の入力スイッチ４１２が接続され、サンプリングキャパシタＣＳ４１１とアンプ４１１Ｅの非反転入力端子（＋）に接続された第３のノードＮＤ４１３との間に２の入力スイッチ４２１が接続されている。
アンプ４１１Ｅの出力端子と反転入力端子（－）に接続された第１のノードＮＤ４１１との間に帰還キャパシタＣＦ４１１が接続され、アンプ４１１Ｅの出力端子に接続された第２のノードＮＤ４１２と反転入力端子（－）に接続された第１のノードＮＤ４１１との間にリセットスイッチＲＳＴ４１１が接続され、サンプリングキャパシタＣＳ４１１の一方の電極側と第１の入力スイッチ４１２および第２の入力スイッチ４２１との接続ノードＮＤ４０３と減衰用キャパシタＣＳＨ４２１との間に第１０のスイッチ４１１０が接続され、アンプ４１１Ｅの非反転入力端子（＋）と参照電位とＶＢの間に第３のスイッチ４１４が接続されている。
アンプ４１１Ｅの出力端子と反転入力端子（－）に接続された第１のノードＮＤ４１１との間に帰還キャパシタＣＦ４１１が接続され、アンプ４１１Ｅの出力端子に接続された第２のノードＮＤ４１２と反転入力端子（－）に接続された第１のノードＮＤ４１１との間にリセットスイッチＲＳＴ４１１が接続され、サンプリングキャパシタＣＳ４１１の一方の電極側と第１の入力スイッチ４１２および第２の入力スイッチ４２１との接続ノードＮＤ４０３と減衰用キャパシタＣＳＨ４２１との間に第１０のスイッチ４１１０が接続され、アンプ４１１Ｅの非反転入力端子（＋）と参照電位とＶＢの間に第３のスイッチ４１４が接続されている。
このような構成において、第１変換利得信号読み出しモード時には、図１５に示すように、第１の入力スイッチ４１２、および第３のスイッチ４１４が導通状態に保持される。
一方、リセットスイッチＲＳＴ４１１、第１０のスイッチ４１１０、および第２の入力スイッチ４２１が非導通状態に保持される。
一方、リセットスイッチＲＳＴ４１１、第１０のスイッチ４１１０、および第２の入力スイッチ４２１が非導通状態に保持される。
第２変換利得信号読み出しモード時には、第１の入力スイッチ４１２、および第３のスイッチ４１４が非導通状態に保持される。
一方、リセットスイッチ、ＲＳＴ４１１、第１０のスイッチ４１１０、および第２の入力スイッチ４２１が導通状態に保持される。
一方、リセットスイッチ、ＲＳＴ４１１、第１０のスイッチ４１１０、および第２の入力スイッチ４２１が導通状態に保持される。
本第６の実施形態によれば、上述した第２の実施形態の効果と同様の効果を得られることはもとより、部品点数を削減でき、画素サイズの縮小化を図ることができ、ひいては、積層構造の簡単化を図ることが可能となる。
たとえば、積層構造において、上層の第１の基板１１０側にサンプリングキャパシタＣＳ４１１または帰還キャパシタＣＦ４１１の一方を配置した場合、下層の第２の基板１２９には残りの他方の帰還キャパシタＣＦ４１１またはサンプリングキャパシタＣＳ４１１の１つのみを配置すれば良いことなる。
また、本第６の実施形態によれば、上述した第５の実施形態と比較すると、スイッチ数を削減でき、また、利得調整が容易になる。
たとえば、積層構造において、上層の第１の基板１１０側にサンプリングキャパシタＣＳ４１１または帰還キャパシタＣＦ４１１の一方を配置した場合、下層の第２の基板１２９には残りの他方の帰還キャパシタＣＦ４１１またはサンプリングキャパシタＣＳ４１１の１つのみを配置すれば良いことなる。
また、本第６の実施形態によれば、上述した第５の実施形態と比較すると、スイッチ数を削減でき、また、利得調整が容易になる。
（第７の実施形態）
図１７は、本発明の第７の実施形態に係る画素信号処理部の構成例を示す回路図である。
図１７は、本発明の第７の実施形態に係る画素信号処理部の構成例を示す回路図である。
本第７の実施形態の画素信号処理部４００Ｆが第１の実施形態の画素信号処理部４００が異なる点は、次の通りである。
第１の実施形態の画素信号処理部４００は、読み出し対象信号が２種のデュアル変換利得信号である。
これに対して、本第７の実施形態の画素信号処理部４００Ｆでは、読み出し対象信号が複数種、本第７の実施形態では３種のトリプル変換利得信号である。
第１の実施形態の画素信号処理部４００は、読み出し対象信号が２種のデュアル変換利得信号である。
これに対して、本第７の実施形態の画素信号処理部４００Ｆでは、読み出し対象信号が複数種、本第７の実施形態では３種のトリプル変換利得信号である。
本第７の実施形態の画素信号処理部４００Ｆの第１の読み出し部４１０Ｆにおいて、第１の演算増幅器であるアンプ４１１Ｆの入力チャネルが、１チャネルから２チャネルを持つように構成されている。
具体的には、アンプ４１１Ｆの反転入力端子（－）を２チャネルに増加している。すなわち、アンプ４１１Ｆは、反転入力端子（－）が、図４の第１の反転入力端子に加えて、第２反転入力端子（－）２を含む。
そして、第１の読み出し部４１０Ｆは、さらに、アンプ４１１Ｆの第２反転入力端子（－）２と入力ノードＮＤ４０１との間に直列に接続された第３の入力スイッチ４１２－２および第３のサンプリングキャパシタＣＳ４１２と、接続ノードＮＤ４０２に接続されたアンプ４１１Ｆの出力端子と第２反転入力端子（－）２との間に接続された第２帰還キャパシタＣＦ４１２と、接続ノードＮＤ４０２に接続されたアンプ４１１Ｆの出力端子と反転入力端子（－）２との間に接続された第２リセットスイッチＲＳＴ４１２と、を含み、アンプ４１１Ｆの非反転入力端子（＋）は基準電位ＶＳＳに接続されている。
具体的には、アンプ４１１Ｆの反転入力端子（－）を２チャネルに増加している。すなわち、アンプ４１１Ｆは、反転入力端子（－）が、図４の第１の反転入力端子に加えて、第２反転入力端子（－）２を含む。
そして、第１の読み出し部４１０Ｆは、さらに、アンプ４１１Ｆの第２反転入力端子（－）２と入力ノードＮＤ４０１との間に直列に接続された第３の入力スイッチ４１２－２および第３のサンプリングキャパシタＣＳ４１２と、接続ノードＮＤ４０２に接続されたアンプ４１１Ｆの出力端子と第２反転入力端子（－）２との間に接続された第２帰還キャパシタＣＦ４１２と、接続ノードＮＤ４０２に接続されたアンプ４１１Ｆの出力端子と反転入力端子（－）２との間に接続された第２リセットスイッチＲＳＴ４１２と、を含み、アンプ４１１Ｆの非反転入力端子（＋）は基準電位ＶＳＳに接続されている。
画素信号処理部４００Ｆにおいては、第１の入力スイッチ４１２は第１変換利得信号読み出しモード時に導通状態に保持される。
第２の入力スイッチ４２１は第２変換利得信号読み出しモード時に導通状態に保持される。
第３の入力スイッチ４１２－２は、第１変換利得と第２変換利得の中間の第３変換利得信号読み出しモード時に導通状態に保持される。
第２の入力スイッチ４２１は第２変換利得信号読み出しモード時に導通状態に保持される。
第３の入力スイッチ４１２－２は、第１変換利得と第２変換利得の中間の第３変換利得信号読み出しモード時に導通状態に保持される。
なお、本第７の実施形態の読み出し画素２００Ｆは、たとえば読み出し部７０の制御の下、指定されるデュアル変換利得読み出しモード期間に、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）で画素信号の読み出しを行う第１変換利得モード読み出しと、第２容量に応じた第２変換利得（低変換利得：ＬＣＧ）で画素信号の読み出しを行う第２変換利得モード読み出しを行うことが可能に構成される。
そして、画素信号処理部４００Ｆの回路系において、反転高利得処理（Ｉ－ＨＣＧ）、反転低利得処理（Ｉ－ＬＣＧ）、および非反転減衰処理（Ｎ－ＡＴＴ）が行われる。
本第７の実施形態では、画素信号処理部４００Ｆの回路系においては、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）と第２容量に応じた第２変換利得（低変換利得：ＬＣＧ）の中間値を持つ第３容量（第１容量、第２容量と異なる）に応じた第３変換利得（中変換利得：ＭＣＧ）で画素信号の読み出しを行う。
そして、画素信号処理部４００Ｆの回路系において、反転高利得処理（Ｉ－ＨＣＧ）、反転低利得処理（Ｉ－ＬＣＧ）、および非反転減衰処理（Ｎ－ＡＴＴ）が行われる。
本第７の実施形態では、画素信号処理部４００Ｆの回路系においては、第１容量に応じた第１変換利得（高変換利得：ＨＣＧ）と第２容量に応じた第２変換利得（低変換利得：ＬＣＧ）の中間値を持つ第３容量（第１容量、第２容量と異なる）に応じた第３変換利得（中変換利得：ＭＣＧ）で画素信号の読み出しを行う。
このように、本第７の実施形態によれば、第１変換利得（高変換利得）ＨＣＧと第２変換利得（低変換利得）ＬＣＧとの間に、第３変換利得（中変換利得）ＭＣＧを間に挟むことで、第１変換利得（高変換利得）ＨＣＧと第３変換利得（中変換利得）ＭＣＧはＣＤＳ動作により繋ぎ点でのＳＮＲ劣化を最小にでき、さらに第２変換利得（低変換利得）ＬＣＧはＤＤＳ動作であるが第３変換利得（中変換利得）ＭＣＧから繋ぐことで信号量が大きい領域(=ＳＮＲが高い領域)でモード遷移ができてＳＮＲ劣化を極力少なくすることを可能としている。
図１８（Ａ）～（Ｇ）は、本第７の実施形態に係る固体撮像装置の変換利得読み出しモードにおける読み出し画素からの画素信号の読み出し動作を説明するためのタイミングチャートである。
図１９（Ａ）～（Ｃ）は、本第７の実施形態に係る固体撮像装置の変換利得読み出しモードの低照度下、中照度下、高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１９（Ａ）～（Ｃ）は、本第７の実施形態に係る固体撮像装置の変換利得読み出しモードの低照度下、中照度下、高照度下における動作を説明するための動作シーケンスおよびポテンシャル遷移を示す図である。
図１８（Ａ）は読み出し画素２００ＦのリセットトランジスタＲＳＴ１１－Ｔｒの制御信号ＲＳＴを、図１８（Ｂ）は読み出し画素２００Ｆの蓄積トランジスタＳＧ１１－Ｔｒの制御信号ＳＧを、図１８（Ｃ）は読み出し画素２００Ｆの転送トランジスタＴＧ１１－Ｔｒの制御信号ＴＧをそれぞれ示している。
図１８（Ｄ）は画素信号処理部４００Ｆの第１の読み出し部４１０Ｆの第１の入力スイッチ４１２、出力スイッチ４１３の制御信号φ１、第２の読み出し部４２０の第２の入力スイッチ４２１、並びに、ＡＤ変換部４３０の第３の入力スイッチ４３３の制御信号φ２を示している。
図１８（Ｅ）は画素信号処理部４００Ｆの第１の読み出し部４１０Ｆの第１のリセットスイッチＲＳＴ４１１の制御信号ＲＳＴ＿ＨＣＧ、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号ＲＳＴ＿ＬＣＧを示している。
図１８（Ｆ）は読み出し画素２００Ｆから読み出される画素信号ＰＩＸＯＵＴを、図１８（Ｇ）は画素信号処理部４００Ｆの第１の読み出し部４１０Ｆおよび第２の読み出し部４２０Ｆの増幅出力信号ＡＭＰＯＵＴを示している。
図１８（Ｄ）は画素信号処理部４００Ｆの第１の読み出し部４１０Ｆの第１の入力スイッチ４１２、出力スイッチ４１３の制御信号φ１、第２の読み出し部４２０の第２の入力スイッチ４２１、並びに、ＡＤ変換部４３０の第３の入力スイッチ４３３の制御信号φ２を示している。
図１８（Ｅ）は画素信号処理部４００Ｆの第１の読み出し部４１０Ｆの第１のリセットスイッチＲＳＴ４１１の制御信号ＲＳＴ＿ＨＣＧ、並びに、ＡＤ変換部４３０の第２のリセットスイッチＲＳＴ４３１の制御信号ＲＳＴ＿ＬＣＧを示している。
図１８（Ｆ）は読み出し画素２００Ｆから読み出される画素信号ＰＩＸＯＵＴを、図１８（Ｇ）は画素信号処理部４００Ｆの第１の読み出し部４１０Ｆおよび第２の読み出し部４２０Ｆの増幅出力信号ＡＭＰＯＵＴを示している。
画素信号処理部４００Ｆにおいて、変換利得信号の読み出し処理は以下のように行われる。
読み出し画素２００Ｆは、２つの変換利得に応じた信号方向（レベル遷移方向）が逆方向である第１変換利得信号（ＨＣＧＲＳＴ、ＨＣＧＳＩＧ）および第２変換利得信号（ＬＣＧＲＳＴ、ＬＣＧＳＩＧ）を画素信号として読み出し可能である。
そして、画素信号処理部４００Ｆは、まず、第１の読み出し部４１０Ｆにおいて、第１変換利得ＨＣＧと第２変換利得ＬＣＧの中間値を持つ第３変換利得ＭＣＧによる第３の読み出しリセット信号ＭＣＧＲＳＴの反転読み出しを行う（LCG x I-LCG)。
次いで、第１の読み出し部４１０Ｆにおいて、第１変換利得ＨＣＧによる第１の読み出しリセット信号ＨＣＧＲＳＴの反転読み出しを行う（HCG x I-HＣG）。
次いで、第１の読み出し部４１０Ｆにおいて、第１変換利得ＨＣＧによる第１の読み出し輝度信号ＨＣＧＳＩＧの反転読み出しを行う（HCG x I-HＣG）。
次いで、第１の読み出し部４１０Ｆにおいて、第３変換利得ＭＣＧによる第３の読み出し輝度信号ＭＣＧＳＩＧの反転読み出しを行う（LCG x I-LＣG）。
さらに、第２の読み出し部４２０Ｆにおいて、第２変換利得ＬＣＧによる第２の読み出し輝度信号ＬＣＧＳＩＧの非反転読み出しを行う（LCG x N-AT）。
次いで、第２の読み出し部４２０Ｆにおいて、第２変換利得ＬＣＧによる第２の読み出しリセット信号ＬＣＧの非反転読み出しを行う（LCG x N-AT）。
読み出し画素２００Ｆは、２つの変換利得に応じた信号方向（レベル遷移方向）が逆方向である第１変換利得信号（ＨＣＧＲＳＴ、ＨＣＧＳＩＧ）および第２変換利得信号（ＬＣＧＲＳＴ、ＬＣＧＳＩＧ）を画素信号として読み出し可能である。
そして、画素信号処理部４００Ｆは、まず、第１の読み出し部４１０Ｆにおいて、第１変換利得ＨＣＧと第２変換利得ＬＣＧの中間値を持つ第３変換利得ＭＣＧによる第３の読み出しリセット信号ＭＣＧＲＳＴの反転読み出しを行う（LCG x I-LCG)。
次いで、第１の読み出し部４１０Ｆにおいて、第１変換利得ＨＣＧによる第１の読み出しリセット信号ＨＣＧＲＳＴの反転読み出しを行う（HCG x I-HＣG）。
次いで、第１の読み出し部４１０Ｆにおいて、第１変換利得ＨＣＧによる第１の読み出し輝度信号ＨＣＧＳＩＧの反転読み出しを行う（HCG x I-HＣG）。
次いで、第１の読み出し部４１０Ｆにおいて、第３変換利得ＭＣＧによる第３の読み出し輝度信号ＭＣＧＳＩＧの反転読み出しを行う（LCG x I-LＣG）。
さらに、第２の読み出し部４２０Ｆにおいて、第２変換利得ＬＣＧによる第２の読み出し輝度信号ＬＣＧＳＩＧの非反転読み出しを行う（LCG x N-AT）。
次いで、第２の読み出し部４２０Ｆにおいて、第２変換利得ＬＣＧによる第２の読み出しリセット信号ＬＣＧの非反転読み出しを行う（LCG x N-AT）。
本第７の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができる。
さらに、本第７の実施形態によれば、第１変換利得（高変換利得）ＨＣＧと第２変換利得（低変換利得）ＬＣＧとの間に、第３変換利得（中変換利得）ＭＣＧを間に挟むことで、第１変換利得（高変換利得）ＨＣＧと第３変換利得（中変換利得）ＭＣＧはＣＤＳ動作により繋ぎ点でのＳＮＲ劣化を最小にでき、さらに第２変換利得（低変換利得）ＬＣＧはＤＤＳ動作であるが第３変換利得（中変換利得）ＭＣＧから繋ぐことで信号量が大きい領域(=ＳＮＲが高い領域)でモード遷移ができてＳＮＲ劣化を極力少なくすることが可能となる。
さらに、本第７の実施形態によれば、第１変換利得（高変換利得）ＨＣＧと第２変換利得（低変換利得）ＬＣＧとの間に、第３変換利得（中変換利得）ＭＣＧを間に挟むことで、第１変換利得（高変換利得）ＨＣＧと第３変換利得（中変換利得）ＭＣＧはＣＤＳ動作により繋ぎ点でのＳＮＲ劣化を最小にでき、さらに第２変換利得（低変換利得）ＬＣＧはＤＤＳ動作であるが第３変換利得（中変換利得）ＭＣＧから繋ぐことで信号量が大きい領域(=ＳＮＲが高い領域)でモード遷移ができてＳＮＲ劣化を極力少なくすることが可能となる。
以上説明した固体撮像装置１０，１０Ａ～１０Ｆは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図２０は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器３００は、図２０に示すように、本実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆが適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)3３０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）４２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)3３０を有する。
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ～１０Ｆ・・・固体撮像装置、２０・・・画素部、２００，２００Ｆ・・・読み出し画素、ＰＤ１１・・・フォトダイオード、ＦＤ１１・・・フローティングディフュージョン、ＴＧ１１－Ｔｒ・・・転送トランジスタ、ＲＳＴ１１-Ｔｒ・・・リセットトランジスタ、ＳＦ１１－Ｔｒ・・・ソースフォロワトランジスタ、ＳＧ１１－Ｔｒ・・・蓄積トランジスタ、ＣＳ１１・・・蓄積キャパシタ、３０・・・垂直走査回路、４０・・・読み出し回路、４００，４００Ａ～４００F・・・画素信号処理部、４１０，４１０Ａ～４１０Ｆ・・・第１の読み出し部、４１１，４１１Ａ～４１１Ｆ・・・アンプ（第１の演算増幅器）、ＮＤ４０１・・・入力ノード、ＮＤ４０２・・・接続ノード、４２０，４２０Ａ～４２０Ｆ・・・第２の読み出し部、４２１・・・第２の入力ノード、４３０・・・ＡＤ変換部、４３１・・・アンプ（第２の演算増幅器）、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。
Claims (20)
- 光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、
前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む
固体撮像装置。 - 前記第１の読み出し部は、
反転入力端子が前記入力ノードに接続される第１の演算増幅器を含む
請求項１記載の固体撮像装置。 - 前記第１の読み出し部は、
前記第１の演算増幅器の反転入力端子と前記入力ノードとの間に直列に接続された第１の入力スイッチおよび第１のサンプリングキャパシタと、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に接続された帰還キャパシタと、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に接続されたリセットスイッチと、を含み、
前記第１の入力スイッチは第１変換利得信号読み出しモード時に導通状態に保持され、
前記第１の演算増幅器の非反転入力端子は少なくとも参照電位に接続可能である
請求項２記載の固体撮像装置。 - 前記第２の読み出し部は、
前記入力ノードと前記接続ノード間に接続された第２の入力スイッチを含み、
前記第２の入力スイッチは第２変換利得信号読み出しモード時に導通状態に保持される
請求項３記載の固体撮像装置。 - 前記画素信号処理部は、
前記第１の読み出し部および前記第２の読み出し部により共用される第１の演算増幅器を含み、さらに、
前記第１の読み出し部は、
前記第１の演算増幅器の反転入力端子と前記入力ノードとの間に直列に接続された第１の入力スイッチおよび第１のサンプリングキャパシタと、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に接続された帰還キャパシタと、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に接続されたリセットスイッチと、
前記非反転入力端子と参照電位とを選択的に接続する第３のスイッチと、を含み、
前記第２の読み出し部は、
前記入力ノードと前記非反転入力端子との間に直列に接続された前記第２の入力スイッチおよび第２のサンプリングキャパシタと、
前記非反転入力端子と基準電位との間に接続された減衰用キャパシタと、を含み、
前記第１の入力スイッチおよび前記第３のスイッチは第１変換利得信号読み出しモード時に導通状態に保持され、
前記第２の入力スイッチおよび前記リセットスイッチは第２変換利得信号読み出しモード時に導通状態に保持される
請求項４記載の固体撮像装置。 - 前記第２の読み出し部は、
前記第１変換利得信号読み出しモード時に、少なくとも前記第２の入力スイッチと前記非反転入力端子との接続信号ラインを基準電位に接続可能な第４のスイッチを含む
請求項５記載の固体撮像装置。 - 前記非反転入力端子と、前記第２のサンプリングキャパシタおよび前記減衰用キャパシタの接続ノードとを選択的に接続可能な第５のスイッチを含む
請求項５記載の固体撮像装置。 - 前記第１の読み出し部および前記第２の読み出し部は、
前記第１のサンプリングキャパシタと第２のサンプリングキャパシタが共用され、
前記帰還キャパシタと前記減衰用キャパシタとが共用されている
請求項５記載の固体撮像装置。 - 前記入力ノードに前記サンプリングキャパシタが接続され、
前記サンプリングキャパシタと前記第１の演算増幅器の反転入力端子との間に前記第１の入力スイッチが接続され、
前記サンプリングキャパシタと前記第１の演算増幅器の非反転入力端子との間に前記第２の入力スイッチが接続され、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に前記帰還キャパシタが接続され、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に前記リセットスイッチが接続され、
前記帰還キャパシタの一方の電極側と前記第１の演算増幅器の反転入力端子との間に第６のスイッチが接続され、
前記帰還キャパシタの他方の電極側と前記第１の演算増幅器の出力端子との間に第７のスイッチが接続され、
前記帰還キャパシタの一方の電極側と前記第１の演算増幅器の非反転入力端子との間に第８のスイッチが接続され、
前記帰還キャパシタの他方の電極側と基準電位との間に第９のスイッチが接続され、
前記第１の演算増幅器の非反転入力端子と前記参照電位との間に前記第３のスイッチが接続されている
請求項８記載の固体撮像装置。 - 前記第１変換利得信号読み出しモード時には、
前記第１の入力スイッチ、前記第３のスイッチ、前記第６のスイッチ、および前記第７のスイッチが導通状態に保持され、
前記第２の入力スイッチ、前記リセットスイッチ、前記第８のスイッチ、および前記第９のスイッチが非導通状態に保持され、
前記第２変換利得信号読み出しモード時には、
前記第１の入力スイッチ、前記第３のスイッチ、前記第６のスイッチ、および前記第７のスイッチが非導通状態に保持され、
前記第２の入力スイッチ、前記リセットスイッチ、前記第８のスイッチ、および前記第９のスイッチが導通状態に保持される
請求項９記載の固体撮像装置。 - 前記第１の読み出し部および前記第２の読み出し部は、
前記第１のサンプリングキャパシタと第２のサンプリングキャパシタが共用されている
請求項５記載の固体撮像装置。 - 前記入力ノードに前記サンプリングキャパシタが接続され、
前記サンプリングキャパシタと前記第１の演算増幅器の反転入力端子との間に第１の入力スイッチが接続され、
前記サンプリングキャパシタと前記第１の演算増幅器の非反転入力端子との間に前記第２の入力スイッチが接続され、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に前記帰還キャパシタが接続され、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と前記反転入力端子との間に前記リセットスイッチが接続され、
前記サンプリングキャパシタの一方の電極側と第１の入力スイッチおよび第２の入力スイッチとの接続ノードと前記減衰用キャパシタとの間に第１０のスイッチが接続され、
前記第１の演算増幅器の非反転入力端子と前記参照電位との間に第３のスイッチが接続されている
請求項１１記載の固体撮像装置。 - 前記第１変換利得信号読み出しモード時には、
第１の入力スイッチ、および前記第３のスイッチが導通状態に保持され、
前記リセットスイッチ、および前記第１０のスイッチが非導通状態に保持され、
前記第２変換利得信号読み出しモード時には、
第１の入力スイッチ、および前記第３のスイッチが非導通状態に保持され、
前記リセットスイッチ、および前記第１０のスイッチが導通状態に保持される
請求項１２記載の固体撮像装置。 - 前記第１の演算増幅器は、
前記反転入力端子が、前記反転入力端子用の第１の反転入力端子に加えて、少なくとも第２反転入力端子を含み、
前記第１の読み出し部は、さらに、
前記第１の演算増幅器の第２反転入力端子と前記入力ノードとの間に直列に接続された第３の入力スイッチおよび第３のサンプリングキャパシタと、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と第２反転入力端子との間に接続された第２帰還キャパシタと、
前記接続ノードに接続された前記第１の演算増幅器の出力端子と第２の反転入力端子との間に接続された第２リセットスイッチと、を含み、
前記第１の演算増幅器の非反転入力端子は少なくとも参照電位に接続可能である
請求項４または１３記載の固体撮像装置。 - 前記第１の入力スイッチは第１変換利得信号読み出しモード時に導通状態に保持され、
前記第２の入力スイッチは第２変換利得信号読み出しモード時に導通状態に保持され、
前記第３の入力スイッチは、前記第１変換利得と前記第２変換利得の中間の第３変換利得信号読み出しモード時に導通状態に保持される
請求項１４記載の固体撮像装置。 - 前記読み出し画素は、
２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能であり、
前記画素信号処理部は、
第１変換利得信号読み出しモード時に、前記第１の読み出し部において、第１変換利得による第１の読み出しリセット信号の反転読み出しを行い、次いで、
第１変換利得による第１の読み出し輝度信号の反転読み出しを行い、
第２変換利得信号読み出しモード時に、前記第２の読み出し部において、第２変換利得による第２の読み出し輝度信号の非反転読み出しを行い、次いで、
第２変換利得による第２の読み出しリセット信号の非反転読み出しを行う
請求項１から１３のいずれか一に記載の固体撮像装置。 - 前記読み出し画素は、
変換利得に応じた信号方向が逆方向である少なくとも第１変換利得信号および第２変換利得信号を画素信号として読み出し可能であり、
前記画素信号処理部は、
前記第１の読み出し部において、第１変換利得と第２変換利得の中間値を持つ第３変換利得による第３の読み出しリセット信号の反転読み出しを行い、次いで、
前記第１の読み出し部において、第１変換利得による第１の読み出しリセット信号の反転読み出しを行い、次いで、
前記第１の読み出し部において、第１変換利得による第１の読み出し輝度信号の反転読み出しを行い、次いで、
前記第１の読み出し部において、第３変換利得による第３の読み出し輝度信号の反転読み出しを行い、
前記第２の読み出し部において、第２変換利得による第２の読み出し輝度信号の非反転読み出しを行い、次いで、
前記第２の読み出し部において、第２変換利得による第２の読み出しリセット信号の非反転読み出しを行う
請求項１４または１５記載の固体撮像装置。 - 前記画素信号処理部は、
前記第１の読み出し部および第２の読み出し部で処理され、前記接続ノードにより出力される画素信号をアナログ信号からデジタル信号に変換するアナログデジタル（ＡＤ）変換部を有し、
前記第１の読み出し部または前記ＡＤ変換部は、
第１の演算増幅器の出力端子と前記接続ノードとの接続ライン上に配置されたサンプルホールドスイッチを含み、
前記ＡＤ変換部は、
第２の演算増幅器と、
前記第２の演算増幅器の反転入力端子と前記サンプルホールドスイッチとの間に接続された入力キャパシタと、
前記第２の演算増幅器の反転入力端子に接続され、前記第２変換利得信号読み出しモード時に導通状態に保持される第１１のスイッチと、
前記第１１のスイッチと基準電位との間に接続されたサンプルホールドキャパシタと、
前記第２の演算増幅器の反転入力端子と出力端子との間に接続され、前記第２変換利得信号読み出しモード時に導通状態に保持される第３のリセットスイッチと、を含み、
前記第２の演算増幅器の非反転入力端子は、参照電位または前記第２の演算増幅器の出力端子に接続可能である
請求項２に記載の固体撮像装置。 - 光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、
前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む
固体撮像装置の駆動方法であって、
第１変換利得信号読み出しモード時に、前記第１の読み出し部において、第１変換利得による第１の読み出しリセット信号の反転読み出しを行い、次いで、
第１変換利得による第１の読み出し輝度信号の反転読み出しを行い、
第２変換利得信号読み出しモード時に、前記第２の読み出し部において、第２変換利得による第２の読み出し輝度信号の非反転読み出しを行い、次いで、
第２変換利得による第２の読み出しリセット信号の非反転読み出しを行う
固体撮像装置の駆動方法。 - 固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換を行い、少なくとも２つの変換利得に応じた信号方向が逆方向である第１変換利得信号および第２変換利得信号を画素信号として読み出し可能な読み出し画素と、
前記読み出し画素から読み出された前記画素信号を処理する画素信号処理部と、を含み、
前記画素信号処理部は、
前記読み出し画素から読み出された画素信号が入力される入力ノードと、
次段回路と接続される接続ノードと、
前記入力ノードに入力される画素信号のうち前記第１変換利得信号の信号方向を反転させ、反転第１変換利得信号を前記接続ノードに出力する第１の読み出し部と、
前記入力ノードに入力される画素信号のうち前記第２変換利得信号の信号方向を保持して、非反転第２変換利得信号を前記接続ノードに出力する第２の読み出し部と、を含む
電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021102293A JP7796378B2 (ja) | 2021-06-21 | 2021-06-21 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| US17/842,279 US11849235B2 (en) | 2021-06-21 | 2022-06-16 | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| TW111122716A TWI804352B (zh) | 2021-06-21 | 2022-06-17 | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 |
| CN202210691270.6A CN115589542B (zh) | 2021-06-21 | 2022-06-17 | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021102293A JP7796378B2 (ja) | 2021-06-21 | 2021-06-21 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023001516A JP2023001516A (ja) | 2023-01-06 |
| JP7796378B2 true JP7796378B2 (ja) | 2026-01-09 |
Family
ID=84489677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021102293A Active JP7796378B2 (ja) | 2021-06-21 | 2021-06-21 | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11849235B2 (ja) |
| JP (1) | JP7796378B2 (ja) |
| CN (1) | CN115589542B (ja) |
| TW (1) | TWI804352B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230237730A1 (en) * | 2022-01-21 | 2023-07-27 | Meta Platforms Technologies, Llc | Memory structures to support changing view direction |
| US12219276B2 (en) * | 2022-03-15 | 2025-02-04 | Sony Semiconductor Solutions Corporation | Single exposure high dynamic range (HDR) analog front-end for CMOS image sensors |
| JP2024157253A (ja) * | 2023-04-25 | 2024-11-07 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| CN119605189A (zh) * | 2023-06-15 | 2025-03-11 | 北京小米移动软件有限公司 | 固体拍摄元件、以及具备固体拍摄元件的拍摄装置 |
| JP7815200B2 (ja) * | 2023-12-11 | 2026-02-17 | キヤノン株式会社 | 光電変換装置、機器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328493A (ja) | 2004-04-12 | 2005-11-24 | Shigetoshi Sugawa | 固体撮像装置、光センサおよび固体撮像装置の動作方法 |
| WO2016114153A1 (ja) | 2015-01-13 | 2016-07-21 | ソニー株式会社 | 固体撮像装置、駆動方法、及び、電子機器 |
| JP2018029254A (ja) | 2016-08-17 | 2018-02-22 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2020505855A (ja) | 2017-01-25 | 2020-02-20 | ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド | 拡張されたダイナミックレンジを備えたイメージングアレイ |
| JP2020102806A (ja) | 2018-12-25 | 2020-07-02 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2020115603A (ja) | 2019-01-17 | 2020-07-30 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5893550B2 (ja) * | 2012-04-12 | 2016-03-23 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP7072362B2 (ja) * | 2017-09-26 | 2022-05-20 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| US10432879B2 (en) * | 2018-01-16 | 2019-10-01 | Omnivision Technologies, Inc. | Dual conversion gain high dynamic range image sensor readout circuit memory storage structure |
| US10510796B1 (en) * | 2018-06-14 | 2019-12-17 | Omnivision Technologies, Inc. | Small pixels having dual conversion gain providing high dynamic range |
| KR20200075962A (ko) * | 2018-12-18 | 2020-06-29 | 삼성전자주식회사 | 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서 |
| US10972695B2 (en) * | 2019-06-04 | 2021-04-06 | Semiconductor Components Industries, Llc | Image sensors with reduced signal sampling kickback |
| US11445140B2 (en) * | 2019-08-30 | 2022-09-13 | Semiconductor Components Industries, Llc | Imaging systems with adjustable amplifier circuitry |
| JP7460345B2 (ja) * | 2019-09-30 | 2024-04-02 | ブリルニクス シンガポール プライベート リミテッド | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| CN113038042B (zh) * | 2021-03-22 | 2023-10-13 | 豪威科技(上海)有限公司 | 双转换增益图像传感器 |
-
2021
- 2021-06-21 JP JP2021102293A patent/JP7796378B2/ja active Active
-
2022
- 2022-06-16 US US17/842,279 patent/US11849235B2/en active Active
- 2022-06-17 CN CN202210691270.6A patent/CN115589542B/zh active Active
- 2022-06-17 TW TW111122716A patent/TWI804352B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328493A (ja) | 2004-04-12 | 2005-11-24 | Shigetoshi Sugawa | 固体撮像装置、光センサおよび固体撮像装置の動作方法 |
| WO2016114153A1 (ja) | 2015-01-13 | 2016-07-21 | ソニー株式会社 | 固体撮像装置、駆動方法、及び、電子機器 |
| JP2018029254A (ja) | 2016-08-17 | 2018-02-22 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2020505855A (ja) | 2017-01-25 | 2020-02-20 | ビーエイイー・システムズ・イメージング・ソリューションズ・インコーポレイテッド | 拡張されたダイナミックレンジを備えたイメージングアレイ |
| JP2020102806A (ja) | 2018-12-25 | 2020-07-02 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
| JP2020115603A (ja) | 2019-01-17 | 2020-07-30 | ブリルニクス インク | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220408047A1 (en) | 2022-12-22 |
| TW202301861A (zh) | 2023-01-01 |
| US11849235B2 (en) | 2023-12-19 |
| CN115589542A (zh) | 2023-01-10 |
| CN115589542B (zh) | 2025-08-26 |
| JP2023001516A (ja) | 2023-01-06 |
| TWI804352B (zh) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7460345B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| JP7796378B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| US11050966B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP7072362B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| US10368019B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| TWI786021B (zh) | 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備 | |
| US20170302836A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| US12108182B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| TWI856734B (zh) | 固體攝像裝置、固體攝像裝置的驅動方法以及電子設備 | |
| US12401926B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP2023163742A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| TWI901097B (zh) | 固體攝像裝置、固體攝像裝置的驅動方法以及電子設備 | |
| TW202412510A (zh) | 固體攝像裝置、固體攝像裝置的驅動方法以及電子設備 | |
| JP2022174347A (ja) | 撮像素子及び撮像装置 | |
| US20240357255A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| JP7160129B2 (ja) | 撮像素子および撮像装置 | |
| JP2025010116A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 | |
| JP2026043140A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250305 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20250602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20251114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7796378 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |