KR20200075962A - 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서 - Google Patents

피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서 Download PDF

Info

Publication number
KR20200075962A
KR20200075962A KR1020180163920A KR20180163920A KR20200075962A KR 20200075962 A KR20200075962 A KR 20200075962A KR 1020180163920 A KR1020180163920 A KR 1020180163920A KR 20180163920 A KR20180163920 A KR 20180163920A KR 20200075962 A KR20200075962 A KR 20200075962A
Authority
KR
South Korea
Prior art keywords
conversion gain
pixel
switch
line
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020180163920A
Other languages
English (en)
Inventor
심은섭
이경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180163920A priority Critical patent/KR20200075962A/ko
Priority to US16/511,159 priority patent/US11089253B2/en
Priority to CN201911270280.7A priority patent/CN111343396A/zh
Publication of KR20200075962A publication Critical patent/KR20200075962A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3692—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 실시 예에 따른 이미지 센서는 입사된 빛을 전기 신호로 변환하는 광전 변환 소자, 전기 신호에 대응하는 전하가 저장되는 FD 노드의 커패시턴스를 조정하는 스위치, 및 FD 노드에 기초하여 출력 전압을 출력하는 리드아웃 회로를 포함하는 픽셀, 리드아웃 회로로부터 출력 라인을 통해 전송되는 출력 전압을 제 1 시점 및 제 2 시점에서 각각 샘플링하고 그리고 제 1 시점의 출력 전압과 제 2 시점의 출력 전압 간의 차이에 기초하여 디지털 코드를 생성하는 아날로그 디지털 변환기, 및 리드아웃 회로로부터 출력 라인을 통해 전송되는 출력 전압과 문턱 전압을 제 1 시점과 제 2 시점 사이의 제 3 시점에서 비교하여 변환 이득 제어 신호를 생성하고 그리고 출력 라인과 평행하게 배치되는 변환 이득 제어 라인을 통해 변환 이득 제어 신호를 스위치로 전송하는 변환 이득 제어기를 포함할 수 있다.

Description

피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서{IMAGE SENSOR TO DETERMINE RESPECTIVE CONVERSION GAINS OF PIXELS THROUGH FEEDBACK LOOP}
본 발명은 이미지 센서에 관한 것으로, 좀 더 자세하게는 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환할 수 있다. 최근 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증가하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일 칩에 집적할 수 있으므로 이미지 센서의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 제한적인 배터리 용량을 갖는 제품에도 적용될 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 본 발명은 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서를 제공할 수 있다.
본 발명의 실시 예에 따른 이미지 센서는 입사된 빛을 전기 신호로 변환하는 광전 변환 소자, 전기 신호에 대응하는 전하가 저장되는 FD 노드의 커패시턴스를 조정하는 스위치, 및 FD 노드에 기초하여 출력 전압을 출력하는 리드아웃 회로를 포함하는 픽셀, 리드아웃 회로로부터 출력 라인을 통해 전송되는 출력 전압을 제 1 시점 및 제 2 시점에서 각각 샘플링하고 그리고 제 1 시점의 출력 전압과 제 2 시점의 출력 전압 간의 차이에 기초하여 디지털 코드를 생성하는 아날로그 디지털 변환기, 및 리드아웃 회로로부터 출력 라인을 통해 전송되는 출력 전압과 문턱 전압을 제 1 시점과 제 2 시점 사이의 제 3 시점에서 비교하여 변환 이득 제어 신호를 생성하고 그리고 출력 라인과 평행하게 배치되는 변환 이득 제어 라인을 통해 변환 이득 제어 신호를 스위치로 전송하는 변환 이득 제어기를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 이미지 센서는 입사된 빛을 전기 신호로 변환하는 광전 변환 소자, 전기 신호에 대응하는 전하가 저장되는 FD 노드의 커패시턴스를 조정하는 스위치, 및 FD 노드에 기초하여 출력 전압을 출력하는 리드아웃 회로를 포함하는 픽셀, 리드아웃 회로로부터 출력 라인을 통해 전송되는 출력 전압과 문턱 전압을 비교하여 변환 이득 제어 신호를 생성하고 그리고 출력 라인과 평행하게 배치되는 변환 이득 제어 라인을 통해 변환 이득 제어 신호를 스위치로 전송하는 변환 이득 제어기, 및 픽셀, 출력 라인, 변환 이득 제어기, 및 변환 이득 제어 라인을 통한 피드백 루프에 의해 픽셀의 변환 이득이 결정되기 전의 출력 전압과 피드백 루프에 의해 픽셀의 변환 이득이 결정된 후의 출력 전압 간의 차이에 기초하여 디지털 코드를 생성하는 아날로그 디지털 변환기를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따른 이미지 센서는 트랜스퍼 라인, 그리고 트랜스퍼 라인과 수직으로 배치되는 제 1 출력 라인 및 제 1 변환 이득 제어 라인에 연결되는 제 1 픽셀, 트랜스퍼 라인, 그리고 트랜스퍼 라인과 수직으로 배치되는 제 2 출력 라인 및 제 2 변환 이득 제어 라인에 연결되는 제 2 픽셀, 제 1 출력 라인을 통해 전송되는 제 1 출력 전압과 문턱 전압의 비교 결과에 따라, 제 1 변환 이득 제어 라인을 통해 제 1 픽셀의 제 1 변환 이득을 결정하는 제 1 변환 이득 제어기, 제 2 출력 라인을 통해 전송되는 제 2 출력 전압과 문턱 전압의 비교 결과에 따라, 제 2 변환 이득 제어 라인을 통해 제 2 픽셀의 제 2 변환 이득을 결정하는 제 2 변환 이득 제어기, 제 1 픽셀의 제 1 변환 이득이 결정된 다음에 제 1 출력 라인을 통해 제 1 출력 전압을 샘플링하는 제 1 아날로그 디지털 변환기, 및 제 2 픽셀의 제 2 변환 이득이 결정된 다음에 제 2 출력 라인을 통해 제 2 출력 전압을 샘플링하는 제 2 아날로그 디지털 변환기를 포함할 수 있다.
본 발명의 실시 예에 따르면, 듀얼 변환 이득을 지원하는 픽셀들의 출력 라인들과 각각 평행하게 배치되는 변환 이득 제어 라인들을 통해 픽셀들의 각각의 변환 이득들이 독립적으로 결정되거나 변경될 수 있다. 따라서, 이미지 센서의 해상도가 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 이미지 센서의 블록도를 예시적으로 도시한다.
도 2는 본 발명의 다른 실시 예에 따른 이미지 센서의 블록도를 예시적으로 도시한다.
도 3 및 도 4는 본 발명의 실시 예에 따라, 도 2의 이미지 센서의 타이밍도들을 예시적으로 도시한다.
도 5 및 도 6은 본 발명의 다른 실시 예에 따라, 도 2의 이미지 센서의 타이밍도들을 예시적으로 도시한다.
도 7은 본 발명의 또 다른 실시 예에 따라, 도 2의 이미지 센서의 타이밍도를 예시적으로 도시한다.
도 8은 도 1의 이미지 센서의 블록도를 좀 더 구체적으로 도시한다.
도 9는 도 8의 픽셀 어레이를 좀 더 구체적으로 도시한다.
도 10은 도 8의 이미지 센서의 동작에 관한 순서도를 예시적으로 도시한다.
아래에서는, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 쉽게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 이미지 센서의 블록도를 예시적으로 도시한다. 이미지 센서(100)는 외부 물체로부터의 이미지를 전기적인 신호 또는 데이터로 변환할 수 있다. 이미지 센서(100)는 스마트폰, 디지털 카메라 등의 같이 외부 영상을 획득하기 위한 다양한 전자 장치들에서 사용될 수 있다. 이미지 센서(100)에서 생성된 이미지는 전자 장치 내의 저장 장치에 저장되고 그리고 전자 장치의 디스플레이 장치에 표시될 수 있다. 예를 들어, 이미지 센서(100)는 픽셀(110a), 변환 이득 제어기(120), 및 아날로그 디지털 변환기(130)를 포함할 수 있다.
픽셀(110a)은 입사되는 빛을 전기적 신호로 변환할 수 있다. 픽셀(110a)은 X축 방향을 따라 전송되는 리셋 신호(RG), 트랜스퍼 신호(transfer signal; TG), 및 선택 신호(SEL)에 의해 제어될 수 있다. 픽셀(110a)은 Y축 방향을 따라 전송되는 변환 이득 제어 신호(CG_CTRL)에 의해 제어될 수 있다. 픽셀(110a)은 상술한 제어 신호들 또는 구동 신호들(RG, TG, SEL, CG_CTRL)에 기초하여 출력 전압(VOUT)을 Y축의 반대 방향으로 전송할 수 있다.
여기서, X축 방향은 로우 방향이고 픽셀(110a)에 인가되는 리셋 신호(RG), 트랜스퍼 신호(TG), 및 선택 신호(SEL)의 전송 방향을 나타낼 수 있다. 리셋 신호(RG), 트랜스퍼 신호(TG), 및 선택 신호(SEL)는 각각 리셋 라인, 트랜스퍼 라인, 및 선택 라인을 통해 전송될 수 있다. Y축 방향은 컬럼 방향으로서 X축과 수직하며, 픽셀(110a)에 인가되는 변환 이득 제어 신호(CG_CTRL)의 전송 방향을 나타낼 수 있다. Y축 방향은 픽셀(110a)로부터 출력 전압(VOUT)이 출력(전송)되는 방향과 반대일 수 있다. 변환 이득 제어 신호(CG_CTRL) 및 출력 전압(VOUT)은 각각 변환 이득 제어 라인 및 출력 라인을 통해 전송될 수 있다. 평면적 관점에서, 변환 이득 제어 라인 및 출력 라인은 리셋 라인, 트랜스퍼 라인, 및 선택 라인과 수직으로 배치될 수 있다.
픽셀(110a)은 광전 변환 소자(photoelectric conversion element)를 포함할 수 있다. 광전 변환 소자는 외부에서 입사되는 빛의 양에 비례하여 광전하들을 생성하고 축적할 수 있다. 광전 변환 소자는 광 강도(light intensity)를 전하로 변환할 수 있다. 광전 변환 소자는 입사된 빛을 전기 신호로 변환할 수 있다. 이미지의 촬영 환경(저조도 또는 고조도)에 따라 광전 변환 소자에서 생성되고 축적되는 전하량은 가변적이다. 예를 들어, 고조도 환경에서 광전 변환 소자의 전하량은 광전 변환 소자의 FWC(full well capacity)에 도달할 수 있으나 저조도 환경에서는 그렇지 않을 것이다. 예를 들어, 광전 변환 소자는 포토 다이오드(photo diode; PD), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD), 또는 이들의 조합일 수 있고, 도 1에서 광전 변환 소자는 포토 다이오드(PD)인 것으로 예시적으로 도시되었다.
픽셀(110a)은 광전 변환 소자 및 리드아웃(readout) 회로를 구성하는 3개, 4개, 5개, 또는 6개의 스위치들을 포함할 수 있다. 예시적으로, 도 1을 참조하면, 픽셀(110a)의 광전 변환 소자와 연결되는 리드아웃 회로는 스위치들(TX, RX, CGX, DX, SX)을 포함하는 것으로 도시되었으나 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 스위치들(TX, RX, CGX, DX, SX) 각각은 트랜지스터를 이용하여 구현될 수 있다.
트랜스퍼 스위치(TX)는 트랜스퍼 신호(TG)에 기초하여 광전 변환 소자(PD)와 FD(floating diffusion) 노드를 전기적으로 연결할 수 있다. 트랜스퍼 스위치(TX)는 트랜스퍼 신호(TG)에 의해 턴 온되거나 턴 오프될 수 있다. 트랜스퍼 스위치(TX)는 광전 변환 소자(PD)에 축적된 전하(또는 전자)를 FD(floating diffusion) 노드로 전송할 수 있다. 트랜스퍼 스위치(TX)를 통해 전송된 FD 노드의 전하량(Q)은 FD 노드의 커패시턴스(CFD)에 의해 전기 신호, 예를 들어 전압차로 변환될 수 있다(ΔVFD=Q/CFD). FD 노드에는 광전 변환 소자로부터 제공되는 전기 신호에 대응하는 전하가 저장될 수 있다. 픽셀(110a)의 변환 이득(변환 이득의 단위는 예를 들어 μV/e-)은 FD 노드의 커패시턴스에 의해 변경(가변)될 수 있다.
변환 이득 제어 스위치(CGX)는 변환 이득 제어 신호(CG_CTRL)에 기초하여 FD 노드의 커패시턴스를 변경하거나 조정할 수 있다. 변환 이득 제어 스위치(CGX)는 변환 이득 제어 신호(CG_CTRL)에 의해 턴 온되거나 턴 오프될 수 있다. 예를 들어, 변환 이득 제어 스위치(CGX)가 턴 온되면 FD 노드의 커패시턴스는 상대적으로 증가할 수 있고 그리고 변환 이득 제어 스위치(CGX)가 턴 오프되면 FD 노드의 커패시턴스는 상대적으로 감소할 수 있다. 도 1에서 도시되진 않았으나, 픽셀(110a)은 트랜스퍼 스위치(TX)에 의해 FD 노드에 연결될 수 있는 커패시터(예를 들어, 수동 소자, MOS(metal oxide semiconductor) 트랜지스터, MIM(Metal Insulator Metal) 커패시터 등)를 더 포함할 수 있다. FD 노드의 커패시턴스가 증가하면 픽셀(110a)의 변환 이득은 상대적으로 감소할 수 있고 FD 노드의 커패시턴스가 감소하면 픽셀(110a)의 변환 이득은 상대적으로 증가할 수 있다.
실시 예에 있어서, 픽셀(110a)은 변환 이득 제어 신호(CG_CTRL)에 기초하여 변환 이득을 변경할 수 있다. 저조도 환경에서 픽셀(110a)의 변환 이득은 상대적으로 작을 수 있고 고조도 환경에서 픽셀(110a)의 변환 이득은 상대적으로 클 수 있다. 저조도 환경에서는 변환 이득 제어 신호(CG_CTRL)에 의해 픽셀(110a)의 변환 이득이 증가할 수 있으므로, 픽셀(110a)로부터 출력되는 출력 전압(VOUT)을 처리하기 위한 회로들(예를 들어, 아날로그 디지털 변환기 등)의 이득이 상대적으로 감소할 수 있다. 따라서, 이미지 센서(100)의 SNR(signal to noise ratio)이 개선될 수 있다. 고조도 환경에서는 변환 이득 제어 신호(CG_CTRL)에 의해 픽셀(110a)의 변환 이득이 감소할 수 있으므로, 픽셀(110a)로부터 출력되는 출력 전압(VOUT)을 처리하기 위한 회로들이 이미지 센서(100)에 공급되는 전원 전압에서 동작할 수 있는 범위가 개선될 수 있다.
픽셀(110a)은 이중 변환 이득을 지원하여 저조도 환경 및 고조도 환경에 각각 알맞은 변환 이득에서 동작할 수 있으므로, 이미지 센서(100)의 동적 범위(dynamic range)가 확대(또는 증가)될 수 있다. 따라서, 이미지 센서(100)는 원-샷(1-shot) 이미지의 밝은 영역(고조도 영역)과 어두운 영역(저조도 영역)을 동시에 선명하게 구현할 수 있다.
리셋 스위치(RX)는 리셋 신호(RG)에 기초하여 FD 노드를 전원 전압(VPIX)으로 리셋할 수 있다. 리셋 스위치(RX)는 FD 노드에 축적된 전하(또는 전자)를 배출할 수 있다. 리셋 스위치(RX)는 리셋 신호(RG)에 의해 턴 온되거나 턴 오프될 수 있다. 또한, 리셋 스위치(RX)가 턴 온되고 트랜스퍼 스위치(TX)가 턴 온되면, 광전 변환 소자의 전하(또는 전자)가 배출되어 광전 변환 소자(PD)가 리셋될 수 있다.
드라이브 스위치(DX)는 게이트 전극으로 입력되는 FD 노드의 전하량에 비례하여 소스-드레인 전류를 생성하는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier)일 수 있다. 드라이브 스위치(DX)는 FD 노드의 전압에 기초하여 선택 스위치(SX)를 통해 출력 전압(VOUT)을 출력 라인으로 출력할 수 있다. 드라이브 스위치(DX)의 일 단자(드레인 전극)는 전원 전압(VPIX)에 연결되고 드라이브 스위치(DX)의 다른 단자(소스 전극)는 선택 스위치(SX)의 단자에 연결될 수 있다.
선택 스위치(SX)는 픽셀(110a)을 선택할 수 있다. 도 1에서 예시적으로 하나의 단위 픽셀(110a)만이 도시되었으나, 이미지 센서(100)는 픽셀(110a)과 동일한 다른 픽셀들을 더 포함할 수 있다(도 9 참조). 이미지 센서(100)의 픽셀들(110a)은 X축 방향 및 Y축 방향을 따라 배치될 수 있고, 선택 신호(SEL)는 로우 단위로 픽셀들(110a)을 읽거나, 접근하거나, 또는 선택하기 위해 생성될 수 있고, 선택 스위치(SX)는 선택 신호(SEL)에 의해 턴 온되거나 턴 오프될 수 있다. 선택 스위치(SX)는 턴 온된 상태에서 드라이브 스위치(DX)를 통해 제공받은 전기적 신호(전압 또는 전류)를 출력 라인으로 출력할 수 있다. 리셋 신호(RG), 트랜스퍼 신호(TG), 및 선택 신호(SEL)에 의해 리드아웃 회로로부터 출력 전압(VOUT)이 출력 라인으로 출력될 수 있다.
변환 이득 제어기(120)는 픽셀(110a)로부터 출력 라인을 통해 전송되는 출력 전압(VOUT)을 수신할 수 있다. 변환 이득 제어기(120)는 출력 전압(VOUT)과 문턱 전압(VTH)을 비교할 수 있다. 변환 이득 제어기(120)는 비교 결과에 기초하여 변환 이득 제어 신호(CG_CTRL)를 생성할 수 있다. 변환 이득 제어기(120)는 변환 이득 제어 신호(CG_CTRL)를 제 1 로직 레벨(예를 들어, 로직 하이)로 설정하고, 변환 이득 제어 스위치(CGX)를 턴 온시키고, 그리고 픽셀(110a)의 변환 이득을 고조도에 따른 제 1 변환 이득(LCG)으로 결정할 수 있다. 반대로, 변환 이득 제어기(120)는 변환 이득 제어 신호(CG_CTRL)를 제 2 로직 레벨(예를 들어, 로직 로우)로 설정하고, 변환 이득 제어 스위치(CGX)를 턴 오프시키고, 그리고 픽셀(110a)의 변환 이득을 저조도에 따른 제 2 변환 이득(HCG)으로 결정할 수 있다. 로직 레벨들은 모두 예시적인 것에 불과하다. 전술한대로, 저조도에 따른 제 2 변환 이득(HCG)은 고조도에 따른 제 1 변환 이득(LCG)보다 클 수 있다.
변환 이득 제어기(120)는 변환 이득 샘플링 신호(CG_SMPL)를 수신할 수 있다. 변환 이득 제어기(120)는 변환 이득 샘플링 신호(CG_SMPL)를 이용하여 출력 전압(VOUT)을 샘플링할 수 있고 샘플링된 전압과 문턱 전압(VTH)을 비교할 수 있다. 또는, 변환 이득 제어기(120)는 변환 이득 샘플링 신호(CG_SMPL)가 활성화되면 출력 전압(VOUT)과 문턱 전압(VTH)을 비교할 수 있다. 즉, 변환 이득 샘플링 신호(CG_SMPL)는 출력 전압(VOUT)과 문턱 전압(VTH)의 비교 시점을 나타내는 트리거(trigger) 신호일 수 있다.
변환 이득 제어기(120)는 변환 이득 제어 라인을 통해 변환 이득 제어 신호(CG_CTRL)를 픽셀(110a)의 변환 이득 제어 스위치(CGX)로 전송할 수 있다. 변환 이득 제어 라인 및 출력 라인은 서로 평행하게 배치될 수 있고 리셋 라인, 트랜스퍼 라인, 및 선택 라인과는 수직으로 배치될 수 있다. 도 1을 참조하면, 픽셀(110a)의 변환 이득은 변환 이득 제어 스위치(CGX), FD 노드, 드라이브 스위치(DX), 및 선택 스위치(SX)를 포함하는 픽셀(110a), 출력 라인, 변환 이득 제어기(120), 및 변환 이득 제어 라인을 포함하는 피드백 루프에 의해 결정될 수 있다. 변환 이득 제어 라인이 리셋 라인, 트랜스퍼 라인, 및 선택 라인과 달리 Y축을 따라 픽셀(110a)마다 배치되므로, 픽셀(110a)마다 피드백 루프가 제공될 수 있다. 픽셀(110a)의 변환 이득은 고조도에 따른 제 1 변환 이득(LCG) 및 저조도에 따른 제 2 변환 이득(HCG) 중 어느 하나로 피드백 루프에 의해 결정될 수 있고, 복수의 픽셀들(110a)의 복수의 변환 이득들이 복수의 피드백 루프들에 의해 독립적으로 결정될 수 있다.
아날로그 디지털 변환기(ADC, 130)는 픽셀(110a)로부터 출력 라인을 통해 전송되는 출력 전압(VOUT)을 수신할 수 있다. 아날로그 디지털 변환기(130)는 출력 전압(VOUT)을 이중으로 샘플링하고 홀드할 수 있다. 아날로그 디지털 변환기(130)는 상관 이중 샘플링을 수행할 수 있다. 아날로그 디지털 변환기(130)는 이중으로 샘플링된 출력 전압(VOUT)의 레벨들(예를 들어, 특정한 잡음 레벨(noise level) 및 전기적 신호에 의한 레벨) 간의 차이를 디지털 코드로 변환할 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 이미지 센서의 블록도를 예시적으로 도시한다. 도 2의 이미지 센서(100)는 픽셀(110b)을 제외하면 도 1의 이미지 센서(100)와 실질적으로 동일할 수 있다. 그리고 픽셀(110b)은 픽셀(110a)과 유사하게, 변환 이득 제어 신호(CG_CTRL)에 따라 이중 변환 이득을 지원할 수 있다.
픽셀(110b)은 픽셀(110a)과 유사하게 광전 변환 소자(PD), 트랜스퍼 스위치(TX), 변환 이득 제어 스위치(CGX), 리셋 스위치(RX), 드라이브 스위치(DX), 및 선택 스위치(SX)를 포함할 수 있다. 픽셀(110b)의 변환 이득 제어 스위치(CGX)는 픽셀(110a)의 변환 이득 제어 스위치(CGX)와 상이하게 구성될 수 있다. 도 2를 참조하면, 변한 이득 제어 스위치(CGX)는 변환 이득 제어 신호(CG_CTRL)에 기초하여 리셋 스위치(RX)와 FD 노드를 전기적으로 연결할 수 있다. 도시되진 않았으나, 픽셀(110b)은 변한 이득 제어 스위치(CGX) 및 리셋 스위치(RX)에 연결된 노드에 연결되는 커패시터를 더 포함할 수도 있다.
변환 이득 제어 신호(CG_CTRL)에 의해 변환 이득 제어 스위치(CGX)가 턴 온되면, FD 노드의 커패시턴스가 상대적으로 증가할 수 있고 픽셀(110b)의 변환 이득은 고조도에 따른 제 1 변환 이득(LCG)으로 결정될 수 있다. 변환 이득 제어 신호(CG_CTRL)에 의해 변환 이득 제어 스위치(CGX)가 턴 오프되면, FD 노드의 커패시턴스가 상대적으로 감소할 수 있고 픽셀(110b)의 변환 이득은 저조도에 따른 제 2 변환 이득(HCG)으로 결정될 수 있다.
도 1의 FD 노드는 리셋 신호(RG)에 의해 턴 온된 리셋 스위치(RX)에 의해 리셋될 수 있다. 도 2의 FD 노드는 리셋 신호(RG)에 의해 턴 온된 리셋 스위치(RX) 및 변환 이득 제어 신호(CG_CTRL)에 의해 턴 온된 변환 이득 제어 스위치(CGX)에 의해 리셋될 수 있다. 도 1의 광전 변환 소자(PD)는 리셋 신호(RG)에 의해 턴 온된 리셋 스위치(RX) 및 트랜스퍼 신호(TG)에 의해 턴 온된 트랜스퍼 스위치(TX)에 의해 리셋될 수 있다. 도 2의 광전 변환 소자(PD)는 리셋 신호(RG)에 의해 턴 온된 리셋 스위치(RX), 변환 이득 제어 신호(CG_CTRL)에 의해 턴 온된 변환 이득 제어 스위치(CGX), 및 트랜스퍼 신호(TG)에 의해 턴 온된 트랜스퍼 스위치(TX)에 의해 리셋될 수 있다.
도 1 및 도 2에서 설명된 픽셀들(110a, 110b)은 예시적인 것이고, 본 발명의 실시 예에 따른 이미지 센서(100)는 픽셀들(110a, 110b) 이외에 듀얼 변환 이득을 지원하는 임의의 픽셀을 포함할 수 있다. 예를 들어, 픽셀들(110a)의 조합 또는 픽셀들(110b)의 조합이 하나의 단위 픽셀을 구성할 수 있다. 또한, 픽셀들(110a, 111b) 각각의 FD 노드에는 하나 이상의 광전 변한 소자들 및 트랜스퍼 스위치들(TX)이 더 연결될 수도 있다. 이하의 설명에서, 이미지 센서(100)는 픽셀(110b)을 포함하는 것으로 가정한다.
도 3 및 도 4는 본 발명의 실시 예에 따라, 도 2의 이미지 센서의 타이밍도들을 예시적으로 도시한다. 도 3 및 도 4는 함께 설명될 것이다. 도 3 및 도 4에서, 신호들(RG, SEL, TG)의 레벨들이 로직 하이에 대응하면 신호들(RG, SEL, TG)이 활성화되어 스위치들(RX, SX, TX)이 턴 온되는 것으로 가정한다. 또한, 신호들(RG, SEL, TG)의 레벨들이 로직 로우에 대응하면 신호들(RG, SEL, TG)이 비활성화되어 스위치들(RX, SX, TX)이 턴 오프되는 것으로 가정한다. 변환 이득 샘플링 신호(CG_SMPL)의 레벨이 로직 하이에 대응하면 변환 이득 샘플링 신호(CG_SMPL)가 활성화되고 변환 이득 샘플링 신호(CG_SMPL)의 레벨이 로직 로우에 대응하면 변환 이득 샘플링 신호(CG_SMPL)가 비활성화된 것으로 가정한다. 상술한 신호들의 레벨들은 모두 예시적인 것에 불과하다.
T1 시점 이전에, 픽셀(110b)의 광전 변환 소자(PD) 및 FD 노드는 리셋될 수 있다. 리셋 이후 T1 시점 이전에, 리셋 신호(RG)는 비활성화되어 리셋 스위치(RX)는 턴 오프되고 그리고 선택 신호(SEL)는 활성화되어 선택 스위치(SX)는 턴 온될 수 있다(즉, 임의의 로우에 배치되는 픽셀들(110b)이 선택됨). 도 3 및 도 4에서, 리셋 신호(RG) 및 선택 신호(SEL)의 스위칭 시점들은 서로 동일한 것으로 도시되었으나, 도시와 달리 상이할 수 있다.
변환 이득 제어기(120)는 픽셀(110b)에 대한 리셋이 완료된 시점과 T1 시점 사이에서, 변환 이득 제어 신호(CG_CTRL)의 레벨을 설정함으로써 픽셀(110b)의 변환 이득을 저조도에 따른 제 2 변환 이득(HCG)으로 사전에 설정할 수 있다. 예를 들어, 변환 이득 제어기(120)는 픽셀(110b)의 초기 변환 이득을 제 2 변환 이득(HCG)으로 설정할 수 있다.
T1 시점에서, 아날로그 디지털 변환기(130)는 출력 전압(VOUT)을 샘플링하고 홀드할 수 있다. T1 시점의 아날로그 디지털 변환기(130)의 동작은 상관 이중 샘플링에 기반한 리셋 샘플링으로 지칭될 수 있다. T1 시점에서 샘플링된 출력 전압(VOUT)의 레벨은 트랜스퍼 스위치(TX)가 턴 오프되어 광전 변환 소자(PD)로부터 전자가 전송되지 않았고 변환 이득 제어 스위치(CGX)가 턴 오프된 경우의 FD 노드의 전압의 레벨에 기초하여 결정될 수 있다. 출력 전압(VOUT)이 샘플링되는 T1 시점은 피드백 루프에 의해 픽셀(110b)의 변환 이득이 결정되기 전에 위치할 수 있다.
T2 시점에서, 트랜스퍼 신호(TG)가 활성화되고 트랜스퍼 스위치(TX)가 턴 온될 수 있다. 광전 변환 소자(PD)로부터 FD 노드로 전자가 전송될 수 있다. 도 3 및 도 4를 참조하면, 출력 전압(VOUT)의 레벨은 트랜스퍼 스위치(TX)가 턴 온되는 구간 동안에 점점 낮아질 수 있다. 도 4에 비해, 도 3에서 출력 전압(VOUT)의 레벨은 상대적으로 더 빨리 낮아질 수 있다. 도 3은 고조도에 관한 것이고 도 4는 저조도에 관한 것일 수 있다. 트랜스퍼 신호(TG)가 활성화되고 트랜스퍼 스위치(TX)가 턴 온되고 그 다음 트랜스퍼 신호(TG)는 비활성화되고 트랜스퍼 스위치(TX)는 턴 오프될 수 있다(즉, 트랜스퍼 신호(TG)는 펄스).
T3 시점에서, 변환 이득 샘플링 신호(CG_SMPL)가 활성화되고 변환 이득 제어기(120)는 출력 전압(VOUT)을 샘플링하고 홀드할 수 있다. 그 다음, 변환 이득 샘플링 신호(CG_SMPL)는 비활성화될 수 있다(즉, 변환 이득 샘플링 신호(CG_SMPL)는 펄스). 변환 이득 제어기(120)는 T3 시점의 출력 전압(VOUT)과 문턱 전압(VTH)을 비교할 수 있다. 문턱 전압(VTH)의 레벨은 출력 전압(VOUT)의 최대 레벨과 최소 레벨 사이에서 사전에 결정될 수 있다. 변환 이득 제어기(120)는 비교 결과에 기초하여 T1 시점 이전에 설정된 픽셀(110b)의 제 2 변환 이득(HCG)을 그대로 유지하거나 제 1 변환 이득(LCG)으로 변경할 수 있다.
도 3을 참조하면, 출력 전압(VOUT)의 레벨이 문턱 전압(VTH)의 레벨보다 (같거나) 낮으므로 비교 결과는 픽셀(110b)이 고조도 조건 하에 있는 것을 나타낼 수 있다. 변환 이득 제어기(120)는 T1 시점의 변환 이득 제어 신호(CG_CTRL)의 로직 레벨을 변경하여 사전에 설정된 제 2 변환 이득(HCG)을 제 1 변환 이득(LCG)으로 변경할 수 있다. 피드백 루프에 의해 픽셀(110b)의 변환 이득이 제 1 변환 이득(LCG)으로 결정될 수 있다. 변환 이득 제어 신호(CG_CTRL)에 의해 변환 이득 제어 스위치(CGX)가 턴 온되고 FD 노드의 커패시턴스가 변경(증가)되면, 출력 전압(VOUT)의 레벨이 변경(증가)될 수 있다.
도 4를 참조하면, 출력 전압(VOUT)의 레벨이 문턱 전압(VTH)의 레벨보다 (같거나) 높으므로 비교 결과는 픽셀(110b)이 저조도 조건 하에 있는 것을 나타낼 수 있다. 변환 이득 제어기(120)는 T1 시점의 변환 이득 제어 신호(CG_CTRL)의 로직 레벨을 유지하여 사전에 설정된 제 2 변환 이득(HCG)을 유지할 수 있다. 피드백 루프에 의해 픽셀(110b)의 변환 이득이 제 2 변환 이득(HCG)으로 결정될 수 있다. 변환 이득 제어 신호(CG_CTRL)에 의해 변환 이득 제어 스위치(CGX)가 턴 오프되고 FD 노드의 커패시턴스가 유지되면, 출력 전압(VOUT)의 레벨은 변경되지 않고 유지될 수 있다.
T4 시점에서, 아날로그 디지털 변환기(130)는 출력 전압(VOUT)을 샘플링하고 홀드할 수 있다. T4 시점의 아날로그 디지털 변환기(130)의 동작은 상관 이중 샘플링에 기반한 신호 샘플링으로 지칭될 수 있다. T4 시점에서 샘플링된 출력 전압(VOUT)의 레벨은 T3 시점에서 변환 이득 제어기(120)에 의해 결정된 변환 이득에 따른 FD 노드의 전압의 레벨에 기초하여 결정될 수 있다. 출력 전압(VOUT)이 샘플링되는 T4 시점은 피드백 루프에 의해 픽셀(110b)의 변환 이득이 결정된 이후에 위치할 수 있다. 아날로그 디지털 변환기(130)는 T1 시점에서 샘플링된 출력 전압(VOUT)의 레벨과 T4 시점에서 샘플링된 출력 전압(VOUT)의 레벨 간의 차이에 기초하여 디지털 코드를 생성할 수 있다. 아날로그 디지털 변환기(130)는 상술한 차이를 디지털 코드로 변환할 수 있다.
신호 샘플링이 수행된 이후에, 리셋 신호(RG)는 활성화되고, 선택 신호(SEL)는 비활성화될 수 있다. 도 3 및 도 4에서 T1 내지 T4 시점들은, 리셋 신호(RG)가 비활성화되어 리셋 스위치(RX)가 턴 오프되는 간격 및 선택 신호(SEL)가 활성화되어 선택 스위치(SX)가 턴 온되는 간격 중 어느 하나 이내에 모두 존재할 수 있다. T1 내지 T4 시점들은 하나의 로우에 배치되는 픽셀들(110b)에 대한 읽기 간격(예를 들어, 1H 시간) 이내에 모두 존재할 수 있다.
특히, 트랜스퍼 신호(TG)가 활성화된 구간 동안, 광전 변환 소자와 FD 노드가 전기적으로 연결됨에 따라 변경된 출력 전압(VOUT)은 T3 시점에서 변환 이득 제어기(120)에 의해 문턱 전압(VTH)과 비교될 수 있다. 출력 전압(VOUT)과 문턱 전압(VTH)의 비교 시점(T3)은 리셋 샘플링 시점(T1)과 신호 샘플링 시점(T4) 사이에 위치한다. 출력 전압(VOUT)과 문턱 전압(VTH)이 비교되고 픽셀(110b)의 변환 이득이 제 1 변환 이득(LCG) 및 제 2 변환 이득(HCG) 중 어느 하나로 결정된 이후에, 신호 샘플링이 수행될 수 있다. 픽셀(110b)에 대한 한 번의 읽기 동작(예를 들어, 리셋 스위치(RX)가 턴 오프되는 하나의 간격, 선택 스위치(SX)가 턴 온되는 하나의 간격, 또는 하나의 읽기 간격)에서 리셋 샘플링, 출력 전압(VOUT)과 문턱 전압(VTH)의 비교 동작, 그리고 신호 샘플링이 각각 한번씩 순차적으로 수행된다. 따라서, 본 발명의 실시 예에 따르면, 변환 이득 제어기(120)는 T3 시점의 비교 결과만을 이용하여 픽셀(110b)의 변환 이득을 결정할 수 있다.
도 5 및 도 6은 본 발명의 다른 실시 예에 따라, 도 2의 이미지 센서의 타이밍도들을 예시적으로 도시한다. 도 5의 타이밍도 및 도 3의 타이밍도 간의 차이점 그리고 도 6의 타이밍도 및 도 4의 타이밍도 간의 차이점이 주로 설명될 것이다. 도 5 및 도 6은 함께 설명될 것이다.
도 5의 T2 내지 T5 시점들에서의 이미지 센서(100)의 동작들은 도 3의 T1 내지 T4 시점들에서의 이미지 센서(100)의 동작들과 실질적으로 동일할 수 있다. 또한, 도 6의 T2 내지 T5 시점들에서의 이미지 센서(100)의 동작들은 도 4의 T1 내지 T4 시점들에서의 이미지 센서(100)의 동작들과 실질적으로 동일할 수 있다.
도 3 및 도 4의 타이밍들과 비교하여, 도 5 및 도 6을 참조하면, T1 시점에서, 아날로그 디지털 변환기(130)는 출력 전압(VOUT)을 샘플링하고 홀드할 수 있다. T1 시점의 아날로그 디지털 변환기(130)의 동작은 상관 이중 샘플링에 기반한 제 1 리셋 샘플링으로 지칭될 수 있다. T1 시점에서 샘플링된 출력 전압(VOUT)의 레벨은 트랜스퍼 스위치(TX)가 턴 오프되어 광전 변환 소자(PD)로부터 전자가 전송되지 않았고 변환 이득 제어 스위치(CGX)가 턴 온된 경우의 FD 노드의 전압의 레벨에 기초하여 결정될 수 있다. 출력 전압(VOUT)이 샘플링되는 T1 시점은 피드백 루프에 의해 픽셀(110b)의 변환 이득이 결정되기 전에 위치할 수 있다. 변환 이득 제어기(120)는 픽셀(110b)에 대한 리셋이 완료된 시점과 T1 시점 사이에서, 변환 이득 제어 신호(CG_CTRL)의 레벨을 설정함으로써 픽셀(110b)의 변환 이득을 제 1 변환 이득(LCG)으로 사전에 설정할 수 있다.
T1 시점 및 T2 시점 사이에서, 변환 이득 제어 신호(CG_CTRL)의 레벨을 설정함으로써 픽셀(110b)의 변환 이득을 제 2 변환 이득(HCG)으로 사전에 설정할 수 있다. T1 시점 이전 그리고 T2 시점 이전에 픽셀(110b)의 변환 이득이 변환 이득 제어기(120)에 의해 각각 설정되는 것은 도 3 및 도 4에서 전술한 출력 전압(VOUT)과 문턱 전압(VTH)의 비교 없이 수행될 수 있다. 예를 들어, 하나의 로우에 연결된 픽셀들(110b)에 대한 읽기 동작이 개시되어 픽셀들(110b)에 대한 리셋이 완료된 시점과 T1 시점의 사이 그리고 T1 시점과 T2 시점 사이에서 변환 이득 제어기(120)에 의해 픽셀(110b)의 변환 이득이 각각 설정될 수 있다.
T2 시점에서, 아날로그 디지털 변환기(130)는 출력 전압(VOUT)을 샘플링하고 홀드할 수 있다. T2 시점의 아날로그 디지털 변환기(130)의 동작은 상관 이중 샘플링에 기반한 제 2 리셋 샘플링으로 지칭될 수 있다. T2 시점에서 샘플링된 출력 전압(VOUT)의 레벨은 트랜스퍼 스위치(TX)가 턴 오프되어 광전 변환 소자(PD)로부터 전자가 전송되지 않았고 변환 이득 제어 스위치(CGX)가 턴 오프된 경우의 FD 노드의 전압의 레벨에 기초하여 결정될 수 있다. 출력 전압(VOUT)이 샘플링되는 T2 시점은 피드백 루프에 의해 픽셀(110b)의 변환 이득이 결정되기 전에 위치할 수 있다.
T3 시점에서, 트랜스퍼 신호(TG)가 활성화되고 트랜스퍼 스위치(TX)가 턴 온될 수 있다. 도 5 및 도 6을 참조하면, 출력 전압(VOUT)의 레벨은 트랜스퍼 스위치(TX)가 턴 온되는 구간 동안에 점점 낮아질 수 있다.
T4 시점에서, 변환 이득 제어기(120)는 출력 전압(VOUT)과 문턱 전압(VTH)을 비교할 수 있다. 도 5를 참조하면, 변환 이득 제어기(120)는 T2 시점의 변환 이득 제어 신호(CG_CTRL)의 로직 레벨을 변경하여 사전에 설정된 제 2 변환 이득(HCG)을 제 1 변환 이득(LCG)으로 변경할 수 있다. 반면에, 도 6을 참조하면, 변환 이득 제어기(120)는 T2 시점의 변환 이득 제어 신호(CG_CTRL)의 로직 레벨을 유지하여 사전에 설정된 제 2 변환 이득(HCG)을 유지할 수 있다. 이후, T5 시점에서, 아날로그 디지털 변환기(130)는 출력 전압(VOUT)을 샘플링하고 홀드하여 신호 샘플링을 수행할 수 있다. 출력 전압(VOUT)이 샘플링되는 T5 시점은 피드백 루프에 의해 픽셀(110b)의 변환 이득이 결정된 이후에 위치할 수 있다. 아날로그 디지털 변환기(130)는 T1 시점에서 샘플링된 출력 전압(VOUT)의 레벨과 T2 시점에서 샘플링된 출력 전압(VOUT)의 레벨 중 하나를 선택할 수 있다.
도 5를 참조하면, 변환 이득 제어기(120)에 의해 픽셀(110b)의 변환 이득이 제 1 변환 이득(LCG)로 결정되었으므로, 아날로그 디지털 변환기(130)는 T1 시점에서 샘플링된 출력 전압(VOUT)의 레벨을 선택할 수 있다. 도 6을 참조하면, 변환 이득 제어기(120)에 의해 픽셀(110b)의 변환 이득이 제 2 변환 이득(HCG)로 결정되었으므로, 아날로그 디지털 변환기(130)는 T2 시점에서 샘플링된 출력 전압(VOUT)의 레벨을 선택할 수 있다. 아날로그 디지털 변환기(130)는 선택된 레벨과 T5 시점에서 샘플링된 출력 전압(VOUT)의 레벨 간의 차이에 기초하여 디지털 코드를 생성할 수 있다.
정리하면, T1 시점 및 T2 시점에서는 T4 시점 이후에 픽셀(110b)의 변환 이득이 제 1 변환 이득(LCG)과 제 2 변환 이득(HCG) 중 어느 것으로 선택될지 알 수 없으므로, 아날로그 디지털 변환기(130)는 미리 T1 시점 및 T2 시점에서 출력 전압(VOUT)을 각각 샘플링하고 홀드할 수 있다. T4 시점 이후에 픽셀(110b)의 변환 이득이 제 1 변환 이득(LCG)으로 결정되면(도 5 참조), 아날로그 디지털 변환기(130)는 변환 이득 제어 스위치가 턴 온된 상태에서 샘플링된 전압들 간의 차이에 기초하여 디지털 코드를 생성할 수 있다. 반면에, T4 시점 이후에 픽셀(110b)의 변환 이득이 제 2 변환 이득(HCG)으로 결정되면(도 6 참조), 아날로그 디지털 변환기(130)는 변환 이득 제어 스위치가 턴 오프된 상태에서 샘플링된 전압들 간의 차이에 기초하여 디지털 코드를 생성할 수 있다.
도 7은 본 발명의 또 다른 실시 예에 따라, 도 2의 이미지 센서의 타이밍도를 예시적으로 도시한다. 도 7의 타이밍도 및 도 5의 타이밍도 간의 차이점이 주로 설명될 것이다.
도 7의 T1 내지 T4 시점들에서의 이미지 센서(100)의 동작들은 도 5의 T1 내지 T4 시점들에서의 이미지 센서(100)의 동작들과 실질적으로 동일할 수 있다. T4 시점 및 T6 시점 사이의 T5 시점에서, 트랜스퍼 신호(TG)가 활성화되고 트랜스퍼 스위치(TX)가 턴 온될 수 있고 그 다음 트랜스퍼 신호(TG)가 비활성화되고 트랜스퍼 스위치(TX)가 턴 오프될 수 있다. T5 시점 이전에 T3 시점에서 트랜스퍼 신호(TG)가 활성화되어 트랜스퍼 스위치(TX)가 턴 온되는 구간 동안에서 FD 노드로 미처 전송되지 않은 광전 변환 소자(PD)에 남아있는 전자는 트랜스퍼 스위치(TX)가 턴 온되는 구간 동안에 FD 노드로 전송될 수 있다. 출력 전압(VOUT)의 레벨은 트랜스퍼 스위치(TX)가 턴 온되는 구간 동안에 점점 낮아질 수 있다. 이후, T6 시점의 이미지 센서(100)의 동작은 도 5의 T5 시점의 동작과 실질적으로 동일할 수 있다.
도 8은 도 1의 이미지 센서의 블록도를 좀 더 구체적으로 도시한다. 도 8의 이미지 센서(1000)는 도 1 및 도 2의 이미지 센서(100)이고 도 1 및 도 2에서 도시되지 않은 이미지 센서(100)의 구성 요소들이 도 8에서 구체적으로 도시되었다. 이미지 센서(1000)는 픽셀 어레이(1100), 변환 이득 제어 회로(1200), 아날로그 디지털 변환 회로(1300), 로우 드라이버(1400), 타이밍 생성기(1500), 및 입출력 버퍼(1600)를 포함할 수 있다.
픽셀 어레이(1100)는 X축 방향 및 Y축 방향을 따라 배치되는 픽셀들을 포함할 수 있다. 픽셀 어레이(1100)의 픽셀들 각각은 전술한 픽셀들(110a, 110b) 중 하나일 수 있고 듀얼 변환 이득을 지원할 수 있다. 도 8에서 예시적으로, 하나의 로우를 따라 배치되는 픽셀들(1101~1103)만 도시되었으나, 하나의 로우를 따라 배치되는 픽셀들의 개수는 도 8에서 도시된 것으로 한정되지 않는다. 또한, 도 8에서 컬럼을 따라 배치되는 픽셀들의 도시는 생략되었으나, 픽셀 어레이(1100)는 다른 로우들을 따라 배치되는 픽셀들을 더 포함할 수 있다.
변환 이득 제어 회로(1200)는 변환 이득 제어기들(1201~1203)을 포함할 수 있다. 예를 들어, 변환 이득 제어기들(1201~1203)의 개수는 픽셀 어레이(1100)에서 X축을 따라 배치되는 픽셀들(1101~1103)의 개수와 동일할 수 있다. 변환 이득 제어기들(1201~1203) 각각은 전술한 변환 이득 제어기(120)일 수 있다. 변환 이득 제어기들(1201~1203)은 피드백 루프들을 통해 선택된 선택된 로우에 배치되는 픽셀들(1101~1103)의 변환 이득들을 각각 결정할 수 있다. 즉, 변환 이득 제어기(1201)는 자신의 피드백 루프를 제어하여 픽셀(1101)의 변환 이득을 결정할 수 있다. 다른 변환 이득 제어기들(1202, 1203)은 변환 이득 제어기(1201)의 결정 동작에 영향을 주지 않는다. 또한, 변환 이득 제어기들(1201~1203)은 도 8에서 도시되지 않은 다른 로우에 배열된 다른 픽셀들의 변환 이득들을 각각 결정할 수 있다. 예를 들어, 변환 이득 제어기(1201)로부터 출력되는 변환 이득 신호(CG_CTRL)를 수신하고, 변환 이득 제어 라인을 통해 변환 이득 제어기(1201)와 연결되고, 그리고 컬럼 방향을 따라 배치되는 픽셀들은 변환 이득 제어 라인을 공유할 수 있다(다른 변환 이득 제어기들(1202, 1203)에 대한 픽셀들도 유사함).
아날로그 디지털 변환 회로(1300)는 아날로그 디지털 변환기들(1301~1303)을 포함할 수 있다. 예를 들어, 아날로그 디지털 변환기들(1301~1303)의 개수는 픽셀 어레이(1100)에서 X축을 따라 배치되는 픽셀들(1101~1103)의 개수와 동일할 수 있다. 아날로그 디지털 변환기들(1301~1303) 각각은 전술한 아날로그 디지털 변환기(130)일 수 있다. 아날로그 디지털 변환기들(1301~1303) 각각은 픽셀들(1101~1103) 각각의 출력 전압에 기초하여 디지털 코드를 생성할 수 있다. 또한, 아날로그 디지털 변환기들(1301~1303) 각각은 도 8에서 도시되지 않은 다른 로우에 배열된 다른 픽셀들 각각의 출력 전압에 기초하여 디지털 코드를 생성할 수 있다. 아날로그 디지털 변환 회로(1300)는 아날로그 디지털 변환기들(1301~1303)의 디지털 코드들을 이용하여 구성되는 이미지 데이터를 입출력 버퍼(1600)로 전송할 수 있다. 예를 들어, 출력 라인을 통해 아날로그 디지털 변환기(1301)와 연결되고 그리고 컬럼 방향을 따라 배치되는 픽셀들은 출력 라인을 공유할 수 있다(다른 아날로그 디지털 변환기들(1302, 1303)에 대한 픽셀들도 유사함).
실시 예에 있어서, 아날로그 디지털 변환기들(1301~1303)은 변환 이득 보정기들(1304~1306)을 포함할 수 있다. 픽셀들(1101~1103) 각각은 제 1 변환 이득(LCG)에서 제 2 변환 이득(HCG)으로 변동되거나 또는 반대로 변동될 수 있으므로, 변환 이득 보정기들(1304~1306) 각각은 상술한 변동들을 보정할 수 있다. 이미지 센서(1000)의 제조 과정에서 제 1 변환 이득(LCG) 및 제 2 변환 이득(HCG)이 각각 측정될 수 있고 이미지 센서(1000)의 레지스터들(미도시)에 측정 값들이 저장될 수 있다. 변환 이득 보정기들(1304~1306) 각각은 제 1 변환 이득(LCG) 및 제 2 변환 이득(HCG)의 측정 값들을 이용하여, 제 1 변환 이득(LCG)에 기반하는 출력 전압(VOUT)과 제 2 변환 이득(HCG)에 기반하는 출력 전압(VOUT)을 합성할 수 있다.
예를 들어, 변환 이득 보정기들(1304~1306) 각각은 인버터, NAND 게이트, NOR 게이트, XOR 게이트, XNOR 게이트, 스위치, 플립-플롭, 래치, 레지스터 등과 같은 다양한 회로들을 이용하여 하드웨어적으로 구현될 수 있다. 물론, 이미지 센서(1000)의 다른 구성 요소들(1200, 1300, 1400, 1500, 1600)도 다양한 아날로그 또는 디지털 회로들을 이용하여 하드웨어적으로 구현될 수 있다. 다른 실시 예에 있어서, 변환 이득 보정기들(1304~1306)은 아날로그 디지털 변환기들(1301~1303)이 아닌 이미지 센서(1000)의 이미지 신호 프로세서(image signal processor; ISP, 미도시) 내에 포함될 수도 있다. 이미지 신호 프로세서는 아날로그 디지털 변환 회로(1300)로부터 신호들을 수신하고, 컬러 인터폴레이션(color interpolation), 컬러 보정(color correction), 감마 보정(gamma correction), 컬러 공간 변환(color space conversion), 에지 보정 등과 같은 신호 처리 동작을 수행하고, 그리고 보정된 이미지 데이터를 생성할 수 있다.
로우 드라이버(1400)는 로우 어드레스의 디코딩 결과에 따라 선택된 로우에 배치되는 픽셀들(1101~1103)로 리셋 신호(RG), 트랜스퍼 신호(TG), 및 선택 신호(SEL)를 X축 방향으로 전송할 수 있다. 물론, 로우 드라이버(1400)는 다른 로우에 배치되는 픽셀들도 리셋 신호(RG), 트랜스퍼 신호(TG), 및 선택 신호(SEL)를 X축 방향으로 전송할 수 있다. 하나의 로우를 따라 배치되는 픽셀들(예를 들어, 1101~1103)은 해당 로우를 따라 배치되는 리셋 라인, 트랜스퍼 라인, 및 선택 라인을 공유할 수 있다. 로우 드라이버(1400)는 로우 단위로 리셋 신호(RG), 트랜스퍼 신호(TG), 및 선택 신호(SEL)를 픽셀 어레이(1100)로 전송할 수 있다.
타이밍 생성기(1500)는 로우 드라이버(1400), 변환 이득 제어 회로(1200), 아날로그 디지털 변환 회로(1300), 및 입출력 버퍼(1600)를 제어할 수 있다. 예를 들어, 타이밍 생성기(1500)는 로우 드라이버(1400)가 하나의 로우를 선택하도록 하나의 로우를 나타내는 로우 어드레스 및 제어 신호를 로우 드라이버(1400)로 제공할 수 있다.
타이밍 생성기(1500)는 하나의 로우에 배치되는 픽셀들(1101~1103)에 대한 한 번의 읽기 동작에서 변환 이득 제어 회로(1200)가 픽셀들(1101~1103)의 변환 이득들을 각각 결정하는 동작들을 개시하게 하는 변환 이득 샘플링 신호(CG_SMPL)를 생성하고 변환 이득 샘플링 신호(CG_SMPL)를 변환 이득 제어 회로(1200)로 전송할 수 있다. 변환 이득 제어 회로(1200)의 변환 이득 제어기들(1201~1203)은 변환 이득 샘플링 신호(CG_SMPL)를 각각 수신하고 픽셀들(1101~1103)의 변환 이득들을 결정하기 위한 동작들을 각각 개시할 수 있다.
타이밍 생성기(1500)는 하나의 로우에 배치되는 픽셀들(1101~1103)에 대한 한 번의 읽기 동작에서 아날로그 디지털 변환 회로(1300)가 출력 전압들(VOUT)을 샘플링하는 동작들(도 3 내지 도 7의 리셋 샘플링들과 신호 샘플링들 참조)을 개시하게 하는 제어 신호를 생성하고 제어 신호를 아날로그 디지털 변환 회로(1300)로 전송할 수 있다. 아날로그 디지털 변환 회로(1300)의 아날로그 디지털 변환기들(1301~1303)은 제어 신호를 각각 수신하고 리셋 샘플링들 및 신호 샘플링들을 각각 개시할 수 있다.
입출력 버퍼(1600)는 이미지를 요청하는 명령, 이미지 센서(1000)의 동작을 제어하는 명령, 신호들 등을 수신하고 명령을 타이밍 생성기(1500)로 전송할 수 있다. 입출력 버퍼(1600)는 아날로그 디지털 변환 회로(1300)로부터 이미지 데이터를 수신하고 이미지 데이터를 외부로 출력할 수 있다.
실시 예에 있어서, 입출력 버퍼(1600)는 변환 이득 데이터를 이미지 데이터와 함께 출력할 수 있다. 이를 위해, 입출력 버퍼(1600)는 변환 이득 데이터를 아날로그 디지털 변환 회로(1300)로부터 수신할 수 있다. 아날로그 디지털 변환 회로(1300)는 변환 이득 제어 회로(1200)로부터 변환 이득 제어기들(1201~1203)이 생성하는 변환 이득 제어 신호들(CG_CTRL)을 수신하고 비트 단위로 저장할 수 있다. 아날로그 디지털 변환 회로(1300)는 변환 이득 제어 신호들(CG_CTRL)의 로직 상태들을 나타내는 비트들을 포함하는 변환 이득 데이터를 입출력 버퍼(1600)로 전송할 수 있다. 예를 들어, 변환 이득 데이터의 사이즈는 픽셀 어레이(1100)의 하나의 로우에 배치되는 픽셀들의 개수 및 픽셀 어레이(1100)의 하나의 컬럼에 배치되는 픽셀들의 개수의 곱셈 결과일 수 있다. 이미지 데이터의 사이즈는 픽셀 어레이(1100)의 하나의 로우에 배치되는 픽셀들의 개수, 픽셀 어레이(1100)의 하나의 컬럼에 배치되는 픽셀들의 개수, 및 아날로그 디지털 변환기(1400)의 해상도(또는 비트 수)의 곱셈 결과일 수 있다. 변환 이득 데이터는 이미지 데이터보다 사이즈는 작지만 픽셀 어레이(1100)에서 어느 픽셀에 제 1 변환 이득(LCG)이 적용되었는지 또는 픽셀 어레이(1100)에서 어느 픽셀에 제 2 변환 이득(HCG)이 적용되었는지를 나타낼 수 있다.
도 8에서 도시되진 않았으나, 이미지 센서(1000)는 전압 생성기를 더 포함할 수 있다. 전압 생성기는 이미지 센서(1000)의 구성 요소들(1100, 1200, 1300, 1400, 1500, 1600)로 공급되는 전원 전압들을 생성할 수 있다. 특히, 전압 생성기는 변환 이득 제어 회로(1200)의 변환 이득 제어기들(1201~1203)로 문턱 전압(VTH)을 생성하고 공급할 수 있다.
도 9는 도 8의 픽셀 어레이를 좀 더 구체적으로 도시한다. 도 9를 참조하면, 예시적으로 X축을 따라 8개의 픽셀들이 도시되었고 Y축을 따라 8개의 픽셀들이 도시되었으나(8×8 배열), 본 발명의 범위는 이에 한정되지 않는다.
픽셀 어레이의 픽셀은 3가지 색상 또는 4가지의 색상을 갖는 컬러 필터들을 포함할 수 있다. 픽셀은 청색(B), 적색(R) 또는 녹색(Gb, Gr) 컬러 필터들 중의 하나를 포함할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 픽셀 어레이(1100)의 픽셀들(R, B, Gb, Gr)은 마젠타(Mg)광, 옐로우(Y)광, 사이언(Cy)광 및/또는 화이트(W)광을 통과시키는 컬러 필터들을 포함할 수도 있다. 단위 픽셀들(R, B, Gb, Gr) 중 일부는 적외선을 통과시키는 적외선 필터(Z)를 포함할 수 있다.
좀 더 구체적으로, 하나의 로우에서, 제 1 컬러 필터들(적색 컬러 필터들(R) 또는 청색 컬러 필터들(B)) 및 제 2 컬러 필터들(녹색 컬러 필터들(Gr, Gb))이 번갈아 배치될 수 있다. 컬러 필터들은 해당 컬러의 빛을 수광할 수 있다. 하나의 로우에서 청색 컬러 필터들(B)과 녹색 컬러 필터들(Gb)이 번갈아 배치될 수 있으며 인접 로우에서 적색 컬러 필터들(R)과 녹색 컬러 필터들(Gr)이 번갈아 배치될 수 있다. 여기서, 청색 컬러 필터들(B)은 적색 컬러 필터들(R)과 사선으로 배치될 수 있다. 이와 같이, 휘도 신호와 관련이 있는 녹색 컬러 필터들(Gb, Gr)은 모든 로우들에 배치되고, 적색 컬러 필터들(R)과 청색 컬러 필터들(B)은 로우 별로 엇갈리게 배치되어 이미지 센서(1000)의 해상도가 향상될 수 있다.
실시 예에 있어서, 제 1 로우가 선택된 경우, 제 1 로우에 배치되는 픽셀들의 변환 이득들은 변환 이득 제어 회로(1200)의 변환 이득 제어기들(1201~1203)에 의해 독립적으로 결정될 수 있다. (L)은 제 1 변환 이득(LCG)을 갖는 픽셀들을 나타낼 수 있고 (H)는 제 2 변환 이득(HCG)을 갖는 픽셀들을 나타낼 수 있다. 또한, 제 2 로우가 선택된 경우, 제 2 로우에 배치되는 배치되는 픽셀들의 변환 이득들은 변환 이득 제어 회로(1200)의 변환 이득 제어기들(1201~1203)에 의해 독립적으로 결정될 수 있다. 본 발명의 실시 예에 따르면, 픽셀에 대한 하나의 읽기 동작에서의 픽셀의 출력 전압(VOUT)과 문턱 전압(VTH) 간의 비교 결과에 따라서 그 픽셀의 변환 이득이 결정될 수 있다. 다른 픽셀, 이전 읽기 동작에서의 픽셀의 출력 전압(VOUT), 등의 요인들은 현재 픽셀의 변환 이득의 결정에 영향을 주지 않는다.
도 10은 도 8의 이미지 센서의 동작에 관한 순서도를 예시적으로 도시한다. 도 10은 도 3 내지 도 6 그리고 도 8을 참조하여 설명될 것이다.
S110 단계에서, 로우 드라이버(1400)는 원-샷 이미지를 읽기 위해 선택 신호(SEL)를 활성화하여 하나의 로우에 배치되는 픽셀들(도 8의 1101~1103 참조)을 선택할 수 있다. 선택된 픽셀들의 선택 스위치들(SX)은 턴 온될 수 있다.
S120 단계에서, 아날로그 디지털 변환 회로(1300)는 선택된 픽셀들에 대한 리셋 샘플링을 수행할 수 있다. 아날로그 디지털 변환 회로(1300)는 픽셀들이 선택된 시점 이후부터 로우 드라이버(1400)에 의해 트랜스퍼 신호(TG)가 활성화되기 전까지의 임의의 한 시점(도 3 및 도 4의 T1 참조)에서 출력 전압들을 샘플링할 수 있다. 도 5 및 도 6에서 전술한대로, 아날로그 디지털 변환 회로(1300)는 픽셀들이 선택된 시점 이후부터 로우 드라이버(1400)에 의해 트랜스퍼 신호(TG)가 활성화되기 전까지의 임의의 두 시점들(도 5 및 도 6의 및 T2 참조)에서 출력 전압들을 각각 샘플링할 수도 있다. 리셋 샘플링이 수행된 이후에, 로우 드라이버(1400)는 트랜스퍼 신호(TG)를 활성화하여 트랜스퍼 스위치(TX)를 턴 온시키고 그 다음 트랜스퍼 신호(TG)를 비활성화하여 트랜스퍼 스위치(TX)를 턴 오프시킬 수 있다(도 3 및 도 4의 T2, 그리고 도 5 및 도 6의 T3 참조).
S130 단계에서, 변환 이득 제어 회로(1200)는 픽셀들의 출력 전압들(VOUT)과 문턱 전압(VTH)을 각각 비교함으로써 픽셀들의 변환 이득들을 결정할 수 있다(도 3 및 도 4의 T3, 그리고 도 5 및 도 6의 T4 참조). 픽셀들의 변환 이득들은 독립적으로 결정될 수 있다. 각각의 변환 이득들이 독립적으로 결정되므로, 이미지 센서(1000)의 해상도가 개선될 수 있다.
S140 단계에서, 아날로그 디지털 변환 회로(1300)는 변환 이득 제어 회로(1200)에 의해 픽셀들의 변환 이득들이 결정된 이후에, 선택된 픽셀들에 대한 신호 샘플링을 수행할 수 있다(도 3 및 도 4의 T4, 그리고 도 5 및 도 6의 T5 참조). S150 단계에서, 아날로그 디지털 변환 회로(1300)는 S120 단계에서 샘플링된 출력 전압들(VOUT)과 S140 단계에서 샘플링된 출력 전압들(VOUT) 간의 차이들에 기초하여 이미지 데이터를 생성할 수 있다. 또한, 아날로그 디지털 변환 회로(1300)는 S130 단계에서 결정된 픽셀들의 변환 이득들에 기초하여 변환 이득 데이터를 생성할 수 있다. 로우 드라이버(1400)는 신호 샘플링이 수행된 이후에, 선택 신호(SEL)를 비활성화하여 선택 스위치들(SX)을 턴 오프시킬 수 있다. 이미지 센서(1000)는 다른 로우들에 대해 S110 내지 S150 단계들을 반복적으로 수행할 수 있다. 이미지 센서(1000)는 픽셀 어레이(1000)의 모든 로우들에 대해 S110 내지 S150 단계들을 반복적으로 수행할 수 있다.
위에서 설명한 내용은 본 발명을 실시하기 위한 구체적인 예들이다. 본 발명에는 위에서 설명한 실시 예들뿐만 아니라, 단순하게 설계 변경하거나 쉽게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명에는 상술한 실시 예들을 이용하여 앞으로 쉽게 변형하여 실시할 수 있는 기술들도 포함될 것이다.

Claims (20)

  1. 입사된 빛을 전기 신호로 변환하는 광전 변환 소자, 상기 전기 신호에 대응하는 전하가 저장되는 FD(floating diffusion) 노드의 커패시턴스를 조정하는 스위치, 및 상기 FD 노드에 기초하여 출력 전압을 출력하는 리드아웃 회로를 포함하는 픽셀;
    상기 리드아웃 회로로부터 출력 라인을 통해 전송되는 상기 출력 전압을 제 1 시점 및 제 2 시점에서 각각 샘플링하고 그리고 상기 제 1 시점의 상기 출력 전압과 상기 제 2 시점의 상기 출력 전압 간의 차이에 기초하여 디지털 코드를 생성하는 아날로그 디지털 변환기; 및
    상기 리드아웃 회로로부터 상기 출력 라인을 통해 전송되는 상기 출력 전압과 문턱 전압을 상기 제 1 시점과 상기 제 2 시점 사이의 제 3 시점에서 비교하여 상기 변환 이득 제어 신호를 생성하고 그리고 상기 출력 라인과 평행하게 배치되는 변환 이득 제어 라인을 통해 상기 변환 이득 제어 신호를 상기 스위치로 전송하는 변환 이득 제어기를 포함하는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 변환 이득 제어 신호에 의해 상기 스위치가 턴 온된 경우의 상기 픽셀의 제 1 변환 이득은 상기 변환 이득 제어 신호에 의해 상기 스위치가 턴 오프된 경우의 상기 픽셀의 제 2 변환 이득과 다른 이미지 센서.
  3. 제 1 항에 있어서,
    상기 스위치는 제 1 스위치이고, 그리고
    상기 픽셀은 상기 출력 라인 및 상기 변환 이득 제어 라인과 각각 수직으로 배치되는 트랜스퍼(transfer) 라인을 통해 전송되는 트랜스퍼 신호에 의해 상기 제 1 시점과 상기 제 3 시점 사이에서 턴 온되고 그 다음 턴 오프되는 제 2 스위치를 더 포함하는 이미지 센서.
  4. 제 1 항에 있어서,
    상기 스위치는 제 1 스위치이고, 그리고
    상기 픽셀은 상기 출력 라인 및 상기 변환 이득 제어 라인과 각각 수직으로 배치되는 트랜스퍼(transfer) 라인을 통해 전송되는 트랜스퍼 신호에 의해 상기 제 1 시점과 상기 제 3 시점 사이에서 턴 온되고 그 다음 턴 오프되고, 그리고 상기 트랜스퍼 신호에 의해 상기 제 3 시점과 상기 제 2 시점 사이에서 턴 온되고 그 다음 턴 오프되는 제 2 스위치를 더 포함하는 이미지 센서.
  5. 제 1 항에 있어서,
    상기 제 1 내지 제 3 시점들은 상기 픽셀에 대한 읽기 간격 이내에 모두 존재하는 이미지 센서.
  6. 제 1 항에 있어서,
    상기 아날로그 디지털 변환기는 상기 변환 이득 제어기에 의해 결정된 상기 픽셀의 변환 이득을 나타내는 변환 이득 데이터를 더 생성하는 이미지 센서.
  7. 제 1 항에 있어서,
    상기 아날로그 디지털 변환기는 상기 리드아웃 회로로부터 상기 출력 라인을 통해 전송되는 상기 출력 전압을 상기 제 1 시점 전의 제 4 시점에서 더 샘플링하고 그리고 상기 제 4 시점의 상기 출력 전압과 상기 제 2 시점의 상기 출력 전압 간의 차이에 기초하여 디지털 코드를 더 생성하는 이미지 센서.
  8. 제 7 항에 있어서,
    상기 변환 이득 제어기는 상기 제 4 시점 전에 상기 스위치가 턴 온되도록 상기 변환 이득 제어 신호를 설정하는 이미지 센서.
  9. 제 1 항에 있어서,
    상기 아날로그 디지털 변환기는 상기 변환 이득 제어 신호에 의해 상기 스위치가 턴 온된 경우의 상기 픽셀의 제 1 변환 이득과 상기 변환 이득 제어 신호에 의해 상기 스위치가 턴 오프된 경우의 상기 픽셀의 제 2 변환 이득 간의 변동을 보정하는 회로를 더 포함하는 이미지 센서.
  10. 제 1 항에 있어서,
    상기 문턱 전압의 레벨은 상기 출력 전압의 최대 레벨과 최소 레벨 사이에서 사전에 결정되는 이미지 센서.
  11. 입사된 빛을 전기 신호로 변환하는 광전 변환 소자, 상기 전기 신호에 대응하는 전하가 저장되는 FD(floating diffusion) 노드의 커패시턴스를 조정하는 스위치, 및 상기 FD 노드에 기초하여 출력 전압을 출력하는 리드아웃 회로를 포함하는 픽셀;
    상기 리드아웃 회로로부터 상기 출력 라인을 통해 전송되는 상기 출력 전압과 문턱 전압을 비교하여 상기 변환 이득 제어 신호를 생성하고 그리고 상기 출력 라인과 평행하게 배치되는 변환 이득 제어 라인을 통해 상기 변환 이득 제어 신호를 상기 스위치로 전송하는 변환 이득 제어기; 및
    상기 픽셀, 상기 출력 라인, 상기 변환 이득 제어기, 및 상기 변환 이득 제어 라인을 통한 피드백 루프에 의해 상기 픽셀의 변환 이득이 결정되기 전의 상기 출력 전압과 상기 피드백 루프에 의해 상기 픽셀의 상기 변환 이득이 결정된 후의 상기 출력 전압 간의 차이에 기초하여 디지털 코드를 생성하는 아날로그 디지털 변환기를 포함하는 이미지 센서.
  12. 제 11 항에 있어서,
    상기 변환 이득 제어기는 상기 피드백 루프에 의해 상기 픽셀의 상기 변환 이득이 결정되기 전에 상기 변환 이득 제어 신호를 상기 스위치로 전송하여 상기 픽셀의 초기 변환 이득을 설정하고, 그리고
    상기 피드백 루프에 의해 결정된 상기 픽셀의 상기 변환 이득은 상기 픽셀의 상기 초기 변환 이득과 같거나 다른 이미지 센서.
  13. 제 12 항에 있어서,
    상기 변환 이득 제어 신호에 의해 상기 스위치가 턴 온된 경우의 상기 픽셀의 상기 변환 이득은 상기 초기 변환 이득과 다르고, 그리고
    상기 변환 이득 제어 신호에 의해 상기 스위치가 턴 오프된 경우의 상기 픽셀의 상기 변환 이득은 상기 초기 변환 이득과 같은 이미지 센서.
  14. 제 12 항에 있어서,
    상기 아날로그 디지털 변환기는:
    상기 피드백 루프에 의해 상기 픽셀의 상기 변환 이득이 결정되기 전의 상기 출력 전압의 제 1 레벨을 샘플링 및 홀드하고, 그리고
    상기 피드백 루프에 의해 상기 픽셀의 상기 변환 이득이 결정된 후의 상기 출력 전압의 제 2 레벨을 샘플링 및 홀드하는 이미지 센서.
  15. 제 11 항에 있어서,
    상기 스위치는 제 1 스위치이고,
    상기 픽셀은 상기 출력 라인 및 상기 변환 이득 제어 라인과 수직으로 배치되는 트랜스퍼 라인을 통해 전송되는 트랜스퍼 신호에 의해 턴 온되고 그 다음 턴 오프되는 제 2 스위치를 더 포함하고, 그리고
    상기 픽셀의 상기 변환 이득은 상기 트랜스퍼 신호에 의해 상기 제 2 스위치가 턴 온되고 그 다음 턴 오프된 이후에, 상기 피드백 루프에 의해 결정되는 이미지 센서.
  16. 제 11 항에 있어서,
    상기 리드아웃 회로는 상기 출력 라인 및 상기 변환 이득 제어 라인과 수직으로 배치되는 선택 라인을 통해 전송되는 선택 신호에 기초하여 상기 출력 전압을 상기 출력 라인으로 출력하는 포함하는 이미지 센서.
  17. 제 16 항에 있어서,
    상기 아날로그 디지털 변환기에 의해 상기 출력 전압이 샘플링되는 시점들 및 상기 피드백 루프에 의해 상기 픽셀의 상기 변환 이득이 결정되는 시점은 상기 선택 신호가 활성화된 간격 이내에 모두 존재하는 이미지 센서.
  18. 트랜스퍼 라인, 그리고 상기 트랜스퍼 라인과 수직으로 배치되는 제 1 출력 라인 및 제 1 변환 이득 제어 라인에 연결되는 제 1 픽셀;
    상기 트랜스퍼 라인, 그리고 상기 트랜스퍼 라인과 수직으로 배치되는 제 2 출력 라인 및 제 2 변환 이득 제어 라인에 연결되는 제 2 픽셀;
    상기 제 1 출력 라인을 통해 전송되는 제 1 출력 전압과 문턱 전압의 비교 결과에 따라, 상기 제 1 변환 이득 제어 라인을 통해 상기 제 1 픽셀의 제 1 변환 이득을 결정하는 제 1 변환 이득 제어기;
    상기 제 2 출력 라인을 통해 전송되는 제 2 출력 전압과 상기 문턱 전압의 비교 결과에 따라, 상기 제 2 변환 이득 제어 라인을 통해 상기 제 2 픽셀의 제 2 변환 이득을 결정하는 제 2 변환 이득 제어기;
    상기 제 1 픽셀의 상기 제 1 변환 이득이 결정된 다음에 상기 제 1 출력 라인을 통해 상기 제 1 출력 전압을 샘플링하는 제 1 아날로그 디지털 변환기; 및
    상기 제 2 픽셀의 상기 제 2 변환 이득이 결정된 다음에 상기 제 2 출력 라인을 통해 상기 제 2 출력 전압을 샘플링하는 제 2 아날로그 디지털 변환기를 포함하는 이미지 센서.
  19. 제 18 항에 있어서,
    상기 제 1 변환 이득 제어기는 상기 제 2 변환 이득 제어기와 관계 없이 상기 제 1 픽셀의 상기 제 1 변환 이득을 결정하고, 그리고
    상기 제 2 변환 이득 제어기는 상기 제 1 변환 이득 제어기와 관계 없이 상기 제 2 픽셀의 상기 제 2 변환 이득을 결정하는 이미지 센서.
  20. 제 18 항에 있어서,
    상기 제 1 아날로그 디지털 변환기는 상기 제 1 변환 이득을 나타내는 제 1 비트를 생성하고,
    상기 제 2 아날로그 디지털 변환기는 상기 제 2 변환 이득을 나타내는 제 2 비트를 생성하고, 그리고
    상기 제 1 비트 및 상기 제 2 비트를 포함하는 변환 이득 데이터의 사이즈는 상기 트랜스퍼 라인에 연결되는 제 1 및 제 2 픽셀들 그리고 다른 픽셀들의 개수와 상기 제 1 출력 라인과 상기 제 1 변환 이득 제어 라인에 연결되는 상기 제 1 픽셀 그리고 다른 픽셀들의 개수의 곱셈 결과인 이미지 센서.
KR1020180163920A 2018-12-18 2018-12-18 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서 Withdrawn KR20200075962A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180163920A KR20200075962A (ko) 2018-12-18 2018-12-18 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서
US16/511,159 US11089253B2 (en) 2018-12-18 2019-07-15 Image sensor with controllable conversion gain
CN201911270280.7A CN111343396A (zh) 2018-12-18 2019-12-11 具有可控转换增益的图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180163920A KR20200075962A (ko) 2018-12-18 2018-12-18 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서

Publications (1)

Publication Number Publication Date
KR20200075962A true KR20200075962A (ko) 2020-06-29

Family

ID=71071953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180163920A Withdrawn KR20200075962A (ko) 2018-12-18 2018-12-18 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서

Country Status (3)

Country Link
US (1) US11089253B2 (ko)
KR (1) KR20200075962A (ko)
CN (1) CN111343396A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082644B2 (en) 2019-04-15 2021-08-03 Samsung Electronics Co., Ltd. Image sensor

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11431926B2 (en) * 2018-11-09 2022-08-30 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels
US11503241B2 (en) * 2020-02-06 2022-11-15 Novatek Microelectronics Corp. Readout integrated circuit
US11516413B2 (en) 2020-07-29 2022-11-29 Fingerprint Cards Anacatum Ip Ab Adaptive readout from an optical biometric sensor to a host device
US11508180B2 (en) * 2020-07-29 2022-11-22 Fingerprint Cards Anacatum Ip Ab Adaptive readout from a global shutter optical biometric sensor
KR20220033298A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서
KR20220165006A (ko) 2021-06-07 2022-12-14 삼성전자주식회사 내부 커패시터를 포함하는 픽셀을 포함하는 이미지 센서
JP7796378B2 (ja) * 2021-06-21 2026-01-09 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN113709395B (zh) * 2021-08-30 2024-11-26 维沃移动通信有限公司 像素电路、图像传感器及电子设备
EP4178197A1 (en) * 2021-11-03 2023-05-10 Teledyne Innovaciones Microelectrónicas, SLU Analogue to digital converter for image sensor readout
US11889219B2 (en) * 2021-11-15 2024-01-30 Samsung Electronics Co., Ltd. Analog-to-digital converting circuit for optimizing power consumption of dual conversion gain operation, operation method thereof, and image sensor including the same
US12022221B2 (en) 2021-11-25 2024-06-25 Samsung Electronics Co., Ltd. Image sensor
US12063447B2 (en) * 2021-11-25 2024-08-13 Samsung Electronics Co., Ltd. Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof
CN117255262B (zh) * 2022-06-06 2025-07-08 思特威(上海)电子科技股份有限公司 一种增益切换读出装置及图像传感器
CN115118891B (zh) * 2022-06-24 2024-09-10 维沃移动通信有限公司 信号控制电路、图像传感器、电子设备及图像处理方法
CN117544864A (zh) * 2022-07-30 2024-02-09 华为技术有限公司 图像传感器及其控制方法
CN116112814B (zh) * 2022-09-30 2025-01-28 维沃移动通信有限公司 感光像素结构、图像传感器和电子设备
US12267605B2 (en) 2022-10-17 2025-04-01 Fairchild Imaging, Inc. Pixel architecture with multiple pixel binning
US11956557B1 (en) 2022-10-17 2024-04-09 BAE Systems Imaging Solutions Inc. Pixel architecture with high dynamic range
US20240187751A1 (en) * 2022-12-05 2024-06-06 Omnivision Technologies, Inc. Pixel Circuit Having Dynamically Controlled Conversion Gain
CN117998218A (zh) * 2024-02-02 2024-05-07 华为技术有限公司 一种图像传感器及电子设备
WO2025263114A1 (ja) * 2024-06-18 2025-12-26 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、撮像装置、および、イメージセンサの制御方法
CN119562170B (zh) * 2025-01-08 2025-05-09 杭州觅睿科技股份有限公司 一种低照度下防过曝的增益调节方法和装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847742B1 (ko) 2007-08-20 2008-07-22 배정훈 변환이득 조절이 가능한 공통 칼럼 액티브 ｃｍｏｓ 이미지센서
JP4403435B2 (ja) * 2007-11-16 2010-01-27 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
JP5556199B2 (ja) * 2010-01-29 2014-07-23 ソニー株式会社 固体撮像素子及び撮像機器
US8605173B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
US8896733B2 (en) * 2011-01-21 2014-11-25 Aptina Imaging Corporation Imaging system with automatic conversion gain selection
TWI456990B (zh) 2011-04-08 2014-10-11 原相科技股份有限公司 高動態範圍影像感測電路及高動態範圍影像讀取方法
JP5703132B2 (ja) * 2011-05-30 2015-04-15 株式会社東芝 固体撮像装置
TWI526072B (zh) 2012-02-10 2016-03-11 聯詠科技股份有限公司 光感測畫素電路與影像感測器
US9247170B2 (en) 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
KR20140067408A (ko) * 2012-11-26 2014-06-05 삼성전자주식회사 고체 촬상소자 및 그에 따른 동작 제어방법
US9628732B2 (en) 2013-08-23 2017-04-18 Semiconductor Components Industries, Llc Imaging systems and methods for performing column-based image sensor pixel gain adjustments
TWI684363B (zh) * 2015-02-13 2020-02-01 日商新力股份有限公司 圖像感測器、讀出控制方法、及電子機器
US9888191B2 (en) * 2015-04-21 2018-02-06 Semiconductor Components Industries, Llc Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
KR102678455B1 (ko) 2016-12-30 2024-06-27 삼성전자주식회사 이미지 센서

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082644B2 (en) 2019-04-15 2021-08-03 Samsung Electronics Co., Ltd. Image sensor
US11575846B2 (en) 2019-04-15 2023-02-07 Samsung Electronics Co., Ltd. Image sensor configured to dynamically adjust conversion gain of a pixel in accordance with exposure time

Also Published As

Publication number Publication date
US20200195870A1 (en) 2020-06-18
US11089253B2 (en) 2021-08-10
CN111343396A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
KR20200075962A (ko) 피드백 루프를 통해 픽셀들의 각각의 변환 이득들을 결정하는 이미지 센서
US11678082B2 (en) Image sensor
US10785432B2 (en) Image sensor
KR100965357B1 (ko) 이미저에서의 잡음 감소
JP7029698B2 (ja) 撮像装置
KR20210066048A (ko) 이미지 센서, 그것을 포함하는 이미지 장치, 및 그것의 동작 방법
US20210006761A1 (en) Image sensor and driving method thereof
US20130076933A1 (en) Backside illumination image sensor, operating method thereof, image processing system and method of processing image using the same
US12538049B2 (en) Ramp signal generator, image sensor, and auto-zero level control method for ramp signals
US11025851B2 (en) Fast image sensor with pixel binning
TWI525307B (zh) 用於影像感測器之感光單元及其感光電路
KR20230077643A (ko) 듀얼 컨버전 게인 동작의 최적화를 위한 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR100975444B1 (ko) 리셋전압 보상부를 구비한 이미지센서
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
KR101158811B1 (ko) 이미지 센서
KR20250037109A (ko) 램프 생성 회로, 이를 포함하는 이미지 센싱 장치 및 이의 동작 방법
US9099372B2 (en) Complementary metal oxide semiconductor image sensor and operating method thereof
KR20220140267A (ko) 이미지 센싱 장치
US12439184B2 (en) Image sensor including time-division controlled correlated double sampler and electronic device including the same
US20260107073A1 (en) Image sensor including gain control circuit and operating method of the image sensor
US12432473B2 (en) Image sensing device and electric apparatus including the same
US20220345657A1 (en) Analog-to-digital converter for separately applying a bias voltage depending on an operation mode, and an image sensor including the same
CN118433565A (zh) 图像感测装置和包括图像感测装置的电子设备
KR20250154103A (ko) 이미지 센서 및 이미지 센서의 동작 방법
KR20240174340A (ko) 이미지 센싱 장치 및 이를 포함하는 이미징 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181218

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination