JP7800178B2 - スイッチング制御回路、電源回路 - Google Patents
スイッチング制御回路、電源回路Info
- Publication number
- JP7800178B2 JP7800178B2 JP2022017874A JP2022017874A JP7800178B2 JP 7800178 B2 JP7800178 B2 JP 7800178B2 JP 2022017874 A JP2022017874 A JP 2022017874A JP 2022017874 A JP2022017874 A JP 2022017874A JP 7800178 B2 JP7800178 B2 JP 7800178B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- control circuit
- switching control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング制御回路、及び電源回路に関する。
電源回路には、コイルと、コイルと電磁的に結合される補助コイルと、コイルに流れる電流を制御するスイッチング素子と、スイッチング素子をスイッチングするスイッチング制御回路とを備えるものがある。また、スイッチング制御回路には、コイルに流れる電流に応じて補助コイルに生じる電圧から生成される電源電圧で動作するものがある（例えば、特許文献１～８）。
ところで、上述した電源電圧は、スイッチング制御回路がモジュールで構成されている場合、モジュールの外部のレギュレータが補助コイルの電圧を受けて生成することがある。一般に、外部にレギュレータを設けることは、電源回路を構成するための部品点数を増加させ、電源回路のコストを上昇させてしまうことがある。そのため、レギュレータをモジュールの内部に設けることがある。しかしながら、モジュールの内部にレギュレータを設ける場合、レギュレータの出力電流が大きくなると、モジュールの発熱の問題が生じることがある。
本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、内部レギュレータが供給する電流を制限するスイッチング制御回路を提供することにある。
前述した課題を解決する本発明にかかるスイッチング制御回路は、第１コイルと、前記第１コイルに流れる電流に応じた電圧を生成する第２コイルと、前記第１コイルに流れる電流を制御する第１スイッチング素子とを備え、入力電圧から出力電圧を生成する電源回路の前記第１スイッチング素子のスイッチングを制御するスイッチング制御回路であって、前記出力電圧に応じた帰還電圧に基づいて、駆動信号を生成する駆動信号生成回路と、前記駆動信号に基づいて、前記第１スイッチング素子をスイッチングする第１駆動回路と、前記第２コイルからの電流で充電される第１コンデンサの第１電源電圧を用いて、前記第１駆動回路を動作させる目的レベルの第２電源電圧と、前記第１駆動回路の駆動電流とを生成するレギュレータと、前記駆動電流が第１所定値となると、前記駆動電流が小さくなるよう前記レギュレータを制御する制御回路と、を備える。
前述した課題を解決する本発明にかかる電源回路は、入力電圧から出力電圧を生成する電源回路であって、第１コイルと、前記第１コイルに流れる電流に応じた電圧を生成する第２コイルと、前記第１コイルに流れる電流を制御する第１スイッチング素子と、前記第１スイッチング素子のスイッチングを制御するスイッチング制御回路と、を備え、前記スイッチング制御回路は、前記出力電圧に応じた帰還電圧に基づいて、駆動信号を生成する駆動信号生成回路と、前記駆動信号に基づいて、前記第１スイッチング素子をスイッチングする第１駆動回路と、前記第２コイルからの電流で充電される第１コンデンサの第１電源電圧を用いて、前記第１駆動回路を動作させる目的レベルの第２電源電圧と、前記第１駆動回路の駆動電流とを生成するレギュレータと、前記駆動電流が第１所定値となると、前記駆動電流が小さくなるよう前記レギュレータを制御する制御回路と、を含む。
本発明によれば、内部レギュレータが供給する電流を制限するスイッチング制御回路を提供することができる。
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成の一例を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣ電流共振型の電源回路である。
＜＜＜スイッチング電源回路１０の概要＞＞＞
図１は、本発明の一実施形態であるスイッチング電源回路１０の構成の一例を示す図である。スイッチング電源回路１０は、所定の入力電圧Ｖｉｎから、目的レベルの出力電圧Ｖｏｕｔを負荷１１に生成するＬＬＣ電流共振型の電源回路である。
スイッチング電源回路１０は、コンデンサ２０，２１，２２，３２、抵抗２３、ＮＭＯＳトランジスタ２４，２５、トランス２６、制御ブロック２７、ダイオード２８～３１、定電圧回路３３、及び発光ダイオード３４を含んで構成される。また、スイッチング電源回路１０は、交流電圧Ｖａｃを全波整流する全波整流回路（ＲＥＣ）１２と、力率改善回路１００からの入力電圧Ｖｉｎに基づいて動作する。
力率改善回路１００は、力率を改善するとともに、全波整流回路１２の出力から直流電圧（すなわち、入力電圧Ｖｉｎ（例えば、４００Ｖ））を生成する。
コンデンサ２０は、入力電圧Ｖｉｎが印加される電源ラインと、接地側のグランドラインとの間の電圧を安定化させ、ノイズ等を除去する。コンデンサ２１は、トランス２６のコイルＬ１～Ｌ３に基づいて定まる励磁インダクタンス及び漏れインダクタンスと共振回路を構成する、いわゆる共振コンデンサである。
コンデンサ２２及び抵抗２３は、コンデンサ２１に流れる共振電流Ｉｃｒを分流して検出する回路を構成し、直列に接続されたコンデンサ２２及び抵抗２３は、コンデンサ２１に並列に接続される。
また、抵抗２３は、共振電流Ｉｃｒを分流した電流に基づいて電圧Ｖｉｓを生成する。したがって、電圧Ｖｉｓは、共振電流Ｉｃｒに応じた電圧となる。なお、共振電流Ｉｃｒが図１に示す矢印の方向に流れる場合の共振電流Ｉｃｒを正の共振電流Ｉｃｒと称し、この場合の電圧Ｖｉｓは正の電圧となる。
ここで、ＮＭＯＳトランジスタ２４，２５が接続されるノードを、ノードＣＰとすると、共振電流Ｉｃｒが、ノードＣＰから、１次コイルＬ１を介してコンデンサ２１に流れる方向は、正の方向である。一方、共振電流Ｉｃｒが、コンデンサ２１から、１次コイルＬ１を介してノードＣＰに流れる方向は、負の方向である。なお、図１の共振電流Ｉｃｒとしては、正の方向の共振電流Ｉｃｒが矢印で描かれている。
ＮＭＯＳトランジスタ２４は、ローサイド側のパワートランジスタであり、ＮＭＯＳトランジスタ２５は、ハイサイド側のパワートランジスタである。具体的には、ＮＭＯＳトランジスタ２４，２５は、入力電圧Ｖｉｎが印加されるノードと接地電圧が印加されるノードとの間に直列に接続される。なお、本実施形態では、スイッチング素子としてＮＭＯＳトランジスタ２４，２５が用いられているが、例えば、ＰＭＯＳトランジスタ、バイポーラトランジスタであっても良い。また、ＮＭＯＳトランジスタ２４は、「第１スイッチング素子」に相当し、ＮＭＯＳトランジスタ２５は、「第２スイッチング素子」に相当する。
トランス２６は、１次コイルＬ１、２次コイルＬ２，Ｌ３、補助コイルＬａを備えており、１次コイルＬ１と、２次コイルＬ２，Ｌ３と、補助コイルＬａとの間は絶縁されている。トランス２６においては、１次側の１次コイルＬ１の両端の電圧の変化に応じて、２次側の２次コイルＬ２，Ｌ３と、補助コイルＬａとに電圧が発生する。
また、１次コイルＬ１は、一端にＮＭＯＳトランジスタ２４のドレインと、ＮＭＯＳトランジスタ２５のソースが接続され、他端にＮＭＯＳトランジスタ２４のソースがコンデンサ２１を介して接続されている。
したがって、ＮＭＯＳトランジスタ２４，２５のスイッチングが開始されると、２次コイルＬ２，Ｌ３及び補助コイルＬａの夫々の電圧が変化することになる。なお、１次コイルＬ１と、２次コイルＬ２，Ｌ３とは、異極性で電磁結合され、１次コイルＬ１と、補助コイルＬａとは、同極性で電磁結合されている。なお、１次コイルＬ１は、「第１コイル」に相当し、補助コイルＬａは、「第２コイル」に相当する。
制御ブロック２７は、ＮＭＯＳトランジスタ２４，２５のスイッチングを制御するための回路ブロックであり、詳細は後述する。
ダイオード２８，２９は、交流電圧Ｖａｃを全波整流し、スイッチング制御回路４０に電圧Ｖｈとして印加する。
ダイオード３０，３１は、２次コイルＬ２，Ｌ３の電圧を整流し、コンデンサ３２は、整流された電圧を平滑化する。この結果、コンデンサ３２には、平滑化された出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、目的レベルの直流電圧となる。
定電圧回路３３は、一定の直流電圧を生成する回路であり、例えば、シャントレギュレータを用いて構成される。
発光ダイオード３４は、出力電圧Ｖｏｕｔと、定電圧回路３３の出力との差に応じた強度の光を発光する素子であり、後述するフォトトランジスタ５２とともに、フォトカプラを構成する。本実施形態では、出力電圧Ｖｏｕｔのレベルが高くなると、発光ダイオード３４からの光の強度は強くなる。
＜＜＜制御ブロック２７＞＞＞
制御ブロック２７は、スイッチング制御回路４０、ダイオード５０，５６～５８、コンデンサ５１，５３～５５、及びフォトトランジスタ５２を含む。
制御ブロック２７は、スイッチング制御回路４０、ダイオード５０，５６～５８、コンデンサ５１，５３～５５、及びフォトトランジスタ５２を含む。
スイッチング制御回路４０は、ＮＭＯＳトランジスタ２４，２５のスイッチングを制御する回路であり、端子ＶＣＣ，ＲＥＧ，ＧＮＤ，ＦＢ，ＩＳ，ＨＯ，ＬＯ，ＶＳ，ＶＢ，ＶＨを有する。
端子ＶＣＣは、トランス２６の補助コイルＬａからの電圧に応じた電源電圧Ｖｃｃが印加される端子である。端子ＶＣＣには、ダイオード５０のカソードと、一端が接地されたコンデンサ５１とが接続される。そして、トランス２６の補助コイルＬａからの電流でコンデンサ５１が充電されると、コンデンサ５１の充電電圧は、電源電圧Ｖｃｃとなる。なお、コンデンサ５１は、「第１コンデンサ」に相当し、電源電圧Ｖｃｃは、「第１電源電圧」に相当する。
端子ＧＮＤは、接地電圧が印加される端子であり、例えばスイッチング電源回路１０が設けられる装置の筐体等に接続される。
端子ＦＢは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂが発生する端子であり、フォトトランジスタ５２、及びコンデンサ５３が接続される。フォトトランジスタ５２は、発光ダイオード３４からの光の強度に応じた大きさのバイアス駆動電流Ｉ０を、端子ＦＢから接地へと流し、コンデンサ５３は、端子ＦＢと、接地との間のノイズを除去するために設けられる。このため、フォトトランジスタ５２は、シンク電流を生成するトランジスタとして動作する。
端子ＩＳは、１次コイルＬ１の共振電流の電流値を検出するための端子である。ここで、コンデンサ２２、及び抵抗２３が接続されるノードには、１次コイルＬ１の共振電流の電流値に応じた電圧が発生する。このため、端子ＩＳには、１次コイルＬ１の共振電流の電流値に応じた電圧Ｖｉｓが印加される。
端子ＬＯは、ＮＭＯＳトランジスタ２４を駆動する駆動信号Ｖｄｒ１が出力される端子であり、ＮＭＯＳトランジスタ２４のゲートが接続される。
端子ＨＯは、ＮＭＯＳトランジスタ２５を駆動する駆動信号Ｖｄｒ２が出力される端子であり、ＮＭＯＳトランジスタ２５のゲートが接続される。
端子ＶＳは、ＮＭＯＳトランジスタ２４のドレイン端子と、ＮＭＯＳトランジスタ２５のソース端子とが接続される接続ノードの電圧が印加される端子である。端子ＶＳには、ＮＭＯＳトランジスタ２４がオンすると、接地電圧が印加され、ＮＭＯＳトランジスタ２５がオンすると、入力電圧Ｖｉｎが印加される。
端子ＲＥＧは、スイッチング制御回路４０の電源回路３２０（後述）が電源電圧Ｖｒｅｇを出力する端子であり、電源電圧Ｖｒｅｇを安定化させるコンデンサ５４が接続される。また、端子ＲＥＧからは、電流Ｉｒｅｇが出力される。
端子ＶＢは、駆動信号Ｖｄｒ２を出力するバッファ６０７（後述）の電源電圧として使用される電圧Ｖｂが印加される。また、端子ＶＢには、電圧Ｖｂを安定化させるコンデンサ５５の一端と、ダイオード５６のカソードが接続される。コンデンサ５５の他端は、端子ＶＳに接続され、ダイオード５６のアノードは、端子ＲＥＧに接続される。
また、端子ＶＳの電圧Ｖｓの電位は、端子ＶＳに入力電圧Ｖｉｎが印加されている際に、ＮＭＯＳトランジスタ２５をオンするための電圧Ｖｂの基準の電位となる。また、ダイオード５６は、ＮＭＯＳトランジスタ２４がオンし、電圧Ｖｓが接地電圧となる場合に、電圧Ｖｒｅｇに基づいてコンデンサ５５を充電する。そして、ＮＭＯＳトランジスタ２５がオンし、電圧Ｖｓが入力電圧Ｖｉｎとなる場合に、電圧Ｖｂは、コンデンサ５５に充電される電圧に基づき、バッファ６０７の電源電圧となる。
端子ＶＨは、交流電圧Ｖａｃに応じた電圧Ｖｈが印加される端子である。スイッチング制御回路４０は、起動回路３００（後述）で電圧Ｖｈを受け、コンデンサ５１を充電する。これにより、スイッチング制御回路４０の起動時、電源電圧Ｖｃｃがコンデンサ５１に生成される。
＜＜＜スイッチング制御回路４０のチップ構成＞＞＞
図２は、スイッチング制御回路４０のチップ構成を示す図である。スイッチング制御回路４０は、集積回路２００，２２０から構成される。集積回路２００は、高耐圧の半導体素子から構成され、端子ＶＨ，ＶＢ，ＶＳ，ＧＮＤから電圧Ｖｈ，Ｖｂ，Ｖｓ、及び接地電圧を受ける。ここで、バッファ６０７（後述）及び起動素子４００（後述）は、集積回路２００に含まれる。
図２は、スイッチング制御回路４０のチップ構成を示す図である。スイッチング制御回路４０は、集積回路２００，２２０から構成される。集積回路２００は、高耐圧の半導体素子から構成され、端子ＶＨ，ＶＢ，ＶＳ，ＧＮＤから電圧Ｖｈ，Ｖｂ，Ｖｓ、及び接地電圧を受ける。ここで、バッファ６０７（後述）及び起動素子４００（後述）は、集積回路２００に含まれる。
集積回路２２０は、低耐圧の半導体素子から構成され、端子ＲＥＧ，ＶＣＣ，ＦＢ，ＩＳ，ＧＮＤから電圧Ｖｒｅｇ，Ｖｃｃ，Ｖｆｂ，Ｖｉｓ，及び接地電圧を受ける。ここで、スイッチング制御回路４０に含まれる回路のうち、バッファ６０７及び起動素子４００以外は、集積回路２２０に含まれる。なお、集積回路２００は、「第１集積回路」に相当し、集積回路２２０は、「第２集積回路」に相当する。
＜＜＜スイッチング制御回路４０の詳細＞＞＞
図３は、スイッチング制御回路４０の回路構成の一例を示す図である。ここで、図３には、集積回路２００，２２０のそれぞれに含まれる回路が、機能ブロックの形式で示されている。スイッチング制御回路４０は、共振電流Ｉｃｒの大きさに基づいて、ＮＭＯＳトランジスタ２４，２５をスイッチングする半導体モジュールである。そして、スイッチング制御回路４０は、起動回路３００、選択回路３１０、電源回路３２０、低電圧保護回路（ＵＶＬＯ）３２２，３５０，３５１、レギュレータ３３０，３３１、基準電圧回路３４０、設定回路３６０、及び信号出力回路３７０を含んで構成される。なお、スイッチング制御回路４０は、例えば、集積回路２００，２２０から構成される半導体モジュールではなく、単一の集積回路によって構成されてもよい。
図３は、スイッチング制御回路４０の回路構成の一例を示す図である。ここで、図３には、集積回路２００，２２０のそれぞれに含まれる回路が、機能ブロックの形式で示されている。スイッチング制御回路４０は、共振電流Ｉｃｒの大きさに基づいて、ＮＭＯＳトランジスタ２４，２５をスイッチングする半導体モジュールである。そして、スイッチング制御回路４０は、起動回路３００、選択回路３１０、電源回路３２０、低電圧保護回路（ＵＶＬＯ）３２２，３５０，３５１、レギュレータ３３０，３３１、基準電圧回路３４０、設定回路３６０、及び信号出力回路３７０を含んで構成される。なお、スイッチング制御回路４０は、例えば、集積回路２００，２２０から構成される半導体モジュールではなく、単一の集積回路によって構成されてもよい。
＝＝起動回路３００＝＝
起動回路３００は、スイッチング制御回路４０が起動する際、電圧Ｖｈに基づいて、コンデンサ５１を充電し、電圧Ｖｃｃを生成する。起動回路３００は、図４に示すように、起動素子４００、充電回路４１０を含んで構成される。
起動回路３００は、スイッチング制御回路４０が起動する際、電圧Ｖｈに基づいて、コンデンサ５１を充電し、電圧Ｖｃｃを生成する。起動回路３００は、図４に示すように、起動素子４００、充電回路４１０を含んで構成される。
＝＝＝起動素子４００＝＝＝
起動素子４００は、交流電圧Ｖａｃに応じた電圧Ｖｈに基づいて、充電電圧Ｖｓｕｐを生成する。具体的には、起動素子４００（例えば、ＪＦＥＴ）は、交流電圧Ｖａｃに応じた電圧Ｖｈから、所定レベル（例えば、３０Ｖ）の電圧Ｖｓｕｐを生成する。
起動素子４００は、交流電圧Ｖａｃに応じた電圧Ｖｈに基づいて、充電電圧Ｖｓｕｐを生成する。具体的には、起動素子４００（例えば、ＪＦＥＴ）は、交流電圧Ｖａｃに応じた電圧Ｖｈから、所定レベル（例えば、３０Ｖ）の電圧Ｖｓｕｐを生成する。
＝＝＝充電回路４１０＝＝＝
充電回路４１０は、電源電圧Ｖｃｃに基づいて、充電電圧Ｖｓｕｐに応じた電流Ｉｃｈｇでコンデンサ５１を充電する。具体的には、充電回路４１０は、電圧Ｖｃｃが所定レベル（例えば、基準電圧Ｖｒｅｆ４のレベル）より低い場合、コンデンサ５１を充電する。
充電回路４１０は、電源電圧Ｖｃｃに基づいて、充電電圧Ｖｓｕｐに応じた電流Ｉｃｈｇでコンデンサ５１を充電する。具体的には、充電回路４１０は、電圧Ｖｃｃが所定レベル（例えば、基準電圧Ｖｒｅｆ４のレベル）より低い場合、コンデンサ５１を充電する。
一方、充電回路４１０は、電圧Ｖｃｃが所定レベル（例えば、基準電圧Ｖｒｅｆ４のレベル）となると、コンデンサ５１の充電を停止する。
＝＝選択回路３１０＝＝
図３の選択回路３１０は、複数の基準電圧（例えば、基準電圧Ｖｒｅｆ０～Ｖｒｅｆ３）から電源回路３２０（後述）が出力する電源電圧Ｖｒｅｇを目的レベルとする基準電圧を選択する。具体的には、選択回路３１０は、設定回路３６０（後述）が出力する（詳細は後述）信号ｓｅｔｔｉｎｇに基づいて、電圧Ｖｒｅｇの目的レベルを決める基準電圧Ｖｒｅｆ０～Ｖｒｅｆ３のうちの選択された基準電圧を、電圧Ｖｓｅｌとする。
図３の選択回路３１０は、複数の基準電圧（例えば、基準電圧Ｖｒｅｆ０～Ｖｒｅｆ３）から電源回路３２０（後述）が出力する電源電圧Ｖｒｅｇを目的レベルとする基準電圧を選択する。具体的には、選択回路３１０は、設定回路３６０（後述）が出力する（詳細は後述）信号ｓｅｔｔｉｎｇに基づいて、電圧Ｖｒｅｇの目的レベルを決める基準電圧Ｖｒｅｆ０～Ｖｒｅｆ３のうちの選択された基準電圧を、電圧Ｖｓｅｌとする。
＝＝電源回路３２０＝＝
電源回路３２０は、電圧Ｖｃｃから電源電圧Ｖｒｅｇを生成する。具体的には、電源回路３２０は、選択回路３１０からの電圧Ｖｓｅｌに基づいて、電圧Ｖｃｃを電圧降下させ、電源電圧Ｖｒｅｇを出力する。また、設定回路３６０からの信号ｓｅｔｅｎｄについては、後述する。電源回路３２０は、図５に示すように、レギュレータ（ＲＥＧ）５００、制御回路５２０、ＮＭＯＳトランジスタ５４０、インバータ５４１、ツェナーダイオード５５０を含んで構成される。
電源回路３２０は、電圧Ｖｃｃから電源電圧Ｖｒｅｇを生成する。具体的には、電源回路３２０は、選択回路３１０からの電圧Ｖｓｅｌに基づいて、電圧Ｖｃｃを電圧降下させ、電源電圧Ｖｒｅｇを出力する。また、設定回路３６０からの信号ｓｅｔｅｎｄについては、後述する。電源回路３２０は、図５に示すように、レギュレータ（ＲＥＧ）５００、制御回路５２０、ＮＭＯＳトランジスタ５４０、インバータ５４１、ツェナーダイオード５５０を含んで構成される。
＝＝＝レギュレータ５００＝＝＝
レギュレータ５００は、電源電圧Ｖｃｃを電圧降下させ、電源電圧Ｖｒｅｇを生成する。具体的には、レギュレータ５００は、電源電圧Ｖｃｃから、選択回路３１０により選択された基準電圧と、電源電圧Ｖｒｅｇに応じた電圧とに基づいて、目的レベルの電源電圧Ｖｒｅｇを生成する。なお、端子ＲＥＧから出力される駆動電流Ｉｒｅｇは、レギュレータ５００のＰＭＯＳトランジスタ５１１，５３０（後述）が出力する電流である。
レギュレータ５００は、電源電圧Ｖｃｃを電圧降下させ、電源電圧Ｖｒｅｇを生成する。具体的には、レギュレータ５００は、電源電圧Ｖｃｃから、選択回路３１０により選択された基準電圧と、電源電圧Ｖｒｅｇに応じた電圧とに基づいて、目的レベルの電源電圧Ｖｒｅｇを生成する。なお、端子ＲＥＧから出力される駆動電流Ｉｒｅｇは、レギュレータ５００のＰＭＯＳトランジスタ５１１，５３０（後述）が出力する電流である。
レギュレータ５００は、オペアンプ５１０、ＰＭＯＳトランジスタ５１１、抵抗５１２，５１３を含んで構成される。なお、レギュレータ５００は、「レギュレータ」に相当し、電源電圧Ｖｒｅｇは、「第２電源電圧」に相当する。
＝＝＝＝オペアンプ５１０＝＝＝＝
オペアンプ５１０は、抵抗５１２，５１３の接続点の電圧Ｖｄｉｖが、反転入力に印加される電圧Ｖｓｅｌとなるよう、ＰＭＯＳトランジスタ５１１のゲート電圧を出力する。また、オペアンプ５１０は、２つの非反転入力にそれぞれ印加される電圧Ｖｄｉｖ（例えば、電圧Ｖｓｅｌ）及び電圧Ｖｓｔｏｐ（例えば、電圧Ｖｄｄ_ａ又は接地電圧）のうち高い方の電圧に基づいて、ＰＭＯＳトランジスタ５１１のゲート電圧を出力する。
オペアンプ５１０は、抵抗５１２，５１３の接続点の電圧Ｖｄｉｖが、反転入力に印加される電圧Ｖｓｅｌとなるよう、ＰＭＯＳトランジスタ５１１のゲート電圧を出力する。また、オペアンプ５１０は、２つの非反転入力にそれぞれ印加される電圧Ｖｄｉｖ（例えば、電圧Ｖｓｅｌ）及び電圧Ｖｓｔｏｐ（例えば、電圧Ｖｄｄ_ａ又は接地電圧）のうち高い方の電圧に基づいて、ＰＭＯＳトランジスタ５１１のゲート電圧を出力する。
＝＝＝＝ＰＭＯＳトランジスタ５１１、抵抗５１２，５１３＝＝＝＝
ＰＭＯＳトランジスタ５１１は、オペアンプ５１０からのゲート電圧に基づいて、電圧Ｖｃｃを電圧降下させた電圧Ｖｒｅｇを出力する。また、抵抗５１２，５１３は、直列に接続され、一端に電圧Ｖｒｅｇが印加され、他端は接地される。そして、抵抗５１２，５１３は、抵抗５１２，５１３の接続点において電圧Ｖｄｉｖを出力する。
ＰＭＯＳトランジスタ５１１は、オペアンプ５１０からのゲート電圧に基づいて、電圧Ｖｃｃを電圧降下させた電圧Ｖｒｅｇを出力する。また、抵抗５１２，５１３は、直列に接続され、一端に電圧Ｖｒｅｇが印加され、他端は接地される。そして、抵抗５１２，５１３は、抵抗５１２，５１３の接続点において電圧Ｖｄｉｖを出力する。
＝＝＝制御回路５２０＝＝＝
制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０となると、駆動電流Ｉｒｅｇが小さくなるようレギュレータ５００を制御する。具体的には、制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０となると、ＰＭＯＳトランジスタ５１１，５３０をオフするよう、レギュレータ５００を制御する。また、この場合、制御回路５２０は、電圧Ｖｓｅｌより高い電圧Ｖｓｔｏｐを出力し、オペアンプ５１０にＰＭＯＳトランジスタ５１１をオフさせ、レギュレータ５００に駆動電流Ｉｒｅｇの供給を停止させる。なお、所定値Ｉ１_ｌｉｍｉｔ０は、「第１所定値」に相当する。
制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０となると、駆動電流Ｉｒｅｇが小さくなるようレギュレータ５００を制御する。具体的には、制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０となると、ＰＭＯＳトランジスタ５１１，５３０をオフするよう、レギュレータ５００を制御する。また、この場合、制御回路５２０は、電圧Ｖｓｅｌより高い電圧Ｖｓｔｏｐを出力し、オペアンプ５１０にＰＭＯＳトランジスタ５１１をオフさせ、レギュレータ５００に駆動電流Ｉｒｅｇの供給を停止させる。なお、所定値Ｉ１_ｌｉｍｉｔ０は、「第１所定値」に相当する。
制御回路５２０は、ＰＭＯＳトランジスタ５３０，５３２，５３４、抵抗５３１、電流源５３３，５３６，５３８、可変抵抗５３５、ＮＭＯＳトランジスタ５３７，５３９を含んで構成される。
＝＝＝＝ＰＭＯＳトランジスタ５３０、抵抗５３１＝＝＝＝
ＰＭＯＳトランジスタ５３０は、ＰＭＯＳトランジスタ５１１に流れる電流に応じた電流を流す素子である。具体的には、ＰＭＯＳトランジスタ５３０は、ゲートにＰＭＯＳトランジスタ５１１のゲート電圧が印加される。これにより、ＰＭＯＳトランジスタ５３０には、ＰＭＯＳトランジスタ５１１に流れる電流に応じた電流が流れる。
ＰＭＯＳトランジスタ５３０は、ＰＭＯＳトランジスタ５１１に流れる電流に応じた電流を流す素子である。具体的には、ＰＭＯＳトランジスタ５３０は、ゲートにＰＭＯＳトランジスタ５１１のゲート電圧が印加される。これにより、ＰＭＯＳトランジスタ５３０には、ＰＭＯＳトランジスタ５１１に流れる電流に応じた電流が流れる。
ＰＭＯＳトランジスタ５３０のソースには、抵抗５３１を介して電圧Ｖｃｃが印加される。また、ＰＭＯＳトランジスタ５３０のドレインには、電圧Ｖｒｅｇが印加される。そのため、駆動電流Ｉｒｅｇが増加するほど、ＰＭＯＳトランジスタ５３０のソース電圧は、電圧Ｖｃｃから低下する。
＝＝＝＝ＰＭＯＳトランジスタ５３２、電流源５３３＝＝＝＝
ＰＭＯＳトランジスタ５３２は、ソースにＰＭＯＳトランジスタ５３０のソース電圧が印加される。そして、ＰＭＯＳトランジスタ５３２のドレイン及びゲートは接続されている。すなわち、ＰＭＯＳトランジスタ５３２は、ダイオード接続されている。また、ＰＭＯＳトランジスタ５３２のドレインと、接地との間には、定電流を流す電流源５３３が設けられる。
ＰＭＯＳトランジスタ５３２は、ソースにＰＭＯＳトランジスタ５３０のソース電圧が印加される。そして、ＰＭＯＳトランジスタ５３２のドレイン及びゲートは接続されている。すなわち、ＰＭＯＳトランジスタ５３２は、ダイオード接続されている。また、ＰＭＯＳトランジスタ５３２のドレインと、接地との間には、定電流を流す電流源５３３が設けられる。
ＰＭＯＳトランジスタ５３０のソース電圧が低下すると、電流源５３３が定電流を流せるよう、ＰＭＯＳトランジスタ５３２のゲート電圧は低下し、オン抵抗も低下する。
＝＝＝＝ＰＭＯＳトランジスタ５３４、可変抵抗５３５＝＝＝＝
ＰＭＯＳトランジスタ５３４は、駆動電流Ｉｒｅｇの電流値が大きくなると、多くの電流を流し、可変抵抗５３５に生じる電圧を高くする。具体的には、ＰＭＯＳトランジスタ５３４のゲートには、ＰＭＯＳトランジスタ５３２のゲート電圧が印加され、ソースには、電圧Ｖｃｃが印加される。そして、ＰＭＯＳトランジスタ５３２のドレインと、接地との間に可変抵抗５３５が設けられる。
ＰＭＯＳトランジスタ５３４は、駆動電流Ｉｒｅｇの電流値が大きくなると、多くの電流を流し、可変抵抗５３５に生じる電圧を高くする。具体的には、ＰＭＯＳトランジスタ５３４のゲートには、ＰＭＯＳトランジスタ５３２のゲート電圧が印加され、ソースには、電圧Ｖｃｃが印加される。そして、ＰＭＯＳトランジスタ５３２のドレインと、接地との間に可変抵抗５３５が設けられる。
ＰＭＯＳトランジスタ５３２のゲート電圧が低下すると、ＰＭＯＳトランジスタ５３４のゲート－ソース間電圧は大きくなり、ＰＭＯＳトランジスタ５３４のオン抵抗は低下する。そのため、電圧Ｖｃｃに基づいてＰＭＯＳトランジスタ５３４に流れる電流は増加し、可変抵抗５３５に生じる電圧も増加する。
＝＝＝＝電流源５３６，５３８、ＮＭＯＳトランジスタ５３７，５３９＝＝＝＝
電流源５３６及びＮＭＯＳトランジスタ５３７は、ＮＭＯＳトランジスタ５３７のゲート電圧に応じて、接続点において接地電圧又は電圧Ｖｄｄ_ａを出力するインバータとして機能する。また、電流源５３８及びＮＭＯＳトランジスタ５３９についても同様である。
電流源５３６及びＮＭＯＳトランジスタ５３７は、ＮＭＯＳトランジスタ５３７のゲート電圧に応じて、接続点において接地電圧又は電圧Ｖｄｄ_ａを出力するインバータとして機能する。また、電流源５３８及びＮＭＯＳトランジスタ５３９についても同様である。
また、ＮＭＯＳトランジスタ５３７のゲートには、可変抵抗５３５に生じる電圧が印加される。ＮＭＯＳトランジスタ５３７のソースは接地され、ドレインには電流源５３６を介して電圧Ｖｄｄ_ａが印加される。また、ＮＭＯＳトランジスタ５３９のゲートには、ＮＭＯＳトランジスタ５３７のドレイン電圧が印加される。ＮＭＯＳトランジスタ５３９のソースは接地され、ドレインには電流源５３８を介して電圧Ｖｄｄ_ａが印加される。
以上から、可変抵抗５３５に生じる電圧がＮＭＯＳトランジスタ５３７の閾値電圧を超えると、ＮＭＯＳトランジスタ５３７はオンし、ＮＭＯＳトランジスタ５３７のドレイン電圧は、接地電圧となる。これにより、ＮＭＯＳトランジスタ５３９はオフし、ＮＭＯＳトランジスタ５３９のドレイン電圧である電圧Ｖｓｔｏｐは、電圧Ｖｄｄ_ａとなる。なお、電圧Ｖｄｄ_ａは、電圧Ｖｓｅｌより高い。これにより、制御回路５２０は、駆動電流Ｉｒｅｇが所定値（例えば、Ｉ１_ｌｉｍｉｔ０）となると、レギュレータ５００が電源電圧Ｖｒｅｇを生成することを停止させる。
＝＝＝ＮＭＯＳトランジスタ５４０＝＝＝
端子ＲＥＧを介した電源電圧Ｖｒｅｇの出力を停止すべき場合、ＮＭＯＳトランジスタ５４０は、オンし、図１のコンデンサ５４を放電する。具体的には、電源電圧Ｖｃｃが上昇し、設定回路３６０がスイッチング制御回路４０の内部回路（例えば、選択回路３１０）の設定の完了を示す信号ｓｅｔｅｎｄを出力するまで、ＮＭＯＳトランジスタ５４０はオンされる。
端子ＲＥＧを介した電源電圧Ｖｒｅｇの出力を停止すべき場合、ＮＭＯＳトランジスタ５４０は、オンし、図１のコンデンサ５４を放電する。具体的には、電源電圧Ｖｃｃが上昇し、設定回路３６０がスイッチング制御回路４０の内部回路（例えば、選択回路３１０）の設定の完了を示す信号ｓｅｔｅｎｄを出力するまで、ＮＭＯＳトランジスタ５４０はオンされる。
また、低電圧保護回路３５１（後述）がスイッチング制御回路４０をリセットすべき信号ｒｓｔ_ｉｃを出力する場合に、設定回路３６０は、内部回路の設定の未完了を示す信号ｓｅｔｅｎｄ出力するので、ＮＭＯＳトランジスタ５４０はオンされる。また、ＮＭＯＳトランジスタ５４０のドレインは、端子ＲＥＧに接続され、ゲートには、信号ｓｅｔｅｎｄの論理レベルをインバータ５４１により反転した信号が入力される。また、ＮＭＯＳトランジスタ５４０のソースは、接地される。
＝＝＝ツェナーダイオード５５０＝＝＝
ツェナーダイオード５５０は、電源電圧Ｖｃｃが極端に上昇しても、電源電圧Ｖｃｃを電圧降下させて生成される電源電圧Ｖｒｅｇが高くなりすぎないよう保護する素子である。
ツェナーダイオード５５０は、電源電圧Ｖｃｃが極端に上昇しても、電源電圧Ｖｃｃを電圧降下させて生成される電源電圧Ｖｒｅｇが高くなりすぎないよう保護する素子である。
＝＝＝低電圧保護回路（ＵＶＬＯ）３２２＝＝＝
図３の低電圧保護回路３２２は、電源電圧Ｖｒｅｇが低下すると、信号出力回路３７０の動作を停止させる。具体的には、低電圧保護回路３２２は、電源電圧Ｖｒｅｇが目的レベルより低い所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆとなると、駆動信号生成回路６０５（後述）の動作を停止させる。ここで、「駆動信号生成回路６０５の動作の停止」とは、駆動信号生成回路６０５がローレベル（以下、“Ｌ”レベルと称する。）の駆動信号Ｖｌｏ，Ｖｈｏを出力し、ＮＭＯＳトランジスタ２４，２５のスイッチングを停止することを意味する。
図３の低電圧保護回路３２２は、電源電圧Ｖｒｅｇが低下すると、信号出力回路３７０の動作を停止させる。具体的には、低電圧保護回路３２２は、電源電圧Ｖｒｅｇが目的レベルより低い所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆとなると、駆動信号生成回路６０５（後述）の動作を停止させる。ここで、「駆動信号生成回路６０５の動作の停止」とは、駆動信号生成回路６０５がローレベル（以下、“Ｌ”レベルと称する。）の駆動信号Ｖｌｏ，Ｖｈｏを出力し、ＮＭＯＳトランジスタ２４，２５のスイッチングを停止することを意味する。
この場合、低電圧保護回路３２２は、駆動信号生成回路６０５の動作を停止させる信号ｒｓｔ_ｓｗ０を出力する。一方、低電圧保護回路３２２は、電源電圧Ｖｒｅｇが所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆより高い場合、駆動信号生成回路６０５を動作させる信号ｒｓｔ_ｓｗ０を出力する。
これにより、低電圧保護回路３２２は、電源電圧Ｖｃｃは高いが、電源電圧Ｖｒｅｇが低下する場合に、バッファ６０６，６０７（後述）が誤動作することを抑制する。なお、低電圧保護回路３２２は、「第１保護回路」に相当する。
また、低電圧保護回路３２２は、図５に示すように、電源電圧Ｖｒｅｇが所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆより高いか否かに基づいて、可変抵抗５３５の抵抗値を変化させる。具体的には、低電圧保護回路３２２は、電源電圧Ｖｒｅｇが所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆより低い場合、ＰＭＯＳトランジスタ５１１がオフされる駆動電流Ｉｒｅｇの値が小さくなるよう、可変抵抗５３５を抵抗値Ｒ０とする。
一方、低電圧保護回路３２２は、電源電圧Ｖｒｅｇが所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆより高い場合、ＰＭＯＳトランジスタ５１１がオフされる駆動電流Ｉｒｅｇの値が大きくなるよう、可変抵抗５３５を抵抗値Ｒ１とする。なお、抵抗値Ｒ０は、抵抗値Ｒ１より大きい。
本実施形態では、可変抵抗５３５が、抵抗値Ｒ０の場合、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０となると、ＮＭＯＳトランジスタ５３７がオンする。この結果、制御回路５２０は、駆動電流Ｉｒｅｇが小さくなるようレギュレータ５００を制御する。
また、可変抵抗５３５が、抵抗値Ｒ１の場合、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ１となると、ＮＭＯＳトランジスタ５３７がオンする。この結果、制御回路５２０は、駆動電流Ｉｒｅｇが小さくなるようレギュレータ５００を制御する。なお、所定値Ｉ１_ｌｉｍｉｔ０は、所定値Ｉ１_ｌｉｍｉｔ１より小さい値である。
したがって、本実施形態では、電源電圧Ｖｒｅｇが目的レベルより低い場合、制御回路５２０は、駆動電流Ｉｒｅｇがより小さい値で制限されるよう、レギュレータ５００を制御することになる。なお、所定値Ｉ１_ｌｉｍｉｔ０は、「第２所定値」に相当し、所定値Ｉ１_ｌｉｍｉｔ１は、「第１所定値」に相当し、所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆは、「第１レベル」に相当する。また、本実施形態では、所定値Ｉ１_ｌｉｍｉｔ０は、例えば６ｍＡであり、所定値Ｉ１_ｌｉｍｉｔ１は、例えば３０ｍＡである。
＝＝レギュレータ（ＲＥＧ）３３０＝＝
図３のレギュレータ３３０は、基準電圧回路３４０（後述）からのバンドギャップ電圧Ｖｂｇに基づいて、電源電圧Ｖｃｃからスイッチング制御回路４０の内部のアナログ回路の電源電圧Ｖｄｄ_ａを生成する。
図３のレギュレータ３３０は、基準電圧回路３４０（後述）からのバンドギャップ電圧Ｖｂｇに基づいて、電源電圧Ｖｃｃからスイッチング制御回路４０の内部のアナログ回路の電源電圧Ｖｄｄ_ａを生成する。
＝＝レギュレータ（ＲＥＧ）３３１＝
レギュレータ３３１は、基準電圧回路３４０からのバンドギャップ電圧Ｖｂｇに基づいて、電源電圧Ｖｃｃからスイッチング制御回路４０の内部のデジタル回路の電源電圧Ｖｄｄ_ｄを生成する。
レギュレータ３３１は、基準電圧回路３４０からのバンドギャップ電圧Ｖｂｇに基づいて、電源電圧Ｖｃｃからスイッチング制御回路４０の内部のデジタル回路の電源電圧Ｖｄｄ_ｄを生成する。
＝＝基準電圧回路３４０＝＝
基準電圧回路３４０は、スイッチング制御回路４０の内部回路で用いられる電圧の基準となるバンドギャップ電圧Ｖｂｇを生成するバンドギャップ回路（不図示）を含む。また、基準電圧回路３４０は、バンドギャップ電圧Ｖｂｇに基づいて、電源電圧Ｖｃｃから基準電圧（例えば、バンドギャップ電圧Ｖｂｇ及び基準電圧Ｖｒｅｆ０～Ｖｒｅｆ５）を生成する。また、基準電圧回路３４０は、バンドギャップ電圧Ｖｂｇ及び基準電圧Ｖｒｅｆ０～Ｖｒｅｆ５の他にも、各種電圧の電圧レベルを検出するための基準電圧（例えば、Ｖｒｅｆ_ｒｅｇ_ｏｆｆ）も生成する。
基準電圧回路３４０は、スイッチング制御回路４０の内部回路で用いられる電圧の基準となるバンドギャップ電圧Ｖｂｇを生成するバンドギャップ回路（不図示）を含む。また、基準電圧回路３４０は、バンドギャップ電圧Ｖｂｇに基づいて、電源電圧Ｖｃｃから基準電圧（例えば、バンドギャップ電圧Ｖｂｇ及び基準電圧Ｖｒｅｆ０～Ｖｒｅｆ５）を生成する。また、基準電圧回路３４０は、バンドギャップ電圧Ｖｂｇ及び基準電圧Ｖｒｅｆ０～Ｖｒｅｆ５の他にも、各種電圧の電圧レベルを検出するための基準電圧（例えば、Ｖｒｅｆ_ｒｅｇ_ｏｆｆ）も生成する。
＝＝低電圧保護回路（ＵＶＬＯ）３５０＝＝
低電圧保護回路３５０は、電源電圧Ｖｃｃの電圧レベルに基づいて、駆動信号生成回路６０５（後述）の動作を停止させる。具体的には、低電圧保護回路３５０は、電源電圧Ｖｃｃが低下し、基準電圧Ｖｒｅｆ４のレベルより低い所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０となると、レギュレータ５００は動作させつつ、駆動信号生成回路６０５の動作を停止させてバッファ６０６，６０７の動作を停止させる。ここで、「バッファ６０６，６０７の動作の停止」とは、駆動信号生成回路６０５の動作が停止することで、バッファ６０６，６０７がＮＭＯＳトランジスタ２４，２５をオフする駆動信号Ｖｄｒ１，Ｖｄｒ２を出力することを意味する。
低電圧保護回路３５０は、電源電圧Ｖｃｃの電圧レベルに基づいて、駆動信号生成回路６０５（後述）の動作を停止させる。具体的には、低電圧保護回路３５０は、電源電圧Ｖｃｃが低下し、基準電圧Ｖｒｅｆ４のレベルより低い所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０となると、レギュレータ５００は動作させつつ、駆動信号生成回路６０５の動作を停止させてバッファ６０６，６０７の動作を停止させる。ここで、「バッファ６０６，６０７の動作の停止」とは、駆動信号生成回路６０５の動作が停止することで、バッファ６０６，６０７がＮＭＯＳトランジスタ２４，２５をオフする駆動信号Ｖｄｒ１，Ｖｄｒ２を出力することを意味する。
また、低電圧保護回路３５０は、電源電圧Ｖｃｃが所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０となると、駆動信号生成回路６０５の動作を停止させる信号ｒｓｔ_ｓｗ１を出力する。一方、低電圧保護回路３５０は、電源電圧Ｖｃｃが所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０より高いと、駆動信号生成回路６０５を動作させる信号ｒｓｔ_ｓｗ１を出力する。
これにより、低電圧保護回路３５０は、電源電圧Ｖｃｃが低下したとしても、レギュレータ５００が出力する駆動電流Ｉｒｅｇの電流値も低下させ、電源電圧Ｖｒｅｇが低下しないようにすることを可能にする。これは、電源電圧Ｖｃｃの過渡的な低下に遅れて、電源電圧Ｖｒｅｇが低下することによる、スイッチング制御回路４０の誤動作を抑制する。なお、低電圧保護回路３５０は、「第２保護回路」に相当し、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０は、「第２レベル」に相当する。
＝＝低電圧保護回路３５１＝＝
低電圧保護回路３５１は、電源電圧Ｖｃｃの電圧レベルに基づいて、スイッチング制御回路４０の動作を停止させる。具体的には、低電圧保護回路３５１は、電源電圧Ｖｃｃが低下し、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０より低い所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１となると、レギュレータ５００の動作を停止させる。ここで、「レギュレータ５００の動作の停止」とは、電源回路３２０が端子ＲＥＧを介した電源電圧Ｖｒｅｇの出力を停止することを意味する。
低電圧保護回路３５１は、電源電圧Ｖｃｃの電圧レベルに基づいて、スイッチング制御回路４０の動作を停止させる。具体的には、低電圧保護回路３５１は、電源電圧Ｖｃｃが低下し、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０より低い所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１となると、レギュレータ５００の動作を停止させる。ここで、「レギュレータ５００の動作の停止」とは、電源回路３２０が端子ＲＥＧを介した電源電圧Ｖｒｅｇの出力を停止することを意味する。
また、低電圧保護回路３５１は、電源電圧Ｖｃｃが所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１となると、レギュレータ５００の動作を停止させる信号ｒｓｔ_ｉｃを出力する。一方、低電圧保護回路３５１は、電源電圧Ｖｃｃが所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１より高いと、レギュレータ５００を動作させる信号ｒｓｔ_ｉｃを出力する。
また、電源電圧Ｖｃｃが低下することにより、レギュレータ５００が電源電圧Ｖｒｅｇを十分に出力できないことが考えられるため、低電圧保護回路３５１は、電源電圧Ｖｒｅｇの出力を停止し、スイッチング制御回路４０をリセットする。これにより、低電圧保護回路３５１は、不安定な電源電圧Ｖｒｅｇによるスイッチング制御回路４０の誤動作を抑制することができる。なお、低電圧保護回路３５１は、「第３保護回路」に相当し、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１は、「第３レベル」に相当する。
＝＝設定回路３６０＝＝
図３の設定回路３６０は、スイッチング制御回路４０が起動する際に、スイッチング制御回路４０の内部回路を設定する。具体的には、端子ＶＨに電圧Ｖｈが印加され、低電圧保護回路３５１がレギュレータ５００を動作させる信号ｒｓｔ_ｉｃを出力すると、設定回路３６０は、動作を開始する。
図３の設定回路３６０は、スイッチング制御回路４０が起動する際に、スイッチング制御回路４０の内部回路を設定する。具体的には、端子ＶＨに電圧Ｖｈが印加され、低電圧保護回路３５１がレギュレータ５００を動作させる信号ｒｓｔ_ｉｃを出力すると、設定回路３６０は、動作を開始する。
設定回路３６０は、メモリ（不図示）に記憶されたデータ（例えば、ｓｅｔｔｉｎｇ）を読み出し、スイッチング制御回路４０の内部回路（例えば、選択回路３１０）を設定するため出力する。内部回路の設定の完了後、設定回路３６０は、設定の完了を示す信号ｓｅｔｅｎｄを出力する。一方、設定回路３６０は、内部回路の設定中、内部回路の設定の未完了を示す信号ｓｅｔｅｎｄを出力する。
＝＝信号出力回路３７０＝＝
信号出力回路３７０は、帰還電圧Ｖｆｂに基づいてＮＭＯＳトランジスタ２４，２５を駆動する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。信号出力回路３７０は、図６に示すように、抵抗６００，６０２，６０３、アナログ・デジタル変換器（ＡＤＣ）６０１、コンパレータ６０４、駆動信号生成回路６０５、及びバッファ６０６，６０７を含んで構成される。
信号出力回路３７０は、帰還電圧Ｖｆｂに基づいてＮＭＯＳトランジスタ２４，２５を駆動する駆動信号Ｖｄｒ１，Ｖｄｒ２を出力する。信号出力回路３７０は、図６に示すように、抵抗６００，６０２，６０３、アナログ・デジタル変換器（ＡＤＣ）６０１、コンパレータ６０４、駆動信号生成回路６０５、及びバッファ６０６，６０７を含んで構成される。
＝＝＝抵抗６００＝＝＝
抵抗６００は、フォトトランジスタ５２からのバイアス電流Ｉ０に基づいて、帰還電圧Ｖｆｂを生成する。なお、抵抗６００の一端には、所定の電圧Ｖｄｄ_ａが印加され、他端は、端子ＦＢに接続されている。このため、抵抗６００の抵抗値を“Ｒａ”とすると、端子ＦＢに生じる帰還電圧Ｖｆｂは、式（１）で表される。
抵抗６００は、フォトトランジスタ５２からのバイアス電流Ｉ０に基づいて、帰還電圧Ｖｆｂを生成する。なお、抵抗６００の一端には、所定の電圧Ｖｄｄ_ａが印加され、他端は、端子ＦＢに接続されている。このため、抵抗６００の抵抗値を“Ｒａ”とすると、端子ＦＢに生じる帰還電圧Ｖｆｂは、式（１）で表される。
Ｖｆｂ＝Ｖｄｄ－Ｒａ×Ｉ０・・・（１）
上述したように、本実施形態では、出力電圧Ｖｏｕｔの上昇に応じて、バイアス電流Ｉ０の電流値は増加する。このため、出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは低下することになる。
＝＝＝アナログ・デジタル変換器（ＡＤＣ）６０１＝＝＝
アナログ・デジタル変換器６０１は、帰還電圧Ｖｆｂをデジタル値に変換する。以降、デジタル値に変換された帰還電圧Ｖｆｂも、帰還電圧Ｖｆｂと称する。
上述したように、本実施形態では、出力電圧Ｖｏｕｔの上昇に応じて、バイアス電流Ｉ０の電流値は増加する。このため、出力電圧Ｖｏｕｔが上昇すると、帰還電圧Ｖｆｂは低下することになる。
＝＝＝アナログ・デジタル変換器（ＡＤＣ）６０１＝＝＝
アナログ・デジタル変換器６０１は、帰還電圧Ｖｆｂをデジタル値に変換する。以降、デジタル値に変換された帰還電圧Ｖｆｂも、帰還電圧Ｖｆｂと称する。
＝＝＝抵抗６０２，６０３＝＝＝
抵抗６０２，６０３は、スイッチング制御回路４０内で電圧Ｖｉｓを正電圧として処理できるようにする。具体的には、抵抗６０２，６０３は、共振電流Ｉｃｒが正又は負の向きに流れることにより、電圧Ｖｉｓが正又は負の電圧をとったとしても、電圧Ｖｉｓに応じた電圧を正電圧として出力できるようにする分圧抵抗回路である。
抵抗６０２，６０３は、スイッチング制御回路４０内で電圧Ｖｉｓを正電圧として処理できるようにする。具体的には、抵抗６０２，６０３は、共振電流Ｉｃｒが正又は負の向きに流れることにより、電圧Ｖｉｓが正又は負の電圧をとったとしても、電圧Ｖｉｓに応じた電圧を正電圧として出力できるようにする分圧抵抗回路である。
抵抗６０２，６０３は、直列に接続され、一端に電圧Ｖｄｄ_ａが印加され、他端に電圧Ｖｉｓが印加される。
そして、例えば、電圧Ｖｉｓが－５Ｖから５Ｖの範囲で変化し、電圧Ｖｄｄ_ａが５Ｖであるとすると、抵抗６０２，６０３の抵抗値を、同じ抵抗値にすることで、抵抗６０２，６０３が出力する電圧は、２．５Ｖを中心とした正電圧となる。
＝＝＝コンパレータ６０４＝＝＝
コンパレータ６０４は、抵抗６０２，６０３が出力する電圧に基づいて、共振電流Ｉｃｒの向きを検出する。具体的には、コンパレータ６０４は、抵抗６０２，６０３が出力する電圧と、基準電圧Ｖｒｅｆ５（例えば、２．５Ｖ）とを比較する。
コンパレータ６０４は、抵抗６０２，６０３が出力する電圧に基づいて、共振電流Ｉｃｒの向きを検出する。具体的には、コンパレータ６０４は、抵抗６０２，６０３が出力する電圧と、基準電圧Ｖｒｅｆ５（例えば、２．５Ｖ）とを比較する。
コンパレータ６０４は、抵抗６０２，６０３が出力する電圧が基準電圧Ｖｒｅｆ５より高い場合、共振電流Ｉｃｒが正の方向に流れていることを検出する。一方、コンパレータ６０４は、抵抗６０２，６０３が出力する電圧が基準電圧Ｖｒｅｆ５より低い場合、共振電流Ｉｃｒが負の方向に流れていることを検出する。
＝＝＝駆動信号生成回路６０５＝＝＝
駆動信号生成回路６０５は、帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２４，２５を駆動するための駆動信号Ｖｌｏ，Ｖｈｏを生成する。具体的には、駆動信号生成回路６０５は、帰還電圧Ｖｆｂと、コンパレータ６０４の検出結果とに基づいて、駆動信号Ｖｌｏ，Ｖｈｏを生成する。
駆動信号生成回路６０５は、帰還電圧Ｖｆｂに基づいて、ＮＭＯＳトランジスタ２４，２５を駆動するための駆動信号Ｖｌｏ，Ｖｈｏを生成する。具体的には、駆動信号生成回路６０５は、帰還電圧Ｖｆｂと、コンパレータ６０４の検出結果とに基づいて、駆動信号Ｖｌｏ，Ｖｈｏを生成する。
駆動信号生成回路６０５は、帰還電圧Ｖｆｂに基づいて、例えば、ハイレベル（以下、“Ｈ”レベルと称する。）のデューティ比が、５０％となる駆動信号Ｖｌｏ，Ｖｈｏを生成する。なお、駆動信号生成回路６０５は、電圧Ｖｆｂのレベルが低くなると、高い周波数の駆動信号Ｖｌｏ，Ｖｈｏを生成する。
また、駆動信号生成回路６０５は、コンパレータ６０４の検出結果に基づき、駆動信号Ｖｌｏ又はＶｈｏが“Ｌ”レベルに変化してから共振電流Ｉｃｒの極性反転が生じるまでの時間を求め、この時間に基づき駆動信号Ｖｌｏ，Ｖｈｏを生成する。これにより、負荷１１の状態により、共振電流Ｉｃｒに含まれる負荷電流の大小が変化することを利用して、駆動信号生成回路６０５は、負荷１１の状態を反映した駆動信号Ｖｌｏ，Ｖｈｏを生成することができるようになる。
また、駆動信号生成回路６０５の動作を停止させる信号ｒｓｔ_ｓｗ０，ｒｓｔ_ｓｗ１，ｒｓｔ_ｉｃのうちの何れかが入力されると、駆動信号生成回路６０５は、動作を停止する。ここで、「駆動信号生成回路６０５が動作を停止する」とは、駆動信号生成回路６０５が、“Ｌ”レベルの駆動信号Ｖｌｏ，Ｖｈｏを生成することを意味する。
＝＝＝バッファ６０６，６０７＝＝＝
バッファ６０６，６０７は、駆動信号Ｖｌｏ，Ｖｈｏに基づいて、ＮＭＯＳトランジスタ２４，２５をスイッチングする。具体的には、バッファ６０６は、電源電圧Ｖｒｅｇで動作し、駆動信号Ｖｌｏに基づいて、ＮＭＯＳトランジスタ２４をスイッチングする駆動信号Ｖｄｒ１を出力する。また、バッファ６０７は、電源電圧Ｖｒｅｇに応じた電圧Ｖｂで動作し、駆動信号Ｖｈｏに基づいて、１次コイルＬ１に入力電圧Ｖｉｎを印加するＮＭＯＳトランジスタ２５をスイッチングする駆動信号Ｖｄｒ２を出力する。なお、バッファ６０６は、「第１駆動回路」に相当し、バッファ６０７は、「第２駆動回路」に相当する。
バッファ６０６，６０７は、駆動信号Ｖｌｏ，Ｖｈｏに基づいて、ＮＭＯＳトランジスタ２４，２５をスイッチングする。具体的には、バッファ６０６は、電源電圧Ｖｒｅｇで動作し、駆動信号Ｖｌｏに基づいて、ＮＭＯＳトランジスタ２４をスイッチングする駆動信号Ｖｄｒ１を出力する。また、バッファ６０７は、電源電圧Ｖｒｅｇに応じた電圧Ｖｂで動作し、駆動信号Ｖｈｏに基づいて、１次コイルＬ１に入力電圧Ｖｉｎを印加するＮＭＯＳトランジスタ２５をスイッチングする駆動信号Ｖｄｒ２を出力する。なお、バッファ６０６は、「第１駆動回路」に相当し、バッファ６０７は、「第２駆動回路」に相当する。
＜＜＜スイッチング制御回路４０の動作＞＞＞
図７は、スイッチング制御回路４０の起動時の動作の一例を示す図である。図８は、スイッチング制御回路４０が起動する際に、スイッチング制御回路４０に流れる電流を説明するための図である。図９は、スイッチング制御回路４０の起動時の駆動電流Ｉｒｅｇの波形の一例を示すである。
図７は、スイッチング制御回路４０の起動時の動作の一例を示す図である。図８は、スイッチング制御回路４０が起動する際に、スイッチング制御回路４０に流れる電流を説明するための図である。図９は、スイッチング制御回路４０の起動時の駆動電流Ｉｒｅｇの波形の一例を示すである。
なお、図８では、便宜上、スイッチング制御回路４０の一部のブロックとして、起動回路３００と、駆動電流Ｉｒｅｇを出力するレギュレータ５００のＰＭＯＳトランジスタ５１１と、を図示している。また、ここでは、電流Ｉｃｈｇを、８ｍＡとしている。
図７の時刻ｔ０において、交流電圧Ｖａｃが印加され、端子ＶＨに交流電圧Ｖａｃが全波整流された電圧Ｖｈが印加されると、起動回路３００は、電流Ｉｃｈｇを出力する。この際、電源電圧Ｖｃｃは、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１より低いため、低電圧保護回路３５１は、レギュレータ５００のＰＭＯＳトランジスタ５１１はオフしている。
したがって、図８（ａ）に示すように、起動回路３００から出力される電流Ｉｃｈｇは、全て電流Ｉｖｃｃとして、コンデンサ５１を充電する。この結果、電流図７の実線で示す電源電圧Ｖｃｃは上昇し始める。
また、図７の時刻ｔ１において、電源電圧Ｖｃｃが所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１を超えると、低電圧保護回路３５１は、信号ｒｓｔ_ｉｃをハイレベルに変化させ、スイッチング制御回路４０を動作させる（すなわち、レギュレータ５００を動作させる）。
この結果、図８（ｂ）に示すように、レギュレータ５００のＰＭＯＳトランジスタ５１１はオンするため、電流Ｉｃｈｇは、電流Ｉｃｖｖと、電流Ｉｒｅｇとしてコンデンサ５１，５４のそれぞれに出力される。このため、図７の点線で示すレギュレータ５００の電源電圧Ｖｒｅｇは、徐々に上昇する。
なお、このタイミングでは、電源電圧Ｖｒｅｇは、所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆより低いため、図５の可変抵抗５３５は、抵抗値Ｒ０（＞抵抗値Ｒ１）である。したがって、制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０（ここでは、６ｍＡ）で制限されるよう、レギュレータ５００を制御する。
したがって、図８（ｂ）及び図９に示すように、駆動電流Ｉｒｅｇとしては、ほぼ所定値Ｉ１_ｌｉｍｉｔ０（ここでは、６ｍＡ）の電流が流れることになる。なお、駆動電流Ｉｒｅｇの値が、所定値Ｉ１_ｌｉｍｉｔ０（ここでは、６ｍＡ）となると、図５の制御回路５２０は、駆動電流Ｉｒｅｇが小さくなるよう、レギュレータ５００を制御する。
そして、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０（ここでは、６ｍＡ）より小さくなると、レギュレータ５００は、駆動電流Ｉｒｅｇを再度出力する。この結果、図９に示すように、駆動電流Ｉｒｅｇは、所定値Ｉ１_ｌｉｍｉｔ０（ここでは、６ｍＡ）より若干小さい値となる。なお、図８では、このタイミングにおける駆動電流Ｉｒｅｇの値を、便宜上６ｍＡと記載している。
時刻ｔ２において、電源電圧Ｖｒｅｇが上昇し、所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆとなると、図５の可変抵抗５３５は、抵抗値Ｒ１（＜抵抗値Ｒ０）となる。したがって、制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ１（ここでは、３０ｍＡ）で制限されるよう、レギュレータ５００を制御する。
この結果、図８（ｃ）に示すように、電流Ｉｃｈｇ（８ｍＡ）と、コンデンサ５１から、端子ＶＣＣを介して、ＰＭＯＳトランジスタ５１１に流れる電流Ｉｖｃｃ（２２ｍＡ）と、の合計が、駆動電流Ｉｒｅｇ（３０ｍＡ）となる。なお、このタイミングにおいても、駆動電流Ｉｒｅｇは、上限値が異なるものの、図９と同様の波形となる。
電源電圧Ｖｒｅｇのレベルが、電源電圧Ｖｃｃのレベルに近くなると、コンデンサ５１から、端子ＶＣＣを介してＰＭＯＳトランジスタ５１１に流れる電流Ｉｖｃｃは減少する。
そして、時刻ｔ３において、電源電圧Ｖｒｅｇのレベルが上昇し、ほぼ電源電圧Ｖｃｃのレベルとなると、図８（ｄ）に示すよう、電流Ｉｃｈｇは、コンデンサ５１，５４の容量値に応じた値となる。なお、本実施形態では、電源電圧Ｖｒｅｇのレベルは、電源電圧Ｖｃｃから、ＰＭＯＳトランジスタ５１１における電圧降下を考慮したレベルとなる。
また、ここでは、コンデンサ５１の容量値は、コンデンサ５４の容量値の１／３の値に設定されている。したがって、電流Ｉｃｈｇ（８ｍＡ）のうち、電流Ｉｖｃｃは、２ｍＡとなり、電流Ｉｒｅｇは、６ｍＡとなる。
時刻ｔ４に、電源電圧Ｖｃｃは更に上昇し、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０を超えると、図３の低電圧保護回路３５０は、スイッチングを開始させる（すなわち、駆動信号生成回路６０５を動作させる）べく、ハイレベルの信号ｒｓｔ_ｓｗ１を出力する。
そして、駆動信号生成回路６０５がＮＭＯＳトランジスタ２４，２５をスイッチングする駆動信号Ｖｌｏ，Ｖｈｏを出力する。この結果、補助コイルＬａからの電流でコンデンサ５１は充電され、電源電圧Ｖｃｃは更に上昇する。
また、時刻ｔ５に、電源電圧Ｖｃｃが上昇し、電圧Ｖｃｃが基準電圧Ｖｒｅｆ４となると、起動回路３００は、コンデンサ５１の充電を停止する。この後、スイッチング制御回路４０は、出力電圧Ｖｏｕｔが目的レベルの電圧となるよう、ＮＭＯＳトランジスタ２４，２５をスイッチングする。
このように、本実施形態では、スイッチング制御回路４０が起動する際、レギュレータ５００の駆動電流Ｉｒｅｇは、所定値（例えば、６ｍＡ、及び３０ｍＡ）で制限される。このため、レギュレータ５００の消費電流が大きくなり、スイッチング制御回路４０での発熱が大きくなることを防ぐことができる。
また、特に時刻ｔ１～ｔ２の期間において、図８（ｂ）に示すように、レギュレータ５００の駆動電流Ｉｒｅｇは、電流Ｉｃｈｇより小さい電流値（例えば、６ｍＡ）で制限される。このため、本実施形態では、電流Ｉｃｈｇの一部はコンデンサ５１に確実に流れることになるため、電源電圧Ｖｃｃを上昇させることができる。
＝＝＝＝＝その他の実施形態＝＝＝＝＝
図５においては、制御回路５２０は、電圧Ｖｄｄ_ａ又は接地電圧の電圧Ｖｓｔｏｐを出力するようにしたが、制御回路５２０は、電圧Ｖｓｔｏｐの代わりに、可変抵抗５３５に生じ、電圧Ｖｓｅｌより高い電圧をオペアンプ５１０に出力するようにしてもよい。
図５においては、制御回路５２０は、電圧Ｖｄｄ_ａ又は接地電圧の電圧Ｖｓｔｏｐを出力するようにしたが、制御回路５２０は、電圧Ｖｓｔｏｐの代わりに、可変抵抗５３５に生じ、電圧Ｖｓｅｌより高い電圧をオペアンプ５１０に出力するようにしてもよい。
これにより、レギュレータ５００は、電圧Ｖｓｅｌより高い電圧に基づいて、ＰＭＯＳトランジスタ５１１，５３０のオン抵抗を調整することができるようになる。結果として、レギュレータ５００は、電流Ｉ１の供給を停止又は開始するのではなく、電流Ｉ１の供給を絞るように電流Ｉ１を調整することができるようになる。
＝＝＝まとめ＝＝＝
以上、本実施形態のスイッチング電源回路１０について説明した。スイッチング制御回路４０は、駆動信号生成回路６０５、バッファ６０６、レギュレータ５００、制御回路５２０を備える。スイッチング制御回路４０は、内蔵のレギュレータ５００により、電源電圧Ｖｒｅｇを生成するとともに、駆動電流Ｉｒｅｇを生成する。そして、制御回路５２０により、駆動電流Ｉｒｅｇは、所定値以下となるよう制御される。これにより、内部レギュレータが供給する電流を制限するスイッチング制御回路を提供することができる。
以上、本実施形態のスイッチング電源回路１０について説明した。スイッチング制御回路４０は、駆動信号生成回路６０５、バッファ６０６、レギュレータ５００、制御回路５２０を備える。スイッチング制御回路４０は、内蔵のレギュレータ５００により、電源電圧Ｖｒｅｇを生成するとともに、駆動電流Ｉｒｅｇを生成する。そして、制御回路５２０により、駆動電流Ｉｒｅｇは、所定値以下となるよう制御される。これにより、内部レギュレータが供給する電流を制限するスイッチング制御回路を提供することができる。
また、スイッチング制御回路４０は、低電圧保護回路３２２を備える。制御回路５２０は、低電圧保護回路３２２からの信号ｒｓｔ_ｓｗ０に基づいて、可変抵抗５３５の抵抗値を変える。これにより、スイッチング制御回路４０の起動時、駆動電流Ｉｒｅｇを制限することで、電源電圧が生成されるコンデンサ５１の充電が十分にできるようになる。また、スイッチング制御回路４０が動作している際にも、駆動電流Ｉｒｅｇを制限することにより、スイッチング制御回路４０が発熱等することを抑制できる。
また、電源電圧Ｖｒｅｇが目的レベルより低い所定レベルＶｒｅｆ_ｒｅｇ_ｏｆｆとなると、低電圧保護回路３２２は、駆動信号生成回路６０５（後述）の動作を停止させる。これにより、低電圧保護回路３２２は、電源電圧Ｖｃｃは高いが、電源電圧Ｖｒｅｇが低下する場合に、バッファ６０６，６０７が誤動作することを抑制する。
また、スイッチング制御回路４０は、低電圧保護回路３５０を備える。また、電源電圧Ｖｃｃが低下し、基準電圧Ｖｒｅｆ４より低い所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０となると、低電圧保護回路３５０は、レギュレータ５００は動作させつつ、駆動信号生成回路６０５の動作を停止させてバッファ６０６，６０７の動作を停止させる。これにより、低電圧保護回路３５０は、電源電圧Ｖｃｃが低下したとしても、レギュレータ５００が出力する駆動電流Ｉｒｅｇの電流値も低下させ、電源電圧Ｖｒｅｇが低下しないようにすることを可能にする。
また、スイッチング制御回路４０は、低電圧保護回路３５1を備える。また、電源電圧Ｖｃｃが低下し、所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ０より低い所定レベルＶｒｅｆ_ｖｃｃ_ｏｆｆ１となると、電源電圧Ｖｃｃが低下することにより、レギュレータ５００が電源電圧Ｖｒｅｇを十分に出力できないことが考えられる。そのため、低電圧保護回路３５１は、電源電圧Ｖｒｅｇの出力を停止し、スイッチング制御回路４０をリセットする。これにより、低電圧保護回路３５１は、不安定な電源電圧Ｖｒｅｇによるスイッチング制御回路４０の誤動作を抑制することができる。
また、制御回路５２０は、駆動電流Ｉｒｅｇが所定値Ｉ１_ｌｉｍｉｔ０となると、レギュレータ５００が電源電圧Ｖｒｅｇを生成することを停止させる。これにより、スイッチング制御回路４０が発熱等することを抑制できる。
また、スイッチング制御回路４０は、選択回路３１０を備える。これにより、電源回路３２０は、選択回路３１０で選択された基準電圧に基づく目的レベルの電源電圧Ｖｒｅｇを出力することができる。
また、スイッチング制御回路４０は、起動回路３００を備える。これにより、スイッチング電源回路１０が電源システムに組み込まれた場合に、スイッチング制御回路４０は、電源システムを制御する回路の電源電圧を生成することができる。
また、スイッチング制御回路４０は、バッファ６０７を備え、起動回路３００は、起動素子４００、充電回路４１０を備え、バッファ６０７及び起動素子４００は、集積回路２００に含まれ、スイッチング制御回路４０に含まれる回路のうち、バッファ６０７及び起動素子４００以外は、集積回路２２０に含まれる。また、高耐圧の半導体素子で構成される集積回路２００と、低耐圧の半導体素子で構成される集積回路２２０とは、別のプロセスで製造される。すなわち、集積回路２００を製造する際には、耐圧が高い半導体素子を製造できるプロセスを使用し、集積回路２２０を製造する際には、高度に集積することができる半導体素子を製造するプロセスを使用できる。これにより、スイッチング制御回路４０の製造コストを低減することができる。
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
１０ スイッチング電源回路
１１ 負荷
１２ 全波整流回路（ＲＥＣ）
２０～２２，３２，５１，５３～５５ コンデンサ
２３，５１２，５１３，５３１，６００，６０２，６０３ 抵抗
２４，２５，５３７，５３９，５４０ ＮＭＯＳトランジスタ
２６ トランス
２７ 制御ブロック
２８～３１，５０，５６～５８ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
４０ スイッチング制御回路
５２ フォトトランジスタ
１００ 力率改善回路
２００，２２０ 集積回路
３００ 起動回路
３１０ 選択回路
３２０ 電源回路
３２２，３５０，３５１ 低電圧保護回路
３３０，３３１，５００ レギュレータ
３４０ 基準電圧回路
３６０ 設定回路
３７０ 信号出力回路
４００ 起動素子
４１０ 充電回路
５１０ オペアンプ
５１１，５３０，５３２，５３４ ＰＭＯＳトランジスタ
５２０ 制御回路
５３３，５３６，５３８ 電流源
５３５ 可変抵抗
５５０ ツェナーダイオード
６０１ アナログ・デジタル変換器
６０４ コンパレータ
６０５ 駆動信号生成回路
６０６，６０７ バッファ
１１ 負荷
１２ 全波整流回路（ＲＥＣ）
２０～２２，３２，５１，５３～５５ コンデンサ
２３，５１２，５１３，５３１，６００，６０２，６０３ 抵抗
２４，２５，５３７，５３９，５４０ ＮＭＯＳトランジスタ
２６ トランス
２７ 制御ブロック
２８～３１，５０，５６～５８ ダイオード
３３ 定電圧回路
３４ 発光ダイオード
４０ スイッチング制御回路
５２ フォトトランジスタ
１００ 力率改善回路
２００，２２０ 集積回路
３００ 起動回路
３１０ 選択回路
３２０ 電源回路
３２２，３５０，３５１ 低電圧保護回路
３３０，３３１，５００ レギュレータ
３４０ 基準電圧回路
３６０ 設定回路
３７０ 信号出力回路
４００ 起動素子
４１０ 充電回路
５１０ オペアンプ
５１１，５３０，５３２，５３４ ＰＭＯＳトランジスタ
５２０ 制御回路
５３３，５３６，５３８ 電流源
５３５ 可変抵抗
５５０ ツェナーダイオード
６０１ アナログ・デジタル変換器
６０４ コンパレータ
６０５ 駆動信号生成回路
６０６，６０７ バッファ
Claims (10)
- 第１コイルと、前記第１コイルに流れる電流に応じた電圧を生成する第２コイルと、前記第１コイルに流れる電流を制御する第１スイッチング素子とを備え、入力電圧から出力電圧を生成する電源回路の前記第１スイッチング素子のスイッチングを制御するスイッチング制御回路であって、
前記出力電圧に応じた帰還電圧に基づいて、駆動信号を生成する駆動信号生成回路と、
前記駆動信号に基づいて、前記第１スイッチング素子をスイッチングする第１駆動回路と、
前記第２コイルからの電流で充電される第１コンデンサの第１電源電圧を用いて、前記第１駆動回路を動作させる目的レベルの第２電源電圧と、前記第１駆動回路の駆動電流とを生成するレギュレータと、
前記駆動電流が第１所定値となると、前記駆動電流が小さくなるよう前記レギュレータを制御する制御回路と、
を備えるスイッチング制御回路。 - 請求項１に記載のスイッチング制御回路であって、
前記第２電源電圧が第１レベルより高いか否かを検出する第１保護回路を備え、
前記制御回路は、
前記第２電源電圧が前記第１レベルより低い場合、前記駆動電流が第２所定値となると、前記駆動電流が小さくなるよう前記レギュレータを制御し、前記第２電源電圧が前記第１レベルより高い場合、前記駆動電流が前記第１所定値となると、前記駆動電流が小さくなるよう制御し、
前記第１レベルは、前記目的レベルより低く、
前記第２所定値は、前記第１所定値より小さい、
スイッチング制御回路。 - 請求項２に記載のスイッチング制御回路であって、
前記第１保護回路は、前記第２電源電圧が前記第１レベルより低くなると、前記駆動信号生成回路の動作を停止させる、
を備えるスイッチング制御回路。 - 請求項２又は３に記載のスイッチング制御回路であって、
前記第１電源電圧が低下し、第２レベルとなると、前記レギュレータは動作させつつ、前記第１駆動回路の動作を停止させる第２保護回路、
を備えるスイッチング制御回路。 - 請求項４に記載のスイッチング制御回路であって、
前記第１電源電圧が低下し、前記第２レベルより低い第３レベルとなると、前記レギュレータの動作を停止させる第３保護回路、
を備えるスイッチング制御回路。 - 請求項１～５の何れか一項に記載のスイッチング制御回路であって、
前記制御回路は、
前記駆動電流が前記第１所定値となると、前記レギュレータが前記第２電源電圧を生成することを停止させることで前記駆動電流が小さくなるよう制御する、
スイッチング制御回路。 - 請求項１～６の何れか一項に記載のスイッチング制御回路であって、
複数の基準電圧から前記第２電源電圧を前記目的レベルとする基準電圧を選択する選択回路を備え、
前記レギュレータは、
前記選択された基準電圧と、前記第２電源電圧に応じた電圧とに基づいて、前記目的レベルの前記第２電源電圧を生成する、
スイッチング制御回路。 - 請求項１～７の何れか一項に記載のスイッチング制御回路であって、
交流電圧に応じた電圧に基づいて前記第１コンデンサを充電する起動回路、
を備えるスイッチング制御回路。 - 請求項８に記載のスイッチング制御回路であって、
前記第２電源電圧に応じた電圧で動作し、前記駆動信号に基づいて、前記第１コイルに前記入力電圧を印加する第２スイッチング素子をスイッチングする第２駆動回路を備え、
前記起動回路は、
交流電圧に応じた電圧に基づいて充電電圧を生成する起動素子と、
前記第１電源電圧に基づいて、前記充電電圧に応じた電流で前記第１コンデンサを充電する充電回路と、
を含み、
前記第２駆動回路及び前記起動素子は、第１集積回路に含まれ、
前記スイッチング制御回路に含まれる回路のうち、前記第２駆動回路及び前記起動素子以外は、第２集積回路に含まれる、
スイッチング制御回路。 - 入力電圧から出力電圧を生成する電源回路であって、
第１コイルと、
前記第１コイルに流れる電流に応じた電圧を生成する第２コイルと、
前記第１コイルに流れる電流を制御する第１スイッチング素子と、
前記第１スイッチング素子のスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記出力電圧に応じた帰還電圧に基づいて、駆動信号を生成する駆動信号生成回路と、
前記駆動信号に基づいて、前記第１スイッチング素子をスイッチングする第１駆動回路と、
前記第２コイルからの電流で充電される第１コンデンサの第１電源電圧を用いてとして、前記第１駆動回路を動作させる目的レベルの第２電源電圧と、前記第１駆動回路の駆動電流とを生成するレギュレータと、
前記駆動電流が第１所定値となると、前記駆動電流が小さくなるよう前記レギュレータを制御する制御回路と、
を含む電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022017874A JP7800178B2 (ja) | 2022-02-08 | 2022-02-08 | スイッチング制御回路、電源回路 |
| US18/087,895 US12362653B2 (en) | 2022-02-08 | 2022-12-23 | Switching control circuit, power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022017874A JP7800178B2 (ja) | 2022-02-08 | 2022-02-08 | スイッチング制御回路、電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023115577A JP2023115577A (ja) | 2023-08-21 |
| JP7800178B2 true JP7800178B2 (ja) | 2026-01-16 |
Family
ID=87520409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022017874A Active JP7800178B2 (ja) | 2022-02-08 | 2022-02-08 | スイッチング制御回路、電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US12362653B2 (ja) |
| JP (1) | JP7800178B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7577980B2 (ja) * | 2020-11-27 | 2024-11-06 | 富士電機株式会社 | 電流検出回路、電源回路 |
| JP2024143732A (ja) * | 2023-03-30 | 2024-10-11 | ローム株式会社 | コントローラ回路 |
| CN119602568A (zh) * | 2023-09-08 | 2025-03-11 | 台达电子企业管理（上海）有限公司 | 变流器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093922A (ja) | 2008-10-07 | 2010-04-22 | Panasonic Corp | スイッチング電源装置 |
| JP2011087394A (ja) | 2009-10-14 | 2011-04-28 | Panasonic Corp | スイッチング素子駆動用制御回路およびスイッチング電源装置 |
| JP2019033028A (ja) | 2017-08-09 | 2019-02-28 | 富士電機株式会社 | 調光装置および電力変換装置 |
| JP2021125935A (ja) | 2020-02-04 | 2021-08-30 | 富士電機株式会社 | スイッチング制御回路、及び電源回路 |
| WO2021210288A1 (ja) | 2020-04-15 | 2021-10-21 | 富士電機株式会社 | 集積回路、電源装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000115998A (ja) | 1998-10-06 | 2000-04-21 | Canon Inc | 電源装置 |
| JP2001086742A (ja) | 1999-09-16 | 2001-03-30 | Oki Data Corp | スイッチング電源回路 |
| US6833692B2 (en) * | 2002-01-17 | 2004-12-21 | Power Integrations, Inc. | Method and apparatus for maintaining an approximate constant current output characteristic in a switched mode power supply |
| JP2007122156A (ja) * | 2005-10-25 | 2007-05-17 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP5254877B2 (ja) | 2009-05-20 | 2013-08-07 | コーセル株式会社 | スイッチング電源装置 |
| KR101112976B1 (ko) * | 2010-03-09 | 2012-03-05 | 네오피델리티 주식회사 | 정전압 생성부를 포함하는 전원 공급 회로 및 이를 이용한 헤드폰 구동 회로 |
| JP5316903B2 (ja) | 2010-11-30 | 2013-10-16 | ブラザー工業株式会社 | 電源システム及び画像形成装置 |
| US8693217B2 (en) * | 2011-09-23 | 2014-04-08 | Power Integrations, Inc. | Power supply controller with minimum-sum multi-cycle modulation |
| JP6101493B2 (ja) * | 2013-01-15 | 2017-03-22 | ローム株式会社 | 電力供給装置、ａｃアダプタ、電子機器および電力供給システム |
| JP6402610B2 (ja) * | 2014-12-03 | 2018-10-10 | 富士電機株式会社 | スイッチング電源装置、スイッチング電源装置の制御方法およびスイッチング電源装置の制御回路 |
| JP6229804B2 (ja) * | 2015-01-20 | 2017-11-15 | 富士電機株式会社 | スイッチング電源装置 |
| JP6597239B2 (ja) * | 2015-12-01 | 2019-10-30 | 富士電機株式会社 | スイッチング電源装置 |
| JP6665573B2 (ja) * | 2016-02-17 | 2020-03-13 | 富士電機株式会社 | スイッチング電源装置 |
| US10148188B2 (en) * | 2016-09-06 | 2018-12-04 | Fairchild Semiconductor Corporation | Clamp voltage detection and over-voltage protection for power supply topologies |
| JP6882052B2 (ja) | 2017-04-28 | 2021-06-02 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP2019088136A (ja) | 2017-11-08 | 2019-06-06 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP7358260B2 (ja) | 2020-02-04 | 2023-10-10 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| IT202300005412A1 (it) * | 2023-03-22 | 2024-09-22 | St Microelectronics Int Nv | Circuito di buffer per pilotare uno switch di potenza gan e corrispondente circuito di pilotaggio |
-
2022
- 2022-02-08 JP JP2022017874A patent/JP7800178B2/ja active Active
- 2022-12-23 US US18/087,895 patent/US12362653B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093922A (ja) | 2008-10-07 | 2010-04-22 | Panasonic Corp | スイッチング電源装置 |
| JP2011087394A (ja) | 2009-10-14 | 2011-04-28 | Panasonic Corp | スイッチング素子駆動用制御回路およびスイッチング電源装置 |
| JP2019033028A (ja) | 2017-08-09 | 2019-02-28 | 富士電機株式会社 | 調光装置および電力変換装置 |
| JP2021125935A (ja) | 2020-02-04 | 2021-08-30 | 富士電機株式会社 | スイッチング制御回路、及び電源回路 |
| WO2021210288A1 (ja) | 2020-04-15 | 2021-10-21 | 富士電機株式会社 | 集積回路、電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12362653B2 (en) | 2025-07-15 |
| JP2023115577A (ja) | 2023-08-21 |
| US20230253872A1 (en) | 2023-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101365100B1 (ko) | 동적 스위칭을 이용한 저전력 소모 시동 회로 | |
| US7948780B2 (en) | Semiconductor device for switching power supply control, startup circuit, and startup method for switching power supply device | |
| JP7800178B2 (ja) | スイッチング制御回路、電源回路 | |
| JP7775647B2 (ja) | 集積回路及び電源回路 | |
| US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
| CN116131586B (zh) | 一种功率转换器及开关控制电路 | |
| CN112994463B (zh) | 开关控制电路、电源电路 | |
| US7782028B2 (en) | DC-DC converter and power supply apparatus | |
| US20130108304A1 (en) | Power supply and image forming apparatus | |
| JP2016158399A (ja) | 電源制御用半導体装置 | |
| CN118677261A (zh) | 避免反激式转换器中的跨导的同步整流器方案 | |
| JP2020061798A (ja) | 電源装置及び画像形成装置 | |
| JP7746691B2 (ja) | 電源回路、電源装置 | |
| JP7443974B2 (ja) | 集積回路、電源回路 | |
| JP7845094B2 (ja) | 集積回路、電源回路 | |
| US7154762B2 (en) | Power source apparatus | |
| US20190372467A1 (en) | Switching control device | |
| JP7593196B2 (ja) | 集積回路 | |
| JP7722166B2 (ja) | 集積回路及び電源回路 | |
| JP2023088415A (ja) | 集積回路、及び電源回路 | |
| JP7823318B2 (ja) | 集積回路、及び電源回路 | |
| JP2024018395A (ja) | 集積回路、電源回路 | |
| JP2025067143A (ja) | 集積回路、及び電源回路 | |
| JP2016021867A (ja) | Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器 | |
| JP2009296748A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20250114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20251008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7800178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |