JPH0110038Y2 - - Google Patents
Info
- Publication number
- JPH0110038Y2 JPH0110038Y2 JP16173382U JP16173382U JPH0110038Y2 JP H0110038 Y2 JPH0110038 Y2 JP H0110038Y2 JP 16173382 U JP16173382 U JP 16173382U JP 16173382 U JP16173382 U JP 16173382U JP H0110038 Y2 JPH0110038 Y2 JP H0110038Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- carrier
- low
- pass filter
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000009499 grossing Methods 0.000 claims description 6
- 230000004069 differentiation Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000012050 conventional carrier Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000009699 differential effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【考案の詳細な説明】
本考案は電話回線に適用する高速モデムのキヤ
リア検出回路に関するものである。第１図は従来
のキヤリア検出回路で、整流回路１と低域ろ波器
３及びシユミツトトリガ判定回路のような電圧判
定回路５が直列に接続されている。すなわち、キ
ヤリア信号ａは入力端INに印加され、整流回路
１により整流されて整流出力ｂとなる。
リア検出回路に関するものである。第１図は従来
のキヤリア検出回路で、整流回路１と低域ろ波器
３及びシユミツトトリガ判定回路のような電圧判
定回路５が直列に接続されている。すなわち、キ
ヤリア信号ａは入力端INに印加され、整流回路
１により整流されて整流出力ｂとなる。
そして、低域ろ波器３により整流出力ｂは平滑
され、シユミツトトリガ判定回路５に印加され
る。判定回路５はONレベルとOFFレベルの間に
ヒステリシスをもつていて、入力ｄがヒステリシ
スレベル以内の変動であれば応答しないようにな
つている。なお、OUTは出力端でｆでその出力
である。しかし、高速モデムでは直交振幅変調方
式が使用されており、受信キヤリア信号ａは第２
図に示すように、初期に２値変調のトレーニング
信号があり、引き続いて多値変調のデータ信号が
ある。9600bpsでは16値の変調となる。
され、シユミツトトリガ判定回路５に印加され
る。判定回路５はONレベルとOFFレベルの間に
ヒステリシスをもつていて、入力ｄがヒステリシ
スレベル以内の変動であれば応答しないようにな
つている。なお、OUTは出力端でｆでその出力
である。しかし、高速モデムでは直交振幅変調方
式が使用されており、受信キヤリア信号ａは第２
図に示すように、初期に２値変調のトレーニング
信号があり、引き続いて多値変調のデータ信号が
ある。9600bpsでは16値の変調となる。
従つて、第２図に示すようにデータ信号時はト
レーニング信号時に比べて、変調による振幅成分
の変化が大きくなり、整流、平滑した出力ｄの変
動分も大きくなる。
レーニング信号時に比べて、変調による振幅成分
の変化が大きくなり、整流、平滑した出力ｄの変
動分も大きくなる。
しかし、シユミツトトリガ判定回路５のヒステ
リシスは、このデータ信号時の平滑出力ｄの変動
レベルより大きくとらなければならない。この結
果、受信レベルがシユミツトトリガ判定回路５の
判定レベル近くまで低くなつたとき、その出力ｆ
は第２図に示すように、トレーニング信号時では
判定回路５はキヤリアなしとし、データ信号時に
なつてからキヤリア有となるように動作してしま
う。
リシスは、このデータ信号時の平滑出力ｄの変動
レベルより大きくとらなければならない。この結
果、受信レベルがシユミツトトリガ判定回路５の
判定レベル近くまで低くなつたとき、その出力ｆ
は第２図に示すように、トレーニング信号時では
判定回路５はキヤリアなしとし、データ信号時に
なつてからキヤリア有となるように動作してしま
う。
この誤動作が発生するのは、トレーニング信号
時の平滑出力ｄの変動分が、データ信号時の変動
分に対して小さいためである。
時の平滑出力ｄの変動分が、データ信号時の変動
分に対して小さいためである。
今、キヤリア有と判定するレベルをＡ、データ
信号時の平滑出力変動レベルをＢ、トレーニング
信号時の平滑出力変動レベルをＣとし、トレーニ
ング信号時にキヤリア有を判定できる最低受信レ
ベルをA′とすれば A′≒Ａ＋Ｂ−Ｃ／２ となる。
信号時の平滑出力変動レベルをＢ、トレーニング
信号時の平滑出力変動レベルをＣとし、トレーニ
ング信号時にキヤリア有を判定できる最低受信レ
ベルをA′とすれば A′≒Ａ＋Ｂ−Ｃ／２ となる。
すなわち、レベルA′からレベルＡまでのレベ
ル範囲で前記の誤動作が発生する。
ル範囲で前記の誤動作が発生する。
この結果、モデムの受信レベル範囲が狭くなる
欠点がでる。また、第３図のよのに低域ろ波器３
のカツトオフ周波数をさげて、平滑効果を大きく
とれば、Ｂ−Ｃは小さくなり、受信レベル範囲は
広くなるが、キヤリア有の判定時間はT1の遅延
をもつ様になつてしまう。
欠点がでる。また、第３図のよのに低域ろ波器３
のカツトオフ周波数をさげて、平滑効果を大きく
とれば、Ｂ−Ｃは小さくなり、受信レベル範囲は
広くなるが、キヤリア有の判定時間はT1の遅延
をもつ様になつてしまう。
そのため、この遅延時間T1分だけ、トレーニ
ング信号を有効に使用できなくなり、受信部の回
線に対するトレーニングが充分でなくなり、受信
可能な回線特性の範囲を狭くしてしまう欠点がで
る。
ング信号を有効に使用できなくなり、受信部の回
線に対するトレーニングが充分でなくなり、受信
可能な回線特性の範囲を狭くしてしまう欠点がで
る。
本考案は、このような従来の欠点を除去するも
ので、従来回路に簡単なピーク値平滑回路と微分
回路を追加したものである。以下本考案の一実施
例を図面により詳細に説明する。
ので、従来回路に簡単なピーク値平滑回路と微分
回路を追加したものである。以下本考案の一実施
例を図面により詳細に説明する。
第４図は本考案キヤリア検出回路の一実施例を
示す回路の構成図で第１図と同じ回路部分には同
一の参照符号を付した。すなわち、低域ろ波器３
の前にピーク値平滑回路２、また電圧判定回路５
の前に微分回路４を接続するようにしたものであ
る。
示す回路の構成図で第１図と同じ回路部分には同
一の参照符号を付した。すなわち、低域ろ波器３
の前にピーク値平滑回路２、また電圧判定回路５
の前に微分回路４を接続するようにしたものであ
る。
この回路の動作を第４図、第５図により説明す
る。
る。
整流出力ｂまでは従来回路と同じである。ピー
ク値平滑回路２により抵抗R1＜R2から出力ｃは
第５図のようにピーク値に対しては短かい時定数
で、低レベル時は長い時定数で積分されて、振巾
変調による変動分が軽減される。従つて低域ろ波
器出力３も同様にこの変動分は軽減される。
ク値平滑回路２により抵抗R1＜R2から出力ｃは
第５図のようにピーク値に対しては短かい時定数
で、低レベル時は長い時定数で積分されて、振巾
変調による変動分が軽減される。従つて低域ろ波
器出力３も同様にこの変動分は軽減される。
次に、微分回路４により微分された出力ｅは、
特にキヤリア受信の立上りに対して、微分効果が
大きくなるため、第５図に示す様に多値振巾変調
時の変動分のピークより、この立上り時の微分に
よるピークを大きくとることができる。
特にキヤリア受信の立上りに対して、微分効果が
大きくなるため、第５図に示す様に多値振巾変調
時の変動分のピークより、この立上り時の微分に
よるピークを大きくとることができる。
従つて、シユミツトトリガ判定回路５のヒステ
リシスを大きくとつても、キヤリア受信に対して
従来回路のようなキヤリア検出の遅延が発生しな
い。
リシスを大きくとつても、キヤリア受信に対して
従来回路のようなキヤリア検出の遅延が発生しな
い。
以上詳細に説明したように、本考案は、変調に
よる振巾成分の変動が大きい信号に対して、キヤ
リア検出のヒステリシスを大きくとると同時に、
検出時間を安定にできる効果があるので、多値変
調方式の高速モデムに利用することができる。
よる振巾成分の変動が大きい信号に対して、キヤ
リア検出のヒステリシスを大きくとると同時に、
検出時間を安定にできる効果があるので、多値変
調方式の高速モデムに利用することができる。
第１図は従来のキヤリア検出回路の構成図、第
２図、第３図はその動作説明図、第４図は本考案
キヤリア検出回路の一実施例を示す構成図、第５
図は同じくその動作説明図である。 １……整流回路、２……ピーク値平滑回路、３
……低域ろ波器、４……微分回路、５……シユミ
ツトトリガ判定回路。
２図、第３図はその動作説明図、第４図は本考案
キヤリア検出回路の一実施例を示す構成図、第５
図は同じくその動作説明図である。 １……整流回路、２……ピーク値平滑回路、３
……低域ろ波器、４……微分回路、５……シユミ
ツトトリガ判定回路。
Claims (1)
- 整流回路とこれに続く低域ろ波器及び電圧判定
回路により構成されるキヤリア検出回路におい
て、低域ろ波器の前にピーク値に対しては短かい
時定数で、また低レベル時は長い時定数で積分さ
れるピーク値平滑回路を、また電圧判定回路の前
にキヤリア受信の立上りに対して微分効果を大き
くする微分回路を接続することを特徴とするキヤ
リア検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16173382U JPS5967058U (ja) | 1982-10-27 | 1982-10-27 | キヤリア検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16173382U JPS5967058U (ja) | 1982-10-27 | 1982-10-27 | キヤリア検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5967058U JPS5967058U (ja) | 1984-05-07 |
| JPH0110038Y2 true JPH0110038Y2 (ja) | 1989-03-22 |
Family
ID=30355350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16173382U Granted JPS5967058U (ja) | 1982-10-27 | 1982-10-27 | キヤリア検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967058U (ja) |
-
1982
- 1982-10-27 JP JP16173382U patent/JPS5967058U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5967058U (ja) | 1984-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4480200A (en) | Zero-crossing point detection circuit | |
| US4339727A (en) | Waveform converting circuit | |
| US3979679A (en) | FM demodulator having squelch circuit using bucket brigade delay line | |
| US4541014A (en) | Contour correcting circuit | |
| US5438289A (en) | Comparator circuit | |
| US4388730A (en) | Noise detector and data signal receiver for a frequency modulation system | |
| US3983381A (en) | Digital automatic gain control circuit | |
| US5801552A (en) | Voltage detector circuit | |
| EP0170454A1 (en) | FSK demodulator | |
| JPH0110038Y2 (ja) | ||
| US4350957A (en) | Pulse counter-type FM detector | |
| US4039959A (en) | Two-tone decoder having high noise immunity | |
| US4577158A (en) | Demodulator with drop-out compensation and reciprocal amplifier | |
| US4430618A (en) | Input buffer circuit | |
| JP2754897B2 (ja) | 復調装置 | |
| US4680772A (en) | Digital signal repeater including means for controlling a transmitter | |
| JPH09162931A (ja) | 光受信回路 | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JPS605408Y2 (ja) | 二値化回路 | |
| JPH07321706A (ja) | Ａｇｃ回路 | |
| JPH11317776A (ja) | Ａｓｋ変調波の復調回路 | |
| JPS6246348Y2 (ja) | ||
| JPS6129078Y2 (ja) | ||
| JPS6253551A (ja) | 周波数変調されたデイジタルデ−タの復調回路 | |
| JPS596014Y2 (ja) | Ａｍ受信機の同調信号発生回路 |